JP2000164595A - 金属配線形成方法 - Google Patents
金属配線形成方法Info
- Publication number
- JP2000164595A JP2000164595A JP10336245A JP33624598A JP2000164595A JP 2000164595 A JP2000164595 A JP 2000164595A JP 10336245 A JP10336245 A JP 10336245A JP 33624598 A JP33624598 A JP 33624598A JP 2000164595 A JP2000164595 A JP 2000164595A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- wiring
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
- B24B49/12—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 リセス或いはエロージョンの問題を回避でき
るとともに、材料に適した研磨剤の選択も必要最小限と
なり、しかも、同一基板内における配線毎はもちろん、
基板毎に配線高さの格差のない優れた配線形成方法を提
供する。 【解決手段】 少なくとも、基板１上に絶縁膜２を形成
する工程、該絶縁膜に溝又は接続孔３を形成する工程、
全面にバリア膜４、金属膜５を順次成膜する工程、及び
表面を前記絶縁膜が完全に露出するまで平坦化して前記
溝又は接続孔に金属膜を埋め込む工程とを有する金属配
線形成方法において、前記平坦化は、バリア膜の表面が
露出するまで化学機械研磨法による第１の研磨工程と、
全面を一定の研磨速度で研磨する機械研磨による第２の
研磨工程とを行う。
るとともに、材料に適した研磨剤の選択も必要最小限と
なり、しかも、同一基板内における配線毎はもちろん、
基板毎に配線高さの格差のない優れた配線形成方法を提
供する。 【解決手段】 少なくとも、基板１上に絶縁膜２を形成
する工程、該絶縁膜に溝又は接続孔３を形成する工程、
全面にバリア膜４、金属膜５を順次成膜する工程、及び
表面を前記絶縁膜が完全に露出するまで平坦化して前記
溝又は接続孔に金属膜を埋め込む工程とを有する金属配
線形成方法において、前記平坦化は、バリア膜の表面が
露出するまで化学機械研磨法による第１の研磨工程と、
全面を一定の研磨速度で研磨する機械研磨による第２の
研磨工程とを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、金属配線の形成方
法に関し、詳しくは、層間絶縁膜に形成した溝又は接続
孔にバリア膜、金属膜を順次成膜した後、表面を平坦化
して前記溝又は接続孔に金属膜を埋め込む金属配線形成
方法に関する。
法に関し、詳しくは、層間絶縁膜に形成した溝又は接続
孔にバリア膜、金属膜を順次成膜した後、表面を平坦化
して前記溝又は接続孔に金属膜を埋め込む金属配線形成
方法に関する。
【０００２】
【従来の技術】従来、埋め込み配線などを形成する方法
として、基板上に絶縁膜を形成し、該絶縁膜に配線を埋
め込む溝などの凹部を形成し、ここに配線材料を成膜し
て、表面を研磨して平坦化する方法が採られている。
として、基板上に絶縁膜を形成し、該絶縁膜に配線を埋
め込む溝などの凹部を形成し、ここに配線材料を成膜し
て、表面を研磨して平坦化する方法が採られている。
【０００３】以下、銅配線を形成する場合を例に順を追
って説明する。図５は従来の埋め込み配線形成工程を説
明する工程断面図である。
って説明する。図５は従来の埋め込み配線形成工程を説
明する工程断面図である。
【０００４】まず、基板１上に層間膜２としてＳｉＯ2
を例えば１μｍ厚に成膜する（図５（ａ））。続いて、
フォトリソグラフィー法により配線形成部位に例えば５
００ｎｍの深さの溝３を形成し（図５（ｂ））、ＰＶＤ
法で３０ｎｍ程度の膜厚のタンタル膜、１００ｎｍ程度
の膜厚のチッ化タンタル（ＴａＮ）膜からなるバリア膜
４を成膜し、更にメッキ法により銅膜５を１μｍ程度の
厚みに堆積する（図５（ｃ））。
を例えば１μｍ厚に成膜する（図５（ａ））。続いて、
フォトリソグラフィー法により配線形成部位に例えば５
００ｎｍの深さの溝３を形成し（図５（ｂ））、ＰＶＤ
法で３０ｎｍ程度の膜厚のタンタル膜、１００ｎｍ程度
の膜厚のチッ化タンタル（ＴａＮ）膜からなるバリア膜
４を成膜し、更にメッキ法により銅膜５を１μｍ程度の
厚みに堆積する（図５（ｃ））。
【０００５】次に溝部以外の層間膜２上の銅膜５及びバ
リア膜４を研磨して表面を平坦化する。
リア膜４を研磨して表面を平坦化する。
【０００６】研磨方法としては、研磨砥粒を滴下しなが
ら回転する研磨定盤を研磨面に接触させて行う機械研磨
法があるが、これは、図５（ｄ）に示すように、研磨面
の初期膜厚のバラツキや面内分布が最終形状にそのまま
反映されてしまうため、例えば、銅膜のようにメッキ法
により形成した場合にはその初期膜厚のバラツキが大き
く、半導体装置として必要とされる平坦性を得ることは
できない。そこで、研磨する材料を化学的にエッチング
しながら研磨する化学機械研磨（ＣＭＰ）法が提案さ
れ、現在はもっぱらこの方法が実施されている。
ら回転する研磨定盤を研磨面に接触させて行う機械研磨
法があるが、これは、図５（ｄ）に示すように、研磨面
の初期膜厚のバラツキや面内分布が最終形状にそのまま
反映されてしまうため、例えば、銅膜のようにメッキ法
により形成した場合にはその初期膜厚のバラツキが大き
く、半導体装置として必要とされる平坦性を得ることは
できない。そこで、研磨する材料を化学的にエッチング
しながら研磨する化学機械研磨（ＣＭＰ）法が提案さ
れ、現在はもっぱらこの方法が実施されている。
【０００７】このＣＭＰ法では、アルミナなどの砥粒を
含むスラリーに塩酸などの酸、過酸化水素などの酸化剤
を添加して研磨剤として使用するが、バリア膜に対して
銅膜などの配線材料の研磨レートが高い場合（化学的要
素大）、バリア膜まで一段で研磨すると図６（ａ）に示
すように銅膜が溝部で後退して大きなリセス６１が発生
することが知られている。特にこの傾向は、バリア膜と
銅膜との研磨選択比を高くとった場合に顕著となる。
含むスラリーに塩酸などの酸、過酸化水素などの酸化剤
を添加して研磨剤として使用するが、バリア膜に対して
銅膜などの配線材料の研磨レートが高い場合（化学的要
素大）、バリア膜まで一段で研磨すると図６（ａ）に示
すように銅膜が溝部で後退して大きなリセス６１が発生
することが知られている。特にこの傾向は、バリア膜と
銅膜との研磨選択比を高くとった場合に顕著となる。
【０００８】また、導電膜に対する研磨速度が絶縁膜に
対する研磨速度より大きいと、配線パターンが密集した
部分と配線パターンの殆ど形成されていない非パターン
領域とでは、その絶縁膜表面に加わる研磨圧力が異な
り、パターン密集部分の絶縁膜は非パターン領域の絶縁
膜よりも多く研磨され、図６（ｂ）に示すようにパター
ン密集部分がへこんで凹部６２が形成されてしまう絶縁
膜エロージョンの問題もある。
対する研磨速度より大きいと、配線パターンが密集した
部分と配線パターンの殆ど形成されていない非パターン
領域とでは、その絶縁膜表面に加わる研磨圧力が異な
り、パターン密集部分の絶縁膜は非パターン領域の絶縁
膜よりも多く研磨され、図６（ｂ）に示すようにパター
ン密集部分がへこんで凹部６２が形成されてしまう絶縁
膜エロージョンの問題もある。
【０００９】更にパターン領域の酸化膜は長時間にわた
って研磨剤に含まれるアルミナなどの砥粒により機械的
に研磨されるため、研磨時間の長さにもよるが、パター
ン領域の酸化膜の表面に直径数１０μｍの凹部、又は深
さ数〜数１００ｎｍ程度のマイクロスクラッチと称され
る傷が多数発生することが知られている。
って研磨剤に含まれるアルミナなどの砥粒により機械的
に研磨されるため、研磨時間の長さにもよるが、パター
ン領域の酸化膜の表面に直径数１０μｍの凹部、又は深
さ数〜数１００ｎｍ程度のマイクロスクラッチと称され
る傷が多数発生することが知られている。
【００１０】このエロージョンやマイクロスクラッチの
問題を解決するため、例えば、特開平１０−２１４８３
４号公報では、下層の導電膜に対する研磨速度が上層の
導電膜に対する研磨速度よりも小さい研磨速度選択比を
有する第１の研磨剤を用いて上層の導電膜が溝部の領域
を除いて除去される一方で下層の導電膜が残存するよう
に化学機械研磨を行う第１の研磨工程と、下層の導電膜
に対する研磨速度が絶縁膜に対する研磨速度に比べて同
程度以上である第２の研磨剤を用いて、下層の導電膜が
凹部の領域を除いて完全に除去される一方絶縁膜が残存
するように化学機械研磨を行う第２の研磨工程を実施す
ることで、エロージョンのない平坦な膜が得られると言
うものである。
問題を解決するため、例えば、特開平１０−２１４８３
４号公報では、下層の導電膜に対する研磨速度が上層の
導電膜に対する研磨速度よりも小さい研磨速度選択比を
有する第１の研磨剤を用いて上層の導電膜が溝部の領域
を除いて除去される一方で下層の導電膜が残存するよう
に化学機械研磨を行う第１の研磨工程と、下層の導電膜
に対する研磨速度が絶縁膜に対する研磨速度に比べて同
程度以上である第２の研磨剤を用いて、下層の導電膜が
凹部の領域を除いて完全に除去される一方絶縁膜が残存
するように化学機械研磨を行う第２の研磨工程を実施す
ることで、エロージョンのない平坦な膜が得られると言
うものである。
【００１１】しかしながら、この方法では、第１の研磨
工程での研磨剤は、下層の導電膜に対する研磨速度が上
層の導電膜に対する研磨速度の２分の１以下、実施例に
おいては５分の１の研磨速度選択比の研磨剤を選択して
使用しており、その場合、上層の導電膜が凹部内に窪ん
だリセスが少なからず形成される。そして第２の研磨工
程で酸化膜と上層の導電膜とでほぼ同じ研磨速度比を有
する研磨剤を用いてＣＭＰを行った場合には、そのリセ
スがそのまま最終形態に反映されてしまう。従って、こ
のようなリセスを解消するためには、酸化膜に対する研
磨速度が上層の導電膜に対する研磨速度より若干大きい
研磨剤を用いる必要があるが、大きすぎるとリセスの深
さにもよるが逆に上層の導電膜が凸状に突出した形状が
残ってしまう。このような凹凸が残っていると、そのコ
ーナー部に汚染物が残りやすく、素子特性に悪影響を与
えてしまう。
工程での研磨剤は、下層の導電膜に対する研磨速度が上
層の導電膜に対する研磨速度の２分の１以下、実施例に
おいては５分の１の研磨速度選択比の研磨剤を選択して
使用しており、その場合、上層の導電膜が凹部内に窪ん
だリセスが少なからず形成される。そして第２の研磨工
程で酸化膜と上層の導電膜とでほぼ同じ研磨速度比を有
する研磨剤を用いてＣＭＰを行った場合には、そのリセ
スがそのまま最終形態に反映されてしまう。従って、こ
のようなリセスを解消するためには、酸化膜に対する研
磨速度が上層の導電膜に対する研磨速度より若干大きい
研磨剤を用いる必要があるが、大きすぎるとリセスの深
さにもよるが逆に上層の導電膜が凸状に突出した形状が
残ってしまう。このような凹凸が残っていると、そのコ
ーナー部に汚染物が残りやすく、素子特性に悪影響を与
えてしまう。
【００１２】このような状況から、第１の研磨工程と第
２の研磨工程とで使用する研磨剤を厳密に相関させて選
択しなければならず、又、材料や設計が変わるたびにそ
の選択を行わなければならない。最適の研磨剤の組み合
わせを選択することは非常な困難を極め、簡便な方法で
あるとはいえない。
２の研磨工程とで使用する研磨剤を厳密に相関させて選
択しなければならず、又、材料や設計が変わるたびにそ
の選択を行わなければならない。最適の研磨剤の組み合
わせを選択することは非常な困難を極め、簡便な方法で
あるとはいえない。
【００１３】又、そのリセス深さも配線毎に不均一であ
るため、配線高さが同一基板上において種々変わってし
まう。基板が異なればその基板毎で格差が生じるため、
その影響は甚大である。
るため、配線高さが同一基板上において種々変わってし
まう。基板が異なればその基板毎で格差が生じるため、
その影響は甚大である。
【００１４】
【発明が解決しようとする課題】本発明の目的は、前記
リセス或いはエロージョンの問題を回避できるととも
に、材料に適した研磨剤の選択も必要最小限となり、し
かも、同一基板内における配線毎はもちろん、基板毎に
配線高さの格差のない優れた配線形成方法を提供するも
のである。
リセス或いはエロージョンの問題を回避できるととも
に、材料に適した研磨剤の選択も必要最小限となり、し
かも、同一基板内における配線毎はもちろん、基板毎に
配線高さの格差のない優れた配線形成方法を提供するも
のである。
【００１５】
【課題を解決するための手段】本発明の金属配線形成方
法は、少なくとも、基板上に絶縁膜を形成する工程、該
絶縁膜に溝又は接続孔を形成する工程、全面にバリア
膜、金属膜を順次成膜する工程、及び表面を前記絶縁膜
が完全に露出するまで平坦化して前記溝又は接続孔に金
属膜を埋め込む工程とを有する金属配線形成方法におい
て、前記平坦化は、バリア膜の表面が露出するまで化学
機械研磨法による第１の研磨工程と、全面を一定の研磨
速度で研磨する機械研磨による第２の研磨工程とを行う
ことを特徴とする。
法は、少なくとも、基板上に絶縁膜を形成する工程、該
絶縁膜に溝又は接続孔を形成する工程、全面にバリア
膜、金属膜を順次成膜する工程、及び表面を前記絶縁膜
が完全に露出するまで平坦化して前記溝又は接続孔に金
属膜を埋め込む工程とを有する金属配線形成方法におい
て、前記平坦化は、バリア膜の表面が露出するまで化学
機械研磨法による第１の研磨工程と、全面を一定の研磨
速度で研磨する機械研磨による第２の研磨工程とを行う
ことを特徴とする。
【００１６】
【発明の実施の形態】本発明では、第１の研磨工程を上
層の配線材料である金属膜に対して十分に高い選択比を
有する研磨剤を用いて下層の導電膜であるバリア層が完
全に露出するまで研磨を実施している。このとき、上層
の金属膜は溝部では若干後退したリセスとなっている
が、このリセス分を考慮して、第２の研磨工程では機械
研磨を実施することで、リセス分以上の深さを削ってほ
ぼ平坦な膜が得られる。
層の配線材料である金属膜に対して十分に高い選択比を
有する研磨剤を用いて下層の導電膜であるバリア層が完
全に露出するまで研磨を実施している。このとき、上層
の金属膜は溝部では若干後退したリセスとなっている
が、このリセス分を考慮して、第２の研磨工程では機械
研磨を実施することで、リセス分以上の深さを削ってほ
ぼ平坦な膜が得られる。
【００１７】第１の研磨工程における研磨剤は、上層の
配線材料である金属膜に対して十分に高い選択比を有す
る研磨剤であれば使用できるが、入手の容易さ、終点検
知の容易さを考慮すると、バリア膜と金属膜とのエッチ
ング選択比が１：５以上、好ましくは、１：１０以上で
ある研磨剤が望ましい。又、上限については特に制限は
ないが、研磨速度差が大きくなるとリセス深さも大きく
なるため、設計に応じて適宜最適の選択比を設定すれば
よい。
配線材料である金属膜に対して十分に高い選択比を有す
る研磨剤であれば使用できるが、入手の容易さ、終点検
知の容易さを考慮すると、バリア膜と金属膜とのエッチ
ング選択比が１：５以上、好ましくは、１：１０以上で
ある研磨剤が望ましい。又、上限については特に制限は
ないが、研磨速度差が大きくなるとリセス深さも大きく
なるため、設計に応じて適宜最適の選択比を設定すれば
よい。
【００１８】又、本発明では、第１の研磨工程で化学的
要素の大きい研磨により、配線材料としての金属膜の膜
厚バラツキと研磨量の面内バラツキが吸収でき、第２の
研磨工程で材料による研磨速度差のない機械研磨を実施
することで、そのバラツキのないまま平坦化ができる。
又、機械研磨では絶縁膜エロージョンは発生しない。
要素の大きい研磨により、配線材料としての金属膜の膜
厚バラツキと研磨量の面内バラツキが吸収でき、第２の
研磨工程で材料による研磨速度差のない機械研磨を実施
することで、そのバラツキのないまま平坦化ができる。
又、機械研磨では絶縁膜エロージョンは発生しない。
【００１９】更に本発明では、第２の研磨工程では、研
磨速度は研磨される材料による影響はほとんどなく、研
磨する際の圧力や、研磨剤や研磨パッドなどの研磨条件
により変わるため、これら条件を設定した上で、所定の
時間研磨を実施することで、所定の深さの研磨が実施で
きる。機械研磨では、リセスが生じた部分ではそのリセ
ス面が出現するまで研磨はなされないため、リセスの解
消が可能である。
磨速度は研磨される材料による影響はほとんどなく、研
磨する際の圧力や、研磨剤や研磨パッドなどの研磨条件
により変わるため、これら条件を設定した上で、所定の
時間研磨を実施することで、所定の深さの研磨が実施で
きる。機械研磨では、リセスが生じた部分ではそのリセ
ス面が出現するまで研磨はなされないため、リセスの解
消が可能である。
【００２０】又本発明では、基板上に絶縁膜を形成する
工程において、予め、所定の配線高さの位置であって、
配線パターンの形成されない部位に第２の研磨工程にお
ける終点検知手投を形成しておくことで、該検知手段を
目安に終点を決定することができる。終点検知の方法と
しては、該終点検知手段が露出することで変化するトル
クや、検知手段に反射率の高い材料を使用することで、
該反射率の変化を測定して実施することができる。
工程において、予め、所定の配線高さの位置であって、
配線パターンの形成されない部位に第２の研磨工程にお
ける終点検知手投を形成しておくことで、該検知手段を
目安に終点を決定することができる。終点検知の方法と
しては、該終点検知手段が露出することで変化するトル
クや、検知手段に反射率の高い材料を使用することで、
該反射率の変化を測定して実施することができる。
【００２１】このような終点検知手段を配置すること
で、常に一定の配線高さの配線を形成することができ
る。結果として基板毎の格差が無くなり、工程管理が容
易となる。
で、常に一定の配線高さの配線を形成することができ
る。結果として基板毎の格差が無くなり、工程管理が容
易となる。
【００２２】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２３】実施例１ 図１は本発明の一実施形態になる製造工程を示す工程断
面図である。なお、ここでは配線高さ５００ｎｍの配線
を形成する場合について説明する。
面図である。なお、ここでは配線高さ５００ｎｍの配線
を形成する場合について説明する。
【００２４】まず、従来技術と同様に、基板１上に層間
膜２としてＳｉＯ2を例えば１μｍ厚に成膜する（図１
（ａ））。続いて、フォトリソグラフィー法により配線
形成部位に例えば５５０ｎｍの深さの溝３を形成し（図
１（ｂ））、ＰＶＤ法で３０ｎｍ程度の膜厚のタンタル
膜、１００ｎｍ程度の膜厚のチッ化タンタル（ＴａＮ）
膜からなるバリア膜４を成膜し、更にメッキ法により銅
膜５を１μｍ程度の厚みに堆積する（図１（ｃ））。
膜２としてＳｉＯ2を例えば１μｍ厚に成膜する（図１
（ａ））。続いて、フォトリソグラフィー法により配線
形成部位に例えば５５０ｎｍの深さの溝３を形成し（図
１（ｂ））、ＰＶＤ法で３０ｎｍ程度の膜厚のタンタル
膜、１００ｎｍ程度の膜厚のチッ化タンタル（ＴａＮ）
膜からなるバリア膜４を成膜し、更にメッキ法により銅
膜５を１μｍ程度の厚みに堆積する（図１（ｃ））。
【００２５】次にこのように形成したウェハを研磨装置
（ＩＰＥＣ社製ＣＭＰ装置、商品名「３７２Ｍ」）に設
置し、研磨剤として平均粒径１００〜５００ｎｍのアル
ミナスラリーに硝酸を添加したものを使用してバリア膜
が現れるまで研磨した。なお、この研磨液による銅膜と
バリア膜との研磨レートは約１０：１である。バリア
膜：銅膜の研磨レートが１：５以下になると、バリア膜
もウェハ上にある領域によっては削られる可能性があ
る。このため、ウェハ上で銅配線の膜厚が不均一にな
り、ある箇所は銅配線の膜厚が減少して配線抵抗が高く
なる。一方、バリア膜：銅膜の研磨レートが１：１００
以上であっても、本実施例では問題ない。従来のように
１回で層間膜が露出するまで研磨する方法では、バリア
膜と銅膜との研磨レートが極力同一である必要があった
が、本実施例では差がある方が望ましく、又、研磨レー
トが同一のスラリーを探し出す労力も節約できる。又、
終点の検知は、装置に設置したトルクメーターによりト
ルクピークを観察して実施した。つまり、最初の銅膜を
研磨することで、第１のピークが現れ、その後、トルク
量が安定するが、バリア膜が現れた時点で第２のピーク
が出現し、それが安定した時点を終点とした。
（ＩＰＥＣ社製ＣＭＰ装置、商品名「３７２Ｍ」）に設
置し、研磨剤として平均粒径１００〜５００ｎｍのアル
ミナスラリーに硝酸を添加したものを使用してバリア膜
が現れるまで研磨した。なお、この研磨液による銅膜と
バリア膜との研磨レートは約１０：１である。バリア
膜：銅膜の研磨レートが１：５以下になると、バリア膜
もウェハ上にある領域によっては削られる可能性があ
る。このため、ウェハ上で銅配線の膜厚が不均一にな
り、ある箇所は銅配線の膜厚が減少して配線抵抗が高く
なる。一方、バリア膜：銅膜の研磨レートが１：１００
以上であっても、本実施例では問題ない。従来のように
１回で層間膜が露出するまで研磨する方法では、バリア
膜と銅膜との研磨レートが極力同一である必要があった
が、本実施例では差がある方が望ましく、又、研磨レー
トが同一のスラリーを探し出す労力も節約できる。又、
終点の検知は、装置に設置したトルクメーターによりト
ルクピークを観察して実施した。つまり、最初の銅膜を
研磨することで、第１のピークが現れ、その後、トルク
量が安定するが、バリア膜が現れた時点で第２のピーク
が出現し、それが安定した時点を終点とした。
【００２６】化学機械研磨工程の終了したウェハ面を観
察すると、バリア膜がわずかに研磨されていることがわ
かる。又、溝部では銅膜が約５０〜１００ｎｍ程度（ほ
ぼバリア膜の膜厚分）後退して、リセスが発生してい
た。
察すると、バリア膜がわずかに研磨されていることがわ
かる。又、溝部では銅膜が約５０〜１００ｎｍ程度（ほ
ぼバリア膜の膜厚分）後退して、リセスが発生してい
た。
【００２７】次に、機械研磨を行う。機械研磨は、例え
ば、図３に示すような研磨装置（ソニー製、「ＨＶ−９
０００」）を用いて、実質的に選択比のない研磨を実施
する。図３に示す装置では、一定速度で回転するステー
ジ３１上にウェハ３２が固定されており、通常の機械研
磨用スラリー３４を所定の量で滴下し、これに対して研
削ホイール３３の研磨面を当接させて研磨ステージ３１
或いは研削ホイール３３を移動、又は両方を移動させな
がら研磨を実施してウェハ全面を均等に研磨する。
ば、図３に示すような研磨装置（ソニー製、「ＨＶ−９
０００」）を用いて、実質的に選択比のない研磨を実施
する。図３に示す装置では、一定速度で回転するステー
ジ３１上にウェハ３２が固定されており、通常の機械研
磨用スラリー３４を所定の量で滴下し、これに対して研
削ホイール３３の研磨面を当接させて研磨ステージ３１
或いは研削ホイール３３を移動、又は両方を移動させな
がら研磨を実施してウェハ全面を均等に研磨する。
【００２８】研磨用スラリーとしては、例えば、研磨砥
粒としてシリカを含むスラリーを使用することで、酸化
膜に対するマイクロスクラッチの問題も回避できる。
粒としてシリカを含むスラリーを使用することで、酸化
膜に対するマイクロスクラッチの問題も回避できる。
【００２９】ここでは、以下の条件により機械研磨を実
施した。 ステージ回転速度：６０ｒｐｍ 研削ホイール回転速度：３００ｒｐｍ 移動速度：２００ｍｍ／ｍｉｎ スラリー組成：水＋（アルミナ、シリカ、セリアの単体
又はこれらの複合物）
施した。 ステージ回転速度：６０ｒｐｍ 研削ホイール回転速度：３００ｒｐｍ 移動速度：２００ｍｍ／ｍｉｎ スラリー組成：水＋（アルミナ、シリカ、セリアの単体
又はこれらの複合物）
【００３０】これとは別に、図４に例示されるように研
磨パッド４０として研磨砥粒４１をバインダーで固めた
ものを使用し、スラリーを滴下する代わりに純水４３を
滴下してウェハ４２を研磨する方法もある。
磨パッド４０として研磨砥粒４１をバインダーで固めた
ものを使用し、スラリーを滴下する代わりに純水４３を
滴下してウェハ４２を研磨する方法もある。
【００３１】機械研磨は、バリア膜をすべて除去し、前
記銅膜のリセスを解消できるまで実施すれば良いが、こ
こでは、配線高さを予定の５００ｎｍとするため、酸化
膜を５０ｎｍ研磨するように時間を設定して行う。
記銅膜のリセスを解消できるまで実施すれば良いが、こ
こでは、配線高さを予定の５００ｎｍとするため、酸化
膜を５０ｎｍ研磨するように時間を設定して行う。
【００３２】このように機械研磨を実施することで、図
１（ｅ）に示すように、ほぼ配線高さのそろった埋め込
み配線が形成できる。又、機械研磨で削る厚さを、バリ
ア膜の厚さよりやや厚くした程度に留めることができる
ので、機械研磨に要する時間を短くすることができ、そ
の結果、マイクロスクラッチや凹部といった傷の発生確
率も大幅に低減できる。
１（ｅ）に示すように、ほぼ配線高さのそろった埋め込
み配線が形成できる。又、機械研磨で削る厚さを、バリ
ア膜の厚さよりやや厚くした程度に留めることができる
ので、機械研磨に要する時間を短くすることができ、そ
の結果、マイクロスクラッチや凹部といった傷の発生確
率も大幅に低減できる。
【００３３】なお、この実施例ではバリア膜としてＴａ
／ＴａＮの積層構造について説明したが、ＴａＮ単層で
あっても良い。又、配線材料として銅を使用した場合に
ついて説明したが、配線材料としてタングステン、バリ
ア膜としてＴｉＮ又はＴｉ／ＴｉＮの組み合わせなど、
配線埋め込み技術を使用する用途に適用することができ
る。
／ＴａＮの積層構造について説明したが、ＴａＮ単層で
あっても良い。又、配線材料として銅を使用した場合に
ついて説明したが、配線材料としてタングステン、バリ
ア膜としてＴｉＮ又はＴｉ／ＴｉＮの組み合わせなど、
配線埋め込み技術を使用する用途に適用することができ
る。
【００３４】実施例２ 実施例１では、機械研磨工程における終点を研磨時間の
調整により行っていたが、ウェハ内の配線パターンの形
成されない部位に終点検知手段を形成して、これに基づ
いて機械研磨終点を決定する方法について説明する。
調整により行っていたが、ウェハ内の配線パターンの形
成されない部位に終点検知手段を形成して、これに基づ
いて機械研磨終点を決定する方法について説明する。
【００３５】［ウェハ作製方法］配線高さの位置に、終
点検知用金属２１（本実施例ではＡｌ）をストライプ状
に形成する。ＣＭＰ後はリセスが入るため、配線高さは
溝深さより小さくなる。また、リセスの入った配線の高
さは面内で分布を持つため、最小の配線高さかそれより
下の位置に終点検知金属を形成する。パターン形成方法
は、アルミスパッタ後にリソグラフ＋ドライエッチによ
る。その後、酸化膜形成・溝形成・バリア膜および配線
金属膜の成膜により、図２の概略断面図に図示されるウ
ェハを作製する。
点検知用金属２１（本実施例ではＡｌ）をストライプ状
に形成する。ＣＭＰ後はリセスが入るため、配線高さは
溝深さより小さくなる。また、リセスの入った配線の高
さは面内で分布を持つため、最小の配線高さかそれより
下の位置に終点検知金属を形成する。パターン形成方法
は、アルミスパッタ後にリソグラフ＋ドライエッチによ
る。その後、酸化膜形成・溝形成・バリア膜および配線
金属膜の成膜により、図２の概略断面図に図示されるウ
ェハを作製する。
【００３６】［終点検知方法］第２の研磨工程である機
械研磨時に、ウェハ上に光を照射し反射光を測定する。
バリア層、酸化膜、終点検知金属と研磨が進むと反射光
の強度が変化するため、これにより研磨中に研磨量を把
握することができる。終点検知金属の研磨が終了した時
点（図２中、波線で示される位置）で、機械研磨を終了
させると、ウェハ面内で配線高さが一定の金属溝配線が
得られる。なお、第２の研磨工程は機械研磨であるの
で、終点検知金属と配線金属が異なる材料であっても何
ら問題はない。よって、ドライエッチにより簡単にパタ
ーンを形成でき、かつ反射率の高いＡｌを終点検知金属
として用いることができる。
械研磨時に、ウェハ上に光を照射し反射光を測定する。
バリア層、酸化膜、終点検知金属と研磨が進むと反射光
の強度が変化するため、これにより研磨中に研磨量を把
握することができる。終点検知金属の研磨が終了した時
点（図２中、波線で示される位置）で、機械研磨を終了
させると、ウェハ面内で配線高さが一定の金属溝配線が
得られる。なお、第２の研磨工程は機械研磨であるの
で、終点検知金属と配線金属が異なる材料であっても何
ら問題はない。よって、ドライエッチにより簡単にパタ
ーンを形成でき、かつ反射率の高いＡｌを終点検知金属
として用いることができる。
【００３７】この例では、終点検知金属としてＡｌを用
いた例を示したが、これに限定されるものではなく、光
学的な終点検知が可能な、他の構成材料と異なる反射率
を有し、形成が容易な材料であればいずれの材料も使用
できる。
いた例を示したが、これに限定されるものではなく、光
学的な終点検知が可能な、他の構成材料と異なる反射率
を有し、形成が容易な材料であればいずれの材料も使用
できる。
【００３８】又、トルク量の変動を観察して、終点検知
することも可能である。
することも可能である。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
第２の研磨工程を機械研磨により実施することで、研磨
剤の選択は第１の研磨工程についてのみ実施すれば良く
なる。また、第１の研磨工程における研磨剤の選択は、
上層の導電膜に対して十分に高い選択比を有する研磨剤
を選択すれば良く、本発明では下層の導電膜（バリア
膜）と上層の導電膜（金属配線材料）との選択比を１：
５以上とすることで、研磨剤選択のマージンが広がる。
そして、第２の研磨工程は材料の組み合わせの変更毎に
変える必要は無いため、産業上極めて有利である。
第２の研磨工程を機械研磨により実施することで、研磨
剤の選択は第１の研磨工程についてのみ実施すれば良く
なる。また、第１の研磨工程における研磨剤の選択は、
上層の導電膜に対して十分に高い選択比を有する研磨剤
を選択すれば良く、本発明では下層の導電膜（バリア
膜）と上層の導電膜（金属配線材料）との選択比を１：
５以上とすることで、研磨剤選択のマージンが広がる。
そして、第２の研磨工程は材料の組み合わせの変更毎に
変える必要は無いため、産業上極めて有利である。
【００４０】更に、第２の研磨工程における終点は、予
め前記リセス分を見込んで所定の時間研磨する方法が採
用できる。又、本発明の好ましい実施形態では、更に配
線パターンの形成されない部分に予めリセス分を見込ん
だ終点を規定する終点検知手段を形成しておき、これに
基づいて終点検知を行うことで、常に一定膜厚の配線を
形成することができ、基板毎の格差が無くなり、工程管
理が容易となる。
め前記リセス分を見込んで所定の時間研磨する方法が採
用できる。又、本発明の好ましい実施形態では、更に配
線パターンの形成されない部分に予めリセス分を見込ん
だ終点を規定する終点検知手段を形成しておき、これに
基づいて終点検知を行うことで、常に一定膜厚の配線を
形成することができ、基板毎の格差が無くなり、工程管
理が容易となる。
【図１】本発明の金属配線形成方法を説明する工程断面
図である。
図である。
【図２】本発明になる終点検知手段を設けたウェハの概
略断面図である。
略断面図である。
【図３】本発明で使用する機械研磨装置の概略図であ
り、（ａ）は断面図、（ｂ）は平面図を示す。
り、（ａ）は断面図、（ｂ）は平面図を示す。
【図４】本発明の機械研磨工程で使用する研磨パッドを
説明する概念図である。
説明する概念図である。
【図５】従来の金属配線形成方法（機械研磨）を説明す
る工程断面図である。
る工程断面図である。
【図６】従来のＣＭＰ法による課題を説明する概略図で
ある。
ある。
１ 基板 ２ 層間膜 ３ 溝 ４ バリア膜 ５ 金属膜 ６ リセス ２１ 終点検知金属 ３１ ステージ ３２ ウェハ ３３ 研削ホイール ３４ スラリー ４０ 研磨パッド ４１ 研磨砥粒 ４２ ウェハ ４３ 純水
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/304 ６２２ Ｈ０１Ｌ 21/304 ６２２Ｆ
Claims (7)
- 【請求項１】 少なくとも、基板上に絶縁膜を形成する
工程、該絶縁膜に溝又は接続孔を形成する工程、全面に
バリア膜、金属膜を順次成膜する工程、及び表面を前記
絶縁膜が完全に露出するまで平坦化して前記溝又は接続
孔に金属膜を埋め込む工程とを有する金属配線形成方法
において、前記平坦化は、バリア膜の表面が露出するま
で化学機械研磨法による第１の研磨工程と、全面を一定
の研磨速度で研磨する機械研磨による第２の研磨工程と
を行うことを特徴とする金属配線形成方法。 - 【請求項２】 前記第１の研磨工程において、金属膜に
前記溝又は接続孔内に窪んだリセスを形成し、第２の研
磨工程において、該リセス分以上の深さに研磨すること
を特徴とする請求項１に記載の金属配線形成方法。 - 【請求項３】 前記第２の研磨工程における機械研磨
に、研磨砥粒をバインダーで固めた研磨パッドを使用す
ることを特徴とする請求項１又は２に記載の金属配線形
成方法。 - 【請求項４】 前記第１の研磨工程における研磨剤は、
前記バリア膜と前記金属膜との研磨選択比が１：５以上
であることを特徴とする請求項１に記載の金属配線形成
方法。 - 【請求項５】 基板上に絶縁膜を形成する工程におい
て、予め、所定の配線高さの位置であって、配線パター
ンの形成されない部位に第２の研磨工程における終点検
知手段を形成しておくことを特徴とする請求項１に記載
の金属配線形成方法。 - 【請求項６】 前記第２の研磨工程における終点検知手
段が、反射率の高い材料から形成されており、研磨の進
行に伴う反射率の変化により終点検知を行うことを特徴
とする請求項５に記載の金属配線形成方法。 - 【請求項７】 埋め込まれる金属材料が、銅である請求
項１〜６のいずれか１項に記載の金属配線形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10336245A JP3141939B2 (ja) | 1998-11-26 | 1998-11-26 | 金属配線形成方法 |
| US09/441,087 US6205658B1 (en) | 1998-11-26 | 1999-11-16 | Method for formation of metal wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10336245A JP3141939B2 (ja) | 1998-11-26 | 1998-11-26 | 金属配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164595A true JP2000164595A (ja) | 2000-06-16 |
| JP3141939B2 JP3141939B2 (ja) | 2001-03-07 |
Family
ID=18297147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10336245A Expired - Fee Related JP3141939B2 (ja) | 1998-11-26 | 1998-11-26 | 金属配線形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6205658B1 (ja) |
| JP (1) | JP3141939B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050689A (ja) * | 2000-08-07 | 2002-02-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002166360A (ja) * | 2000-12-04 | 2002-06-11 | Nikon Corp | 研磨状況モニタ方法及びその装置、研磨装置、半導体デバイス製造方法、並びに半導体デバイス |
| WO2002056356A1 (fr) * | 2001-01-15 | 2002-07-18 | Nikon Corporation | Procede de polissage, dispositif de polissage, et dispositif semi-conducteur permettant de produire ledit procede |
| JPWO2004053967A1 (ja) * | 2002-12-10 | 2006-04-13 | 富士通株式会社 | 半導体装置、配線基板の形成方法及び基板処理装置 |
| JP2006518940A (ja) * | 2003-02-24 | 2006-08-17 | ダウ グローバル テクノロジーズ インコーポレイティド | 化学機械的平坦化のための材料及び方法 |
| US7485962B2 (en) | 2002-12-10 | 2009-02-03 | Fujitsu Limited | Semiconductor device, wiring substrate forming method, and substrate processing apparatus |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6117778A (en) * | 1998-02-11 | 2000-09-12 | International Business Machines Corporation | Semiconductor wafer edge bead removal method and tool |
| JP2004111527A (ja) * | 2002-09-17 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法／マスクパターンの生成方法 |
| JP4374038B2 (ja) * | 2007-04-11 | 2009-12-02 | 株式会社東芝 | 基板処理方法 |
| CN102615584A (zh) * | 2011-01-31 | 2012-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种化学机械研磨的方法 |
| US8723392B2 (en) | 2011-07-15 | 2014-05-13 | International Business Machines Corporation | Saw filter having planar barrier layer and method of making |
| JP6860451B2 (ja) * | 2017-09-05 | 2021-04-14 | 株式会社荏原製作所 | 機能性チップを備える基板を研磨する方法 |
| CN110739268A (zh) * | 2019-10-23 | 2020-01-31 | 武汉新芯集成电路制造有限公司 | 研磨方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5413941A (en) * | 1994-01-06 | 1995-05-09 | Micron Technology, Inc. | Optical end point detection methods in semiconductor planarizing polishing processes |
| JP3328102B2 (ja) * | 1995-05-08 | 2002-09-24 | 松下電器産業株式会社 | 弾性表面波装置及びその製造方法 |
| US5834375A (en) * | 1996-08-09 | 1998-11-10 | Industrial Technology Research Institute | Chemical-mechanical polishing planarization monitor |
| JP3160545B2 (ja) | 1997-01-28 | 2001-04-25 | 松下電器産業株式会社 | 埋め込み配線の形成方法 |
| US6105238A (en) * | 1997-12-04 | 2000-08-22 | Matsushita-Kotobukie Electronics Industries, Ltd. | Method and structure for defining track width on a recording head |
| JP3144635B2 (ja) * | 1998-10-13 | 2001-03-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6090696A (en) * | 1999-10-20 | 2000-07-18 | Taiwan Semicondutor Manufacturing Company | Method to improve the adhesion of a molding compound to a semiconductor chip comprised with copper damascene structures |
-
1998
- 1998-11-26 JP JP10336245A patent/JP3141939B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-16 US US09/441,087 patent/US6205658B1/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050689A (ja) * | 2000-08-07 | 2002-02-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002166360A (ja) * | 2000-12-04 | 2002-06-11 | Nikon Corp | 研磨状況モニタ方法及びその装置、研磨装置、半導体デバイス製造方法、並びに半導体デバイス |
| WO2002056356A1 (fr) * | 2001-01-15 | 2002-07-18 | Nikon Corporation | Procede de polissage, dispositif de polissage, et dispositif semi-conducteur permettant de produire ledit procede |
| JPWO2004053967A1 (ja) * | 2002-12-10 | 2006-04-13 | 富士通株式会社 | 半導体装置、配線基板の形成方法及び基板処理装置 |
| US7485962B2 (en) | 2002-12-10 | 2009-02-03 | Fujitsu Limited | Semiconductor device, wiring substrate forming method, and substrate processing apparatus |
| US7648907B2 (en) | 2002-12-10 | 2010-01-19 | Fujitsu Limited | Semiconductor device, wiring substrate forming method, and substrate processing apparatus |
| US7704856B2 (en) | 2002-12-10 | 2010-04-27 | Fujitsu Limited | Semiconductor device, wiring substrate forming method, and substrate processing apparatus |
| JP4489016B2 (ja) * | 2002-12-10 | 2010-06-23 | 富士通株式会社 | 配線基板の形成方法、配線薄膜の形成方法及び基板処理装置 |
| JP2006518940A (ja) * | 2003-02-24 | 2006-08-17 | ダウ グローバル テクノロジーズ インコーポレイティド | 化学機械的平坦化のための材料及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3141939B2 (ja) | 2001-03-07 |
| US6205658B1 (en) | 2001-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6030703B2 (ja) | 誘電性ＣＭＰスラリーにおけるＣｓＯＨの使用 | |
| US5637185A (en) | Systems for performing chemical mechanical planarization and process for conducting same | |
| JP3229278B2 (ja) | ダマシン金属回路パターンの平坦化方法 | |
| US6238592B1 (en) | Working liquids and methods for modifying structured wafers suited for semiconductor fabrication | |
| US6350694B1 (en) | Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials | |
| US6696759B2 (en) | Semiconductor device with diamond-like carbon layer as a polish-stop layer | |
| JPH081899B2 (ja) | 半導体装置を平坦化する方法 | |
| JP3141939B2 (ja) | 金属配線形成方法 | |
| JP4369122B2 (ja) | 研磨パッド及び研磨パッド製造方法 | |
| EP1147546A1 (en) | Method to decrease dishing rate during cmp in metal semiconductor structures | |
| JPH11111656A (ja) | 半導体装置の製造方法 | |
| US20020090820A1 (en) | Tantalum removal during chemical mechanical polishing | |
| Stavreva et al. | Chemical-mechanical polishing of copper for interconnect formation | |
| KR100390204B1 (ko) | 연마방법 및 연마액 | |
| KR20100105823A (ko) | 화학적 기계적 연마방법 | |
| US8129278B2 (en) | Chemical mechanical polishing process | |
| JP2003077921A (ja) | 半導体装置の製造方法 | |
| JP3487051B2 (ja) | 半導体装置の製造方法 | |
| JP2000012543A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000021882A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JP3147072B2 (ja) | 半導体装置の製造方法 | |
| EP1340248A2 (en) | Method for determining an endpoint and semiconductor wafer | |
| US6881675B2 (en) | Method and system for reducing wafer edge tungsten residue utilizing a spin etch | |
| JP2003311539A (ja) | 研磨方法および研磨装置、並びに半導体装置の製造方法 | |
| US6899597B2 (en) | Chemical mechanical polishing (CMP) process using fixed abrasive pads |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |