KR20100105823A - 화학적 기계적 연마방법 - Google Patents

화학적 기계적 연마방법 Download PDF

Info

Publication number
KR20100105823A
KR20100105823A KR1020100023914A KR20100023914A KR20100105823A KR 20100105823 A KR20100105823 A KR 20100105823A KR 1020100023914 A KR1020100023914 A KR 1020100023914A KR 20100023914 A KR20100023914 A KR 20100023914A KR 20100105823 A KR20100105823 A KR 20100105823A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
wafer
polishing pad
rotational speed
polishing
Prior art date
Application number
KR1020100023914A
Other languages
English (en)
Other versions
KR101180706B1 (ko
Inventor
타케나오 네모토
타다히로 오미
아키노부 테라모토
구 šœ
아라 필리포씨안
야사 샘푸르노
Original Assignee
도쿄엘렉트론가부시키가이샤
고쿠리츠다이가쿠호진 도호쿠다이가쿠
아라카 인코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤, 고쿠리츠다이가쿠호진 도호쿠다이가쿠, 아라카 인코포레이션 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100105823A publication Critical patent/KR20100105823A/ko
Application granted granted Critical
Publication of KR101180706B1 publication Critical patent/KR101180706B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

웨이퍼 표면에 대한 손상을 줄이는 화학적 기계적 연마 방법으로서, 반도체 웨이퍼가 연마 패드에 가압된 상태로 각각 회전하는 동안 슬러리를 접촉면에 공급하여, 상기 반도체 웨이퍼의 피처리면을 화학적 기계적으로 연마하는 방법으로, 상기 반도체 웨이퍼의 회전속도와 상기 연마 패드의 회전속도의 비가 2:1 이상인 것을 특징으로 하는 화학적 기계적 연마 방법이 제공된다.

Description

화학적 기계적 연마방법{METHOD OF CHEMICAL MECHANICAL POLISHING}
본 발명은, 반도체 웨이퍼와 연마 패드의 상호 회전 운동을 이용한 기계적 연마 및 화학 반응에 의해 반도체 웨이퍼의 피처리면을 연마하는 방법에 관한 것이다. 특히, 본 발명은, 저유전율 유기막(low-k organic membrane)을 포함하는 층간 유전체(interlayer dielectric) 내에 매립되는 구리 배선을 형성하기 위해 다마신 공정(damascene process)을 이용한 우수한 화학적 기계적 연마(CMP) 방법에 관한 것이다.
오늘날의 집적 회로, 특히, 대규모 집적 회로 (LSI)는 미세화 정도 및 집적도를 향상시키기 위해 다수의 적층 회로층으로 이루어진 다층 배선 구조를 갖는다. 다층 배선 구조에 있어서, 종래의 배선 형성 공정은, 유전체막(dielectric membrane) 위에 형성된 알루미늄 등을 드라이 에칭 또는 리소그래피(lithography) 처리하여 금속 배선 패턴을 형성하는 공정이었다. 그러나, 알루미늄 배선의 경우, 일렉트로마이그레이션 저항이 낮고 전기 저항은 상대적으로 높기 때문에, 지연 등의 문제가 발생한다는 단점이 있었다. 이런 점에서, 최근에는 구리 배선 다마신 공정이 다층 배선의 제조 공정에 이용되고 있다.
LSI의 계산량(computation power)을 제고하고, 전기 에너지 소모를 감소하기 위해서는, 다층 배선간의 용량(capacitance)을 최소화하는 것이 필요하다. 이는 저유전율막을 층간 절연막으로 통합함으로써 성취될 수 있다. 무기 물질로 만들어진 SiOF 등의 저유전율 막들을 LSI에 이용하는 것이 연구되었으나, 2.5 이하의 비유전율(relative dielectric ratio)을 얻을 수 있는 불소 수지막 또는 무정형 불화탄소(amorphous fluorocarbon) 등과 같은 유기 재료가 더욱 바람직하다.
저유전율 막을 층간 절연막으로 사용하여 구리 배선을 형성하는 다마신 공정이 도 1에 도시되어 있다.
먼저, 도 1(a)에 도시된 바와 같이, 하층 배선(미도시)까지 형성된 반도체 웨이퍼(10)상에, 예를 들면 SiCN으로 이루어진 에칭 스톱막(12, 16), 및 예를 들면 무정형 불화탄소로 이루어진 저유전율 유기막(14, 18)이 화학 기상 증착법(chemical vapor deposition: CVD)에 의해, 12→14→16→18의 순서로 적층된다.
다음에, 리소그래피 공정과 에칭 공정이 교대로 반복하여 실행되고, 도 1(b)에 도시된 바와 같이, 상층의 저유전율 유기막(18)에는 배선 구조(20)가 형성되고, 하층의 저유전율 유기막(14)에는 관통홀(22)이 형성된다. 여기서, 반도체 웨이퍼(10) 표면 상의 배선 구조(20) 및 관통홀(22)에 대응하여 요철이 형성된다.
이어서, 도 1(c)에 도시된 바와 같이, CVD에 의한 막 형성에 의해, 예를 들면 TaN으로 이루어진 배리어 금속(24)이 배선 구조(20) 및 관통홀(22)의 중심을 포함하는 반도체 웨이퍼(10)의 표면 상에 형성된다. 또한, 구리 시트층(copper sheet layer)(도면에는 미도시)이 스퍼터법에 의해 배리어 금속(24) 상에 형성된다.
다음에, 도 1(d)에 도시된 바와 같이, 구리(26)가 전기 도금(electroplating)에 의해 반도체 웨이퍼(10) 상에 축적되고, 이에 의해 배선 구조(20) 및 관통홀(22)의 중심이 매립된다. 구리 전기 도금 후, 배선 구조(20) 및 관통홀(22)에 대응하는 웨이퍼 표면 형상(topography)이 구리(26)의 표면 상에 반영된다.
반도체 웨이퍼(10) 상의 구리(26)는 CMP에 의해 평탄화된다. 도 1(e)에 도시된 바와 같이, 구리(26)는 배선 구조(20) 및 관통홀(22)의 중심에만 남아 있다. 이에 의해, 매립 구리 배선 시스템이 형성된다.
상술한 다마신 공정은, 구리 배선과 구리 플러그(plugs)가 한번에 형성되는 듀얼 다마신 방법이다(즉, 구리(26)가 관통홀(22) 및 배선 구조(20)에 동시에 매립된다). 이에 비해, 싱글 다마신 공정에서는 구리 배선과 구리 플러그가 두 개의 별도의 공정을 통해 형성된다. 이러한 두 개의 별도 공정에서는, 관통홀 및 배선 구조 이외의 영역에 퇴적된 구리층을 제거하기 위해, 듀얼 다마신 공정에서 이용된 것과 유사한 CMP 공정이 이용된다.
도 2는 CMP 장치의 개략도이다. 이 CMP 장치는, 연마용 천(cloth) 또는 연마 패드(30)가 부착된 회전 테이블(하측 고정판)(32)에 대해 반도체 웨이퍼(10)를 단단히 보지하는 회전 헤드 또는 캐리어(상측 고정판)(34)를 가압한다. 이에 의해, 캐리어(34)와 회전 테이블(32)이 각각 독립적으로 회전되는 동안, 액체 슬러리(연마제)가 노즐(36)로부터 연마 패드(30)에 가해져, 화학 공정 및 기계적 연마에 의해 반도체 웨이퍼(10)의 저면(피처리면)막이 제거되고, 웨이퍼 표면이 평탄화된다(도 3 참조). 도면에 도시된 예에서, 연마 공정 동안에 통상 거친 표면 상태를 유지할 필요가 있는 연마 패드(30)에 의해 반도체 웨이퍼(10)를 연마하기 위해, 다이아몬드 패드(컨디셔너(conditioner))(38)가 반도체 웨이퍼(10)로부터 이격된 위치에서 연마 패드(30)에 가압되고, 반경 방향으로 스캐닝(scanning)하면서 연마 패드(30)의 표면을 제거하여 거칠게 만든다.
상기와 같은 CMP의 연마율은, 연마 패드(30)의 회전속도로 결정되는 속도(velocity)와, 연마 패드(30)에 반도체 웨이퍼(10)를 가압하는 부하(load) 및 반도체 웨이퍼 제조율에 비례한다고 하는 프레스톤 방정식(Preston Equation)이 알려져 있다. 지금까지는, 반도체 웨이퍼(10)에 대한 연마 속도의 균일성을 확보하는 관점에서 가압 압력을 일정하게 유지하고, 상기 언급한 웨이퍼 제조율을 균일하게 유지하게 위해 반도체 웨이퍼(10) 및 연마 패드(30)의 회전속도를 대략 동일하게 설정하였다.
유기 저유전율 막을 층간 절역막으로 이용하는 구리 배선의 다마신 공정에 있어서, 상술한 바와 같은 종래의 방법에 따라 상기 CMP 장치(도 2)를 이용하여 구리를 연마하면, 예를 들어 도 4a 및 도 4b에 도시된 바와 같이, 불화탄소막(유기 저유전율막)(14, 18)과 에칭 스톱막(12, 16)의 경계면에 박리가 발생하여 갭(40)이 생긴다. 또한, CMP의 결과로 구리(26) 또는 불화탄소막(18)의 표면에 스크래치(42)가 쉽게 발생하는 문제가 있다. 이러한 막 박리 또는 스크래치가 다마신 층간 절연막 및/또는 매립 배선에 발생할 경우, 배선의 표면을 따라 흐르는 고주파 전류(신호)의 전송 특성 또는 배선의 전기 특성에 매우 큰 영향을 미치게 되고, LSI에 결함이 생기는 경우가 발생하기도 한다.
다마신 공정에 있어서, 연마 대상 물질인 구리가 비교적 부드러운 금속이고, 층간 절연막을 구성하는 불화탄소막(유기 저유전율막)의 영률(Young Ratio)이 낮기 때문에, 반도체 웨이퍼(10) 표면과 연마 패드(30) 간의 마찰에 의해 큰 값의 전단 응력(shear stress)이 가해질 경우, 상술한 바와 같은 불화탄소 절연막의 박리 또는 구리에의 스크래치 발생 등의 손상이 쉽게 초래될 수 있다.
본 발명은 상기의 종래 기술의 문제를 해결하기 위한 것으로, 본 발명의 목적은, 연마 속도를 향상시키는 한편 반도체에 가해지는 전단 응력을 감소시킴으로써, 연마 대상인 웨이퍼 물질 또는 하층막에 손상을 초래하지 않고 연마 성능을 향상시킬 수 있는 화학적 기계적 연마 방법을 제공하는 것이다.
상기의 목적을 달성하기 위해, 본 발명의 제 1 관점에 따른 화학적 기계적 연마 방법은, 반도체 웨이퍼가 연마 패드에 가압된 상태로 각각 회전하는 동안, 슬러리를 그 접촉면에 공급하여, 상기 반도체 웨이퍼의 피처리면을 화학적 기계적으로 연마하는 방법으로, 상기 반도체 웨이퍼의 회전속도와 상기 연마 패드의 회전속도의 비가 2:1 이상인 것을 특징으로 한다.
또한, 본 발명의 제 2관점에 따른 화학적 기계적 연마 방법은, 반도체 웨이퍼에서 층간 절연막으로 저유전율 유기막을 이용한 구리 배선의 다마신 공정에서 유기막 상에 과다 퇴적된 구리에 대한 화학적 기계적 연마 방법으로서, 웨이퍼 표면에 대한 손상을 줄이는 화학적 기계적 방법으로, 반도체 웨이퍼가 연마 패드에 가압된 상태로 각각 회전하는 동안, 슬러리를 그 접촉면에 공급하여, 상기 반도체 웨이퍼의 피처리면을 화학적 기계적으로 연마하고, 상기 반도체 웨이퍼의 회전속도와 상기 연마 패드의 회전속도의 비가 2:1 이상인 것을 특징으로 한다.
도 1은 층간 절연막에 유기 저유전율 유전체막을 이용하여 구리 배선을 형성하는 다마신 공정을 도시한다. a, b, c, d, e는 웨이퍼 제조 및 CMP 공정에서의 각각의 단계를 동일 관점에서 도시한 도면이다.
도 2는 대표적인 CMP 장치(도구)의 구조를 도시한 사시도이다.
도 3은 CMP 공정 중의 반도체 웨이퍼와 연마 패드간의 접촉을 도시한 단면도이다.
도 4a는 종래의 화학적 기계적 연마 방법을 이용한 다마신 공정의 CMP에 의해 발생한 결함의 예를 도시하는 개략적인 단면도이다.
도 4b는 상기 결함의 예를 도시하는 사시도이다.
도 5는 본 발명의 실시예에 따른 화학적 기계적 연마 방법을 이용한 CMP 장치에서 캐리어의 압력 부가 기구의 구조를 개략적으로 도시한 단면도이다.
도 6은 도 5의 압력 부가 방법에 따라, 웨이퍼 중심부와 주연부 간에, 가압된 압력의 형태가 어떻게 달라지는지(압력 분포)를 도시한 개략적인 평면도이다.
도 7은 본 발명의 실시예에서, 웨이퍼의 한 지점에서의 합성 속도와, 연마 패드와 반도체 웨이퍼의 상호 회전 상태를 도시한 도면이다.
도 8은 본 발명의 실시예에서, 평균 합성 속도를 간단히 구하는 방법을 도시한 도면이다.
도 9는 본 발명의 실시예에서, 회전 속도(RR) 및 마찰 계수(COF) 특성을 나타낸 도면이다.
도 10은 본 발명의 실시예에서, 회전 속도(RR) 특성을 도시한 도면이다.
도 11은 실험예 1에서 COF 특성을 도시한 도면이다.
도 12는 실험예 1에서 웨이퍼-플래튼(wafer to platen) 속도 비(speed ratio)에 대한 COF 특성을 도시한 도면이다.
도 13은 실험예 2에서 웨이퍼-플래튼 속도 비에 대한 COF 특성을 도시한 도면이다.
CMP 공정 중에 전단 응력(shear stress)에 의해 반도체 웨이퍼의 하층에 발생된 스크래치, 박리 및 기타 다른 변형의 문제를 해결하기 위해, 본 발명의 발명가들은 많은 노력과 연구를 통해 본 발명의 방법을 개발하였다.
특히, 본 발명가들은, 반도체 웨이퍼가 연마 패드에 가압된 상태로 각각 회전하는 동안에 슬러리를 그 접촉면에 공급하여 반도체 웨이퍼의 피처리면이 화학적 및 기계적으로 연마되는 방법으로서, 반도체 웨이퍼의 회전속도(rotation rate)와 연마 패드의 회전속도의 비가 2:1 이상인 화학적 기계적 연마 방법을 고안하였다.
본 발명의 방법은, 해당 기술 분야의 현 상황에 대응하여 개발된 바, 즉 반도체 웨이퍼 표면과 연마 패드간의 회전에 의해 유도되는 전단 응력에 의해 반도체 웨이퍼 내의 막 및 하층에 발생하는 스크래치, 박리 및 기타 다른 손상의 정도를 감소하기 위해 현재 이용 가능한 CMP로는 충분히 해결하지 못한 문제와 필요에 대응하여 개발되었다. 따라서, 본 발명의 전체적인 목적은, CMP 공정 동안 반도체 웨이퍼의 하층에 대한 스크래치, 박리 및 기타 다른 손상의 발생을 크게 감소시킬 수 있는 CMP 방법을 제공하는 것이다.
본 발명의 목적은, CMP 공정의 비용 또는 조작상의 어려움을 크게 증가시키지 않고 보다 고품질의 LSI(Large Scale Integration) 및 기타 다른 연마 제품의 지속적인 생산을 가능하게 하는 것이다.
본 발명의 방법을 적용함으로써, CMP 공정의 비용 또는 조작상의 어려움을 크게 증가시키지 않고 보다 고품질의 LSI 및 기타 다른 연마 제품의 지속적인 생산이 가능해졌다.
본 발명의 모든 수치(dimensions)는 직경이 약 20 인치 내지 30 인치인 패드 사이즈 및 직경이 8인치와 12인치 사이인 웨이퍼 사이즈에 기초하고 있고, 필요시 이용된 연마 패드 및 웨이퍼 사이즈의 변화에 비례하여 변경될 수 있다. 여기에 명시된 구체적인 수치들은 본 발명을 제한하지 않으며, 발명의 실시예를 효과적으로 설명하기 위한 일례에 불과하다. 좀 더 명확한 설명을 위해, 여기서 수치라 함은, 부품의 치수, 유량(flow rates), 손상의 측정치, 회전속도 및 속도를 포함하는 것으로, 이에 한정되지는 않는다.
본 발명의 화학적 기계적 연마 방법에서 이용된 CMP 연마 장치에서, 반도체 웨이퍼의 회전속도(fw) 및/또는 연마 패드의 회전속도(fp)가 증가할 경우, 연마 패드의 회전에 의해 생성된 속도(Vp)와 반도체 웨이퍼의 회전에 의해 생성된 속도(Vw)의 합성 속도(composite velocity)(웨이퍼에 대한 평균)(Vm)가 증가하고, 연마 속도(웨이퍼에 대한 평균치)(RR)가 pN·Vm에 대략 비례하여 증가한다. 여기서, pN은 반도체를 연마 패드에 가압하는 부하 압력(load pressure)이다(통상, 이 값은 상수이다).
한편, 연마 패드의 회전속도에 대한 반도체 웨이퍼의 회전속도의 비가 2:1 미만의 범위 내에 있는 한, pN·Vm이 증가할지라도 마찰 계수(COF)(반도체 웨이퍼에 대한 평균치)는 크게 변하지 않고, 지속적으로 일정치 이상의 값을 취한다. 그러나, 상기 마찰 계수(COF)는, 반도체 회전속도(fw)와 연마 패드 회전속도(fp)의 비가 2:1을 초과할 경우 상기 회전속도의 비가 증가한 만큼 감소하고, 상기 회전속도의 비가 4:1을 초과할 경우 현저히 감소한다.
본 발명에 따르면, 2fp<fw인 조건, 더 바람직하게는, 4fp<fw인 조건 하에서, 웨이퍼의 피연마 물질 또는 하지막(특히, 불화탄소막 등의 유기막)이 pN·Vm의 증가에 의해 손상되지 않고, 연마 효율의 향상을 실현할 수 있다.
또한, fw>2fp의 조건에서, fw와 fp의 차가 너무 커지면, 연마 속도(RR) 변동이 지나치게 커진다. 따라서, 2fp<fw<15fp의 범위가 바람직하고, 마찰계수(COF)의 대폭적인 감소를 확실히 달성하기 위해서는, 3fp<fw<8fp의 범위가 바람직하고, 4fp<fw<8fp의 범위가 더욱 바람직하다.
연마 패드의 회전속도(fp)가 너무 높으면, 슬러리를 (유용한 적용(도포) 영역 밖으로) 분산시키기 쉬워져서, 슬러리의 이용 효율이 감소한다. 또한, 패드 회전속도가 지나치게 크게 감소하는 경우에는 연마 속도(RR)가 감소하기 때문에, 20 rpm 내지 70 rpm 범위 내의 회전속도가 바람직하다.
또한, 반도체 웨이퍼 및 연마 패드 각각의 회전축에 대한 회전 방향이 동일한 것이 바람직하다. 예를 들면, 연마 패드가 반시계 방향으로 회전할 경우, 반도체 웨이퍼의 회전 방향도 동일하게 반시계 방향으로 선택하는 것이 바람직하다. 또한, 반도체 웨이퍼와 연마 패드의 회전 방향을 역으로 하는 것도 가능하다.
또한, 본 발명에 적합한 방식으로, 반도체 웨이퍼의 피연마면(polished surface)의 전체가, 연마 패드의 회전 중심으로부터 반경 방향 외측으로 오프셋(offset)된 영역에서 연마 패드에 가압될 수 있다.
또한, 본 발명에 적합한 방식으로, 반도체 웨이퍼를 연마 패드에 가압하는 압력은 웨이퍼의 주연부보다 웨이퍼의 중심부에서 상대적으로 더 높다. 즉, 반도체 웨이퍼에서, 웨이퍼로의 압력은 다단의 웨이퍼 압력 제어에 의해 변경될 수 있다. 예를 들어, 웨이퍼 표면에서의 압력이 변화될 필요는 없지만, 웨이퍼의 중심부에서 받는 압력이 웨이퍼 주연부에서 받는 압력의 1.1배 내지 3배, 더욱 바람직하게는, 1.3배 내지 2.5배의 비율이 되도록 설정 또는 제어될 수도 있다.
또한, 본 발명의 슬러리의 유량은 특별히 한정되지 않고, CMP 연마에 적합하다면, 어떤 유량이어도 상관없다. 그러나, 슬러리의 이용 효율 관점에서, 본 발명에 적합한 방식으로, 슬러리의 유량이 300 ml/min 이하인 것이 바람직하다.
본 발명의 실시예 있어서, 본 발명의 화학적 기계적 연마 방법은 매립 구리 배선을 형성하는 다마신 공정에 적용 가능하고, 특별한 제한 없이, 예를 들면 도 1에 도시된 다마신 공정에서, 반도체 웨이퍼(10)내의 무정형 불화탄소 막(18) 상에 축적된 구리(26)의 평탄 연마(도 1(d)→(e))를 위한 CMP 공정에 적용될 수 있다. 본 방법은 또한, SiOF 또는 SiO2 표면에도 적용될 수 있다. 이 경우, 이상적으로는 도 2에 도시된 CMP 장치를 이용할 수 있다.
이 CMP 장치에서는, 반도체 웨이퍼(10)가 캐리어(34)와 동일한 방식 및 방향으로 회전하도록 전면을 아래로 향하여 고정되고, 연마 패드(30)가 반도체 웨이퍼(10)의 직경보다 몇 배 더 큰 직경을 가진 회전 테이블(32)에 부착된다. 반도체 웨이퍼를 캐리어(34)에 탈착 가능하게 고정하는 보지 수단으로는, 예를 들면 백킹 필름(backing film)(미도시)이 제공될 수 있다.
또한, 캐리어(34)는 반도체 웨이퍼(10)가 회전 테이블(32) 상의 연마 패드(30)를 가압하는 곳에 인가되는 부하(load)에 있어서 웨이퍼의 중심부와 주변부간의 차이를 원하는 레벨로 유지하는 기능 또는 기구를 실행 또는 구비한다. 예를 들면, 도 5 및 도 6에 개략적으로 도시된 바와 같이, 반도체 웨이퍼(10)의 원반의 중심부 및 주연부 각각에 각각의 압력 pC 및 pE를 부가하는 압력 부가부(44, 46)가 캐리어(34) 내부에 마련되어 있다. 본 실시예에서, 웨이퍼의 중심에 적용되는 압력(pC)이 웨이퍼의 외주부에 적용되는 압력(pE)보다 적어도 1.1배, 더욱 바람직하게는 1.3배 이상 크도록 설정 또는 제어된다.
본 CMP 공정에서는, 반도체 웨이퍼(10)의 피연마면 전체가 연마 패드(30)의 회전 중심으로부터 반경 방향 외측으로 오프셋된 영역 상에 가압되고, 연마 패드(30)와 반도체 웨이퍼(10) 각각이 회전된다. 통상, 양자의 회전 방향은 각각의 축을 중심으로 동일 방향으로 회전하도록 선택된다. 예를 들면, 상기한 바와 같이, 연마 패드(30)가 반시계 방향으로 회전하는 경우, 반도체 웨이퍼(10)의 회전 방향 역시 반시계 방향으로 설정된다.
도 7에 도시된 바와 같이, 연마 패드(30)와 반도체 웨이퍼(10)에 의한 상호 회전 동작에서, 특정 시점에서 보면 웨이퍼 상의 특정 지점(i)에서 연마 패드(30)와 반도체 웨이퍼(10)의 합성 속도(Vi)는 기본적으로 연마 패드와 반도체 웨이퍼 각각의 회전속도(fw, fp)와 그 특정 지점의 위치(좌표)에 의해 결정된다. 따라서, 반도체 표면 상에서의 평균 합성 속도(Vm)는 이론적으로 다음의 수식(1)에 의해 나타낼 수 있다.
수식(1)
Figure pat00001
여기서, Rw는 반도체 웨이퍼(10)의 반지름이다.
상기 수식(1)의 연산은 매우 복잡하고 난해하다. 그래서, 도 8에 도시된 바와 같이, 동일한 밀도로 이격된 적절한 개수의 웨이퍼 상의 대표 지점들을 선택하고, 이 대표 지점들에서의 합성 속도(Vi)의 평균값을 웨이퍼 표면에서의 평균 속도(Vm)로 이용하는 것도 가능하다. 도 8의 평균 결정 방법에 있어서, 일정한 이격 간격(200 mm 직경의 웨이퍼의 경우, 2 mm 간격)으로 웨이퍼 표면상의 49개 지점이 선택되고, 고정 각 간격(angular separation)(10도 간격)으로 반도체 방위각 방향 상의 36개 지점이 선택된다.
아래에서 설명되는 바와 같이, 웨이퍼(10) 표면 상에서의 평균 합성 속도(Vm)가 증가하는 만큼, 그에 따라 연마 제거율(RR)은 더 높아진다. 종래 기술에서, fw(웨이퍼 회전속도)이 fp(패드 회전속도)과 대략 동일한 조건 하에서는, 평균 합성 속도(Vm)가 증가하고, 따라서 RR이 증가한다. 그러나, 상술한 바와 같이, 큰 응력이 웨이퍼(10) 표면의 피처리면에 부여될 경우, 이에 의해, 불화탄소막(저유전율 유기막), 또는 다른 막 또는 층(12)이 손상될 수 있고, 구리(26), 또는 불화탄소, 또는 다른 막 또는 층(18)에 변형 또는 스크래치 등이 발생할 수 있다.
이에 대해, 본 발명에서는, 반도체 웨이퍼(10)의 회전속도(fw)에 대한 연마 패드(30)의 회전속도(fp)의 비는 그 하한값이 2fp<fw이고, 더 바람직하게는 4fp<fw<8fp이다.
이하, 도 9 내지 도 11에는, 반도체 웨이퍼(10)의 회전속도(fw) 및/또는 연마 패드(30)의 회전속도(fp)를 파라미터로 선택하여, 평균 합성 속도(Vm)가 변화할 때의 본 실시예서의 연마 속도(RR)(웨이퍼 표면에 대한 값) 또는 마찰 계수(COF)(웨이퍼 표면상의 값)의 특성이 도시되어 있다. 또한, 마찰 계수(COF)와 전단력(shear force)(Fs)의 사이에는, 다음의 수식(2)에 나타낸 관계가 성립한다. 여기서, pN은 수직 부하(load)이다.
수식(2)
COF = Fs/pN
(실험예 1)
이하에, 본 발명의 실시예를 첨부 도면을 참조하여 설명한다.
본 CMP 공정의 주요 조건은 다음과 같다.
ⅰ) 반도체 웨이퍼(10): 직경 200 mm 블랭킷 구리 막이 부착됨.
ⅱ) 연마 패드: 직경 800 mm, K-홈 디자인의 롬 앤 하스(Rohm and Haas) IC1000®. 연마 패드는 Suba IV® 서브-패드 상에 설치되었다.
ⅲ) 연마제: 히타치 카세이 코교사(Hitachi Kasei Kogyo Corp.)의 HS-H-635-12® 혼합비는 연마제:H2O:H2O2 = 7:7:6. 슬러리 유량은 300 ml/min.
ⅳ) 부하-수직력(pN) = 1.5 PSI
웨이퍼 중심부 압력(pC) = 1.8 PSI
웨이퍼 주연부 압력(pE) = 1.3 PSI
도 9는, 상술한 처리 조건 하에서 패드의 회전속도(fp)를 25 rpm으로 고정하고, 웨이퍼 회전속도(fw)를 23 rpm (fw:fp = 약 1:1), 98 rpm (fw:fp = 약 4:1), 148 rpm (fw:fp = 약 6:1)의 세 값 중 선택하여 CMP 공정을 실행함으로써 얻어진 RR 및 COF 특성을 도시한다. 여기서, 수평축 pN·Vm은 pN(수직력)× VM(평균 합성 속도)을 나타낸다. 각 CMP 공정에서, 패드의 회전속도(fp)와 웨이퍼의 회전속도(fw)는 공정의 시작부터 종료까지 일정하게 유지되었다.
도면에 도시된 바와 같이, 패드 회전속도(fp)를 25로 일정하게 유지하면서, 웨이퍼의 회전속도(fw)를 23 rpm → 98 rpm → 148 rpm 로 증가시키면, (A) pN·VM이 약 0.89 PSI.m/s → 1.18 PSI.m/s → 1.70 PSI.m/s로 증가하고, (B) 연마 속도(RR)가 1400 Angstrom/min → 1800 Angstrom/min → 2750 Angstrom/min으로 증가하고, (C) COF가 약 0.38 → 약 0.22 → 약 0.17로 감소한다.
여기서, 실험 결과이기는 하지만, (A), (B) 현상은 예측 범위 내에 있고, (C) COF의 경우는 예측 범위 밖에 있다. 즉, 도 9의 COF 값들은 운동 마찰 계수, 즉 반도체 웨이퍼(10) 및 연마 패드(30)의 각 회전속도의 마찰 계수이다. 일반적으로, 상호 이동하는 두 물체간의 마찰력은 COF × 수직력이고, COF는 이동률과 큰 관련이 있지는 않은 것으로 생각된다. 따라서, pN·VM이 증가하더라도, COF는 크게 변하지 않을 것이라고 통상 가정할 수 있다. 사실, 하기에 설명될 웨이퍼-플래튼 속도비에 대한 COF 측정을 나타내는 도 12 및 도 13에 도시된 바와 같이, fw<2fp의 조건 하에서는, pN·VM이 증가하더라도, COF에 대한 결과값은 크게 변하지 않는다. 그러나, fw>2fp인 조건하에서는, 상술한 (C)현상이 관찰된다.
COF가 0.3 미만으로 감소된 조건 하에서는, 반도체 웨이퍼(10)의 표면 상의 불화탄소막(14, 18)(저유전율 유기물)의 박리 및/또는, 구리(26) 및/또는 불화탄소막(18)의 스크래치가 현저히 사라질 것을 확신할 수 있다. 따라서, 상기의 (C)현상은 반도체 웨이퍼의 CMP 공정에서 중요한 기술적 의의를 가지는 것으로 생각된다.
이와 관련하여, 웨이퍼의 회전속도(fw)와 연마 패드의 회전속도(fp)가 상이한 조건에서 얻어진 많은 실험 데이터를 플로팅(plotting)할 경우, pN·VM과 RR 사이에는 선형 관계가 있는 것이 관찰될 수 있다.
또한, 도 11에 도시된 바와 같이, 웨이퍼 회전속도(fw) 및/또는 패드 회전속도(fp)가 (fw): (fp) = (1:1) 내지 (6:1)인 범위 내에서 변화시키면서 COF(측정 지표)를 플로팅하면, fw<2fp인 영역과 fw>2fp인 영역 간에는 COF 특성에서 큰 차이가 관찰된다. 즉, fw<2fp의 영역에서는, fw와 fp의 비(fw/fp)가 증가하거나 pN·VM이 증가하더라도 COF는 거의 변화하지 않는다. 그러나, fw>2fp의 영역에서는, fw와 fp의 비(fw/fp)가 증가하는 만큼 COF가 감소한다.
따라서, fw>2fp인 영역에서도, 웨이퍼 회전속도(fw)와 패드 회전속도(fp) 간의 차이가 너무 크면, 웨이퍼 표면에서의 연마 제거율의 분산(scattering)이 발생하기 때문에, 이러한 관점에서 2fp<fw<8fp인 것이 바람직하고, 3fp<fw<8fp인 것이 더욱 바람직하다. 0.3 미만의 COF를 얻기 위해서는, 4fp<fw<8fp인 것이 더욱 바람직하다.
또한, pN·VM 등의 다른 값들과 관련하여 최적으로 선택할 수 있고, 특별히 제한되지도 않지만, 슬러리의 양은 경제성 면에서 300 ml/min 인 것이 바람직하다.
또한, 본 발명에서, 웨이퍼 상의 각각 다른 영역간의 부하비 (load ratio)에 있어서, CMP에 적용 가능한 어떤 값이라도 이용 가능하고, 특별한 제한이 없지만, 웨이퍼 중심상의 부하(pC) 및 웨이퍼 주연부상의 부하(pE)의 비(pC/pE)는, 1 내지 3의 범위 내에 있는 것이 바람직하고, 더욱 바람직하게는 1.3 내지 2.5의 범위 내에 있는 것이 좋다. 본 실시예에서, 상술한 바와 같이 웨이퍼 중심부와 웨이퍼 주연부에는 각기 다른 압력이 인가되기 때문에, 캐리어(34) 상에는 독립된 압력 부가부(44, 46)가 마련되어 있다. 그러나, 하나의 공통 압력 부가부를 이용하여 웨이퍼의 중심부와 웨이퍼의 주연부에 부가되는 압력의 비가 일정하게 유지되도록(예를 들면, pC/pE = 1.3) 형성된 캐리어를 이용하는 것도 가능하다.
연마 패드(30)의 회전속도가 너무 높으면, 슬러리 이용 효율이 감소한다. 그러나, 연마패드(30)의 회전속도가 너무 낮을 경우에는, 연마 제거율 또한 낮게 되므로, 20 내지 70 rpm의 범위가 바람직하다.
본 발명의 화학적 기계적 연마 방법은, 특히 상술한 구리 다마신 CMP 공정에 이용될 경우 많은 이점을 갖는다. 그러나, 피처리면 및 불화탄소 막 등의 하지 유기막을 갖는 반도체 웨이퍼의 기타 다른 CMP 공정에도 이용될 수 있고, 더 나아가 반도체 웨이퍼에 대한 어떠한 CMP 공정에도 적용 가능하다.
(실험예 2)
꽃무늬 홈(floral groove)을 갖는 롬 앤 하스(Rohm and Haas) IC1000®가 연마 패드로 사용된 것 이외에는 실험예 1과 동일한 조건에 따라, 실험을 실시하였다.
웨이퍼-플래튼 속도비에 대한 COF 측정 결과가 도 13에 도시되어 있다. 이결과로부터, 웨이퍼 대 플래튼 회전 속도의 비가 2인 경우부터 COF의 급격한 감소가 관찰되었고, 이는 상기 비가 적어도 15인 경우까지 유지되었다. 가장 이상적인 비율을 결정하는 정확한 파라미터는 이용된 재료의 조건 및 종류에 따라 변하고, 그 범위는 이용되는 특정 재료, 장치 및 조건에 따라 결정되어야 한다.
본 발명의 화학적 기계적 연마 방법에 따르면, 상술한 구성 및 작용에 의해, 패드 회전속도에 대한 반도체 회전속도의 비가 증가할 때, 반도체 웨이퍼상에 작용하는 전단 응력이 감소하고, 웨이퍼의 피연마 물질 또는 그 하층의 막을 손상시키지 않고 연마 효율이 증가될 수 있다.
10 반도체 웨이퍼
14,18 무정형 불화탄소막
26 구리
30 연마 패드
32 회전 테이블
34 캐리어(회전 헤드)
36 노즐
38 다이아몬드 헤드(컨디셔너)
44,46 압력 부가부

Claims (16)

  1. 웨이퍼 표면에 대한 손상을 줄이는 화학적 기계적 연마 방법으로서, 반도체 웨이퍼가 연마 패드에 가압된 상태로 각각 회전하는 동안 슬러리를 접촉면에 공급하여, 상기 반도체 웨이퍼의 피처리면을 화학적 기계적으로 연마하는 방법으로, 상기 반도체 웨이퍼의 회전속도와 상기 연마 패드의 회전속도의 비가 2:1 이상인 것을 특징으로 하는 화학적 기계적 연마 방법.
  2. 제 1 항에 있어서,
    상기 반도체 웨이퍼의 피처리면의 층은 상기 층 아래의 유기막을 포함하는 것을 특징으로 하는 화학적 기계적 연마 방법.
  3. 제 1 항에 있어서,
    상기 반도체 웨이퍼의 피처리면의 층은 상기 층 아래의 무기막을 포함하는 것을 특징으로 하는 화학적 기계적 연마 방법.
  4. 제 1 항에 있어서,
    상기 반도체 웨이퍼의 피처리면의 층은 상기 층 아래의 SiO2 및 SiOF층을 포함하는 것을 특징으로 하는 화학적 기계적 연마 방법.
  5. 반도체 웨이퍼에서 층간 절연막으로 저유전율 유기막을 이용한 구리 배선의 다마신 공정(damascene process)에서 유기막 상에 퇴적된 구리를 평탄하게 제거하는 화학적 기계적 연마 방법으로서, 웨이퍼 표면에 대한 손상을 줄이는 화학적 기계적 방법으로, 반도체 웨이퍼가 연마 패드에 가압된 상태로 각각 회전하며, 슬러리를 접촉면에 공급하여, 상기 반도체 웨이퍼의 피처리면을 화학적 기계적으로 연마하고, 상기 반도체 웨이퍼의 회전속도와 상기 연마 패드의 회전속도의 비가 2:1 이상인 것을 특징으로 하는 화학적 기계적 연마 방법.
  6. 제 2 항 또는 5 항에 있어서,
    상기 유기막은 불화탄소막인 것을 특징으로 하는 화학적 기계적 연마 방법.
  7. 제 1 항에 있어서,
    상기 반도체 웨이퍼의 회전속도와 상기 연마 패드의 회전속도의 비가 3:1 이상인 것을 특징으로 하는 화학적 기계적 연마 방법.
  8. 제 1 항에 있어서,
    상기 반도체 웨이퍼의 회전속도와 상기 연마 패드의 회전속도의 비가 4:1 이상인 것을 특징으로 하는 화학적 기계적 연마 방법.
  9. 제 5 항에 있어서,
    상기 반도체 웨이퍼의 회전속도와 상기 연마 패드의 회전속도의 비가 8:1 이하인 것을 특징으로 하는 화학적 기계적 연마 방법.
  10. 제 1 항에 있어서,
    상기 연마 패드의 회전속도가 20 rpm 내지 70 rpm인 것을 특징으로 하는 화학적 기계적 연마 방법.
  11. 제 1 항에 있어서,
    상기 반도체 웨이퍼와 상기 연마 패드가 각각의 회전축에 대해 동일한 방향으로 회전하는 것을 특징으로 하는 화학적 기계적 연마 방법.
  12. 제 1 항에 있어서,
    상기 연마 패드의 중심으로부터 반경 방향 외측으로 오프셋된 영역에서, 상기 반도체 웨이퍼의 피처리면 전체가 상기 연마 패드에 대해 가압되는 것을 특징으로 하는 화학적 기계적 연마 방법.
  13. 제 12 항에 있어서,
    상기 반도체 웨이퍼가 상기 연마 패드에 가압되는 압력은 웨이퍼의 주연부보다 웨이퍼의 중심부에서 상대적으로 더 큰 것을 특징으로 하는 화학적 기계적 연마 방법.
  14. 제 12 항에 있어서,
    상기 반도체 웨이퍼의 중심부가 받는 압력은 상기 웨이퍼의 주연부에서 받는 압력의 1.1배 내지 3배인 것을 특징으로 하는 화학적 기계적 연마 방법.
  15. 제 12 항에 있어서,
    상기 반도체 웨이퍼의 중심부가 받는 압력은 상기 웨이퍼의 주연부에서 받는 압력의 1.3배 내지 2.5배인 것을 특징으로 하는 화학적 기계적 연마 방법.
  16. 제 1 항에 있어서,
    상기 슬러리의 공급 유량은 300 ml/min 이하인 것을 특징으로 하는 화학적 기계적 연마 방법.
KR1020100023914A 2009-03-18 2010-03-17 화학적 기계적 연마방법 KR101180706B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009066145A JP2010219406A (ja) 2009-03-18 2009-03-18 化学的機械研磨方法
JPJP-P-2009-066145 2009-03-18
US12/567,092 2009-09-25
US12/567,092 US20100240283A1 (en) 2009-03-18 2009-09-25 Method of Chemical Mechanical Polishing

Publications (2)

Publication Number Publication Date
KR20100105823A true KR20100105823A (ko) 2010-09-30
KR101180706B1 KR101180706B1 (ko) 2012-09-07

Family

ID=42738066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100023914A KR101180706B1 (ko) 2009-03-18 2010-03-17 화학적 기계적 연마방법

Country Status (3)

Country Link
US (1) US20100240283A1 (ko)
JP (1) JP2010219406A (ko)
KR (1) KR101180706B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200028096A (ko) * 2018-09-06 2020-03-16 에스케이실트론 주식회사 웨이퍼의 마무리 연마 방법 및 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130017762A1 (en) * 2011-07-15 2013-01-17 Infineon Technologies Ag Method and Apparatus for Determining a Measure of a Thickness of a Polishing Pad of a Polishing Machine
JP6088919B2 (ja) 2013-06-28 2017-03-01 株式会社東芝 半導体装置の製造方法
CN103978406A (zh) * 2014-05-12 2014-08-13 大连理工大学 一种铌酸锂晶体高效超光滑化学机械抛光方法
TWI614799B (zh) * 2014-05-16 2018-02-11 Acm Res Shanghai Inc 晶圓拋光方法
CN104117878B (zh) * 2014-07-28 2017-01-18 辽宁工业大学 利用液体传递兆赫级振动的超声抛光方法及其抛光装置
KR102478849B1 (ko) 2016-07-06 2022-12-19 삼성전자주식회사 화학적 기계적 연마 장치
CN107855923B (zh) * 2017-11-07 2019-11-05 西北工业大学 有机无机杂化卤化物钙钛矿半导体晶体的抛光方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW375556B (en) * 1997-07-02 1999-12-01 Matsushita Electric Ind Co Ltd Method of polishing the wafer and finishing the polishing pad
JP2000077365A (ja) * 1998-08-29 2000-03-14 Tokyo Electron Ltd 研磨スラリー及び研磨方法
JP2000077369A (ja) * 1998-09-01 2000-03-14 Mitsubishi Materials Corp 半導体ウェーハの研磨装置および記録媒体
JP3902715B2 (ja) * 1999-02-15 2007-04-11 株式会社荏原製作所 ポリッシング装置
US20040072518A1 (en) * 1999-04-02 2004-04-15 Applied Materials, Inc. Platen with patterned surface for chemical mechanical polishing
JP2000315666A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000340536A (ja) 1999-05-26 2000-12-08 Matsushita Electric Ind Co Ltd Cmp加工方法
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6794292B2 (en) * 2001-07-16 2004-09-21 United Microelectronics Corp. Extrusion-free wet cleaning process for copper-dual damascene structures
CN100336179C (zh) * 2002-04-30 2007-09-05 日立化成工业株式会社 研磨液及研磨方法
JP2005277248A (ja) 2004-03-26 2005-10-06 Asahi Kasei Chemicals Corp 半導体ウエハ研磨方法
JP2006202892A (ja) * 2005-01-19 2006-08-03 Jsr Corp 化学機械研磨方法
WO2006086265A2 (en) * 2005-02-07 2006-08-17 Applied Materials, Inc. Method and composition for polishing a substrate
JP5141068B2 (ja) * 2007-03-28 2013-02-13 富士通セミコンダクター株式会社 研磨方法、研磨装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200028096A (ko) * 2018-09-06 2020-03-16 에스케이실트론 주식회사 웨이퍼의 마무리 연마 방법 및 장치

Also Published As

Publication number Publication date
KR101180706B1 (ko) 2012-09-07
JP2010219406A (ja) 2010-09-30
US20100240283A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
KR101180706B1 (ko) 화학적 기계적 연마방법
US6960521B2 (en) Method and apparatus for polishing metal and dielectric substrates
US6344409B1 (en) Dummy patterns for aluminum chemical polishing (CMP)
JP4575539B2 (ja) 化学的機械研磨プロセス及びその構成要素
US7375023B2 (en) Method and apparatus for chemical mechanical polishing of semiconductor substrates
US6517425B2 (en) Fixed abrasive polishing pad
KR100638289B1 (ko) 구조화된 웨이퍼의 표면 변형 방법
US6593240B1 (en) Two step chemical mechanical polishing process
US7244168B2 (en) Methods for reducing delamination during chemical mechanical polishing
JP2000301454A5 (ko)
WO2000030159A1 (en) Method to decrease dishing rate during cmp in metal semiconductor structures
JP2001148386A (ja) 銅cmp後の障壁層バフ加工
KR100721073B1 (ko) 반도체 장치 및 그 제조 방법
US20230271298A1 (en) Chemical Mechanical Planarization Tool
US20020173221A1 (en) Method and apparatus for two-step polishing
US8991042B2 (en) Method for fabricating semiconductor device
US6248006B1 (en) CMP uniformity
Yim et al. Chemical/mechanical balance management through pad microstructure in CMP
US6881675B2 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
US20220388117A1 (en) Polishing pad surface cooling by compressed gas
US20230398659A1 (en) Polishing Pad for Chemical Mechanical Polishing and Method
US6080671A (en) Process of chemical-mechanical polishing and manufacturing an integrated circuit
KR100581494B1 (ko) 화학기계적연마 공정에서 슬러리 공급 방법 및 장치
US20070010176A1 (en) Fixed abrasive pad having different real contact areas and fabrication method thereof
US20050106359A1 (en) Method of processing substrate

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee