KR100721073B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100721073B1
KR100721073B1 KR1020000053713A KR20000053713A KR100721073B1 KR 100721073 B1 KR100721073 B1 KR 100721073B1 KR 1020000053713 A KR1020000053713 A KR 1020000053713A KR 20000053713 A KR20000053713 A KR 20000053713A KR 100721073 B1 KR100721073 B1 KR 100721073B1
Authority
KR
South Korea
Prior art keywords
slurry
chemical mechanical
polishing
mechanical polishing
film
Prior art date
Application number
KR1020000053713A
Other languages
English (en)
Other versions
KR20010030361A (ko
Inventor
사또준이찌
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20010030361A publication Critical patent/KR20010030361A/ko
Application granted granted Critical
Publication of KR100721073B1 publication Critical patent/KR100721073B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

전체적인 표면을 평탄하게 하면서 국지적 결함이 있는 표면 조직을 제거함으로써 국지적 평탄함을 성취할 수 있는 반도체 및 그 제조 방법을 위해, 기판면은 연마 입자의 분산 정도가 다른 상이한 형태의 슬러리를 이용하여 다수의 별도의 단계에서 화학적 기계 연마를 수행함으로써 평탄화된다. 일예로, 화학적 기계 연마는 비현탁계 슬러리를 이용하여 우선 수행되고, 화학적 기계 연마는 다음에 현탁계 슬러리를 이용하여 수행된다. 일예로, Cu막의 연마에 의해 이러한 화학적 기계 연마를 이용함으로써, 플러그가 접속공 내에 만들어진다.
연마포, 캐리어, 연마판, 슬러리, 기판

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD}
도1은 종래의 화학적 기계 연마 유닛을 도시한 개략 다이어그램.
도2a 및 도2b는 종래의 화학적 기계 연마 방법에 의한 플러그의 제조 방법을 도시한 단면도.
도3은 본 발명의 제1 및 제2 실시예에 이용된 화학적 기계 연마 유닛을 도시한 개략 다이어그램.
도4a 내지 도4c는 본 발명의 제1 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 단면 다이어그램.
도5는 본 발명의 제3 및 제4 실시예에 이용된 인덱스 타입의 화학적 기계 연마 유닛을 도시한 개략 다이어그램.
＜도면의 주요 부분에 대한 부호의 설명＞
1 : 연마포
3 : 연마판
4 : 기판
5 : 캐리어
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이고, 특히 다중 배선을 갖는 반도체 집적 회로 장치의 적용에 적절하다.
반도체 집적 회로 장치용 소자들의 점진적 고집적과 함께, 배선 기술은 더욱 미세화 및 다층화를 지향하고 있다. 일예로, 0.18미크론급의 설계 원리를 갖는 논리 LSI는 6층 이상의 다중 배선을 요구하게 된다. 따라서, 다층 배선 공정은 반도체 집적 회로 장치의 제조 공정에서 더욱더 중요해지고 있다.
그러나, 배선의 미세화 및 다층화의 진전으로 인해 새로운 문제점을 초래하게 되었다. 배선의 미세화 및 다층화의 진전이 층간의 절연막의 단차를 크게 하고 급경사를 이루도록 하기 때문에, 상이한 높이에서의 손상이나 다른 결함이 없는 금속 배선 패턴을 제조하는 것은 어려운 일이다.
이러한 문제점을 해결하기 위해, 화학적 기계 연마(CMP) 방법이 도입되었고 실제 배선 공정에 사용되어 왔다. 이러한 방법은 CMP에의하여 완벽하게 층간의 절연막의 표면을 일단 매끄러운 형태를 이루게 하고 그후 그위에 금속 배선을 만들거나, 또는 달리 상하 배선층을 전기적으로 접속시키기 위한 층간 절연막 내에 접속공을 만드는 형태를 이루게 하고 그후 그 접속공 내에 금속막을 매설하고는 이어서 CMP에 의해 금속막을 연마 및 매끄럽게 하여, 접속공 내에 플러그를 제조하는 형태를 취한다.
종래의 화학적 기계 연마 유닛에 대해 이제 설명하기로 한다. 그것의 일예 가 도1에 도시되어 있다. 도1에 도시된 대로, 화학적 기계 연마 유닛은 주 구성 요소로서, 그에 고정된 연마포(101)를 구비하고 외부 구동력으로 도1의 화살표 방향(102)으로 회전하는 연마판(103)과, 연마될 웨이퍼와 유사한 기판(104)을 보유하여 그것을 연마 압력으로 연마포(101) 상에 압박하고 외부 구동력으로 도1의 화살표 방향(105)으로 회전하는 캐리어(106)와, 일예로 ph 조절제를 함유한 물에서 이산화규소나 알루미나의 현탁 연마 입자에 의해 준비된 연마제, 즉 소위 슬러리를 공급하는 슬러리 공급 장치(107)를 포함한다. 슬러리 공급 장치(107)에 부착된 슬러리 공급구(108)의 일단부로터, 슬러리(109)는 연마판(103)의 회전 중심 근방으로 부어지게 되고 부어진 슬러리(109)는 연마판(103)의 회전에 의해 생성된 원심력으로 인해 연마포(101) 상에 확산된다. 그후, 슬러리(109)를 이러한 방식으로 공급하는 동안, 연마판(103)과 캐리어(106) 모두는 기판(104)이 연마포(101)에 마찰되도록 회전하게 되어 기판(104)의 표면을 연마하게 된다. 이 때에, 연마될 재료, 즉 절연막 또는 금속막에 따라, 화학적 기계 연마 방법이 염기성 또는 산성 환경에서 수행된다.
화학적 기계 연마 방법은 포괄적인 평탄화 방법으로서 현재 가장 효율적인 방법이지만, 그것은 여전히 다양한 문제점을 수반한다. 문제점 중 하나는 미세화로 인해 접속공의 직경이 점진적으로 줄어들기 때문에 금속막의 제조에 이용되어 온 스퍼터링에 의해 금속을 접속공 내에 매설하는 데 어려움이 있다는 점이다. 따라서, 최근에 전해 도금 또는 CVD가 스퍼터링 대신에 금속막의 제조에 종종 이용된다. 한편, 지금까지 이용된 알루미늄(Al) 합금 대신에 배선 금속으로서 낮은 비저 항, 전해 이동에 대한 고저항 및 큰 신뢰성을 갖는 동(Cu)을 이용하는 것을 실제 시도하였다. 그러나, Cu가 전해 도금에 의해 막을 제조하는 데 이용될 때, 도금후 형태는 여전히 만족스럽지 못하다. 더 구체적으로, 도2a에 도시된 대로, 접속공(203)이 도시되지 않은 기판의 기부층 배선(201)을 덮도록 적층된 층간 절연막(202) 내에 형성된 후에 Cu막(204)이 전해 도금에 의해 제조되는 경우에, 층간 절연막(202) 내에 형성된 접속공(203)의 밀도를 반영하는 요철 부분이 그 표면 상에 발생된다. 따라서, Cu막(204)이 화학적 기계 연마 방법에 대개 이용되는 현탁계 슬러리를 이용하여 연마되게 되면, 슬러리액은 연마될 기판과 연마포 사이에 얇은 액체막을 형성하고, 소위 하이드로 플레인(hydro plain) 현상을 야기시킨다. 이는 자동차가 빗속에서 고속도로 상을 달릴 때 비가 노면과 타이어 사이에 얇은 액체막을 형성하여 타이어가 미끄러지기 쉽게 되는 현상과 유사하다. 여기에서 이러한 하이드로 플레인 현상으로 인해 연마포와 기판 사이에 간극이 형성되어 연마에 의한 평탄화를 방해하고, 연마 후에 접속공(203) 내에 남아 있는 Cu막의 플러그(205)의 표면 형태가 충분히 평탄하지 않고 불균일하게 되는 문제점이 있음을 알 수 있다. 그 결과, 플러그(205)가 형성된 후에 그 위에 놓인 층간 절연막이 형성되게 되면, 플러그(205)의 바람직스럽지 않은 형태 및 접속공 내에 상부 플러그 재료의 매설 실패로 인해, 일예로 반도체 집적 회로 장치의 생산 수율을 감소시킬 수 있다.
그 상황하에서, 슬러리를 이용하지 않는 CMP 방향의 연구가 진행되고 있다. 이러한 방법은 슬러리를 이용하지 않기 때문에, 위에 언급된 문제점이 발생하지 않 는다. 그러나, 단순한 용어로서, 이러한 방법은 대패로 표면을 연마하는 것과 유사하며, 연마후의 표면의 평탄도가 슬러리를 이용한 CMP에 의한 것에 비해 떨어지게 되는 결함을 갖게 된다.
전술된 배경 하에서, 차세대 반도체 집적 회로 장치의 경우에, 국지적 표면의 평탄도를 달성하면서 전체적인 표면 평탄도를 달성할 수 있는 화학적 기계 연마 방법을 필요로 하게 되었다.
따라서, 본 발명의 목적은 국지적 표면 형태의 결함을 제거함으로써 국지적 평탄도를 달성하면서 전체적인 표면 평탄도를 달성할 수 있는 반도체 장치 및 그 제조 방법을 제공하기 위한 것이다.
더 일반적인 본 발명의 목적은 연마를 최적화할 수 있고 양호한 평탄화한 형태를 얻을 수 있는 반도체 장치 및 그 제조 방법을 제공하기 위한 것이다.
종래 기술에 수반된 전술된 문제점을 해결하기 위해, 본 발명자는 연구를 하게 되었다. 그 개요는 아래와 같다.
현재의 화학적 기계 연마 방법은 그 최초 공정으로부터 연마를 위해 현탁계 슬러리를 이용한다. 따라서, 피연마물이 연마가 시작될 때 그 표면 상에 요철부를 갖게 된다면, 현탁계 슬러리는 피연마면과 연마포 간에 전술된 하이드로 플레인 현상을 야기하고, 피연마물 상에 특히 연마를 필요로 하는 요철부가 연마포와 충분히 접촉하지 않으면서 연마가 진행된다. 그 결과, 연마 후의 표면 형태는 평탄도가 불충분해진다. 따라서, 본 발명자는 다양한 연구를 하게 되었고, 연마 후의 표면이 연마 입자의 단지 물리적 운동에 의해 돌출부를 제거하도록 연마의 제1 단계에서 비현탁계 슬러리를 이용하여 거친 평탄화를 수행하고 그후에 현탁계 슬러리를 이용하여 연마를 수행함으로써 더 치밀하고 평탄하게 됨을 알게 되었다.
본발명자는 좀더 연구를 하게 되었고, 슬러리에서 연마입자의 분포도의 견지에서 상기에 언급한 현탁계 슬러리 및 비현탁계 슬러리를 다시 관찰함으로써, 더 일반적인 의미에서, 피연마물의 표면형태 또는 재료에 따라 연마입자의 분포정도가 다른 종류의 슬러리를 사용하여 화학적 기계적 연마의 어떠한 발생을 수행하는 것이 더 나은 평탄화에 효과적이라는 것을 깨닫게 되었다. 좀 더 구체적으로, 피연마물의 표면에 커다란 비평탄화가 존재할 경우에는, 일예로 화학적 기계 연마방법으로 돌출부를 제거하고 표면을 거칠게 평탄화 시키도록, 처음에 작은 양의 연마입자를 가지는 슬러리(최상의 예는 비현탁액계 슬러리임)를 사용하고, 그 후에 좀더 많은 양의 연마입자를 가진 슬러리(일예로 종래의 것와 유사한 현탁계 슬러리)를 사용하여 연마를 하는 것이 효과적이다.
본 발명은 발명자의 이러한 탐구 및 연구를 통하여 이루어졌다.
본발명의 제1 태양에 따라, 연마입자의 분산정도가 다른 종류의 슬러리를 사용함으로써 별도의 단계에서 여러번 화학적 기계 연마방법을 수행하는 단계로 이루어진 반도체 장치의 제조 방법이 제공된다.
본 발명의 제2 태양에 따라, 연마입자의 분산정도가 다른 종류의 슬러리를 사용하는 화학적 기계 연마 방법에 의해서 표면이 평탄화된 기판으로 이루어진 반 도체 장치가 제공된다.
"연마 입자의 분산의 정도"라는 것은 슬러리내의 연마 입자의 분포의 균일성을 나타낸다. 슬러리내의 연마 입자의 분포가 완벽하게 균일할 때 연마입자의 분산정도는 가장 큰 것이고 분포가 비균일하게 될 때, 연마 입자 분산 정도가 더 작아지게 된다. 슬러리내의 연마 입자의 분산 정도가 더 작아질수록 연마 입자의 물리적 활동에 의한 연마가 더 중요하게 된다는 것이 일반적인 경향이다.
본 발명의 전형적인 모드는 한단계에서 다음 단계까지 슬러리내의 연마 입자의 분산 정도가 증가하는 동안 화학적 기계 연마 방법이 여러차례 수행되는 것이다. 좀 더 구체적으로, 첫 번째 화학적 기계 연마 방법에서, 일예로 비현탁계 슬러리가 사용된다. 가장 대표적으로, 비현탁계 슬러리를 사용하여 화학적 기계 연마 방법이 첫 번째로 수행되고, 다음에 현탁계 슬러리를 사용하여 화학적 기계 연마 방법이 수행된다.
위에 요약 언급된 형태를 갖는 본 발명에 따라, 연마 입자의 분산 정도가 다른, 다른 종류의 슬러리를 사용하여 여러차례 화학적 기계 연마 방법을 수행함으로써, 피연마물의 표면의 비평탄화 및 재료에 따라 때때로 최초 연마시 및 연마 공정중에 최적의 연마 입자의 분산 정도를 가진 슬러리가 연마를 위해 선택될 수 있고 최적의 연마가 확실시 된다. 특히, 처음에 비현탁계 슬러리를 사용하여 화학적 기계 연마 방법이 수행됨으로써, 하이드로 플레인 현상이 방지될 수 있으며, 표면을 거칠게 연마하기 위한 연마입자의 물리적 활동에 의하여 피연마물 표면의 돌출부를 독점적으로 제거할 수 있다. 그 후, 현탁계 슬러리를 사용한 화학적 기계 연마 방 법을 다음에 수행함으로써, 피연마물의 표면은 치밀하고 뛰어난 형태로 평탄해지게 된다.
본 발명의 상기 및 그외 목적, 특징 및 이점은 첨부된 도면과 관련된 이하의 상세한 설명으로부터 알 수 있다.
본발명의 일부 실시예를 도면을 참조하여 아래에 설명하기로 한다.
우선, 제1 및 제2 실시예에서의 연마에 사용되는 화학적 기계 연마 유닛에 대해 설명하기로 한다. 도3은 화학적 기계 연마 유닛을 보여주고 있다.
도3에 도시된대로, 화학적 기계 연마 유닛은 주요 구성요소로서, 그에 고정된 연마포(1)를 구비하고 외부 구동력으로 도3의 화살표 방향(2)으로 회전하는 연마판(3)과, 연마될 웨이퍼와 유사한 기판(4)을 보유하여 그것을 연마 압력으로 연마포(1) 상에 압박하고 외부 구동력으로 도3의 화살표 방향(5)으로 회전하는 캐리어(6)와, 슬러리를 공급하는 슬러리 공급 장치(7)를 포함한다. 이 유닛의 특징중 하나는 두 개의 슬러리 공급 장치(7)를 가지고 있다는 데 있다. 그들중 하나는 현탁계 슬러리를 공급하고 다른 하나는 비현탁계 슬러리를 공급한다. 비현탁계 슬러리를 공급하는 슬러리 공급 장치(7)의 탱크에서 슬러리는 때때로 교반된다. 슬러리 공급 장치(7)에 부착되어 있는 슬러리 공급구(8)의 일단부로부터, 슬러리(9)는 연마판(3)의 회전 중심 근방으로 부어지게 되고 부어진 슬러리(9)는 연마판(3)의 회전에 의해 생성된 원심력으로 인해 연마포(1) 상에 확산된다. 그후, 슬러리(9)를 이러한 방식으로 공급하는 동안, 연마판(3)과 캐리어(6) 모두는 기판(4)이 연마포(1)에 마찰되도록 회전하게 되어 기판(4)의 표면을 연마하게 된다. 이 때에, 연 마될 재료, 즉 절연막 또는 금속막에 따라, 화학적 기계 연마 방법이 염기성 또는 산성 환경에서 수행된다.
도4a에서 4c는 본 발명의 제1 실시예에 따른 메모리 장착 반도체 집적회로 장치를 보여주며, 특히 다중 배선의 연결 부위를 보여준다.
제1 실시예에 따르면, 반도체 집적회로 장치에서, 도4a에 도시된 바와 같이, 일예로 도시되지 않은 Si기판과 같은 반도체 기판위에 형성된 하부 배선 (21)을 덮기위한 층간 절연막(22)으로 SiO2막이 형성된다. 그 후에, 이 층간 절연막(22)은 접속공(23)을 만들기 위한 보통의 드라이 에칭에 의해서 선택적으로 제거된다.
그 후에 Cu막(24)이 전해 도금에 의해 전체 기판 표면위에 침전된다. 그때, 돌출부(24a)가 접속공(23)위의 Cu막(24)위에 생성된다. 만약, 이 상태에서 Cu막(24)이 현탁계 슬러리를 사용하는 종래의 CMP에 의해서 연마가 이루어지면, 돌출부(24a)와 연마포사이에 현탁계 슬러리에 의한 형성되는 얇은 액체막(하이드로 플레인 현상)은 이미 위에서 논의된 것처럼 연마후 불완전한 형태를 야기시킨다.
이어서, 도3에서 도시된 화학적 기계 연마 유닛을 사용한 다음의 방법으로 Cu막(24)이 연마된다. 첫 번째 단계로서, 도3에 도시된 화학적 기계 연마 유닛의 슬러리 공급 장치(7)중 하나가 비현탁계 슬러리의 공급을 위하여 선택되고 공급구(8)로 부터 기판으로 비현탁계 슬러리가 공급되는 동안 다음의 조건에서 연마가 수행된다.
연마판의 회전: 50 rpm
캐리어의 회전: 17 rpm
연마압력 : 20 psi
연마포의 온도 : 30에서 40°C
슬러리의 유량: 250ml/min
이러한 공정에서는 알칼리화를 위하여 KOH 수용액에 알루미나 입자를 혼합하여 준비된 슬러리가 사용된다.
비현탁계 슬러리를 사용하는 이러한 연마의 결과 압박 압력과 비현탁계 알루미나 입자에 의한 물리적 기능이 부가적인 효과를 발생시켰기 때문에 그리고 하이드로 플레인 현상이 나타나지 않기 때문에 비록 연마후 표면의 여전히 거칠기는 하지만 돌출부(24a)는 제거되어졌고 평탄해졌다. 이러한 면은 도4b에 도시되어 있다.
위에서 설명한 대로 비현탁계 슬러리를 사용한 연마후에, 도3에 도시된 화학적 기계 연마 유닛의 슬러리 공급 장치(7)는 현탁계 슬러리를 공급하는 다른 장치로 교체되고 슬러리 공급구(8)로부터 이러한 현탁계 슬러리가 공급되는 동안 두 번째 단계의 연마가 다음의 조건에서 수행된다. 두 번째 단계에서는, 층간 절연막(22)위의 Cu막(24)이 완전히 제거될때까지 연마는 계속된다. 치밀하고 평탄한 형태를 얻기위하여 두 번째 단계에서의 연마압력은 첫 번째 단계보다 더 낮게 설정된다.
연마판의 회전: 50 rpm
캐리어의 회전: 17 rpm
연마압력 : 10 psi
연마포의 온도 : 30에서 40°C
슬러리의 유량: 250ml/min
이러한 공정에서는 알칼리화를 위하여 KOH 수용액과 알콜용액에 현탁 알루미나 입자를 혼합하여 준비된 슬러리가 사용된다.
현탁계 슬러리를 사용한 이러한 연마에서, 첫 번째 단계에서 거칠게 평탄하게 된 표면이 치밀하게 평탄하게 되고, 도4C에서 도시된 바와 같이, 뛰어나게 평탄한 형태가 얻어진다. 그리고 나서, 층간 절연막(24)위의 Cu막(24)이 완전히 제거되고 플러그(25)를 메우는 접속공(23)만이 남게된다.
그 후에, 비록 도시되지는 않았지만, 플러그(25)에 의해서 상부 배선층을 하부 배선층(21)에 전기적으로 연결되게 만들고 움직이지 않는 상부 층간 절연막을 만들기 위해 필요한 단계를 수행함으로써, 의도된 반도체 집적회로 장치가 완성된다.
상기에서 설명한 바와 같이, 제1 실시예에 의하면, 첫 번째 단계에서 비현탁계 슬러리를 사용하여 표면의 돌출부(24a)를 제거하고 물리적 기능에 의해서 표면을 거칠게 평탄하게 하고 두 번째 단계에서 현탁계 슬러리를 사용하여 연마를 수행하는 두 개의 별도의 단계를 통하여 Cu막(24)의 화학적 기계 연마 방법을 수행함으로써 연마후 플러그(25)의 표면 형태가 치밀하고 뛰어난 형태로 평탄해 질 수 있다.
이 기술은 차세대 ULSI에서의 사용에 적합하며, 높은 생산수율을 약속할 수 있다.
다음에 본 발명의 제2 실시예에 대해 설명하기로 한다. 제2 실시예는 본 발명을 제1 실시예와 유사한 메모리 장착 반도체 집적회로 장치에 적용한 것이다.
두 번째 실시예에서, 제1 실시예와 유사하게 접속공(23)의 형성 공정을 진행한 후, Cu막(24)이 전체 기판 표면에 적층된다. 그러나, 제2 실시예는 Cu막(24)을 적층하기 위하여 저압력 CVD를 사용한다. 그때, Cu막(24)은 접속공(23)위의 돌출부(24a)를 포함한다. 저압력 CVD에 의해서 형성된 Cu막(24)은 보통 전해 도금에 의해서 형성된 것보다 더욱 치밀하다.
그 후, 도3에 도시된 화학적 기계 연마 유닛을 사용하여 Cu막(24)이 다음의 방법으로 연마된다. 첫 번째 단계로서, 도3에 도시된 화학적 기계 연마 유닛의 슬러리 공급 장치(7)중 하나가 비현탁계 슬러리의 공급을 위하여 선택되고, 슬러리 공급구(8)로 부터 기판으로 비현탁계 슬러리가 공급되는 동안 다음의 조건에서 연마가 수행된다. 이러한 조건중에서, 연마판의 회전 및 캐리어의 회전은 제1 실시예의 그것들 보다 증가된다. 왜냐하면 저압력 CVD에 의해서 형성될 때 Cu막(24)은 전해 도금에 의해서 형성된 Cu막(24)보다 더 치밀하기 때문이다.
연마판의 회전: 65 rpm
캐리어의 회전: 22 rpm
연마압력 : 20 psi
연마포의 온도 : 30에서 40°C
슬러리의 유량: 250ml/min
이러한 공정에서는 알칼리화를 위하여 KOH 수용액에 알루미나 입자를 혼합하 여 준비된 슬러리가 사용된다.
비현탁계 슬러리를 사용하는 이러한 연마의 결과, 압박 압력과 비현탁계 알루미나 입자에 의한 물리적 기능이 부가적인 효과를 발생시켰기 때문에 그리고 하이드로 플레인 현상이 나타나지 않았기 때문에 비록 연마후 표면의 여전히 거칠기는 하지만 돌출부(24a)는 제거되어졌고 평탄해졌다.
위에서 설명한 대로 비현탁계 슬러리를 사용한 연마후에, 도3에 도시된 화학적 기계 연마 유닛의 슬러리 공급 장치(7)는 현탁계 슬러리를 공급하는 장치로 다른 교체되고 슬러리 공급구(8)로부터 이러한 현탁계 슬러리가 공급되는 동안, 두 번째 단계의 연마가 다음의 조건에서 수행된다. 두 번째 단계에서는, 층간 절연막(22)위의 Cu막(24)이 완전히 제거될때까지 연마는 계속된다. 치밀하고 평탄한 형태를 얻기위하여 두 번째 단계에서의 연마압력은 첫 번째 단계보다 더 낮게 설정된다.
연마판의 회전: 65 rpm
캐리어의 회전: 22 rpm
연마압력 : 10 psi
연마포의 온도 : 30에서 40°C
슬러리의 유량: 250ml/min
이러한 공정에서는 알칼리화를 위하여 KOH 수용액과 알콜용액에 현탁 알루미나 입자를 혼합하여 준비된 슬러리가 사용된다.
현탁계 슬러리를 사용한 이러한 연마에서, 첫 번째 단계에서 거칠게 평탄하 게 된 표면이 치밀하게 평탄하게 되고, 도4C에서 도시된 바와 같이, 뛰어나게 평탄한 형태가 얻어진다. 그리고 나서, 층간 절연막(24)위의 Cu막(24)이 완전히 제거되고 플러그(25)를 메우는 (make up) 접속공(23)만이 남게된다.
제2 실시예에 의하면, 첫 번째 실시예서의 같은 이점이 얻어진다.
도5는 이후에 설명되는 제3 및 제4 실시예의 연마에 사용되는 인덱스 타입의 화학적 기계 연마 유닛을 도시한다.
도5에 도시된 바와 같이, 인덱스 타입의 화학적 기계 연마 유닛은 주요 구성요소로서, 연마될 웨이퍼와 유사한 기판(4)을 보유하고 외부 구동력으로 도5의 화살표 방향(52)으로 회전하는 척(53)과, 이에 고정된 연마판(54)을 가지고 외부 구동력으로 도5에 도시된 화살표 방향(55)으로 회전하며, 연마압하에 척(53)상의 연마포(54)를 압박하는 헤드(56) 및 슬러리를 공급하는 슬러리 공급 장치(57)를 포함한다. 이 유닛의 특징중 하나는 두 개의 슬러리 공급 장치(57)를 가지고 있다는 데 있다. 그들중 하나는 현탁계 슬러리를 공급하고 다른 하나는 비현탁계 슬러리를 공급한다. 비현탁계 슬러리를 공급하는 슬러리 공급 장치(7)의 탱크에서 슬러리는 때때로 교반된다. 슬러리 공급 장치(57)에 부착되어 있는 슬러리 공급구(58)의 일단부로터, 슬러리(59)는 척(53)의 회전 중심 근방으로 부어지게 되고, 부어진 슬러리(59)는 척(53)의 회전에 의해 생성된 원심력으로 인해 기판(51) 상에 확산된다. 그후, 슬러리(59)를 이러한 방식으로 공급하는 동안, 척(53)과 헤드(56) 모두는 기판(51)이 연마포(51)에 마찰되도록 회전하게 되어 기판(51)의 표면을 연마하게 된다. 이 때에, 연마될 재료, 즉 절연막 또는 금속막에 따라, 즉 절연막 또는 금속막에 따라, 화학적 기계 연마 방법이 염기성 또는 산성 환경에서 수행된다.
다음의 설명은 본 발명의 제3 실시예에 따른 메모리 장착 반도체 집적회로 장치의 제조 방법이다. 제3 실시예에서, 도5에 도시된 인덱스 타입의 화학적 기계 연마 유닛이 다중 배선을 만드는 공정에서 표면을 평탄하게 하는데 사용된다.
제3 실시예에 따르면, 반도체 집적회로 장치에서, 첫 번째 실시예에서와 동일한 방법으로 전해도금에 의한 Cu막(24)의 형성에 이르는 공정을 진행한 후, Cu막(24)은 다음의 방법으로 도5에 도시된 인덱스 타입의 화학적 기계 연마 유닛을 이용하여 연마된다. 첫 번째 단계로서, 도5에 도시된 화학적 기계 연마 유닛의 슬러리 공급 장치(57)중 하나가 비현탁계 슬러리의 공급을 위하여 선택되고, 슬러리 공급구(58)로부터 기판으로 비현탁계 슬러리가 공급되는 동안, 다음의 조건에서 연마가 수행된다.
연마판의 회전: 60 rpm
캐리어의 회전: 400 rpm
연마압력 : 5 psi
연마포의 온도 : 30에서 40°C
슬러리의 유량: 50ml/min
이러한 공정에서는 알칼리화를 위하여 KOH 수용액에 알루미나 입자를 혼합하여 준비된 슬러리가 사용된다.
비현탁계 슬러리를 사용하는 이러한 연마의 결과, 강력한 압력과 비현탁계 알루미나 입자에 의한 물리적 기능이 부가적인 효과를 발생시켰기 때문에 그리고 하이드로 플레인 현상이 나타나지 않았기 때문에 비록 연마후 표면의 여전히 거칠기는 하지만 돌출부(24a)는 제거되고 평탄해졌다.
위에서 설명한 대로 비현탁계 슬러리를 사용한 연마후에, 도5에 도시된 인덱스 타입 화학적 기계 연마 유닛의 슬러리 공급 장치(57)는 현탁계 슬러리를 공급하는 다른 장치로 교체되고, 슬러리 공급구(58)로부터 이러한 현탁계 슬러리가 공급되는 동안, 두 번째 단계의 연마가 다음의 조건에서 수행된다. 두 번째 단계에서는, 층간 절연막(22)위의 Cu막(24)이 완전히 제거될 때까지 연마는 계속된다.
연마판의 회전: 60 rpm
캐리어의 회전: 400 rpm
연마압력 : 5 psi
연마포의 온도 : 30에서 40°C
슬러리의 유량: 50ml/min
이러한 공정에서는 알칼리화를 위하여 KOH 수용액과 알콜용액에 현탁 알루미나 입자를 혼합하여 준비된 슬러리가 사용된다.
현탁계 슬러리를 사용한 이러한 연마에서, 첫 번째 단계에서 거칠게 평탄하게 된 표면이 치밀하게 평탄하게 되고, 도4C에서 도시된 바와 같이, 뛰어나게 평탄한 형태가 얻어진다. 그리고 나서, 층간 절연막(24)위의 Cu막(24)이 완전히 제거되고 플러그(25)를 메우는 접속공(23)만이 남게된다.
제3 실시예에 따르면, 제1 실시예와 동일한 이점이 얻어진다.
다음으로 본 발명의 제4 실시예에 대해 설명하기로 한다. 제4 실시예는 제1 실시예와 유사하게 메모리 장착 반도체 집적회로 장치의 다중 배선의 형성에 본 발명을 적용한 것이다.
제4 실시예에서, 제2 실시예에서와 유사하게 저압력 CVD에 의한 Cu막(24)의 형성에 이르는 공정을 진행한 후, Cu막(24)은 다음의 방법으로 도5에 도시된 화학적 기계 연마 유닛을 이용하여 연마된다. 첫 번째 단계로서, 도5에 도시된 화학적 기계 연마 유닛의 슬러리 공급 장치(57)중 하나가 비현탁계 슬러리의 공급을 위하여 선택되고, 슬러리 공급구(58)로부터 기판으로 비현탁계 슬러리가 공급되는 동안, 다음의 조건에서 연마가 수행된다.
연마판의 회전: 70 rpm
캐리어의 회전: 420 rpm
연마압력 : 5 psi
연마포의 온도 : 30에서 40°C
슬러리의 유량: 50ml/min
이러한 공정에서는 알칼리화를 위하여 KOH 수용액에 알루미나 입자를 혼합하여 준비된 슬러리가 사용된다.
비현탁계 슬러리를 사용하는 이러한 연마의 결과, 강력한 압력과 비현탁계 알루미나 입자에 의한 물리적 기능이 부가적인 효과를 발생시켰기 때문에 그리고 하이드로 플레인 현상이 나타나지 않았기 때문에 비록 연마후 표면의 여전히 거칠기는 하지만 돌출부(24a)는 제거되어졌고 평탄해졌다.
위에서 설명한 대로 비현탁계 슬러리를 사용한 연마후에, 도5에 도시된 인덱 스 타입 화학적 기계 연마 유닛의 슬러리 공급 장치(57)는 현탁계 슬러리를 공급하는 다른 장치로 교체되고, 슬러리 공급구(58)로부터 이러한 현탁계 슬러리가 공급되는 동안, 두 번째 단계의 연마가 다음의 조건에서 수행된다. 두 번째 단계에서는, 층간 절연막(22)위의 Cu막(24)이 완전히 제거될때까지 연마는 계속된다.
연마판의 회전: 70 rpm
캐리어의 회전: 420 rpm
연마압력 : 5 psi
연마포의 온도 : 30에서 40°C
슬러리의 유량: 50ml/min
이러한 공정에서는 알칼리화를 위하여 KOH 수용액과 알콜용액에 현탁 알루미나 입자를 혼합하여 준비된 슬러리가 사용된다.
현탁계 슬러리를 사용한 이러한 연마에서, 첫 번째 단계에서 거칠게 평탄하게 된 표면이 치밀하게 평탄하게 되고, 도4C에서 도시된 바와 같이, 뛰어나게 평탄한 형태가 얻어진다. 그후, 층간 절연막(24)위의 Cu막(24)이 완전히 제거되고 플러그(25)를 메우는 접속공(23)만이 남게 된다.
제4 실시예에 따르면, 제1 실시예와 동일한 이점이 얻어진다.
첨부된 도면과 관련하여 본 발명의 구체적인 바람직한 실시예를 설명하였지만, 본 발명이 그러한 실시예에 한정되는 것은 아니며, 그 기술 분야에서 숙련된 자라면 다양한 변경이나 변형이 첨부된 청구 범위에 기재된 바와 같이 본 발명의 범위 또는 정신으로부터 벗어남이 없이 이루어질 수 있음을 알 수 있다.
다시 말해서, 제1 실시예 내지 제4 실시예의 설명에서 언급한 수치값, 구조, 형태, 재료, 슬러리, 막 침전 기술, 공정등은 단순히 일예에 지나지 않으며, 원한다면, 다른 어떤 적합한 수치값, 구조, 형태, 재료, 슬러리, 막 침전 기술, 공정 등이 채택될 수 있다.
예를 들어, 비록 제1 실시예 내지 제4 실시예에서 두 개의 별도의 단계에서 화학적 기계 연마를 수행하는 것으로 설명을 하였지만, 원한다면, 연마입자의 분산정도가 다른 다른 종류의 슬러리를 사용하여 세 단계 혹은 그 이상의 별도의 단계를 실행할 수 도 있다.
나아가, 비록 제1 및 제2 실시예는 플러그를 만드는 금속으로 Cu를 사용하였지만, 원한다면, Cu를 대신하여 알루미늄(Al), 텅스텐(W), 티타니움(Ti), 탄탈(Ta), 플라티나(Pt), 루테늄(Ru) 또는 이와 유사한 재료를 사용할 수 있다. 이러한 금속의 침전을 위한 기술로서, 전해 도금 또는 저압력 CVD 이외의 선택적인 CVD 또는 이온화된 스퍼터링과 같은 다른 어떤 적합한 방법도 사용될 수 있다.
부가적으로, 비록 제1 내지 제4 실시예는 본 발명이 플러그를 만드는데 적용되는 것으로 설명되었지만, 본 발명은 그루브 배선의 제작에도 적용될 수 있다.
더 나아가, 필요하다면, 도3 또는 도5에 도시된 화학적 기계 연마 유닛대신에 다른 적합한 유닛이 사용될 수 있다. 일예로, 도3에 도시된 화학적 기계 연마 유닛은 두 개의 슬러리 공급구(8)을 가진 두 개의 슬러리 공급 장치(7)를 가진다. 그러나, 단지 하나의 슬러리 공급구(8)만이 만들어 질수 있고, 두 개의 슬러리 공급장치(7)로 부터 슬러리는 슬러리 튜브내에서 제공되어 지는 스위칭 밸브를 조작 함으로써 교환된다. 이것은 또한 도3에 도시된 인덱스 타입의 화학적 기계 연마 유닛에서도 가능하다. 만약 연마입자의 분산 정도가 다른, 다른 종류의 슬러리를 사용하여 세단계 혹은 그 이상의 별도의 단계에서 화학적 기계 연마를 수행하고자 하면, 세 개 혹은 그 이상의 슬러리 공급 장치가 제공되어야만 한다.
더욱이, 비록 제1 내지 제4 실시예는 본발명을 메모리 장착 반도체 집적회로 장치의 제작에 적용하는 것으로 설명하였지만, 본 발명은 다른 종류의 다양한 반도체 집적회로 장치의 제작에도 적용된다.
전술대로, 본 발명에 따르면, 연마 입자의 분산정도가 다른, 다른 종류의 슬러리를 사용하여 여러번의 별도의 단계로 화학적 기계 연마를 수행하여 기판 표면를 평탄하게 함으로써, 연마는 최적화될 수 있고, 뛰어나고 평탄한 형태가 얻어질수 있다. 특히, 전체적인 표면을 평탄하게 하면서 국지적 결함이 있는 표면 조직을 제거함으로써 국지적 평탄함을 성취할 수 있다.

Claims (10)

  1. 연마 입자의 분산 정도가 다른 상이한 형태의 슬러리를 이용함으로써 다수의 별도의 단계에서 화학적 기계 연마를 수행하여 기판 표면을 평탄하게 하는 단계를 포함하고,
    상기 화학적 기계 연마는 하나의 단계로부터 다른 단계로 슬러리 내의 연마 입자의 분산 정도를 증가시키면서 다수의 별도의 단계에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 비현탁계 슬러리는 제1 단계로서 화학적 기계 연마에 이용되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 화학적 기계 연마가 다수의 별도의 단계로 수행될 때, 비현탁계 슬러리는 제1 단계로서 화학적 기계 연마에 이용되고, 현탁계 슬러리는 다음 단계로서 화학적 기계 연마에 이용되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 화학적 기계 연마는 기판 상에 형성된 금속막 상에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 기판 상에 층간 절연막을 만든 후에, 층간 절연막 내에 접속공을 만들고, 접속공을 매설하는 금속막을 성형하며, 화학적 기계 연마는 금속막을 접속공 내부에만 유지시키도록 다수의 별도의 단계에서 금속막 상에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 금속막은 동막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 연마 입자의 분산 정도가 다른 상이한 형태의 슬러리를 이용함으로써 다수의 별도의 단계에서 화학적 기계 연마를 수행하여 그 표면이 평탄화되는 기판을 포함하고,
    상기 화학적 기계 연마는 하나의 단계로부터 다른 단계로 슬러리 내의 연마 입자의 분산 정도를 증가시키면서 다수의 별도의 단계에서 수행되는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서, 기판 상에 층간 절연막을 만든 후에, 층간 절연막 내에 접속공을 만들고, 접속공을 매설하는 금속막을 성형하며, 화학적 기계 연마는 금속막을 접속공 내부에만 유지시키도록 다수의 별도의 단계에서 금속막 상에서 수행되는 것을 특징으로 하는 반도체 장치.
  10. 제8항에 있어서, 금속막은 동막인 것을 특징으로 하는 반도체 장치.
KR1020000053713A 1999-09-13 2000-09-09 반도체 장치 및 그 제조 방법 KR100721073B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-259098 1999-09-13
JP25909899A JP2001085378A (ja) 1999-09-13 1999-09-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20010030361A KR20010030361A (ko) 2001-04-16
KR100721073B1 true KR100721073B1 (ko) 2007-05-23

Family

ID=17329303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000053713A KR100721073B1 (ko) 1999-09-13 2000-09-09 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6482743B1 (ko)
JP (1) JP2001085378A (ko)
KR (1) KR100721073B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228771B1 (en) * 2000-03-23 2001-05-08 Infineon Technologies North America Corp. Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication
US6790768B2 (en) 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
WO2004073060A1 (en) * 2003-02-11 2004-08-26 Koninklijke Philips Electronics N.V. Polishing apparatus and two-step method of polishing a metal layer of an integrated circuit
US6979252B1 (en) 2004-08-10 2005-12-27 Dupont Air Products Nanomaterials Llc Low defectivity product slurry for CMP and associated production method
BRPI0611539B1 (pt) 2005-05-05 2017-04-04 Starck H C Gmbh método de aplicar um revestimento a uma superfície, camada de aspersão a frio e objeto revestido
CN101368262B (zh) * 2005-05-05 2012-06-06 H.C.施塔克有限公司 向表面施加涂层的方法
US20080078268A1 (en) 2006-10-03 2008-04-03 H.C. Starck Inc. Process for preparing metal powders having low oxygen content, powders so-produced and uses thereof
US20080145688A1 (en) 2006-12-13 2008-06-19 H.C. Starck Inc. Method of joining tantalum clade steel structures
US20080148652A1 (en) * 2006-12-21 2008-06-26 Junaid Ahmed Siddiqui Compositions for chemical mechanical planarization of copper
US8197894B2 (en) 2007-05-04 2012-06-12 H.C. Starck Gmbh Methods of forming sputtering targets
US8246903B2 (en) 2008-09-09 2012-08-21 H.C. Starck Inc. Dynamic dehydriding of refractory metal powders
US8043655B2 (en) * 2008-10-06 2011-10-25 H.C. Starck, Inc. Low-energy method of manufacturing bulk metallic structures with submicron grain sizes
US8506835B2 (en) 2009-04-15 2013-08-13 Sinmat, Inc. Cyclic self-limiting CMP removal and associated processing tool
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
US8734896B2 (en) 2011-09-29 2014-05-27 H.C. Starck Inc. Methods of manufacturing high-strength large-area sputtering targets
US10871720B2 (en) * 2014-10-02 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for supporting a semiconductor wafer and method of vibrating a semiconductor wafer
US10014213B2 (en) * 2015-10-15 2018-07-03 Tokyo Electron Limited Selective bottom-up metal feature filling for interconnects
US10937691B2 (en) * 2018-09-27 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming an abrasive slurry and methods for chemical-mechanical polishing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0923786A (ja) * 1995-07-10 1997-01-28 Kuraray Co Ltd 漁 網
KR970023786A (ko) * 1995-10-20 1997-05-30 김광호 실리콘 온 인슐레이터(soi) 웨이퍼의 연마방법
JPH1168598A (ja) * 1997-08-18 1999-03-09 Mitsubishi Electric Corp 移動体用受信装置
KR19990068598A (ko) * 1999-06-04 1999-09-06 유현식 반도체소자ｃｍｐ용금속산화물슬러리의분산방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773360A (en) * 1996-10-18 1998-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of surface contamination in post-CMP cleaning
US6218290B1 (en) * 1998-11-25 2001-04-17 Advanced Micro Devices, Inc. Copper dendrite prevention by chemical removal of dielectric
US6077337A (en) * 1998-12-01 2000-06-20 Intel Corporation Chemical-mechanical polishing slurry
TW410191B (en) * 1999-10-28 2000-11-01 Siemens Ag Chemical mechanical polishing device having a pressure control circuit
US6189546B1 (en) * 1999-12-29 2001-02-20 Memc Electronic Materials, Inc. Polishing process for manufacturing dopant-striation-free polished silicon wafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0923786A (ja) * 1995-07-10 1997-01-28 Kuraray Co Ltd 漁 網
KR970023786A (ko) * 1995-10-20 1997-05-30 김광호 실리콘 온 인슐레이터(soi) 웨이퍼의 연마방법
JPH1168598A (ja) * 1997-08-18 1999-03-09 Mitsubishi Electric Corp 移動体用受信装置
KR19990068598A (ko) * 1999-06-04 1999-09-06 유현식 반도체소자ｃｍｐ용금속산화물슬러리의분산방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
한국공개특허 특1997-23786호
한국공개특허 특1999-68598호

Also Published As

Publication number Publication date
JP2001085378A (ja) 2001-03-30
KR20010030361A (ko) 2001-04-16
US6482743B1 (en) 2002-11-19

Similar Documents

Publication Publication Date Title
KR100721073B1 (ko) 반도체 장치 및 그 제조 방법
US7077725B2 (en) Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US6464855B1 (en) Method and apparatus for electrochemical planarization of a workpiece
US6720263B2 (en) Planarization of metal layers on a semiconductor wafer through non-contact de-plating and control with endpoint detection
TW550699B (en) Method of chemical mechanical polishing with high throughput and low dishing
US6656842B2 (en) Barrier layer buffing after Cu CMP
KR100476484B1 (ko) 반도체장치형성방법
JP2000024537A (ja) 研摩スラリ中の凝塊化粒子を除去する方法及びそのシステム
TW508687B (en) Local area alloying for preventing dishing of copper during chemical-mechanical polishing(CMP)
JP2000208443A (ja) 電子装置の製造方法および製造装置
JP2001338926A (ja) 半導体装置の製造方法
KR20100105823A (ko) 화학적 기계적 연마방법
US6726535B2 (en) Method for preventing localized Cu corrosion during CMP
US7361582B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
US6734103B2 (en) Method of polishing a semiconductor device
US6350678B1 (en) Chemical-mechanical polishing of semiconductors
KR20000058029A (ko) 연마방법 및 연마액
KR20050107760A (ko) 웨이퍼 연마 및 패드 컨디셔닝 방법
US6589872B1 (en) Use of low-high slurry flow to eliminate copper line damages
JPH09139368A (ja) 化学的機械研磨方法
US7344987B2 (en) Method for CMP with variable down-force adjustment
JP2006120912A (ja) 半導体装置の製造方法および製造装置
US6638868B1 (en) Method for preventing or reducing anodic Cu corrosion during CMP
US20010051431A1 (en) Fabrication process for dishing-free cu damascene structures
KR100641992B1 (ko) 구리 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140509

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 12