JP3147072B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3147072B2
JP3147072B2 JP04537398A JP4537398A JP3147072B2 JP 3147072 B2 JP3147072 B2 JP 3147072B2 JP 04537398 A JP04537398 A JP 04537398A JP 4537398 A JP4537398 A JP 4537398A JP 3147072 B2 JP3147072 B2 JP 3147072B2
Authority
JP
Japan
Prior art keywords
slurry
polishing
film
semiconductor device
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04537398A
Other languages
English (en)
Other versions
JPH11243071A (ja
Inventor
泰章 土屋
三惠子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP04537398A priority Critical patent/JP3147072B2/ja
Priority to TW088102815A priority patent/TW425626B/zh
Priority to CN99100859A priority patent/CN1227404A/zh
Priority to US09/258,629 priority patent/US6235071B1/en
Priority to KR1019990006596A priority patent/KR19990073000A/ko
Publication of JPH11243071A publication Critical patent/JPH11243071A/ja
Application granted granted Critical
Publication of JP3147072B2 publication Critical patent/JP3147072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1454Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463Aqueous liquid suspensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは、埋め込み金属配線、特に銅配線
の化学機械研磨による表面の平坦化方法に関する。
【0002】
【従来の技術】従来、半導体装置、特に埋め込み金属配
線を製造するには、例えば、図4に示すように、能動素
子を有した半導体基板101に絶縁膜層102を形成し
(図4(a))、該絶縁膜層102上にレジストパター
ン105を形成し、これをマスクに絶縁膜層102をエ
ッチングしてコンタクトホール106を形成する(図4
(b))。形成されたコンタクトホール106の壁面及
び底を埋めるようにTiやTaなどのバリア膜103を
形成した後(図4(c))、導電性材料104を成膜し
コンタクトホール106を埋める(図4(d))。続い
て化学機械研磨法(Chemical Mechanical Polishing、
以下「CMP」と略す)により膜表面の平坦化を行い、
埋め込み配線を形成する(図4(e))。
【0003】CMPには、アルミナやシリカ等の研磨粒
子と、過酸化水素水等のエッチャントを含有する研磨ス
ラリーを供給しながら、キャリアに固定されたウエハを
研磨布を貼った回転する研磨定盤に押し当てて行う。
【0004】従来、このCMPによる配線の埋め込み工
程には、CMPに使用する研磨剤の組成の改良と、研磨
されるされる側の構造の改良とに、大きく分けてこの2
つの方向から種々の提案が成されている。
【0005】研磨剤の組成に関しては、例えば、特開平
7−94455号公報に見られるように、エッチャント
として塩酸水溶液、過硫酸アンモニウム水溶液、酸化ク
ロム水溶液、リン酸水溶液、水酸化アンモニウム水溶
液、塩化銅アンモニウムと水酸化アンモニウムとを含む
水溶液、水酸化アンモニウムと過酸化水素とを含む水溶
液或いは前記水溶液の混合液を用いて、CMPにて配線
を形成する方法が提案されている。該公報では、上記の
ようなエッチャントを使用することで、配線溝の形成さ
れる絶縁膜とその溝に配線として埋め込まれる金属膜と
の研磨速度比を大きくすることができ、その結果、研磨
の際の絶縁膜のストッパ効果を高めることで、研磨が絶
縁膜に達した時点で、研磨の進行を停止させることがで
き、ひいては金属膜の厚さの制御が確実に達成されると
している。また該公報では、研磨粒子として、平均粒径
が0.1μm以下のSiO2粒子を使用しており、Al2
3粒子に比べてSiO2粒子は硬度が低く、且つ細粒の
ため、銅を含む比較的軟質の金属膜表面に傷がつきにく
く、研磨により配線の特性が損なわれることが無いと記
載している。
【0006】しかしながら、該公報では、絶縁膜のスト
ッパ効果によるため、エッチャントにより配線中央部が
化学的にエッチングされて窪んでしまうという問題があ
り、実用的とはいえない。
【0007】これに対して、本発明者らは先に、研磨剤
の組成ではなく、研磨される側の構造を改良して、この
化学的エッチングを抑制する方法を提案している。この
方法は特開平9−148431号公報に開示されてい
る。つまり、スルーホール又は配線形成用溝の形成され
た絶縁膜上に導電性膜を形成し、該導電性膜上に保護膜
を形成して、CMPにより前記保護膜及び導電性膜を同
時に研磨し、前記スルーホール又は配線形成用溝に導電
性膜を充填する半導体装置の製造方法を提案している。
【0008】該公報の実施例3では、ビアホールと配線
形成用溝を形成した絶縁膜に、まずバリア膜としてチタ
ン/窒化チタン膜をスパッタ成膜し、続いてCVD法に
より銅配線をビアホールの最小径の1/3の厚さで、第
1の保護膜として厚さ0.1μmの第1のチタン膜、配
線形成用溝の最大幅の1/3の厚さまで第2の銅配線、
最後に第2の保護膜として0.1μm厚の第2のチタン
膜を形成した後、アルミナ研磨粒子の固形分濃度が12
%、水とH22の割合が1:1である研磨剤を用いて化
学的機械研磨法により、ビアホール、配線形成用溝以外
の部分の第2の保護膜のチタン膜、銅膜、第1の保護膜
のチタン膜、銅膜、バリア膜の窒化チタン膜・チタン膜
を研磨して、ビアホール、配線形成用溝内に銅膜を充填
している。尚、アルミナ研磨粒子の固形分濃度として
は、5〜33%の範囲、水とH22の割合については
1:0.1〜1:2の範囲で良いことが記載されてい
る。
【0009】
【発明が解決しようとする課題】上記の方法は、化学的
エッチングを抑制し、ビアホールや配線溝中央部でのボ
イド発生を防止する方法としては、極めて優れたもので
あるが、導電性膜上に保護膜を形成するという工程が増
え、また、このように形成した保護膜は研磨により除去
されるため、経済的観点からも改善の余地があった。
【0010】一方、研磨されるウエハサイズは、年々更
に大きくなる傾向にあり、6インチ(約15cm)か
ら、更には8〜10インチ(約20〜25cm)のもの
が主流になりつつある。このように大型化されたウエハ
では、面内方向の研磨の均一性が重要となってくる。つ
まり、ある部分で充分に研磨が実行されないと、絶縁膜
上に導電性膜が残り、配線間リークなどの問題が発生す
る。これを回避するために充分に研磨を行うと、今度は
ある部分で研磨されすぎて配線の高さが大きく変わり、
配線抵抗が異なることとなり、EM(エレクトロマイグ
レーション)耐性が悪くなるという問題が発生する。
【0011】従って、本発明の目的は、経済的にも有利
で、簡便な方法で、CMPによる金属膜の研磨面の平坦
性、すなわち、研磨速度の面内均一性を達成し得る半導
体装置の製造方法を提供することにある。
【0012】
【課題を解決するための手段】本発明者らは、上記課題
を解決するべく再び研磨剤の組成に関して鋭意検討した
結果、上記のように保護膜を設けずとも、研磨粒子とし
て含まれるアルミナ粒子の研磨スラリー中の含有量をあ
る範囲に規定することによって、きわめて高い研磨速度
の均一性が得られることを見出した。
【0013】すなわち本発明は、アルミナ粒子と、酸化
剤としてのH22を含むスラリーを用いた銅表面の化学
機械研磨工程を有する半導体装置の製造方法において、
前記スラリーが固形分沈降性のアルミナスラリーを静置
し上澄みを捨てて得られたものに酸化剤を添加して研磨
時のアルミナ粒子の含有量がスラリー全量に対して2〜
10重量%となるように調製されたものであることを特
徴とする半導体装置の製造方法である。
【0014】また、本発明の製造方法では、前記H22
の濃度が前記調製されたスラリー中の液体成分に対して
8〜26重量%であることを特徴とする。
【0015】
【発明の実施の形態】従来市販されている銅研磨用のア
ルミナスラリーは固形分濃度3重量%程度であり、これ
に過酸化水素水を添加してCMP用研磨剤を調製するた
め、研磨剤中では2重量%未満であった。通常、市販ス
ラリー中には成分不明の添加剤が含まれている。
【0016】本発明では、従来使用されているものより
もアルミナ粒子の量を多くするという極めて簡単な手段
により、研磨速度の均一性が向上するという知見を得て
完成したものである。
【0017】尚、前記した従来技術では、銅よりも硬い
窒化チタンなどの保護膜を同時に研磨するという観点か
らアルミナ粒子を増やしていたが、研磨速度の均一性が
向上することについては言及されておらず、特に本発明
で規定する範囲でその効果が得られることについては全
く自明ではない。
【0018】また、本発明では、アルミナ粒子の含有量
を規定するのと同時に、エッチャントとして添加する過
酸化水素の濃度を規定することで、より顕著な効果が得
られるという知見も得ている。
【0019】本発明では、アルミナ粒子の含有量は研磨
スラリー全重量に対して、2〜10重量%の範囲である
が、好ましくは、3〜8重量%である。
【0020】また、過酸化水素の添加量としては、研磨
スラリー中の固形分を除いた液体成分に対して8〜26
重量%の範囲、好ましくは9〜25.5重量%、最適に
は、10〜20重量%の範囲である。
【0021】本発明で使用する研磨スラリーを調製する
には、最終的に過酸化水素が添加された状態でアルミナ
粒子が前記の範囲になるように調製されたアルミナスラ
リーに過酸化水素を、好ましくは、研磨の直前に添加し
て調製する。
【0022】アルミナスラリーは、市販のアルミナスラ
リーを静置して、固形分を沈降させてから、所望の固形
分濃度となるように上澄みを捨てて得ることができる。
この時、成分不明の添加剤も含まれるが、そのような添
加剤の存在によって本発明の効果が阻害されることはな
い。
【0023】研磨には、従来公知の研磨装置に研磨すべ
き銅膜を形成した基板を設置し、所望の研磨速度が得ら
れる様に研磨圧力、回転数等を調整して行えば良い。本
発明では、通常実施される研磨条件の範囲内で、どの様
に研磨速度を設定しても研磨面の面内方向において極め
て高い研磨速度の均一性が得られる。
【0024】
【実施例】実験例1 スラリー中のアルミナ濃度及び過酸化水素濃度の違いに
よる平坦性への影響を検討するために、以下の実験を行
った。
【0025】まず、研磨サンプルとして、Si基板上に
SiO2膜、バリア膜を形成し、その上に、銅をメッキ
法により1.2μm一様に積層したものを用意した。銅
のメッキは、バリア膜堆積後、100〜200nmの銅
をスパッタ法で堆積した後メッキを行い形成する。この
サンプルに対して、研磨スラリーの組成を変えてCMP
を実施し、研磨前後での銅膜厚を測定し、面内方向の研
磨速度の均一性について評価した。
【0026】研磨条件 研磨圧力: 3psi 回転数 : 25rpm
【0027】研磨剤の調製は、市販のアルミナスラリー
を静置し、上澄み液を捨てて、所望のアルミナ濃度とし
たスラリーと35%過酸化水素水とを混合し、所定のア
ルミナ濃度(混合物全体に対する重量%)と所定の過酸
化水素濃度(混合物中の固形分を除く液体成分全体に対
する重量%)となるように行った。
【0028】図1に、アルミナ濃度2、5、8重量%に
おける過酸化水素濃度の違いによる研磨速度の不均一性
(3σ(%)で表示)を示す。3σが15%以内であれ
ば、十分に実用に供し得ることから、過酸化水素濃度は
8〜26重量%の範囲、好ましくは9〜25.5重量
%、最適には、10〜20重量%の範囲であることがわ
かる。
【0029】同様の条件で研磨速度の変化を測定した結
果を図2に示す。図2から、過酸化水素濃度の変化に対
する研磨速度の変動は少ないことが分かる。
【0030】図3には、過酸化水素濃度を15重量%一
定とした時の、アルミナ濃度の違いによる研磨速度の不
均一性を示す。同図から、アルミナ濃度は2〜10重量
%である場合に良好な結果が得られることが分かる。
【0031】実施例1 図4に示す工程にしたがって、半導体装置を形成した。
能動素子を有した半導体基板101に絶縁膜層102を
形成し(図4(a))、該絶縁膜層102上にレジスト
パターン105を形成し、これをマスクに絶縁膜層10
2を公知の方法でエッチングしてコンタクトホール10
6を形成する(図4(b))。形成されたコンタクトホ
ール106の壁面及び底を埋めるようにTiやTaなど
のバリア膜103を形成した後(図4(c))、銅膜1
04をCVD法で成膜しコンタクトホール106を埋め
る(図4(d))。続いてCMPにより膜表面の平坦化
を行い、埋め込み配線を形成する(図4(e))。
【0032】CMPには、アルミナ粒子を含むアルミナ
スラリーに研磨工程の直前に過酸化水素水(34%)を
添加して、全スラリー重量に対してアルミナ粒子が5重
量%、スラリー中の液体成分全量に対して過酸化水素が
15重量%となるように調製した研磨スラリーを使用し
た。
【0033】このようにして形成した半導体装置のEM
耐性を評価したところ、極めて良好な結果が得られた。
【0034】
【発明の効果】以上説明したように、本発明では研磨粒
子としてアルミナ粒子を含み、エッチャントとして過酸
化水素を添加した研磨スラリーを用いて銅膜の化学的機
械研磨を実行する際に、アルミナ粒子の含有量、更には
過酸化水素の添加量を規定するという、極めて簡単な操
作により、従来技術からは予想し得ない研磨速度の面内
均一性の高い研磨が可能となる。
【図面の簡単な説明】
【図1】過酸化水素濃度に対する研磨速度の不均一性の
変化を示すグラフである。
【図2】過酸化水素濃度に対する研磨速度の変化を示す
グラフである。
【図3】アルミナ粒子含有量に対する研磨速度の不均一
性の変化を示すグラフである。
【図4】銅埋め込み配線を形成する工程を示す概略断面
図である。
【符号の説明】
101 半導体基板 102 絶縁層膜 103 バリア膜 104 導電性材料(銅膜) 105 レジストパターン 106 コンタクトホール 107 CMP装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 B24B 37/04

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 アルミナ粒子と、酸化剤としてのH2O2
    を含むスラリーを用いた銅表面の化学機械研磨工程を有
    する半導体装置の製造方法において、前記スラリーが固
    形分沈降性のアルミナスラリーを静置し上澄みを捨てて
    得られたものに酸化剤を添加して研磨時のアルミナ粒子
    の含有量がスラリー全量に対して2〜10重量%、H2
    O2の濃度が前記調製されたスラリー中の液体成分に対
    して8〜26重量%になるように調製され、前記スラリ
    ーは化学機械研磨工程に供給される直前に、アルミナス
    ラリーと過酸化水素とが混合されたものであることを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 能動素子を有した半導体基板に絶縁膜層
    を形成する工程、該絶縁膜層をエッチングしてコンタク
    トホールを形成する工程、形成されたコンタクトホール
    の壁面及び底を埋めるようにバリア膜を形成する工程、
    銅を成膜しコンタクトホールを埋める工程、及び化学的
    機械研磨法により膜表面の平坦化を行い、埋め込み配線
    を形成する工程とを含むことを特徴とする請求項1記載
    の半導体装置の製造方法。
JP04537398A 1998-02-26 1998-02-26 半導体装置の製造方法 Expired - Fee Related JP3147072B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP04537398A JP3147072B2 (ja) 1998-02-26 1998-02-26 半導体装置の製造方法
TW088102815A TW425626B (en) 1998-02-26 1999-02-24 Manufacture of semiconductor device
CN99100859A CN1227404A (zh) 1998-02-26 1999-02-26 半导体装置的制造方法
US09/258,629 US6235071B1 (en) 1998-02-26 1999-02-26 Chemical mechanical polishing method for highly accurate in-plane uniformity in polishing rate over position
KR1019990006596A KR19990073000A (ko) 1998-02-26 1999-02-26 반도체장치제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04537398A JP3147072B2 (ja) 1998-02-26 1998-02-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11243071A JPH11243071A (ja) 1999-09-07
JP3147072B2 true JP3147072B2 (ja) 2001-03-19

Family

ID=12717474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04537398A Expired - Fee Related JP3147072B2 (ja) 1998-02-26 1998-02-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6235071B1 (ja)
JP (1) JP3147072B2 (ja)
KR (1) KR19990073000A (ja)
CN (1) CN1227404A (ja)
TW (1) TW425626B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4307592B2 (ja) * 1998-07-07 2009-08-05 Okiセミコンダクタ株式会社 半導体素子における配線形成方法
US6419554B2 (en) * 1999-06-24 2002-07-16 Micron Technology, Inc. Fixed abrasive chemical-mechanical planarization of titanium nitride
US6350678B1 (en) * 1999-09-17 2002-02-26 Advanced Micro Devices, Inc. Chemical-mechanical polishing of semiconductors
KR100344823B1 (ko) * 1999-11-12 2002-07-20 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
US6530824B2 (en) * 2001-03-09 2003-03-11 Rodel Holdings, Inc. Method and composition for polishing by CMP
JP2002368203A (ja) * 2001-06-05 2002-12-20 Sony Corp 固体撮像素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3429080A (en) * 1966-05-02 1969-02-25 Tizon Chem Corp Composition for polishing crystalline silicon and germanium and process
JPH0794455A (ja) 1993-09-24 1995-04-07 Sumitomo Metal Ind Ltd 配線の形成方法
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
JP3397501B2 (ja) 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
US5527423A (en) * 1994-10-06 1996-06-18 Cabot Corporation Chemical mechanical polishing slurry for metal layers
US5750440A (en) * 1995-11-20 1998-05-12 Motorola, Inc. Apparatus and method for dynamically mixing slurry for chemical mechanical polishing
JPH09148431A (ja) 1995-11-21 1997-06-06 Nec Corp 半導体装置の製造方法
US5858813A (en) * 1996-05-10 1999-01-12 Cabot Corporation Chemical mechanical polishing slurry for metal layers and films
US5993686A (en) * 1996-06-06 1999-11-30 Cabot Corporation Fluoride additive containing chemical mechanical polishing slurry and method for use of same
US5783489A (en) * 1996-09-24 1998-07-21 Cabot Corporation Multi-oxidizer slurry for chemical mechanical polishing
US5958288A (en) * 1996-11-26 1999-09-28 Cabot Corporation Composition and slurry useful for metal CMP
JPH10279926A (ja) 1997-04-01 1998-10-20 Toshiba Corp 研磨液
US5897375A (en) * 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture

Also Published As

Publication number Publication date
CN1227404A (zh) 1999-09-01
JPH11243071A (ja) 1999-09-07
TW425626B (en) 2001-03-11
US6235071B1 (en) 2001-05-22
KR19990073000A (ko) 1999-09-27

Similar Documents

Publication Publication Date Title
JP6030703B2 (ja) 誘電性CMPスラリーにおけるCsOHの使用
US6638854B2 (en) Semiconductor device and method for manufacturing the same
JP3278532B2 (ja) 半導体装置の製造方法
US7319072B2 (en) Polishing medium for chemical-mechanical polishing, and method of polishing substrate member
CA1245517A (en) Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US6365520B1 (en) Small particle size chemical mechanical polishing composition
KR20030093327A (ko) 더미 구조체를 사용하여 트렌치 또는 비아를 구비한웨이퍼 상의 금속층을 전해연마하는 방법
JP3748410B2 (ja) 研磨方法及び半導体装置の製造方法
JP2003514061A5 (ja)
KR101371853B1 (ko) 연마슬러리
JP3668046B2 (ja) 研磨布及びこの研磨布を用いた半導体装置の製造方法
KR930004114B1 (ko) 반도체기판 연마용 연마액과 연마방법
JP3033574B1 (ja) 研磨方法
JP3147072B2 (ja) 半導体装置の製造方法
JP2000164595A (ja) 金属配線形成方法
JP3487051B2 (ja) 半導体装置の製造方法
JP3161425B2 (ja) Stiの形成方法
CN112201619A (zh) 一种金属互连结构的形成方法
JP3374901B2 (ja) 半導体装置
KR100498814B1 (ko) 텅스텐 막에 대한 연마 속도가 우수하고 안정성이 뛰어난화학-기계적 연마 슬러리 조성물
US20060046491A1 (en) CMP polishing method and method for manufacturing semiconductor device
US6943114B2 (en) Integration scheme for metal gap fill, with fixed abrasive CMP
JP2001144050A (ja) 研磨方法
US20070264829A1 (en) Slurry and method for chemical mechanical polishing
JP2001144061A (ja) 研磨方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees