JP2018536991A - 単結晶半導体ウエハおよび半導体ウエハの製造方法 - Google Patents

単結晶半導体ウエハおよび半導体ウエハの製造方法 Download PDF

Info

Publication number
JP2018536991A
JP2018536991A JP2018524430A JP2018524430A JP2018536991A JP 2018536991 A JP2018536991 A JP 2018536991A JP 2018524430 A JP2018524430 A JP 2018524430A JP 2018524430 A JP2018524430 A JP 2018524430A JP 2018536991 A JP2018536991 A JP 2018536991A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
nozzle
single crystal
material removal
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018524430A
Other languages
English (en)
Other versions
JP6611938B2 (ja
Inventor
レトガー，クラウス
ベッカー，ヘルベルト
ミスツル，レスツェク
ミューエ，アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2018536991A publication Critical patent/JP2018536991A/ja
Application granted granted Critical
Publication of JP6611938B2 publication Critical patent/JP6611938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、２５０μｍの限界波長で最大０．８ｎｍの平均粗さＲａを有し、１ｍｍの縁部除外の場合ＥＳＦＱＲａｖｇは８ｎｍ以下である、単結晶半導体ウエハに関する。本発明は、また、単結晶半導体ウエハの製造方法であって、半導体ウエハの同時両面研磨ステップ；懸濁硬質物質粒子を含み、ノズルによって小さい表面領域上へ向けられる流体噴射を用いる半導体ウエハの少なくとも１つの表面の少なくとも一部の局所的な材料除去加工であって、ノズルは、半導体ウエハの予め規定された形状パラメータが改善すされるように処理対象となる表面の一部の上方で動かされるステップ；半導体ウエハ少なくとも１つの表面の研磨ステップ、をこの順序で含む、方法に関する。

Description

本発明は、縁部付近の領域において低粗さＲａおよび顕著な平坦度を有する単結晶半導体ウエハに関する。本発明は、このような半導体ウエハを製造するのに好適な多段階方法にも関する。
従来技術
電子部品の製造に用いられる、たとえばシリコンウエハなどの単結晶半導体ウエハは、極めて平坦な表面を有していなければならない。さもなければ、フォトリソグラフィの間にナノメータの範囲の構造を表面上にくっきりと描くことができない。さらに進歩する電子部品の小型化のために、平坦度に関する要求は絶えず高まっている。この場合、縁部に直接隣接するシリコンウエハの領域は、多種多様な効果により、特定の問題を覆し得る。両面研磨は、大規模製造における縁部領域の良好な局所形状値を有する極めて平坦なシリコンウエハを実現する好適な方法である。たとえば、１ｍｍの縁部除外である場合、約３０ｎｍのＥＳＦＱＲａｖｇが実現される。パラメータＥＳＦＱＲおよびその決定は、ＳＥＭＩ基準Ｍ６７−１１０８に規定される。これは、シリコンウエハの縁部に径方向に配置される測定領域に規定される局所的な平坦度の値を含む。シリコンウエハの全ての測定領域のＥＳＦＱＲ値の平均値は、ＥＳＦＱＲａｖｇと略される。
しかしながら、縁部に対する研磨懸濁液の流量および研磨パッドの窪みなどの様々な影響を及ぼす変数が避けがたい欠陥をもたらすため、両面研磨によって縁部の平坦度を大幅に向上させることは非常に難しい。加工の実施および付属部品の好適な選択によって、加工された半導体ウエハの広範囲のプロファイルを比較的自由に凹状から凸状に設定することが実際に可能である。それでもなお、全体的な凸形状と同様、ウエハ縁部に直接隣接する厚みの減少を回避することはできない。これは、実現可能なＥＳＦＱＲ値に直接影響する。
両面研磨に関する制限のために、ターゲットが決められた態様で局所的にシリコンウエハの平坦度を向上させることを可能にする方法が発達した。これは、ＰＡＣＥ法（「プラズマアシスト化学エッチング（Plasma Assisted Chemical Etching）」）を含む。この場合、数ミリメートルのサイズのプラズマエッチングヘッドが規定されたスピードでウエハ表面にわたって動かされ、特定の位置の材料除去は、関連する位置のプラズマエッチングヘッドの滞留時間、すなわち前記ヘッドのスピードによって規定される。
ＥＰ０７９８７６６Ａ１は、平坦度を向上させるためのＰＡＣＥの利用について説明している。この場合、機械加工の後、半導体ウエハはまず研磨され、その後その厚さの分布が測定される。位置に依存する厚さ測定の結果に基づいて、次にウエハはＰＡＣＥ法を受け、より薄い場所よりも厚い場所の材料がより多く除去されるように、局所的な厚さの違いが補填されるように制御される。次に、ＰＡＣＥステップによって生じる粗さおよび結晶格子の乱れ（いわゆる「損傷」）を排除するために、ウエハにはヘイズフリーの研磨がなされる。
ＰＡＣＥ後の粗さおよび損傷は比較的高いため、粗さおよび損傷を取り除くために、次のヘイズフリーの研磨の間にたとえば３μｍの多量の材料が除去されなければならない。これは、同様に、ウエハの最外縁部領域における平坦度の避けがたい劣化に関連し、縁部領域の任意の良好な平坦度はＰＡＣＥによっても実現され得ない。さらに、特に柔らかいヘイズフリーの研磨パッドが用いられる場合、片面研磨として常に実行されるヘイズフリーの研磨は、原理的には、長波長の粗さの良好な平坦化（たとえば、２５０μｍの限界波長を有する）を実現しない。
本発明の上述の目的は、説明された課題から生じる。
本発明の目的は、縁部除外が１ｍｍである場合、８ｎｍ以下のＥＳＦＱＲａｖｇによって特徴付けられる、２５０μｍの限界波長で最大０．８ｎｍの平均粗さＲａを有する単結晶半導体ウエハによって達成される。
同様に、本目的は、この順序で以下のステップを含む単結晶半導体ウエハの製造方法によって達成される。
−半導体ウエハの同時両面研磨ステップ、
−懸濁硬質物質粒子を含み、ノズルによって小さい表面領域上へ向けられる流体噴射を用いる少なくとも１つの半導体ウエハ表面の少なくとも一部の局所的な材料除去加工であって、ノズルは、半導体ウエハの予め規定された形状パラメータが改善されるように処理対象となる表面の一部の上方で動かされるステップ、
−半導体ウエハの少なくとも１つの表面の研磨ステップ。
本発明に係る方法は、単結晶半導体ウエハの平坦度を大幅に向上させるために、光学ガラスの加工で知られる「流体噴射研磨」（ＦＪＰ（Fluid Jet Polishing））の技術を用いる。単結晶半導体ウエハと比べてガラスは規則正しい結晶格子を有していない非晶体である。加工対象の表面上に高速で衝突する硬質物質粒子の作用から生じる結晶格子構造の乱れは、結晶材料と比べて非晶質材料の場合には生じることはない。しかしながら、驚くべきことに、ＦＪＰは、単結晶ウエハの場合でも比較的深い結晶格子損傷をもたらさない。したがって、均一な低粗さおよび損傷のない表面を得るために、ＦＪＰによって処理された半導体ウエハの面を、材料除去の少ない短いヘイズフリー研磨に供するだけで十分である。ヘイズフリーの研磨中の少量の除去は、ＦＪＰによって達成される最外縁部までの平坦度が、ヘイズフリーの研磨によってわずかに損なわれるのみであることを確実にする。
したがって、本発明に係る方法は、一方で研磨された半導体ウエハに典型的な低粗さを有するが他方では研磨によって達成され得ない最外縁部まで同時に平坦である請求項１に記載の半導体ウエハを、第１の期間の間に製造可能とする。ＰＡＣＥが使用されたとしても、この特性の組合せはもたらされない。
本発明に係る方法は、請求項１に記載の半導体ウエハを直接もたらす。このため、好ましくは、請求項１に記載の半導体ウエハは、その上に堆積されるエピタキシャル層なしに研磨された表面を有する。エピタキシャル層が続けて堆積された場合、縁部の平坦度は好適な加工実施によって再び（わずかに）向上され得る。したがって、本発明に係る半導体ウエハは、縁部領域の顕著な平坦度を有するエピタキシャルにコーティングされた半導体ウエハの製造のための基板としても好適である。
半導体ウエハの前面の好ましい径方向のプロファイルを示す図であり、前記プロファイルは同時両面研磨によって製造されるとともに、プロファイルは次のＦＪＰ加工によってそこから製造される。 半導体ウエハの前面の別の径方向のプロファイルを示す図であり、前記プロファイルは、同時両面研磨によって製造されるとともに、プロファイルは、次のＦＪＰ加工によってそこから製造される。
本発明の詳細な説明および好ましい実施形態
本発明に係る半導体ウエハは、研磨された半導体ウエハの典型であるとして、０．８ｎｍ以下、好ましくは０．５ｎｍ以下の粗さＲａ（「平均粗さ」）によって区別される。指標値は、白色光干渉計によって決定される２５０μｍの限界波長での平均粗さに関する。しかし、同時に、本発明に係る半導体ウエハは、８ｎｍ以下、好ましくは５ｎｍ以下の値ＥＳＦＱＲａｖｇ（縁部領域における平坦度を特徴付ける）を有する。従来技術に従うヘイズフリーの研磨によっては、０．２ｎｍまたはさらには０．１ｎｍまでの粗さＲａを実現することが可能である。
したがって、本発明に係る半導体ウエハは、ＰＡＣＥ加工後よりもはるかに粗さが低い。一方で、縁部においては、従来技術に従う両面および片面研磨後よりも著しく平坦である。
好ましくは、本発明に係る半導体ウエハは、２つの元素銅およびニッケルの各々の含有量（ポリＵＴＰ法によって決定される）が最大３×１０10ｃｍ-2、好ましくは最大１×１０10ｃｍ-2である。ポリＵＰＴ法は以下の段落で説明される。加工がＦＡＣＥによって実行される場合、このような低い金属濃度は実現され得ない。ＰＡＣＥは、銅およびニッケルなどの金属を有する半導体ウエハの汚染をもたらし、これは、前記金属の高い拡散率のためにウエハ表面に限定されず、したがって好適な洗浄によっても除去されることができない。
ポリＵＴＰ法は、バルク金属と表面金属の両方を同時に検出するための方法である。回収率は非常に高い。当該方法は、銅およびニッケルなどの主として迅速に拡散する元素を検出するのに特に好適である。石英管反応器に、約１μｍの厚さを有する多結晶シリコン層が分析対象のシリコンウエハの両面上に外部ゲッタとして堆積される。さらなる熱処理の過程で、銅およびニッケルはバルクからほぼ定量的に単結晶シリコンと多結晶シリコンとの間の境界まで拡散する。冷却後、前記多結晶シリコン層は湿式化学的にエッチングされる。その後、エッチング液は蒸発し、残留物をＨＦ／ＨＮＯ3の混合物に再溶解し超純水に溶かす。溶解された不純物を含むこの溶液は、最終的にＩＣＰ−ＭＳ（「誘導結合プラズマ質量分析計（inductively coupled plasma mass spectrometry）」）によって決定される。各個々の金属の総量は、平方センチメートル当たりの原子の単位（ｃｍ-2）で表される。
本発明に係る半導体ウエハは、好ましくは、実質的に、すなわち（物質量に対して）９０％以上の程度でシリコンを含んでいる。好ましくは、直径が少なくとも３００ｍｍの円形状を有し、たとえば最大４５０ｍｍのさらに大きな直径も可能である。
このような半導体ウエハを製造する１つの可能性が、以下により詳細に説明される方法によって提供される。
好ましくは、まず、従来技術に従う半導体ウエハが製造される。この目的のために、一般的に、単結晶がスライスされてウエハになる（好ましくは、マルチワイヤ鋸、ＭＷＳ（multiwire saw）によって）。その後、半導体ウエハは、機械的に（ラッピングまたは研削またはその組合せによって）、および化学的に（酸エッチングまたはアルカリエッチングまたはその組合せ）処理される。
したがって、本発明によれば、製造された半導体ウエハの両面は同時に化学的機械的研磨を受ける。この方法のステップは、両面研磨（ＤＳＰ（double-side polishing））としても知られ、たとえばＤＥ１０２０１３２０１６６３Ａ１で説明される。好ましくは、両面研磨は、全体で１〜２０μｍ、特に好ましくは２〜１２μｍの材料除去に関連する。これは、半導体ウエハの両面の材料除去の合計、すなわち、結果として起こる厚さの減少を示す。両面研磨後、半導体ウエハの表面は、好ましくは、１０μｍの限界波長で０．０１〜０．１ｎｍ、２５０μｍの限界波長で０．０７〜０．７ｎｍの平均粗さＲａを有する。
両面研磨が実行された後、半導体ウエハの平坦度はＦＪＰ法によって本発明に従って向上される。この目的のためには、第１に最適化される形状パラメータが規定されるべきであり、第２に両面研磨後の半導ウエハの形状が把握されなければならない。
半導体ウエハの形状を表すためにパラメータの多くの選択が存在し、パラメータは、半導体ウエハ全体または個々の位置ごとに規定され、また、平坦度測定のための参照面の規定方法、および前記参照面からのずれからのパラメータ値の計算方法の点で異なる。特に意義のあるものとしてどのパラメータが用いられるかは、とりわけ、電子部品を製造するためのその後の処理およびその個々のステップによって決まる。特に一般的な形状パラメータは、たとえば、パラメータＧＢＩＲ（グローバルフラットネス（global flatness）パラメータ、半導体ウエハの背面によって規定される参照面を用いる）およびＳＦＱＲ（局所的な、サイトリファレンスフラットネス（site-referenced flatness）パラメータ、前面によって規定される参照面を用いる）である。特別な場合は、パラメータＳＦＱＲと類似するが、測定領域の径方向の配列で半導体ウエハの縁部領域に制限されるように規定されるパラメータＥＳＦＱＲである。上述のパラメータはＳＥＭＩ基準で規定され、ＥＳＦＱＲはＳＥＭＩ基準Ｍ６７−１１０８で規定される。前述のＳＥＭＩ基準は、ＥＳＦＱＲのために３０ｍｍの径方向長さを有する測定領域を提示する。測定領域の幅は、等しい大きさの７２セクターの均一区域からなる。この説明におけるすべてのＥＳＦＱＲおよびＥＳＦＱＲａｖｇは、１ｍｍの縁部除外を考慮に入れるこの測定領域の定義に関する。
一般的に、ＦＪＰ法は、任意の形状パラメータに関して半導体ウエハの形状を最適化するために用いられ得る。請求項１に記載された半導体が製造されるものと意図される場合、たとえば、パラメータＥＳＦＱＲが最適化のために用いられるべきである。
ＦＪＰ法による形状最適化のための第２の必要条件は、両面研磨後の半導体ウエハの形状が把握されていることである。この目的のために、本発明に係る方法に用いられ得る２つの手段がある。
ａ）各半導体ウエハの同時両面研磨の後、その形状が測定される。この個々の測定は、規定された形状パラメータを所望の値にまで向上させるために、どのくらいの材料がＦＪＰによって除去されるべきであるか、および半導体ウエハのどの場所であるかを決定するための基準とみなされる。
ｂ）両面研磨が研磨された半導体ウエハの形状に関して再現性が非常に高い場合、各個々の半導体ウエハの形状測定は省略されてもよい。この場合、たとえば特定の測定サンプル数を平均することにより、同様の方法で製造された半導体ウエハの測定から得られたデータに基づいて次のＦＪＰ法のために位置に依存する材料除去を計算するだけで十分であろう。
本発明に係る方法の次のステップでは、半導体ウエハの少なくとも１つの面（一般に、電子部品がその後製造される表面）がＦＪＰ法によって加工される。ＦＪＰ法は、局所的な加工方法として、加工対象となる半導体ウエハの表面上の位置に応じて異なる量の材料を除去することが可能であり、したがって、両面研磨後に把握された形状から形状加工を改善することができる。
ＦＪＰ法は、研磨剤噴射を用いる局所的な材料除去加工である。研磨剤は、硬質物質粒子が懸濁する流体からなる。噴射は、ノズルによって小さい表面領域上へ向けられる。ノズルは処理対象となる表面の一部の上方に移動する。ノズル自体または半導体ウエハまたは好適な組合せの両方が移動可能である。たとえば、半導体ウエハの回転がノズルの線形運動と有利に組み合され得る。半導体ウエハに対するノズルの相対運動は、たとえば、平行に、直線で（行ごとに）、螺旋状に、または半導体ウエハの縁部に平行な円形状経路上でなされ得る。加工対象となる領域は、一度だけ、または複数回、または重複して通過され得る。
位置に依存する材料除去は、好ましくは、ある位置におけるノズルの残留時間によって、すなわち、どのくらいのスピードでノズルが場所Ａの半導体ウエハの表面の上方で移動されるかによって制御される。比較的高い材料除去は低速のノズルに影響され、逆もまた同様である。好ましくは、最適化される形状パラメータに影響を及ぼす局所的な隆起部が除去されるように、ノズルの運動は両面研磨後の半導体ウエハの現状の形状に基づいて制御される。関連のあるパラメータに関する半導体ウエハの形状はこのように改善される。
好ましくは、本発明に係る方法のために、たとえばＷＯ０２／０７４４８９Ａ１に記載されたものであって、環状間隙がノズルの端部側と加工表面との間に生じるように、研磨剤を噴射するノズルが０．５〜３ｍｍ、好ましくは０．７〜２ｍｍの距離で加工対象の表面の上方で動かされるＦＪＰ法の変形例が用いられる。ノズルは、好ましくは、４〜８ｍｍの直径を有する。環状間隙の表面積は研磨剤がノズルへ流れる注入口の断面積よりも小さい。研磨剤は、ノズルと加工対象の表面との間に蓄積され、外側に向かって実質的に径方向に環状間隙を通って加工対象の表面に主として平行に流れる。この変形例では、特に環状間隙の領域に空間的に範囲を定められるように、材料除去は主として外側に向かって径方向に流れる懸濁硬質物質粒子を有する流体によって達成される。材料除去はノズルの中央領域では起こらない。
ＦＪＰ法の代替的な変形例は、研磨表面に対して斜めの方向に配置されるノズルを通して一定の速さの研磨剤成分を実現する。これにより、上述された変形例ではノズルの中央領域において材料除去が少量となる結果表面粗さが増加するということを避けられるという利点が得られる。対照的に、不利な点は、除去プロファイルの回転対称性が損なわれることである。しかし、共通の加工点に厳密にまたはおおよそ斜めの方向に配置され、かつ共通の加工点と位置合わせされる複数のノズルの配置によって、それは少なくとも部分的に改善され得る。ノズル配置のフローエンジニアリング設計は、加工要求に従って多様な除去プロファイルを設定することを可能にする。
ここで上述されたＦＪＰ法の全ての変形例は、半導体ウエハの形状補正の本発明に係る方法の代替手段として用いられることが可能であり、それぞれの場合で除去率、除去プロファイルおよび実現可能な表面粗さに関する特定のパラメータ値を提供する。つまり、この変形例はＦＪＰ法という用語によって本明細書に示されるであろう。
半導体ウエハが実質的にシリコンを含む場合、好ましくは、ｐＨが７〜１１．５の間である酸化シリコン粒子の懸濁液が研磨剤として用いられる。酸化シリコン粒子の割合は、好ましくは０．１〜２％（重量パーセント）である。研磨剤の銅含有量は好ましくは最大で０．０４ｐｐｍであり、ニッケルの含有量は好ましくは最大で０．１ｐｐｍである。
ＦＪＰ法では低い材料除去率しか達成されないため、半導体ウエハの表面全体（好ましくは前面）を処理せず、最適化される形状パラメータの値が特に少なくなる部分領域のみが処理されることが好ましい。たとえば、パラメータＥＳＦＱＲに関する縁部領域における平坦度を向上させるために、ＦＪＰ加工はウエハの縁部に隣接する領域に制限され得る。レーザマーキングの領域のＦＪＰ後加工も、この領域がしばしば両面研磨後にわずかな隆起部を有するため、好ましい。前記隆起部はレーザマーキングの領域に局所的に制限されるＦＪＰ加工によって平らにされ得る。
ＦＪＰ処理後、加工制御の目的のために更新された形状測定が実施されてもよい。
その後は、少なくともＦＪＰ処理を予め受けた半導体ウエハの面が化学的機械的研磨を受ける。この場合、両面研磨された領域とＦＪＰ処理された領域との間の粗さの差異がなくなり、半導体ウエハはヘイズフリーの態様で研磨された均一に滑らかな表面を獲得する。この研磨は好ましくは片面研磨として実施され、材料除去は好ましくは１μｍ以下であり、特に好ましくは０．５μｍ以下である。好ましくは、たとえばＥＰ８４７８３５Ａ１に記載されるような、複数の回転的に対称的な圧力ゾーンを有する研磨ヘッドを備える研磨装置がこの目的のために用いられる。これは、少量の材料除去とともに、半導体ウエハの縁部領域におけるＦＪＰによって設定された平坦度の実質的な維持を可能にする。
本発明に係る方法の特に好ましい実施形態が以下に説明される。
「第１の特に好ましい実施形態」は、特に、パラメータＥＳＦＱＲを最適化するために、半導体ウエハの縁部領域の平坦度を向上させるように適合される。
この実施形態において、両面研磨は、好ましくは、半導体ウエハが縁部の近傍のわずかな隆起で最良のグローバルフラットネス（すなわち、低ＧＢＩＲ）を有するように実行される。ＧＢＩＲは、好ましくは、≦２００ｎｍ、特に好ましくは≦１５０ｎｍである。同時に、比較的少量の縁部のロールオフが両面研磨によって既に達成されるべきであり、好ましくは、ＥＳＦＱＲａｖｇは≦４０ｎｍであり、特に好ましくは≦３０ｎｍである。
これは、たとえば、研磨された半導体ウエハの最終的な厚さに関して両面研磨の間に半導体ウエハを動かすために用いられるキャリアプレートの厚さの好適な選択によって実現される。研磨された半導体ウエハの最終的な厚さがキャリアプレートの厚さよりも小さい場合、研磨された半導体ウエハはわずかに凹状の径方向のプロファイルを有する。両面研磨によって達成可能であるＥＳＦＱＲ値を制限する、最外縁部すなわちウエハ縁部から内側に約３ｍｍの領域における縁部ロールオフは、この場合いずれも回避することができない。しかしながら、両面研磨はこの縁部ロールオフが最も少量の可能な材料除去で次のＦＪＰステップにおいて除去され得る。両面研磨中の材料除去は、好ましくは、８〜１０μｍである。図１における曲線１は、この実施形態における両面研磨によって製造されるようなこのタイプの径方向のプロファイルを示す。
次のＦＪＰステップにおいて、縁部領域における形状補正を実行する必要はほとんどない。加工対象領域は回転的に対称的であるため、ＦＪＰ加工の間に、加工対象領域の上で１つ以上の円形状の経路で、または螺旋状にノズルを移動させることが好ましい。この実施形態では半導体ウエハの前面全体のＦＪＰ加工は省略され得る。縁部領域における隆起部は、好ましくは、縁部ロールオフが完全に除去され、最外縁部の範囲までは径方向のプロファイルが平坦であるか均一に生じるように、最も少量の可能な材料除去でＦＪＰによって除去される。図１の曲線２はＦＪＰによってこのように補正されたプロファイルを示す。図示される場合、全体でわずか約２０ｍｍ3のＦＪＰステップでの非常に少量の材料除去で、８ｎｍ以下、さらには５ｎｍ以下の顕著なＥＳＦＱＲａｖｇ値が達成され得るように、縁部領域の平坦度が向上される。ＥＳＦＱＲａｖｇ値は、約１〜２ｎｍまで低減されてもよい。少量の材料除去は、ＦＪＰ法の時間を節約する、したがって費用を節約する用途を提供する。
「第２の実施形態」では、ＦＪＰ加工は、両面研磨後の最適ではないプロファイルを改善するために用いられる。たとえば、最適でない加工実施の結果または両面研磨の間の意図しない狂いのために、わずかに凹状の径方向のプロファイルが生じることがあり、第１の特に好ましい実施形態と比較してより広い縁部ロールオフを有する。前記縁部ロールオフは、同様に、次のＦＪＰ加工によって完全に除去される。この実施形態では、他の方法では両面研磨中の狂いのために排除されるべきである半導体ウエハの後加工のためにＦＪＰが用いられる。その他の点に関しては、この実施形態は第１の特に好ましい実施形態と変わらない。図２は、ＦＪＰ加工前の径方向のプロファイル（曲線１）およびＦＪＰ加工後の径方向のプロファイル（曲線２）を示す。この場合、半導体ウエハの縁部領域における平坦度の大幅な改善は、この場合に８ｎｍ以下の顕著なＥＳＦＱＲａｖｇ値が達成されていなくても、わずか１０ｍｍ3の材料除去で縁部領域の平坦度を大幅に改善することができる。
「第３の特に好ましい実施形態」では、ＦＪＰ法はレーザマーキングの位置での隆起部を除去するために用いられ、隆起部は両面研磨後に確認され得る。シリコンおよび酸化シリコンが両面研磨の間に異なる除去率を有するため、レーザマーキング周辺の隆起部が生じる。レーザマーキングでは、酸化物が局所的に生じ、これにより両面研磨中の材料除去を遅くし、したがって隆起部として残る。この場合も、半導体ウエハの前面全体ではなく、レーザマーキングの領域のみが加工される。
「第４の特に好ましい実施形態」では、ＦＪＰ法は表面の局所的な乱れを除去するために用いられる。前記乱れは、たとえば半導体ウエハの背面における低温酸化物（ＬＴＯ（low temperature oxide））の堆積の過程で生じる局所的な隆起部であり得る。それらは、いわゆる「スパイク」と呼ばれ、通常、半導体ウエハの縁部領域に生じる。主として同じ位置に生じないこのような局所的な隆起部を除去可能とするために、各半導体ウエハはＦＪＰステップが実行される前に形状測定されなければならない。
例示の実施形態の上記の説明は、実施例によって理解されるべきである。このため、提供された開示は、第１に、当業者が本発明およびそれに関連する利点を理解させ、第２に、当業者の理解の範囲内で、説明された構造および方法の明らかな代替物および改良を網羅する。したがって、全てのこのような代替物および改良ならびに同等物が請求項の保護の範囲によってカバーされることが意図される。
用いられる参照符号の一覧
１ ＤＳＰ後かつＦＪＰ前の半導体ウエハの径方向のプロファイル
２ ＦＪＰ後の半導体ウエハの径方向のプロファイル

Claims (13)

  1. ２５０μｍの限界波長で最大０．８ｎｍの平均粗さＲａを有し、１ｍｍの縁部除外の場合ＥＳＦＱＲａｖｇは８ｎｍ以下である、単結晶半導体ウエハ。
  2. ＥＳＦＱＲａｖｇは５ｎｍ以下である、請求項１に記載の単結晶半導体ウエハ。
  3. ポリＵＴＰ法によって決定された金属含有量が銅元素およびニッケル元素に最大３×１０10ｃｍ-2である、請求項１または請求項２に記載の単結晶半導体ウエハ。
  4. 前記半導体ウエハは実質的にシリコンを含む、請求項１〜３のいずれか一項に記載の単結晶半導体ウエハ。
  5. 直径が少なくとも３００ｍｍである、請求項４に記載の単結晶半導体ウエハ。
  6. 単結晶半導体ウエハの製造方法であって、
    前記半導体ウエハの同時両面研磨ステップと、
    懸濁硬質物質粒子を含み、ノズルによって小さい表面領域上へ向けられる流体噴射を用いる前記半導体ウエハの少なくとも１つの表面の少なくとも一部の局所的な材料除去加工であって、前記ノズルは、前記半導体ウエハの予め規定された形状パラメータが改善されるように処理対象となる表面の一部の上方で動かされるステップと、
    前記半導体ウエハの少なくとも１つの表面の研磨ステップと、
    をこの順序で含む、方法。
  7. 前記局所的な材料除去加工は、同一の半導体ウエハの前記同時両面研磨ステップ後に実行される前記形状パラメータの位置依存測定に基づいて実行される、請求項６に記載の方法。
  8. 前記局所的な材料除去加工は、同一タイプの半導体ウエハの同一タイプの同時両面研磨ステップ後に行なわれる前記形状パラメータの既知の位置依存測定に基づいて行われ、処理対象となる前記半導体ウエハ自体はこの測定を受けていない、請求項７に記載の方法。
  9. 前記形状パラメータは、パラメータＥＳＦＱＲである、請求項６〜８のいずれか１項に記載の方法。
  10. 前記材料除去は、０．５〜３ｍｍの距離で加工対象の表面の上方で動かされ前記懸濁硬質物質粒子を含む前記流体噴射が噴出するノズルによって実行され、前記流体は、前記ノズルと前記表面との間に蓄積され、前記材料除去は、主として前記表面と前記ノズルの縁部との間の前記表面に平行に流れる懸濁硬質物質粒子を含む流体によって実行される、請求項６〜９のいずれか１項に記載の方法。
  11. １μｍ以下の材料が前記半導体ウエハの少なくとも片面の最終的な研磨において除去される、請求項６〜１０のいずれか１項に記載の方法。
  12. 前記半導体の前記同時両面研磨ステップの間に、規定された隆起部を有するプロファイルが縁部の近傍の領域で製造される、請求項６〜１１のいずれか１項に記載の方法。
  13. 前記局所的な材料除去加工の間に、前記ノズルは、前記隆起部が位置する前記縁部の近傍の前記領域の上方で円形状の経路でまたは螺旋状に動かされ、前記隆起部は、前記局所的な材料除去加工の過程で少なくとも部分的に除去される、請求項１２に記載の方法。
JP2018524430A 2015-12-11 2016-12-02 単結晶半導体ウエハおよび半導体ウエハの製造方法 Active JP6611938B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015224933.6A DE102015224933A1 (de) 2015-12-11 2015-12-11 Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
DE102015224933.6 2015-12-11
PCT/EP2016/079524 WO2017097670A1 (de) 2015-12-11 2016-12-02 Monokristalline halbleiterscheibe und verfahren zur herstellung einer halbleiterscheibe

Publications (2)

Publication Number Publication Date
JP2018536991A true JP2018536991A (ja) 2018-12-13
JP6611938B2 JP6611938B2 (ja) 2019-11-27

Family

ID=57482403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018524430A Active JP6611938B2 (ja) 2015-12-11 2016-12-02 単結晶半導体ウエハおよび半導体ウエハの製造方法

Country Status (9)

Country Link
US (1) US11075070B2 (ja)
EP (1) EP3387667B1 (ja)
JP (1) JP6611938B2 (ja)
KR (1) KR102064579B1 (ja)
CN (1) CN108369895B (ja)
DE (1) DE102015224933A1 (ja)
SG (1) SG11201803021YA (ja)
TW (1) TWI614803B (ja)
WO (1) WO2017097670A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7028353B1 (ja) 2021-04-21 2022-03-02 信越半導体株式会社 シリコンウェーハの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6855955B2 (ja) * 2017-06-19 2021-04-07 株式会社Sumco レーザマークの印字方法、レーザマーク付きシリコンウェーハの製造方法
DE102017210450A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
WO2020054811A1 (ja) 2018-09-14 2020-03-19 株式会社Sumco ウェーハの鏡面面取り方法、ウェーハの製造方法、及びウェーハ
CN110189991A (zh) * 2019-04-30 2019-08-30 上海新昇半导体科技有限公司 一种外延片的制造方法
CN114393512A (zh) * 2022-01-30 2022-04-26 北京天科合达半导体股份有限公司 一种无损伤层碳化硅晶片表面快速加工的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117014A (ja) * 2003-09-16 2005-04-28 Komatsu Electronic Metals Co Ltd エッチング液の金属除去装置、エッチング液の金属除去方法、半導体基板のエッチング処理装置、半導体基板のエッチング方法及びエッチング液
JP2010062561A (ja) * 2008-09-03 2010-03-18 Siltronic Ag 半導体ウェーハを研磨する方法
JP2012000714A (ja) * 2010-06-16 2012-01-05 Sumco Corp 研磨パッド、および半導体ウェーハの研磨方法
JP2015090945A (ja) * 2013-11-07 2015-05-11 株式会社岡本工作機械製作所 再生半導体ウエハの製造方法
JP2015109401A (ja) * 2013-12-03 2015-06-11 マイテック株式会社 半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252702B2 (ja) 1996-03-28 2002-02-04 信越半導体株式会社 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ
DE19651761A1 (de) 1996-12-12 1998-06-18 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Polieren von Halbleiterscheiben
JP3615931B2 (ja) * 1998-03-26 2005-02-02 株式会社荏原製作所 ポリッシング装置および該ポリッシング装置におけるコンディショニング方法
JP2001244240A (ja) 2000-02-25 2001-09-07 Speedfam Co Ltd 半導体ウエハの製造方法
DE10113599A1 (de) 2001-03-20 2002-10-02 Fisba Optik Ag St Gallen Vorrichtung zur abrasiven Bearbeitung von Flächen von optischen Elementen
JP2002307312A (ja) * 2001-04-11 2002-10-23 Olympus Optical Co Ltd 研磨加工装置、研磨加工方法、研磨加工をコンピュータに実行させる制御プログラムおよび記録媒体
MXPA03006434A (es) * 2003-07-18 2005-01-21 Univ Mexico Nacional Autonoma Herramienta hidrodinamica de flujo radial para el pulido y esmerilado de superficies opticas.
US7183210B2 (en) * 2004-02-18 2007-02-27 Shin-Etsu Chemical Co., Ltd. Method for preparing large-size substrate
DE102004062355A1 (de) * 2004-12-23 2006-07-06 Siltronic Ag Verfahren zum Behandeln einer Halbleiterscheibe mit einem gasförmigen Medium sowie damit behandelte Halbleiterscheibe
US7983611B2 (en) 2006-11-22 2011-07-19 Bindu Rama Rao Mobile device that presents interactive media and processes user response
DE102008053610B4 (de) 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009038941B4 (de) * 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP5746901B2 (ja) * 2011-04-14 2015-07-08 株式会社不二製作所 研磨方法及びブラスト加工装置のノズル構造
US20130137244A1 (en) * 2011-05-26 2013-05-30 Solexel, Inc. Method and apparatus for reconditioning a carrier wafer for reuse
JP5682471B2 (ja) * 2011-06-20 2015-03-11 信越半導体株式会社 シリコンウェーハの製造方法
JP6312976B2 (ja) 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117014A (ja) * 2003-09-16 2005-04-28 Komatsu Electronic Metals Co Ltd エッチング液の金属除去装置、エッチング液の金属除去方法、半導体基板のエッチング処理装置、半導体基板のエッチング方法及びエッチング液
JP2010062561A (ja) * 2008-09-03 2010-03-18 Siltronic Ag 半導体ウェーハを研磨する方法
JP2012000714A (ja) * 2010-06-16 2012-01-05 Sumco Corp 研磨パッド、および半導体ウェーハの研磨方法
JP2015090945A (ja) * 2013-11-07 2015-05-11 株式会社岡本工作機械製作所 再生半導体ウエハの製造方法
JP2015109401A (ja) * 2013-12-03 2015-06-11 マイテック株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7028353B1 (ja) 2021-04-21 2022-03-02 信越半導体株式会社 シリコンウェーハの製造方法
WO2022224637A1 (ja) * 2021-04-21 2022-10-27 信越半導体株式会社 シリコンウェーハの製造方法
JP2022166697A (ja) * 2021-04-21 2022-11-02 信越半導体株式会社 シリコンウェーハの製造方法

Also Published As

Publication number Publication date
CN108369895A (zh) 2018-08-03
US20180342383A1 (en) 2018-11-29
JP6611938B2 (ja) 2019-11-27
EP3387667A1 (de) 2018-10-17
US11075070B2 (en) 2021-07-27
KR102064579B1 (ko) 2020-02-11
TW201721733A (zh) 2017-06-16
KR20180054758A (ko) 2018-05-24
WO2017097670A1 (de) 2017-06-15
TWI614803B (zh) 2018-02-11
CN108369895B (zh) 2022-09-27
DE102015224933A1 (de) 2017-06-14
EP3387667B1 (de) 2024-05-01
SG11201803021YA (en) 2018-05-30

Similar Documents

Publication Publication Date Title
JP6611938B2 (ja) 単結晶半導体ウエハおよび半導体ウエハの製造方法
TWI625781B (zh) 磊晶塗佈半導體晶圓的方法和半導體晶圓
US8409992B2 (en) Method for producing a polished semiconductor wafer
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
KR20010021223A (ko) 에피택셜코팅을 한 반도체웨이퍼 및 그 제조방법
US20120248578A1 (en) Semiconductor wafer and method of producing the same
WO2006070556A1 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5029234B2 (ja) エピタキシャルウェーハの製造方法
US20140264765A1 (en) Semiconductor wafer and method of producing same
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
US11361959B2 (en) Method for manufacturing wafer
JP2012174935A (ja) エピタキシャルウェーハの製造方法
JP6197752B2 (ja) ウェーハの研磨方法
TWI757320B (zh) 矽構件之調節方法
KR20050032837A (ko) 에피택셜 웨이퍼의 제조방법
KR100538365B1 (ko) 기상화학 증착장치의 웨이퍼 캐리어
JP2004238262A (ja) 石英ガラス部材の表面処理方法
KR20120079315A (ko) 화학 기상 증착 장치용 서셉터
JP2016225447A (ja) 半導体ウェーハのエッチング装置及び半導体ウェーハのエッチング方法
JP2001267292A (ja) ウェーハ類の製造方法
JP2009152419A (ja) 拡散ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191029

R150 Certificate of patent or registration of utility model

Ref document number: 6611938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250