JP5029234B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5029234B2
JP5029234B2 JP2007228716A JP2007228716A JP5029234B2 JP 5029234 B2 JP5029234 B2 JP 5029234B2 JP 2007228716 A JP2007228716 A JP 2007228716A JP 2007228716 A JP2007228716 A JP 2007228716A JP 5029234 B2 JP5029234 B2 JP 5029234B2
Authority
JP
Japan
Prior art keywords
wafer
main surface
polishing
epitaxial
lpd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007228716A
Other languages
English (en)
Other versions
JP2008088051A (ja
Inventor
信司 中原
正人 坂井
敬幸 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2007228716A priority Critical patent/JP5029234B2/ja
Priority to US11/850,599 priority patent/US9340900B2/en
Publication of JP2008088051A publication Critical patent/JP2008088051A/ja
Application granted granted Critical
Publication of JP5029234B2 publication Critical patent/JP5029234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005Oxydation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Description

本発明は、エピタキシャルウェーハおよびその製造方法に関するものである。
シリコンウェーハを用いて製造されるデバイス基板は、デバイスのコスト低減化を図る等の理由から微細化される傾向にある。それに伴って、ウェーハの、表面ラフネス及び、フラットネスに対する要求も年々厳しくなり、LPD(Light Point Defect)についても、サイズの縮小と個数の低減が一段と求められている。
従来から使用されているシリコン基板は、(100)結晶(主表面が(100)面となるシリコンウェーハ:{100}ウェーハが採取される結晶)のエピタキシャルウェーハを用いて製造したものが主流である。しかし近年、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、他MOS 構造デバイスであるMPU、ロジックアレイ等に使用するのに好適な次世代の基板として、(110)結晶(主表面が(110)面となるシリコンウェーハ:{110}ウェーハが採取される結晶)のエピタキシャルウェーハを用いて製造した基板が注目されている(例えば特許文献1)。特に、8インチ以上の両面研磨{110}基板において、コスト低減とデバイス特性の向上を両立すべく検討が加えられている。
(100)結晶のエピタキシャルウェーハは、平坦度(表面ラフネス)に優れ、LPD の最小検出感度が100nm 以下である。しかし、(110)結晶のエピタキシャルウェーハは、(100)結晶のエピタキシャルウェーハに比べて、表面ラフネスが劣る。そのため、LPD 検出サイズの限界値が大きくなるので、小サイズのLPD は検出できない。LPD が主表面に多くある場合には、デバイス作製時のリーク不良 という問題がある。(110)結晶のエピタキシャルウェーハが(100)結晶のエピタキシャルウェーハに比べて、表面ラフネスが劣り、LPDの検出限界サイズが大きくなる理由は、原子配列等の物性上の相違に起因するものと考えられる。
ウェーハの表面ラフネスを基板と同程度に改善するための方法としては、例えば特許文献2に記載されているように、エピタキシャル成長後に主表面を鏡面加工して、エピタキシャル成長により発生したクラウン等の欠陥を除去し、塵埃の発生を防止する方法が知られている。
上記の方法は、LPDのサイズが100nm以下での製品品質が要求される場合において、エピタキシャル成長後の表面の状態により、研磨後のLPDの状態、表面ラフネス及びフラットネスの品質が変化することがある。
特に、(110)結晶のエピタキシャルウェーハの場合には、エピタキシャル後の表面ラフネスが(100)結晶より劣っているため、エピタキシャル成長後に鏡面加工を行なっても、表面ラフネスおよびフラットネスを十分に向上させることはできない。
レーザ光を用いてウェーハ主表面に存在するLPD を計測する場合、表面ラフネスの良否がLPD 計測時の検出ノイズに大きく影響する。具体的には、表面ラフネスが劣るほどLPD 計測時の検出ノイズが大きくなる。そのため、従来の(110)結晶のエピタキシャルウェーハは、表面表面ラフネスが劣るため、せいぜい100nm 程度までのサイズのLPD しか計測することができないのが現状である。これでは、LPD のサイズ100nm 以下が要求される、次世代の(110)結晶のエピタキシャルウェーハ主表面に存在するLPD を正確に検出することは困難である。
エピタキシャル層の形成後の研磨量を多くすると、ウェーハ面の厚さの分布が不均一となり、フラットネスを悪化させるため好ましくない。他方、エピタキシャル層形成後の研磨量が少ないと、表面ラフネスが大きく、LPDの検出限界サイズが100nmより大きくなり、サイズの小さいLPDは計測できない。
特開2001−253797号公報 特公平8−17163号公報
本発明の目的は、エピタキシャル成長工程と表面研磨工程の間に、ウェーハの主表面を特定の処理液で低温酸化膜形成処理する工程を具えることにより、LPDの検出限界サイズの縮小化を図ることができるエピタキシャルウェーハの製造方法、およびこの方法により製造したエピタキシャルウェーハを提供することにある。
本発明は、エピタキシャルウェーハの製造方法であって、
両面研磨された{110}ウェーハであるシリコン単結晶ウェーハの主表面上にシリコンをエピタキシャル成長させる工程と、
前記ウェーハの主表面をオゾンおよび/または過酸化水素水とされる酸化剤を含む処理液で100℃以下の温度で処理し、前記ウェーハの主表面上に付着したパーティクルを除去しつつ、膜厚0.5〜3.0nmの範囲である酸化膜を形成するウェーハ平坦化前処理工程と、
表面研磨量を0.1〜1.0μmの範囲とするように前記主表面を鏡面研磨する表面研磨工程とを具えることにより上記課題を解決した
発明のエピタキシャルウェーハの製造方法は、上記のいずれか記載の製造方法によりレーザ光を計測に使用するLPD検査装置で計測ノイズが大きくなりすぎない表面ラフネスとして、主表面上で検出されるLPDの最小サイズを65nm以下とすることが可能である。
本発明のエピタキシャルウェーハの製造方法は、エピタキシャルウェーハの製造方法であって、シリコン単結晶ウェーハの主表面上にシリコンをエピタキシャル成長させる工程と、前記ウェーハの主表面を特定の処理液で100℃以下の温度で処理し、前記ウェーハの主表面上に付着したパーティクルを除去しつつ、所定膜厚の酸化膜を形成するウェーハ平坦化前処理工程と、前記主表面を鏡面研磨する表面研磨工程とを具えることを特徴とする。
本発明は、前記酸化膜の所定膜厚は、0.5〜3.0nm(5〜30オングストローム)の範囲であることができる。
本発明の前記特定の処理液は、酸化剤を含む液であることができる。
本発明は、前記酸化剤がオゾンおよび/または過酸化水素水であることができる。
本発明は、前記ウェーハ平坦化前処理工程に先立ち、ふっ酸含有溶液で自然酸化膜を除去する工程をさらに具えることができる。
本発明は、前記シリコン単結晶ウェーハは、両面研磨された{110}ウェーハであることができる。
本発明は、前記表面研磨工程は、ウェーハの主表面のみまたは表裏面の双方に鏡面研磨を施す工程であることができる。
本発明は、前記表面研磨工程に先立ち、ウェーハのエッジ部表面を鏡面研磨するエッジ研磨工程をさらに具えることができる。
本発明は、前記ウェーハ平坦化前処理工程は、前記エピタキシャル成長工程と前記エッジ研磨工程の間と、前記エッジ研磨工程と前記表面研磨工程の間のうちの少なくとも一方で行なうことができる。
本発明のエピタキシャルウェーハは、上記のいずれかに記載の製造方法により製造したエピタキシャルウェーハであって、主表面上で検出されるLPD(Light PointDefect)の最小検出サイズ(検出限界サイズ)が100nm以下であることができる。
本発明のエピタキシャルウェーハは、上記のいずれかに記載の製造方法により製造したエピタキシャルウェーハであって、主表面上に存在するLPDの検出サイズ(検出されるLPDのサイズ)が100nm以下であることができる。
この発明は、エピタキシャル成長工程と表面研磨工程の間に、前記ウェーハの主表面を特定の処理液で100℃以下の低温で処理し、前記ウェーハの主表面上に付着したパーティクルを除去しつつ、所定膜厚の酸化膜を形成するウェーハ平坦化前処理工程をさらに具える。これにより、LPDの検出限界サイズを縮小できるエピタキシャルウェーハの製造方法を提供することが可能になった。
また、この発明の方法により製造したエピタキシャルウェーハは、(110)結晶のエピタキシャルウェーハである場合も、主表面上に存在して検出されるLPD のサイズが100nm 以下であるので、レーザ光を用いてウェーハ主表面に存在するLPD を計測するウェーハ表面検査装置で、LPD のサイズや個数を十分に正確に計測することができる。
以下、本発明に係るエピタキシャルウェーハの製造方法の一実施形態を、図面に基づいて説明する。
図1は、従来の製造方法によってエピタキシャルウェーハを製造する工程を説明するためのフローチャートである。
従来のエピタキシャルウェーハの製造方法は、例えば図1に示すように、シリコン単結晶インゴットをスライシングしてウェーハを形成した後、スライシングしたウェーハの主表面を化学的にエッチングし、その後、化学研磨により表面鏡面加工を施す。次いで、水素雰囲気中で、例えば1150℃で加熱したウェーハ主表面に、4塩化けい素、モノシラン(SiH)、トリクロロシラン(SiHCl)、ジクロルシラン(SiHCl)のようなシリコン化合物とキャリアガスの混合物を導入し、分解したシリコン原子を用いて、シリコンウェーハ上に例えば2〜30μm厚の単結晶シリコン層をエピタキシャル成長させる。その後、単結晶シリコン層を形成したウェーハの主表面を再度、化学研磨により表面鏡面加工することによりエピタキシャルウェーハを製造する。
しかし、このような従来の方法では、エピタキシャル成長後の表面状態により、研磨後のLPDの品質が左右され、良好な製品を得ることができない。
そこで、本発明者らは、LPDの検出サイズを縮小するため鋭意検討を行ったところ、エピタキシャル成長工程と表面研磨工程の間に、前記ウェーハの主表面を特定の処理液、好適には、オゾンおよび/または過酸化水素水のような酸化剤を含む液で100℃以下の低温で処理し、前記ウェーハの主表面上に付着したパーティクルを除去しつつ、所定膜厚の酸化膜を形成するウェーハ平坦化前処理を行い、(ここでは、上記の処理工程をウェーハ平坦化前処理工程という)その後、表面研磨加工を行うことにより、ウェーハ主表面に存在するLPDの検出サイズを縮小化できることを見出し、本発明を完成した。
すなわち、本発明に従うエピタキシャルウェーハの製造方法は、シリコン単結晶ウェーハの主表面上にシリコンをエピタキシャル成長させる工程と、該主表面を鏡面研磨する表面研磨工程とを具えるエピタキシャルウェーハの製造方法であって、前記エピタキシャル成長工程と前記表面研磨工程の間に、前記ウェーハの主表面を特定の処理液で100℃以下の温度で処理し、前記ウェーハの主表面上に付着したパーティクルを除去しつつ、所定膜厚の酸化膜を形成するウェーハ平坦化前処理工程をさらに具える。
上記ウェーハ平坦化前処理工程において、ウェーハが100℃以下の低温で処理されるのは下記の理由による。100℃を超える温度での処理では、処理前にウェーハの主表面上に付着したパーティクルを除去する効果も大きく向上しない。このため高温熱処理による、酸化工程を行うことは好ましくない。そこで、ウェーハ平坦化前処理工程における処理温度を100℃以下とした。
図2は、この発明にかかる製造方法によってエピタキシャルウェーハを製造する工程を説明するためのフローチャートである。
図2に示すエピタキシャルウェーハの製造方法では、シリコン単結晶インゴットをスライシングして所定厚さのウェーハを形成した後、スライシングしたウェーハの主表面を化学的にエッチングし、その後、化学研磨により表面鏡面加工を施す。次いで、水素雰囲気中で、1000℃〜1180℃、例えば1100℃で加熱したウェーハ主表面に、シリコン化合物とキャリアガスの混合物を導入し、分解したシリコン原子によってシリコン単結晶層をシリコンウェーハ上にエピタキシャル成長させ、例えば1〜5μm未満の厚さの単結晶シリコン層を形成する。前記シリコン化合物としては、4塩化けい素、モノシラン(SiH)、トリクロロシラン(SiHCl)、ジクロルシラン(SiHCl)のようなシリコン化合物を使用できる。次いで、ウェーハ平坦化前処理工程を行なって所定膜厚の酸化膜を形成し、その後、ウェーハの主表面を再度、化学研磨により表面鏡面加工を行なうことにより、エピタキシャルウェーハを製造することができる。
図3は、本発明の他の実施形態を示したものである。
この例では、前記表面研磨工程に先立ち、ウェーハのエッジ部表面を鏡面研磨するエッジ研磨工程をさらに具える。この実施形態は、特に高精度化の観点から、ウェーハのエッジ領域におけるエピタキシャル層の膜厚異常を是正する必要がある場合に好適である。
図4は、本発明の別の実施形態を示したものであって、前記ウェーハ平坦化前処理工程は、前記エピタキシャル成長工程と前記エッジ研磨工程の間と、前記エッジ研磨工程と前記表面研磨工程の間の双方に行なう例を示す。この実施形態は、表面ラフネスをより向上させる必要がある場合に好適である。
図5は、本発明の他の実施形態を示したものであって、エピタキシャル成長後に行なう表面研磨工程を、ウェーハの表裏面の双方に鏡面研磨を施す工程とする実施形態である。この実施形態は、特に高精度化の観点から、エピタキシャル成長時のシリコン化合物ガスのようなプロセスガスのウェーハ裏面への回り込みを是正する必要がある場合に好適である。
図2〜図5の方法では、必要に応じて各工程間で洗浄を行なうことができる。また、エピタキシャル成長後に行なう表面研磨工程での表面研磨量は、表面研磨手法(主表面研磨のみ、両面(主表面と裏面)研磨のみ、両面(主表面と裏面)研磨と主表面研磨の両方)によって、程度の差が生じる。いずれの表面研磨手法を用いる場合も、表面研磨量は0.1〜1.0μmの範囲とすることが好ましい。前記研磨量が0.1μm未満では、ウェーハ平坦化前処理工程で形成した酸化膜を完全に除去するのが難しい。表面研磨量が1.0μmを超えると、研磨量が多すぎるため、十分なフラットネスが得られず、また、生産性を低下させる。
前記酸化膜の所定膜厚は、0.5〜3.0nm(5〜30オングストローム)の範囲であることが好ましい。前記酸化膜の所定膜厚が0.5nm(5オングストローム)よりも薄いと、研磨にてパーティクルによるキズが発生しやすくなる。キズをなくすため、研磨時間を短くすると、酸化膜形成による表面ラフネスの向上効果が十分に得られない。前記酸化膜の所定膜厚が3.0nm(30オングストローム)よりも厚いと、酸化膜の研磨レートはシリコンより遅いため、研磨時間を長くする必要があり、面内の研磨レートのバラツキと酸化膜厚のバラツキによりフラットネスが劣化し、更に研磨処理に時間がかかるため望ましくない。
前記特定の処理液は、オゾンおよび/または過酸化水素水のような酸化剤を含む液であることが好ましい。
前記酸化膜の膜厚は、例えば、洗浄処理液の成分濃度、洗浄時間/温度によって調整することができる。オゾンならば5ppm〜40ppmを含んだ超純水にて、10度〜30度の水温で、10秒〜20分の処理するのが好ましい。
酸化膜の研磨レートはシリコンより遅く、研磨処理時間がかかる点から、前記ウェーハ平坦化前処理工程に先立ち、ふっ酸含有溶液で自然酸化膜を除去する工程をさらに具えることがより好適である。
なお、この発明の製造方法を用いてエピタキシャルウェーハを製造した場合、{100}ウェーハや{111}ウェーハであっても、LPDの検出サイズの縮小化の効果は認められるが、特に、{110}ウェーハの場合に、LPDの検出サイズの縮小化に顕著な効果がある。
上述した本発明の製造方法により製造したエピタキシャルウェーハでは、波長が300〜400nmのレーザー光を用いたLPD計測装置による計測で、主表面上に存在するLPDの検出されるサイズを100nm 以下とすることができる。主表面に存在するLPDのサイズは、65nm以下とすることが好ましい。
本発明の製造方法により製造したエピタキシャルウェーハは平坦度にすぐれるので、波長が300〜400nmのレーザー光を用いたLPD計測装置による計測で、検出されるLPDのサイズの下限値(検出限界)を100nm以下とすることができる。検出されるLPDサイズの下限値は50nm以下であることが好ましい。
これにより、本発明の製造方法により製造した(110)結晶のエピタキシャルウェーハは、検出されるLPDのサイズが100nm 以下、より好適には65nm以下と小さくでき、表面ラフネスが優れているので、レーザ光を用いてウェーハ主表面に存在するLPDを計測する場合であっても、ウェーハ主表面に存在するLPDを正確に検出することができる。さらに、(110)結晶で<110>軸を傾けた面である基板を用いて、この発明の製造方法を適用することがさらに好ましい。
実施例は、直径305mmのシリコン単結晶インゴットをスライシングして900μm厚さの(110)ウェーハを形成した。スライシングしたウェーハの主表面を、アルカリ用液を用いて化学的にエッチングし、その後、コロイダルシリカを用いた化学研磨により表面と裏面を鏡面加工を施した。次いで、水素雰囲気中で、1130℃で加熱したウェーハ主表面に、5 体積%のトリクロロシラン(SiHCl)を導入し、分解したシリコン原子により、シリコンウェーハ上に単結晶シリコン層をエピタキシャル成長させ、3μm厚の単結晶シリコン層を形成した。次いで、温度10〜20℃の5ppmのオゾン水溶液に1〜10分間ウェーハを浸漬するウェーハ平坦化前処理工程を行なって膜厚10オングストロームの酸化膜を形成し、その後、ウェーハの主表面を、0.2μmの研磨量でコロイダルシリカを用いた化学研磨により化学研磨により表面鏡面加工を行なうことによりエピタキシャルウェーハを製造した。
比較のため、ウェーハ平坦化前処理工程を行なわないこと以外は実施例と同様な方法でエピタキシャルウェーハを製造した。
上記各供試ウェーハの主表面に存在するLPD は、図6に示すようなレーザ光を計測に使用するLPD 検査装置1により計測した。測定では、光源6よりでた波長が300〜400nmのレーザー光を反射させ、ウェーハに照射し、ウェーハを回転させながら半径方向に移動させることにより、ウェーハー上の照射部位を移動させ、広角の反射光をミラー集光系5で広角受光器7に導入し、狭角の反射光をレンズ集光系3、4で狭角受光器8に導入し、LPDのサイズおよび個数を測定した。その計測結果を図7に示す。
図7(a),および図7(b)の結果に示されるように、ウェーハ平坦化前処理を行なわない従来例では、検出されるLPD のサイズが80nm 以上であるのに対し、本発明(実施例)では、検出されるLPD のサイズは65nm 以下であった。
また、レーザ光を計測に用いるLPD 検査装置1による計測では、従来例は、LPD のサイズが80nm よりも小さい場合には、計測ノイズが大きくなりすぎて測定できないのに対し、実施例では、LPD のサイズが約45nm までは精度よく検出および計測できた。これは、本発明の製造方法により製造した(110)ウェーハ({110}ウェーハ)の表面ラフネスが良好であることに起因するものと考えられる。
この発明において、エピタキシャル成長工程と表面研磨工程の間に、前記ウェーハの主表面を特定の処理液で100℃以下の低温で処理し、前記ウェーハの主表面上に付着したパーティクルを除去しつつ、所定膜厚の酸化膜を形成するウェーハ平坦化前処理工程をさらに具えることにより、表面ラフネスを向上し、LPD の検出サイズを縮小化でき、LPDの付着を低減できるエピタキシャルウェーハの製造方法を提供することが可能になった。
また、この発明の方法により製造したエピタキシャルウェーハは、(110)結晶のエピタキシャルウェーハである場合も、主表面上に存在するLPD の検出サイズが100nm 以下であるので、レーザ光を用いてウェーハ主表面に存在するLPD を計測するウェーハ表面検査装置で十分にLPD のサイズや個数を正確に検出および計測することができる。
以上、本発明の好ましい実施例を説明したが、本発明はこれら実施例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
図1は、従来の製造方法によってエピタキシャルウェーハを製造する工程を説明するためのフローチャートである。 図2は、本発明の製造方法の実施形態によってエピタキシャルウェーハを製造する工程を説明するためのフローチャートである。 図3は、本発明の製造方法の他の実施形態を示すフローチャートである。 図4は、本発明の製造方法の他の実施形態を示すフローチャートである。 図5は、本発明の製造方法の他の実施形態を示すフローチャートである。 図6は、実施例でウェーハ主表面のLPD を計測するLPD 検査装置の原理を説明ための図である。 図7は、(110)ウェーハにおけるLPD のサイズと個数の計測結果を示すグラフであり、図7(a)はウェーハ平坦化前処理を行なわない場合(従来例:比較例)、図7(b)はウェーハ平坦化前処理を行った場合(実施例)である。
符号の説明
1 LPD 検査装置
2 ウェーハ
3、4 レンズ集光系
5 ミラー集光系

Claims (6)

  1. エピタキシャルウェーハの製造方法であって、
    両面研磨された{110}ウェーハであるシリコン単結晶ウェーハの主表面上にシリコンをエピタキシャル成長させる工程と、
    前記ウェーハの主表面をオゾンおよび/または過酸化水素水とされる酸化剤を含む処理液で100℃以下の温度で処理し、前記ウェーハの主表面上に付着したパーティクルを除去しつつ、膜厚0.5〜3.0nmの範囲である酸化膜を形成するウェーハ平坦化前処理工程と、
    表面研磨量を0.1〜1.0μmの範囲とするように前記主表面を鏡面研磨する表面研磨工程とを具えるエピタキシャルウェーハの製造方法。
  2. 前記ウェーハ平坦化前処理工程に先立ち、ふっ酸含有溶液で自然酸化膜を除去する工程をさらに具える請求項1記載のエピタキシャルウェーハの製造方法。
  3. 前記表面研磨工程は、ウェーハの主表面のみまたは主表面と裏面の双方に鏡面研磨を施す工程である請求項1または2記載のエピタキシャルウェーハの製造方法。
  4. 前記表面研磨工程に先立ち、ウェーハのエッジ部表面を鏡面研磨するエッジ研磨工程をさらに具える請求項1〜3のいずれか1項記載のエピタキシャルウェーハの製造方法。
  5. 前記ウェーハ平坦化前処理工程は、前記エピタキシャル成長工程と前記エッジ研磨工程の間と、前記エッジ研磨工程と前記表面研磨工程の間のうちの少なくとも一方で行なう請求項4記載のエピタキシャルウェーハの製造方法。
  6. 請求項1〜のいずれか1項記載の製造方法によりレーザ光を計測に使用するLPD検査装置で計測ノイズが大きくなりすぎない表面ラフネスとして、主表面上で検出されるLPDの最小サイズを65nm以下とすることを特徴とするエピタキシャルウェーハの製造方法。
JP2007228716A 2006-09-06 2007-09-04 エピタキシャルウェーハの製造方法 Active JP5029234B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007228716A JP5029234B2 (ja) 2006-09-06 2007-09-04 エピタキシャルウェーハの製造方法
US11/850,599 US9340900B2 (en) 2006-09-06 2007-09-05 Epitaxial wafer and method of producing same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006240962 2006-09-06
JP2006240962 2006-09-06
JP2007228716A JP5029234B2 (ja) 2006-09-06 2007-09-04 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2008088051A JP2008088051A (ja) 2008-04-17
JP5029234B2 true JP5029234B2 (ja) 2012-09-19

Family

ID=39152018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007228716A Active JP5029234B2 (ja) 2006-09-06 2007-09-04 エピタキシャルウェーハの製造方法

Country Status (2)

Country Link
US (1) US9340900B2 (ja)
JP (1) JP5029234B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
TWI419203B (zh) * 2008-10-16 2013-12-11 Sumco Corp 具吸附槽之固態攝影元件用磊晶基板、半導體裝置、背照式固態攝影元件及其製造方法
WO2010119833A1 (ja) * 2009-04-13 2010-10-21 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP5381304B2 (ja) * 2009-05-08 2014-01-08 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2011091143A (ja) * 2009-10-21 2011-05-06 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP5680846B2 (ja) * 2009-12-04 2015-03-04 株式会社Sumco エピタキシャルウェーハの製造方法
JP6157381B2 (ja) * 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6261388B2 (ja) * 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817163B2 (ja) * 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JPH0817163A (ja) 1994-06-29 1996-01-19 Sony Corp ディスクカートリッジ
JP3862116B2 (ja) * 1997-11-07 2006-12-27 コマツ電子金属株式会社 シリコンウェーハを用いた半導体ウェーハ研磨加工の良否評価方法
JPH11283924A (ja) * 1998-03-27 1999-10-15 Super Silicon Kenkyusho:Kk 半導体ウエハ製造方法
JP3595681B2 (ja) * 1998-05-07 2004-12-02 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP3319397B2 (ja) * 1998-07-07 2002-08-26 信越半導体株式会社 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6376335B1 (en) * 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
JP3888416B2 (ja) 2000-03-09 2007-03-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
WO2002052643A2 (en) * 2000-12-27 2002-07-04 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
JP2003059933A (ja) * 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
WO2005001916A1 (ja) * 2003-06-26 2005-01-06 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
FR2864457B1 (fr) * 2003-12-31 2006-12-08 Commissariat Energie Atomique Procede de nettoyage par voie humide d'une surface notamment en un materiau de type silicium germanium.
JP2006100799A (ja) 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP2006190703A (ja) 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5023900B2 (ja) 2006-09-05 2012-09-12 株式会社Sumco エピタキシャルシリコンウェーハ

Also Published As

Publication number Publication date
JP2008088051A (ja) 2008-04-17
US20080057324A1 (en) 2008-03-06
US9340900B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
JP5029234B2 (ja) エピタキシャルウェーハの製造方法
JP5278549B2 (ja) シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法
CN108369895B (zh) 单晶半导体晶片和用于生产半导体晶片的方法
KR100925359B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
CN107634000B (zh) 用于制备砷化镓衬底的方法、砷化镓衬底及其用途
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
EP4328958A1 (en) Method for producing silicon wafer
JP2012204369A (ja) エピタキシャルウェーハの製造方法
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
JP3784300B2 (ja) シリコンウエハの微小欠陥の評価方法
JPH1116844A (ja) エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JP2010269974A (ja) シリコンウェーハの加工方法
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5510022B2 (ja) ウェーハ評価方法
JP7279753B2 (ja) シリコンウェーハの洗浄方法および製造方法
JP7103210B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
WO2011152051A1 (ja) ウェーハの汚染防止方法、検査方法および製造方法
JP2008227207A (ja) 貼り合わせウェーハの製造方法
JP5565012B2 (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法
JP2022175082A (ja) 半導体単結晶基板の結晶欠陥評価方法
JP2002305202A (ja) シリコンエピタキシャルウエーハおよびその製造方法
JPH11297666A (ja) 半導体ウエーハの加工方法
JP2011119439A (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Ref document number: 5029234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250