CN108369895B - 单晶半导体晶片和用于生产半导体晶片的方法 - Google Patents

单晶半导体晶片和用于生产半导体晶片的方法 Download PDF

Info

Publication number
CN108369895B
CN108369895B CN201680072578.5A CN201680072578A CN108369895B CN 108369895 B CN108369895 B CN 108369895B CN 201680072578 A CN201680072578 A CN 201680072578A CN 108369895 B CN108369895 B CN 108369895B
Authority
CN
China
Prior art keywords
semiconductor wafer
polishing
nozzle
material removal
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680072578.5A
Other languages
English (en)
Other versions
CN108369895A (zh
Inventor
K·勒特格
H·贝克尔
L·米斯图尔
A·米厄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN108369895A publication Critical patent/CN108369895A/zh
Application granted granted Critical
Publication of CN108369895B publication Critical patent/CN108369895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System

Abstract

本发明涉及一种单晶半导体晶片，其在250微米的截止波长下平均粗糙度Ra最大为0.8纳米，其特征在于，假设边缘排除1毫米，则ESFQRavg为8纳米或更小。本发明还涉及一种用于生产单晶半导体晶片的方法，所述方法包括以下顺序步骤：同时双面抛光半导体晶片；使用流体射流对半导体晶片的至少一个表面的至少一个部分进行局部材料去除加工，所述液体射流含有悬浮的硬物质颗粒并借助于喷嘴被引导到所述表面的相对小的区域上，其中，所述喷嘴在所述表面的待加工的那部分之上移动，使得改善半导体晶片的预定几何参数；以及抛光半导体晶片的所述至少一个表面。

Description

单晶半导体晶片和用于生产半导体晶片的方法
技术领域
本发明涉及一种单晶半导体晶片，所述单晶半导体晶片在邻近边缘的区域中具有低粗糙度Ra和突出的平坦度。本发明还涉及一种适合于生产这种半导体晶片的多步骤方法。
背景技术
用于生产电子器件的单晶半导体晶片、例如硅晶片必须具有极其平坦的表面。否则，在光刻期间，在纳米范围内的结构不能在表面上清晰地成像。由于正在进一步推进的电子器件的小型化，关于平坦度的要求不断增加。在这种情况下，由于各种各样的影响，硅晶片的紧邻边缘的那一区域特别难以平整。双面抛光是一种用于在批量生产中获得在边缘区域中具有良好局部几何值的极其平坦的硅晶片的合适方法。举例来说，假定边缘排除为1毫米时则可以实现约30纳米的ESFQRavg。参数ESFQR及其测定在SEMI标准M67-1108中定义。这涉及在径向布置在硅晶片的边缘处的测量场上确定的局部平坦度值。硅晶片的所有测量场的ESFQR值的平均值缩写为ESFQRavg。
然而，由于各种影响变量，例如抛光浆料在边缘上的流动和抛光垫的凹陷导致不可避免的缺陷，因此边缘处的平坦度也很难借助于双面抛光显著改善。通过适当选择工艺实施和辅助措施，确实可以相对自由地从凸出到凹入设置加工过的半导体晶片的整体轮廓。然而，即使总体上呈凹形，也不可能避免紧邻晶片边缘的厚度减小。晶片边缘的厚度直接影响可实现的ESFQR值。
由于与双面抛光相关的局限性，提出了一种可以有针对性地局部改善硅晶片的平坦度的方法。这涉及PACE方法(“等离子体辅助化学蚀刻，Plasma Assisted ChemicalEtching”)。在这种情况下，几毫米大小的等离子体蚀刻头以限定的速度在晶片表面之上被引导，其中，在特定位置处的材料去除由等离子体蚀刻头在相关位置处的驻留时间，即由所述头的速度确定。
EP0798766A1描述了使用PACE来改善平坦度。在这种情况下，在机械加工之后，首先抛光半导体晶片，然后测量其厚度分布。根据与位置相关的厚度测量的结果，晶片随后经受PACE方法，其中，晶片被控制为使得在较厚位置处比在较薄位置处去除更多材料，从而补偿局部的厚度差异。然后，晶片经受无雾抛光，以消除由PACE步骤引起的晶格的粗糙化和干扰(所谓的“损伤”)。
由于在PACE之后的粗糙度和损伤相对较高，因此在随后的无雾抛光期间必须去除大量的材料，例如3μm的材料，以便去除粗糙缺陷和损伤。这反过来又与晶片的最外边缘区域中的平坦度的不可避免的恶化相关联，使得即使借助于PACE也不能实现边缘区域中的任意良好的平坦度。此外，通常作为单面抛光进行的无雾抛光原理上不能实现长波长粗糙(例如，具有250微米的极限波长)的良好整平，特别是在如果使用软无雾抛光垫的情况下。
发明内容
本发明所陈述的目的源于所描述的问题。
本发明的目的是借助于一种在250微米的极限波长下平均粗糙度Ra最大为0.8纳米的单晶半导体晶片实现的，其特征在于，假定边缘排除为1毫米，则ESFQRavg为8纳米或更小。
所述目的还借助于一种用于生产单晶半导体晶片的方法实现，所述方法包括以下顺序步骤：
-同时双面抛光半导体晶片，
-使用流体射流对半导体晶片的至少一个表面的至少一个部分进行局部材料去除加工，所述流体射流含有悬浮的硬物质颗粒并借助于喷嘴被引导到所述表面的相对小的区域上，其中，所述喷嘴在所述表面的待处理的那部分之上移动，使得改善半导体晶片的预定几何参数，以及
-抛光半导体晶片的所述至少一个表面。
根据本发明的方法使用了以加工光学玻璃而知晓的“流体喷射抛光”(FJP：FluidJet Polishing)技术，以便大大改善单晶半导体晶片的平坦度。与单晶半导体晶片相比，玻璃是不具有有序晶格的无定形固体。与结晶材料相比，在无定形材料的情况下，由硬物质颗粒高速撞击待加工的表面而引起的对晶格结构的干扰是不可能发生的。然而，令人惊讶的是，即使在单晶半导体晶片的情况下，FJP也不会导致相对较深的晶格损伤。因此，为了获得均匀的低粗糙度和无损伤的表面，使半导体晶片的已经借助于FJP处理过的那一侧经受短暂的无雾抛光而使材料去除很少就足够了。在无雾抛光期间的小的去除确保了远到最外边缘的借助于FJP实现的平坦度仅不明显地受到无雾抛光的影响。
因此，根据本发明的方法首次能够生产根据权利要求1所述的半导体晶片，所述半导体晶片一方面具有典型的抛光半导体晶片的低粗糙度，但另一方面同时具有远到最外边缘的通过抛光无法实现的平坦度。即使使用PACE也不会导致所述这些特性的组合。
根据本发明的方法直接导致根据权利要求1所述的半导体晶片。优选地，根据权利要求1所述的半导体晶片因此具有抛光表面，其上没有沉积外延层。如果随后沉积外延层，则借助于合适的工艺实施可以再次(稍微)改善边缘处的平坦度。因此，根据本发明的半导体晶片也适合作为用于生产在边缘区域中具有突出的平坦度的外延涂覆的半导体晶片的衬底。
附图说明
图1示出了半导体晶片的前侧的优选径向轮廓，所述轮廓借助于同时双面抛光产生的，并且也示出了借助于随后的FJP加工由此产生的轮廓。
图2示出了半导体晶片的前侧的另一个径向轮廓，所述轮廓借助于同时双面抛光产生的，并且也示出了借助于随后的FJP加工由此产生的轮廓。
所使用的附图标记列表
1 在DSP之后和在FJP之前半导体晶片的径向轮廓
2 在FJP之后半导体晶片的径向轮廓
具体实施方式
根据本发明的半导体晶片的特定在于0.8纳米或更小、优选为0.5纳米或更小的粗糙度Ra(“平均粗糙度”)，这是典型的抛光半导体晶片。所述的值涉及由白光干涉测量法确定的250微米的极限波长下的平均粗糙度。然而，同时，根据本发明的半导体晶片具有8纳米或更小、优选5纳米或更小的值ESFQRavg——表征边缘区域中的平坦度。借助于根据现有技术的无雾抛光，可以实现低至0.2纳米或甚至0.1纳米的粗糙度Ra。
因此，根据本发明的半导体晶片比在PACE加工之后的粗糙程度要小得多，另一方面，在边缘处比在根据现有技术的双面和单面抛光之后明显更平坦。
优选地，根据本发明的半导体晶片对于铜和镍这两种元素中的每一种都具有最多3×1010cm-2、优选最多1×1010cm-2的含量(借助于聚-UTP(Poly-UTP)方法测定)。以下段落描述了聚-UTP方法。如果加工是借助于PACE进行的，则不可能实现如此低的金属浓度。PACE导致半导体晶片受到诸如铜和镍的金属的污染，由于所述金属的高扩散率，这种污染不限于晶片的表面，因此亦不能通过合适的清洁措施来去除。
聚-UTP方法是用于同时检测基体金属和表面金属的方法。回收率极高。所述方法特别适合于检测诸如铜和镍等主要快速扩散元素。在石英管反应器中，厚度约为1微米的多晶硅层作为外部吸气剂沉积在待分析的硅晶片的两侧上。在进一步的热处理过程中，铜和镍几乎定量地从基体扩散到单晶硅与多晶硅之间的界面。冷却之后，所述多晶硅层被湿化学蚀刻掉。然后，蒸发蚀刻溶液，将残余物重新溶解在HF/HNO3的混合物中并溶解在超纯水中。最后借助于ICP-MS(“电感耦合等离子体质谱法，inductively coupled plasma massspectrometry”)测定其中溶解有杂质的所述溶液。每个单独金属的总量以每平方厘米原子单位(cm-2)表示。
根据本发明的半导体晶片优选地基本上，即90％(相对于物质的量)或更多地由硅组成。它优选地具有直径为至少300毫米的圆形形状，例如，甚至最高可达450毫米的更大直径也是可能的。
生产这种半导体晶片的一种可能性是由以下更详细描述的方法提供的：
优选地，首先生产根据现有技术的半导体晶片：为此目的，通常将单个晶体切分成晶片(优选借助于多线锯，MWS)。然后，对半导体晶片进行机械加工(通过研磨或磨削或它们的组合)和化学加工(酸性或碱性蚀刻或它们的组合)。
根据本发明，由此生产的半导体晶片的两侧同时经受化学机械抛光。所述方法步骤也称为双面抛光(DSP：Double-Side Polishing)，并且例如在DE102013201663A1中进行了描述。优选地，双面抛光与总体1至20微米、特别优选2至12微米的材料去除相关联。这表示在半导体晶片的两侧上的材料去除的总和，即厚度的总体减少。在双面抛光之后，半导体晶片的表面优选地在10微米的极限波长下具有0.01至0.1纳米的平均粗糙度Ra，在250微米的极限波长下具有0.07至0.7纳米的平均粗糙度Ra。
在进行了双面抛光之后，根据本发明借助于FJP方法改善半导体晶片的平坦度。为此目的，首先应定义待优化的几何参数；其次，必须要知道在双面抛光之后的半导体晶片的几何特征。
为了描述半导体晶片的几何特征，存在为整个半导体晶片或各个单独部位定义的大量的参数选择，此外，这些参数在如何定义用于平坦度测量的参考平面以及如何从偏离所述参考平面的偏差计算参数的值方面也有所不同。特别有意义的是使用哪个参数取决于随后的用于生产电子器件的工艺及其各个单独步骤。特别常见的几何参数例如是参数GBIR(具有由半导体晶片的背侧定义的参考平面的整体平坦度参数)和SFQR(具有由前侧定义的参考平面的局部的、部位参照的平坦度参数)。一个特殊的情况是参数ESFQR，它以类似于参数SFQR的方式定义，但是具有径向布置的测量场，并且限制在半导体晶片的边缘区域。所提及的参数均在SEMI标准中定义，ESFQR在SEMI标准M67-1108中定义。引用的SEMI标准提出了用于ESFQR的径向长度为30毫米的测量场。测量场的宽度是由将测量场均匀划分成72个相同大小的扇区而得到的。考虑到1毫米的边缘排除，本说明书中的所有ESFQR和ESFQRavg值都与所述测量场定义有关。
原则上，FJP方法可以用于关于任何任意几何参数优化半导体晶片的几何特征。例如，如果打算生产根据权利要求1所述的半导体晶片，那么应该使用参数ESFQR用于优化。
借助于FJP方法进行几何优化的第二个先决条件是已知在双面抛光之后的半导体晶片的几何特征。为此目的，有两种可以用于根据本发明的方法的可能性：
a)在对每个半导体晶片进行同时双面抛光之后，测量其几何特征。所述单独的测量是作为确定必须借助于FJP去除多少材料以及在半导体晶片的什么位置进行以便将预定几何参数提高到期望值的基础。
b)如果双面抛光在抛光的半导体晶片的几何特征方面产生非常高的可再现的结果，则也可以免除对每个单独的半导体晶片的几何测量。在这种情况下，根据从以相同方式生产的半导体晶片的测量，例如通过对特定数量的测量样本进行平均获得的数据计算随后的FJP方法的与位置相关的材料去除就足够了。
在根据本发明的方法的下一个步骤中，通过FJP方法加工半导体晶片的至少一个表面(通常后来在其上生产电子器件的表面)。作为局部加工方法的FJP方法能够根据半导体晶片的待加工的那一表面上的位置去除不同量的材料，因此，能够在双面抛光之后从已知的几何特征开始改进几何特征。
FJP方法是使用抛光剂射流的局部材料去除加工。抛光剂由悬浮有硬物质颗粒的流体组成。喷射流借助于喷嘴被引导到表面的小区域上。喷嘴在表面的待处理的那一部分上移动，其中，可以移动喷嘴本身或可以移动半导体晶片或可以以合适的组合移动两者。举例来说，半导体晶片的旋转可以有利地与喷嘴的线性移动相结合。喷嘴相对于半导体晶片的相对运动可以例如平行、多个直线(逐个线)、盘旋地或平行于半导体晶片的边缘的圆形路径实现。待加工的区域在每种情况下只能被扫过一次，否则可能会重复或重叠。
与位置相关的材料去除可以优选地借助于喷嘴在位置处的驻留持续时间来控制，即通过喷嘴在半导体晶片的所述位置处的表面之上移动的速度来控制。较高的材料去除是在喷嘴的低速下进行的，反之亦然。优选地，在双面抛光之后，喷嘴的运动是根据半导体晶片的当前几何特征控制的，使得去除影响待优化的几何参数的局部高地。以这种方式关于相关参数改进了半导体晶片的几何特征。
优选地，对于根据本发明的方法，使用例如在WO02/074489A1中描述的FJP方法的变型，在所述FJP方法中，抛光剂射流喷射所流经的喷嘴在相距待加工的表面之上相距表面0.5至3毫米、优选0.7至2毫米地被引导，使得在喷嘴的端部侧与经加工的表面之间产生环形间隙。喷嘴优选具有4至8毫米的直径。环形间隙的表面积小于抛光剂流入喷嘴所经过的入口的横截面积。抛光剂积聚在喷嘴与待加工的表面之间并且主要平行于待加工的表面通过环形间隙基本径向向外流动。在本变型中，材料去除是主要借助于具有悬浮的硬物质颗粒的流体实现的，所述流体径向向外流动，具体地以空间限定于环形间隙的区域的方式流动，而在喷嘴的中心的区域中不发生材料去除。
FJP方法的一个替代性的变型通过相对于抛光表面倾斜布置的喷嘴实现了抛光剂的水平速度分量。这提供了这样的优点，即避免了由于在上述变型中的喷嘴的中心区域的小的材料去除而导致的表面粗糙度的增加。相反，不利的是去除轮廓的旋转对称性的丧失。然而，这可以通过多个倾斜布置且准确地或近似地与公共加工点对准的喷嘴的配置来至少部分地补救。喷嘴配置的流动工程设计使根据加工需求设置不同的去除轮廓成为可能。
这里提到的FJP方法的所有变型都可用作根据本发明的半导体晶片的几何修正方法的替代方案，并且在每种情况下提供关于去除速率、去除轮廓和可实现的表面粗糙度的特定参数值。下面将通过术语FJP方法总结地指定所述变型。
如果半导体晶片基本上由硅组成，则优选使用pH为7-11.5的氧化硅颗粒浆料作为抛光剂。氧化硅颗粒的比例优选为0.1-2％(重量百分比)。抛光剂的铜含量优选最大为0.04ppm，镍含量优选最大为0.1ppm。
由于用FJP方法只能获得较低的材料去除速率，因此优选不处理半导体晶片的整个表面(优选前侧)，而是仅处理待优化的几何参数的值特别差的部分区域。举例来说，可以将FJP加工限制在邻接晶片边缘的区域，以便改善边缘区域中关于参数ESFQR的平坦度。激光标记区域的FJP后加工也是首选的，因为所述区域在双面抛光之后通常具有稍微的高地。所述高地可以借助于局部限制在激光标记区域的FJP加工来平整。
在FJP处理之后，为了过程控制的目的可以进行更新的几何测量。
之后，至少半导体晶片的先前经受FJP处理的那一侧经受化学机械抛光。在这种情况下，双面抛光与FJP处理区域之间的粗糙度差异被去除，并且半导体晶片获得以无雾方式抛光的均匀光滑表面。所述抛光优选实施为单面抛光，其中，材料去除优选不超过1微米、特别优选不超过0.5微米。例如在EP847835A1中所述的包括具有多个旋转对称压力区的抛光头的抛光机优选用于所述目的。这与小的材料去除一起使得借助于FJP在半导体晶片的边缘区域中设置的平坦度得以基本保持。
下面描述根据本发明的方法的特别优选的实施例：
第一特别优选的实施例特别适用于改善半导体晶片的边缘区域中的平坦度，以便优化参数ESFQR。
在本实施例中，优选地进行双面抛光，使得半导体晶片具有在边缘附近稍微的高地的最佳可能的整体平坦度(即，低GBIR)。GBIR优选≤200纳米、特别优选≤150纳米。同时，通过双面抛光应该已经实现了相对小的边缘滚降(roll-off)，优选ESFQRavg≤40纳米、特别优选≤30纳米。
这可以例如借助于相对于抛光的半导体晶片的最终厚度适当选择在双面抛光期间用于引导半导体晶片的载体板的厚度来实现：如果抛光的半导体晶片的最终厚度小于载体板的厚度，那么抛光的半导体晶片具有稍微凹入的径向轮廓。在这种情况下，也不能避免在最外边缘处，即在从晶片边缘向内大约3毫米的区域内的边缘滚降，这种边缘滚降限制了通过双面抛光可实现的ESFQR值。然而，进行双面抛光使得在随后的FJP步骤中可以在尽可能最小的材料去除的情况下去除所述边缘滚降。双面抛光期间的材料去除优选为8-10微米。图1中的曲线1示出了这种类型的径向轮廓，例如在本实施例中由双面抛光产生的径向轮廓。
在随后的FJP步骤中，仅仅需要在边缘区域中进行几何修正。由于待加工的区域是旋转对称的，所以在FJP加工期间，优选地将喷嘴在待加工的区域之上沿一个或两个以上圆形路径或盘旋地移动。在本实施例中，可以免除对半导体晶片的整个前侧的FJP加工。边缘区域中的高地优选地借助于FJP去除，尽可能最小的材料去除到这样的程度，即边缘滚降被完全去除并且直到最外边缘的径向轮廓或者是平坦的或者是均匀升高的。图1中的曲线2示出了借助于FJP以这种方式修正的曲线。在所示的情况下，在FJP步骤中非常小的材料去除总体上仅为大约20mm3就可以改善边缘区域的平坦度，使得可以获得8纳米或更小或者甚至5纳米或更小的突出的ESFQRavg值。ESFQRavg值可以降低到大约1到2纳米。小的材料去除为FJP方法提供了时间节省、从而成本节省的应用。
在第二实施例中，使用FJP加工来改善双面抛光之后不是最佳的轮廓。举例来说，由于非最佳工艺实施或者由于双面抛光期间的非期望偏差，可以产生稍微凹入的径向轮廓，其与第一特别优选的实施例相比具有更宽的边缘滚降。所述边缘滚降同样通过随后的FJP处理被完全去除。在本实施例中，FJP用于半导体晶片的后加工，否则该半导体晶片由于在双面抛光期间的偏差而不得不被拒绝。对于其余部分，本实施例与第一特别优选的实施例没有区别。图2显示了FJP加工之前(曲线1)和FJP加工之后(曲线2)的径向轮廓。在这种情况下，在半导体晶片的边缘区域中的平坦度的显著改善已经可以显著改善边缘区域的平坦度，且材料去除仅为10mm3，即使在这种情况下未获得8纳米或更小的突出的ESFQRavg值。
在第三特别优选的实施例中，FJP方法用于去除激光标记位置处的高地，所述高地可以在双面抛光之后获知。在双面抛光期间，由于硅和氧化硅具有不同的去除速率，所以在激光标记周围可能会出现高地。氧化物可以局部出现在激光标记处，这减慢了双面抛光期间的材料去除，并因此保持为高地。在这种情况下，也仅加工激光标记的区域，而不是半导体晶片的整个前侧。
在第四特别优选的实施例中，FJP方法用于去除表面的局部干扰。所述干扰可以是例如在半导体晶片背侧淀积低温氧化物(LTO：Low Temperature Oxide)的过程中出现的局部高地。它们被称为所谓的“尖峰”并且通常出现在半导体晶片的边缘区域中。为了能够去除在相同位置处不会重复出现的这种局部高地，在进行FJP步骤之前，每个半导体晶片必须经受几何测量。
示例性实施例的以上描述应该被理解为是示例性的。因此，本公开首先使本领域技术人员能够理解本发明及其相关优点，其次，在本领域技术人员的理解下，还包括对所述结构和方法的显而易见的改变和修改。因此，所有这些改变和修改以及等同替换都旨在由权利要求的保护范围所涵盖。

Claims (13)

1.一种单晶半导体晶片，其具有前侧、背侧和边缘，且在前侧其平均粗糙度Ra在250微米的极限波长下最大为0.8纳米，而且假设边缘排除1毫米，则ESFQRavg为8纳米或更小，其中，所述半导体晶片经受同时双面抛光，以产生抛光的前侧表面和背侧表面。
2.根据权利要求1所述的单晶半导体晶片，其特征在于，ESFQRavg为5纳米或更小。
3.根据权利要求1和2中任一项所述的单晶半导体晶片，其特征在于，对于元素铜和镍，借助于聚-UTP方法测定的金属含量最多为3×1010cm-2。
4.根据权利要求1至3中任一项所述的单晶半导体晶片，其中，所述半导体晶片基本上由硅组成。
5.根据权利要求4所述的单晶半导体晶片，其特征在于，所述单晶半导体晶片的直径至少为300毫米。
6.一种用于生产根据权利要求1-5中任一项的单晶半导体晶片的方法，所述方法包括以下顺序步骤：
-同时双面抛光半导体晶片，以产生抛光的前侧表面和背侧表面，
-使用流体射流对半导体晶片的至少前侧表面的至少一个部分进行局部材料去除加工，所述流体射流含有悬浮的硬物质颗粒并借助于喷嘴被引导到所述表面的相对小的区域上，其中，所述喷嘴在所述表面的待去除材料的那部分之上移动，使得改善半导体晶片的预定几何参数，以及
-抛光半导体晶片的至少前侧表面。
7.根据权利要求6所述的方法，其中，所述局部材料去除加工基于同时双面抛光同一半导体晶片之后对几何参数进行的与位置相关的测量进行。
8.根据权利要求7所述的方法，其中，所述局部材料去除加工基于在同类型同时双面抛光相同类型的半导体晶片之后获得的几何参数的与位置相关的已知测量进行，而没有本身待处理的半导体晶片经受所述测量。
9.根据权利要求6至8中任一项所述的方法，其中，所述几何参数是参数ESFQR。
10.根据权利要求6至9中任一项所述的方法，其中，所述材料去除加工是借助于喷嘴进行的，所述喷嘴在待加工的表面之上在相距所述表面0.5至3毫米的距离处被引导，包括悬浮的硬物质颗粒的流体射流通过所述喷嘴流出，其中，所述流体积聚在所述喷嘴与所述表面之间，材料去除主要是通过包括悬浮的硬物质颗粒的流体实现的，所述流体在所述表面与喷嘴的边缘之间平行于所述表面流出。
11.根据权利要求6至10中任一项所述的方法，其中，在所述半导体晶片的前侧表面的最终抛光中去除不超过1微米的材料。
12.根据权利要求6至11中任一项所述的方法，其中，在同时双面抛光所述半导体晶片期间，在所述晶片的边缘附近的区域中产生具有限定高地的轮廓。
13.根据权利要求12所述的方法，其中，在局部材料去除加工期间，所述喷嘴以环形路径或以盘旋方式在所述高地所在边缘附近的区域之上被引导，使得所述高地在局部材料去除加工过程中至少部分被去除。
CN201680072578.5A 2015-12-11 2016-12-02 单晶半导体晶片和用于生产半导体晶片的方法 Active CN108369895B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015224933.6 2015-12-11
DE102015224933.6A DE102015224933A1 (de) 2015-12-11 2015-12-11 Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
PCT/EP2016/079524 WO2017097670A1 (de) 2015-12-11 2016-12-02 Monokristalline halbleiterscheibe und verfahren zur herstellung einer halbleiterscheibe

Publications (2)

Publication Number Publication Date
CN108369895A CN108369895A (zh) 2018-08-03
CN108369895B true CN108369895B (zh) 2022-09-27

Family

ID=57482403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680072578.5A Active CN108369895B (zh) 2015-12-11 2016-12-02 单晶半导体晶片和用于生产半导体晶片的方法

Country Status (9)

Country Link
US (1) US11075070B2 (zh)
EP (1) EP3387667A1 (zh)
JP (1) JP6611938B2 (zh)
KR (1) KR102064579B1 (zh)
CN (1) CN108369895B (zh)
DE (1) DE102015224933A1 (zh)
SG (1) SG11201803021YA (zh)
TW (1) TWI614803B (zh)
WO (1) WO2017097670A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6855955B2 (ja) * 2017-06-19 2021-04-07 株式会社Sumco レーザマークの印字方法、レーザマーク付きシリコンウェーハの製造方法
DE102017210423A1 (de) 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102017210450A1 (de) 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
WO2020054811A1 (ja) 2018-09-14 2020-03-19 株式会社Sumco ウェーハの鏡面面取り方法、ウェーハの製造方法、及びウェーハ
CN110189991A (zh) * 2019-04-30 2019-08-30 上海新昇半导体科技有限公司 一种外延片的制造方法
CN112683988B (zh) * 2020-12-28 2023-06-02 上海新昇半导体科技有限公司 一种晶圆中金属杂质的检测方法
JP7028353B1 (ja) 2021-04-21 2022-03-02 信越半導体株式会社 シリコンウェーハの製造方法
CN114393512A (zh) * 2022-01-30 2022-04-26 北京天科合达半导体股份有限公司 一种无损伤层碳化硅晶片表面快速加工的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1804153A (zh) * 2004-12-23 2006-07-19 硅电子股份公司 用气态介质处理半导体晶片的方法以及由该方法处理的半导体晶片
CN1822919A (zh) * 2003-07-18 2006-08-23 墨西哥国立自治大学 用于抛光和研磨光学和半导体表面的流体动力学径向流设备
CN102729153A (zh) * 2011-04-14 2012-10-17 株式会社不二制作所 通过喷砂的抛光方法和其使用的喷砂装置的喷嘴结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252702B2 (ja) 1996-03-28 2002-02-04 信越半導体株式会社 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ
DE19651761A1 (de) 1996-12-12 1998-06-18 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Polieren von Halbleiterscheiben
JP3615931B2 (ja) 1998-03-26 2005-02-02 株式会社荏原製作所 ポリッシング装置および該ポリッシング装置におけるコンディショニング方法
JP2001244240A (ja) * 2000-02-25 2001-09-07 Speedfam Co Ltd 半導体ウエハの製造方法
DE10113599A1 (de) 2001-03-20 2002-10-02 Fisba Optik Ag St Gallen Vorrichtung zur abrasiven Bearbeitung von Flächen von optischen Elementen
JP2002307312A (ja) * 2001-04-11 2002-10-23 Olympus Optical Co Ltd 研磨加工装置、研磨加工方法、研磨加工をコンピュータに実行させる制御プログラムおよび記録媒体
JP2005117014A (ja) * 2003-09-16 2005-04-28 Komatsu Electronic Metals Co Ltd エッチング液の金属除去装置、エッチング液の金属除去方法、半導体基板のエッチング処理装置、半導体基板のエッチング方法及びエッチング液
TW200534236A (en) * 2004-02-18 2005-10-16 Shinetsu Chemical Co Method of manufacturing large-size substrate
US7983611B2 (en) 2006-11-22 2011-07-19 Bindu Rama Rao Mobile device that presents interactive media and processes user response
DE102008045534B4 (de) * 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102008053610B4 (de) 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009011622B4 (de) 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009038941B4 (de) * 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2012000714A (ja) * 2010-06-16 2012-01-05 Sumco Corp 研磨パッド、および半導体ウェーハの研磨方法
US20130137244A1 (en) * 2011-05-26 2013-05-30 Solexel, Inc. Method and apparatus for reconditioning a carrier wafer for reuse
JP5682471B2 (ja) * 2011-06-20 2015-03-11 信越半導体株式会社 シリコンウェーハの製造方法
JP6312976B2 (ja) * 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP6205619B2 (ja) * 2013-11-07 2017-10-04 株式会社岡本工作機械製作所 再生半導体ウエハの製造方法
JP6317580B2 (ja) * 2013-12-03 2018-04-25 山本　栄一 半導体装置の製造方法
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822919A (zh) * 2003-07-18 2006-08-23 墨西哥国立自治大学 用于抛光和研磨光学和半导体表面的流体动力学径向流设备
CN1804153A (zh) * 2004-12-23 2006-07-19 硅电子股份公司 用气态介质处理半导体晶片的方法以及由该方法处理的半导体晶片
CN102729153A (zh) * 2011-04-14 2012-10-17 株式会社不二制作所 通过喷砂的抛光方法和其使用的喷砂装置的喷嘴结构

Also Published As

Publication number Publication date
KR102064579B1 (ko) 2020-02-11
CN108369895A (zh) 2018-08-03
JP2018536991A (ja) 2018-12-13
TW201721733A (zh) 2017-06-16
DE102015224933A1 (de) 2017-06-14
KR20180054758A (ko) 2018-05-24
US20180342383A1 (en) 2018-11-29
JP6611938B2 (ja) 2019-11-27
US11075070B2 (en) 2021-07-27
WO2017097670A1 (de) 2017-06-15
SG11201803021YA (en) 2018-05-30
TWI614803B (zh) 2018-02-11
EP3387667A1 (de) 2018-10-17

Similar Documents

Publication Publication Date Title
CN108369895B (zh) 单晶半导体晶片和用于生产半导体晶片的方法
US8772177B2 (en) Semiconductor wafer and method of producing the same
US8409992B2 (en) Method for producing a polished semiconductor wafer
JP2007204286A (ja) エピタキシャルウェーハの製造方法
WO2015037188A1 (ja) 鏡面研磨ウェーハの製造方法
JP2011003773A (ja) シリコンウェーハの製造方法
US20140264765A1 (en) Semiconductor wafer and method of producing same
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
US10395933B2 (en) Method for manufacturing semiconductor wafer
WO2013031090A1 (ja) シリコンウェーハの研磨方法及び研磨装置
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2017188549A (ja) スピンエッチング方法及び装置並びに半導体ウェーハの製造方法
JP2006294774A (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP5505334B2 (ja) 半導体ウェーハ及びその製造方法
JP2012174935A (ja) エピタキシャルウェーハの製造方法
JP6432497B2 (ja) 研磨方法
JP2004022677A (ja) 半導体ウエーハ
CN114667594A (zh) 晶片的研磨方法及硅晶片
JP2007149923A (ja) 半導体ウェーハの平坦化加工方法
WO2012176377A1 (ja) シリコンウェーハの研磨方法
JP2009302412A (ja) 半導体ウェーハの製造方法
JP2003007659A (ja) シリコン半導体ウエハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant