JPH11283924A - 半導体ウエハ製造方法 - Google Patents
半導体ウエハ製造方法Info
- Publication number
- JPH11283924A JPH11283924A JP10098149A JP9814998A JPH11283924A JP H11283924 A JPH11283924 A JP H11283924A JP 10098149 A JP10098149 A JP 10098149A JP 9814998 A JP9814998 A JP 9814998A JP H11283924 A JPH11283924 A JP H11283924A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- film
- furnace
- protective film
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Abstract
(57)【要約】
【課題】 従来より表面荒さや汚染の発生が低減され、
高清浄なウエハ表面が得られるような酸化保護膜の除去
が行える半導体ウエハ製造方法の提供。 【解決手段】 エピタキシャル成長炉内への搬入前に半
導体ウエハ表面に酸化保護膜を設けておき、搬入後に炉
内で酸化保護膜を除去して、所要のエピタキシャル成長
による成膜を行う半導体ウエハの製造方法において、５
×１０-6Ｐａ以下の炉内圧力下で８００℃以上、１００
０℃以下の加熱処理で前記酸化保護膜の除去を行う。ま
た、炉内圧力が１０Torr以上、７６０Torr以下の水素雰
囲気中で８００℃以上、１０００℃以下の加熱処理で前
記酸化保護膜の除去を行う。
高清浄なウエハ表面が得られるような酸化保護膜の除去
が行える半導体ウエハ製造方法の提供。 【解決手段】 エピタキシャル成長炉内への搬入前に半
導体ウエハ表面に酸化保護膜を設けておき、搬入後に炉
内で酸化保護膜を除去して、所要のエピタキシャル成長
による成膜を行う半導体ウエハの製造方法において、５
×１０-6Ｐａ以下の炉内圧力下で８００℃以上、１００
０℃以下の加熱処理で前記酸化保護膜の除去を行う。ま
た、炉内圧力が１０Torr以上、７６０Torr以下の水素雰
囲気中で８００℃以上、１０００℃以下の加熱処理で前
記酸化保護膜の除去を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、仕上げ研磨および
最終洗浄後の半導体ウエハ表面に酸化保護膜を形成し、
エピタキシャル成長膜を形成する前に酸化保護膜を除去
する方法に関するものである。
最終洗浄後の半導体ウエハ表面に酸化保護膜を形成し、
エピタキシャル成長膜を形成する前に酸化保護膜を除去
する方法に関するものである。
【０００２】
【従来の技術】一般的な半導体ウエハの製造加工工程に
おいては、まず、シリコン単結晶インゴットをワイヤソ
ーや内周刃等により一定の厚さにスライシングしてウエ
ハ基板を得る。このウエハ基板の表面にはスライシング
で生じた凹凸があったりウエハ基板の厚さが不均一であ
ったりするため、ラッピングを行なって、表面の凹凸を
平坦にすると共に加工歪みの深さを均一化してウエハ基
板の厚さを均一に調製している。
おいては、まず、シリコン単結晶インゴットをワイヤソ
ーや内周刃等により一定の厚さにスライシングしてウエ
ハ基板を得る。このウエハ基板の表面にはスライシング
で生じた凹凸があったりウエハ基板の厚さが不均一であ
ったりするため、ラッピングを行なって、表面の凹凸を
平坦にすると共に加工歪みの深さを均一化してウエハ基
板の厚さを均一に調製している。
【０００３】ラッピング後のウエハ基板には、加工によ
って加工歪層が生じ、この加工歪層には微小なメタルや
研磨粉、シリコン屑等のパーティクルが付着しているた
め、これらを除去するために、強酸およびフッ酸等を用
いた化学的腐食法によってエッチングを行なっている。
って加工歪層が生じ、この加工歪層には微小なメタルや
研磨粉、シリコン屑等のパーティクルが付着しているた
め、これらを除去するために、強酸およびフッ酸等を用
いた化学的腐食法によってエッチングを行なっている。
【０００４】エッチング後のウエハ基板は、表面に付着
している酸をアルカリ中和し、水洗し乾燥させてから、
片面に鏡面研磨を行なう。通常、鏡面研磨には、粗研磨
と仕上げ研磨との二段階研磨があり、最終的には仕上げ
研磨で微細な表面粗さであるマイクロラフネスの向上、
ヘイズの除去を行なった後、最終洗浄工程へ進む。
している酸をアルカリ中和し、水洗し乾燥させてから、
片面に鏡面研磨を行なう。通常、鏡面研磨には、粗研磨
と仕上げ研磨との二段階研磨があり、最終的には仕上げ
研磨で微細な表面粗さであるマイクロラフネスの向上、
ヘイズの除去を行なった後、最終洗浄工程へ進む。
【０００５】最終洗浄上りで高清浄度表面を得た半導体
ウエハ基板は、例えばＨ−Ｓｉ−Ｃｌ系ＣＶＤ法によ
り、基板表面上にシリコン単結晶を堆積、成長させるエ
ピタキシャル成長工程に供される。
ウエハ基板は、例えばＨ−Ｓｉ−Ｃｌ系ＣＶＤ法によ
り、基板表面上にシリコン単結晶を堆積、成長させるエ
ピタキシャル成長工程に供される。
【０００６】しかしながら、せっかく最終洗浄で高清浄
な表面が得られても、エピタキシャル成長工程における
炉内への搬入までに、清浄化表面が汚染されたり、キズ
ついたりすることがあった。例えば、最終洗浄プロセス
でフッ酸処理を行って清浄化表面を得た後、シリコン表
面が直接金属や有機物によって汚染されると、これらの
汚染物に由来する化合物層が形成されることがある。こ
の化合物層は化学的結合力が強く、除去し難い。また、
ＨＦ処理を行った後のウエハ表面は、非常に活性となっ
て有機物等のパーティクルが再付着しやすいことが確認
されている。
な表面が得られても、エピタキシャル成長工程における
炉内への搬入までに、清浄化表面が汚染されたり、キズ
ついたりすることがあった。例えば、最終洗浄プロセス
でフッ酸処理を行って清浄化表面を得た後、シリコン表
面が直接金属や有機物によって汚染されると、これらの
汚染物に由来する化合物層が形成されることがある。こ
の化合物層は化学的結合力が強く、除去し難い。また、
ＨＦ処理を行った後のウエハ表面は、非常に活性となっ
て有機物等のパーティクルが再付着しやすいことが確認
されている。
【０００７】そこで、近年では、最終洗浄後のウエハの
清浄化表面を次のプロセスまで保護し、汚染を防ぐ方法
が検討されている。例えば、特願平４−１０８９５８号
公報には、キズや汚れ等のダメージからウエハ表面を保
護するために、エピタキシャル成長炉内への搬入前に半
導体ウエハ表面に膜厚５０〜２００（５〜２０ｎｍ）の
酸化膜を設けておき、搬入後に炉内で酸化膜を１２００
℃のＨＣｌ雰囲気で除去した後にエピタキシャル成長に
よる成膜を行うことが開示されている。
清浄化表面を次のプロセスまで保護し、汚染を防ぐ方法
が検討されている。例えば、特願平４−１０８９５８号
公報には、キズや汚れ等のダメージからウエハ表面を保
護するために、エピタキシャル成長炉内への搬入前に半
導体ウエハ表面に膜厚５０〜２００（５〜２０ｎｍ）の
酸化膜を設けておき、搬入後に炉内で酸化膜を１２００
℃のＨＣｌ雰囲気で除去した後にエピタキシャル成長に
よる成膜を行うことが開示されている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、酸化膜を高温のＨＣｌガスエッチングに
よって除去している。ＨＣｌエッチングの場合、ＨＣｌ
のＳｉとの反応速度がＳｉＯ2 との反応速度より大きい
ことから、酸化膜に部分的に微少でも膜厚差があるとＨ
Ｃｌエッチングが進むことによって微少凹凸が生じて表
面荒れとなり、後のエピタキシャル成長工程において結
晶欠陥の原因となってしまう。
来の方法では、酸化膜を高温のＨＣｌガスエッチングに
よって除去している。ＨＣｌエッチングの場合、ＨＣｌ
のＳｉとの反応速度がＳｉＯ2 との反応速度より大きい
ことから、酸化膜に部分的に微少でも膜厚差があるとＨ
Ｃｌエッチングが進むことによって微少凹凸が生じて表
面荒れとなり、後のエピタキシャル成長工程において結
晶欠陥の原因となってしまう。
【０００９】また、このようなＨＣｌによる表面荒れは
エッチング温度が低いほど顕著になることは知られてい
るが、近年、シリコンソースガスにモノシラン（ＳｉＨ
4 ）などを用いて約１０００℃程度の比較的低温でエピ
タキシャル成長を行う傾向にあることから、エピタキシ
ャル成長炉内をそれ以上の温度に加熱する手間を避ける
となると、逆に表面荒れの問題は避けられない。さら
に、上記の如き低温でのエピタキシャル成長において
は、ＨＣｌからの逆汚染や、ＨＣｌの装置腐食によって
生じる汚染の問題も無視できないものである。
エッチング温度が低いほど顕著になることは知られてい
るが、近年、シリコンソースガスにモノシラン（ＳｉＨ
4 ）などを用いて約１０００℃程度の比較的低温でエピ
タキシャル成長を行う傾向にあることから、エピタキシ
ャル成長炉内をそれ以上の温度に加熱する手間を避ける
となると、逆に表面荒れの問題は避けられない。さら
に、上記の如き低温でのエピタキシャル成長において
は、ＨＣｌからの逆汚染や、ＨＣｌの装置腐食によって
生じる汚染の問題も無視できないものである。
【００１０】以上のように、酸化保護膜の除去後に表面
荒れや新たな汚染を生じることなく良好に高清浄なウエ
ハ表面が得られる方法は未だ確立されていない。
荒れや新たな汚染を生じることなく良好に高清浄なウエ
ハ表面が得られる方法は未だ確立されていない。
【００１１】本発明は、上記問題点に鑑み、従来より表
面荒さや汚染の発生が低減され、高清浄なウエハ表面が
得られるような酸化保護膜の除去が行える半導体ウエハ
製造方法の提供を目的とする。
面荒さや汚染の発生が低減され、高清浄なウエハ表面が
得られるような酸化保護膜の除去が行える半導体ウエハ
製造方法の提供を目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明に係る半導体ウエハ製造方法
では、半導体ウエハにエピタキシャル成長による薄膜を
設けるに際し、エピタキシャル成長炉内への搬入前に半
導体ウエハ表面に酸化保護膜を設けておき、搬入後に炉
内で前記酸化保護膜を除去して、所要のエピタキシャル
成長による成膜を行う半導体ウエハの製造方法であっ
て、前記酸化保護膜の除去工程は、５×１０-6Ｐａ以下
の炉内圧力下で８００℃以上、１０００℃以下の加熱処
理を行うものである。
め、請求項１に記載の発明に係る半導体ウエハ製造方法
では、半導体ウエハにエピタキシャル成長による薄膜を
設けるに際し、エピタキシャル成長炉内への搬入前に半
導体ウエハ表面に酸化保護膜を設けておき、搬入後に炉
内で前記酸化保護膜を除去して、所要のエピタキシャル
成長による成膜を行う半導体ウエハの製造方法であっ
て、前記酸化保護膜の除去工程は、５×１０-6Ｐａ以下
の炉内圧力下で８００℃以上、１０００℃以下の加熱処
理を行うものである。
【００１３】また、請求項２に記載の発明の係る半導体
ウエハ製造方法では、請求項１に記載の半導体ウエハ製
造方法において、前記酸化保護膜の形成工程は、半導体
ウエハ表面へ予め定められた時間だけオゾン水を供給
し、膜厚５ｎｍ以下の二酸化ケイ素膜を形成するもので
ある。
ウエハ製造方法では、請求項１に記載の半導体ウエハ製
造方法において、前記酸化保護膜の形成工程は、半導体
ウエハ表面へ予め定められた時間だけオゾン水を供給
し、膜厚５ｎｍ以下の二酸化ケイ素膜を形成するもので
ある。
【００１４】請求項３に記載の発明に係る半導体ウエハ
製造方法では、半導体ウエハにエピタキシャル成長によ
る薄膜を設けるに際し、エピタキシャル成長炉内への搬
入前に半導体ウエハ表面に酸化保護膜を設けておき、搬
入後に炉内で前記酸化保護膜を除去して、所要のエピタ
キシャル成長による成膜を行う半導体ウエハの製造方法
であって、前記酸化保護膜の除去工程は、炉内圧力が７
６０Torr以下、１０Torr以上の水素雰囲気中で８００℃
以上、１０００℃以下の加熱処理を行うものである。
製造方法では、半導体ウエハにエピタキシャル成長によ
る薄膜を設けるに際し、エピタキシャル成長炉内への搬
入前に半導体ウエハ表面に酸化保護膜を設けておき、搬
入後に炉内で前記酸化保護膜を除去して、所要のエピタ
キシャル成長による成膜を行う半導体ウエハの製造方法
であって、前記酸化保護膜の除去工程は、炉内圧力が７
６０Torr以下、１０Torr以上の水素雰囲気中で８００℃
以上、１０００℃以下の加熱処理を行うものである。
【００１５】また、請求項４に記載の発明に係る半導体
ウエハ製造方法では、請求項３に記載の半導体ウエハ製
造方法において、前記酸化保護膜の形成工程は、半導体
ウエハ表面へ予め定められた時間だけオゾン水を供給
し、膜厚５ｎｍ以下の二酸化ケイ素膜を形成するもので
ある。
ウエハ製造方法では、請求項３に記載の半導体ウエハ製
造方法において、前記酸化保護膜の形成工程は、半導体
ウエハ表面へ予め定められた時間だけオゾン水を供給
し、膜厚５ｎｍ以下の二酸化ケイ素膜を形成するもので
ある。
【００１６】本発明は、本発明者らが種々検討の結果、
後述する如く、特定の圧力環境下の炉内において、８０
０℃以上、１０００℃以下というエピタキシャル成長炉
としては比較的低温での加熱処理を所定時間行うことに
よって、酸化保護膜をウエハの表面荒れなしに除去で
き、且つ汚染もない高清浄化表面が得られることを見出
し、本発明に到ったものである。
後述する如く、特定の圧力環境下の炉内において、８０
０℃以上、１０００℃以下というエピタキシャル成長炉
としては比較的低温での加熱処理を所定時間行うことに
よって、酸化保護膜をウエハの表面荒れなしに除去で
き、且つ汚染もない高清浄化表面が得られることを見出
し、本発明に到ったものである。
【００１７】特定の圧力環境とは、まず請求項１に記載
した如く、５×１０-6Ｐａ以下の所謂、高真空下であ
る。この圧力環境下においては、例えば、１．０ｎｍの
酸化保護膜に対して１０００℃の加熱処理であれば１５
分で完全に除去できる。このような環境は、通常エピタ
キシャル成長炉に備え付けらている加熱手段によって炉
内を上記温度範囲内に加熱し、圧力制御系で減圧すると
いう簡便な方法で実現できるものである。
した如く、５×１０-6Ｐａ以下の所謂、高真空下であ
る。この圧力環境下においては、例えば、１．０ｎｍの
酸化保護膜に対して１０００℃の加熱処理であれば１５
分で完全に除去できる。このような環境は、通常エピタ
キシャル成長炉に備え付けらている加熱手段によって炉
内を上記温度範囲内に加熱し、圧力制御系で減圧すると
いう簡便な方法で実現できるものである。
【００１８】従って、従来方法のように、ＨＣｌエッチ
ング用のガスラインを余分に設ける必要がなく、また、
ＨＣｌによる装置の腐食の問題も考慮する必要もないた
め、その分、装置設計への負担は軽減する。
ング用のガスラインを余分に設ける必要がなく、また、
ＨＣｌによる装置の腐食の問題も考慮する必要もないた
め、その分、装置設計への負担は軽減する。
【００１９】請求項１に記載の発明の酸化膜除去方法に
よれば、ＨＣｌエッチングによるものと違って表面荒れ
の問題は完全に解消され、また、酸化膜除去後は、炉内
雰囲気の置換も簡単で速やかに低温エピタキシャル成長
工程へ移行できる。従って、本発明による膜除去工程を
用いた酸化保護膜の利用は、低温エピタキシャル成長を
採用した半導体ウエハ製造工程においては有効なウエハ
管理法である。
よれば、ＨＣｌエッチングによるものと違って表面荒れ
の問題は完全に解消され、また、酸化膜除去後は、炉内
雰囲気の置換も簡単で速やかに低温エピタキシャル成長
工程へ移行できる。従って、本発明による膜除去工程を
用いた酸化保護膜の利用は、低温エピタキシャル成長を
採用した半導体ウエハ製造工程においては有効なウエハ
管理法である。
【００２０】なお、酸化膜除去工程における炉内圧力
が、５×１０-6Ｐａを越えて高くなると、酸化膜除去速
度が著しく遅くなるため好ましくない。また、本発明に
よる酸化膜除去方法では、酸化膜が所定の膜厚を越えて
厚くなった場合も除去速度が著しく遅くなり、また完全
な除去が困難となるため好ましくない。この所定膜厚と
は、二酸化ケイ素（ＳｉＯ2 ）膜５ｎｍである。この５
ｎｍを越えて厚くなると、実質的に完全な除去が難しく
なる。
が、５×１０-6Ｐａを越えて高くなると、酸化膜除去速
度が著しく遅くなるため好ましくない。また、本発明に
よる酸化膜除去方法では、酸化膜が所定の膜厚を越えて
厚くなった場合も除去速度が著しく遅くなり、また完全
な除去が困難となるため好ましくない。この所定膜厚と
は、二酸化ケイ素（ＳｉＯ2 ）膜５ｎｍである。この５
ｎｍを越えて厚くなると、実質的に完全な除去が難しく
なる。
【００２１】本発明の酸化保護膜は、一般的な酸化剤、
例えば、オゾン溶液や、アンモニア過水溶液、塩酸過水
溶液、硫酸過水溶液等の酸化剤溶液をウエハ表面に供給
して酸化処理を行うことによって形成することができ
る。これらの酸化剤のウエハ表面への供給時間、即ち酸
化処理時間を制御することによって、上記所望の酸化膜
厚、即ち５ｎｍ以下の二酸化ケイ素膜が得られる。
例えば、オゾン溶液や、アンモニア過水溶液、塩酸過水
溶液、硫酸過水溶液等の酸化剤溶液をウエハ表面に供給
して酸化処理を行うことによって形成することができ
る。これらの酸化剤のウエハ表面への供給時間、即ち酸
化処理時間を制御することによって、上記所望の酸化膜
厚、即ち５ｎｍ以下の二酸化ケイ素膜が得られる。
【００２２】この膜厚５ｎｍ以下の二酸化ケイ素膜から
成る酸化保護膜の形成手段としては、例えば、オゾン濃
度４ｐｐｍ以上７ｐｐｍ以下のオゾン水にウエハ表面を
浸けたり、あるいは回転させているウエハの表面上へオ
ゾン水を供給する等の酸化処理を１分以上、８分以下の
時間範囲内で施す方法が挙げられる。
成る酸化保護膜の形成手段としては、例えば、オゾン濃
度４ｐｐｍ以上７ｐｐｍ以下のオゾン水にウエハ表面を
浸けたり、あるいは回転させているウエハの表面上へオ
ゾン水を供給する等の酸化処理を１分以上、８分以下の
時間範囲内で施す方法が挙げられる。
【００２３】特に、オゾン水溶液は、オゾンの分解速度
が速いため、環境への薬液汚染という問題が小さく、他
の薬液のように化学汚染を引き起こす可能性が少ないだ
けでなく、他の薬液のように、酸化処理時に８０℃〜１
００℃の加熱状態を必要とせず、常温で酸化処理がおこ
なえるため、ので酸化膜形成工程に用いるのに簡便で好
ましい酸化剤である。
が速いため、環境への薬液汚染という問題が小さく、他
の薬液のように化学汚染を引き起こす可能性が少ないだ
けでなく、他の薬液のように、酸化処理時に８０℃〜１
００℃の加熱状態を必要とせず、常温で酸化処理がおこ
なえるため、ので酸化膜形成工程に用いるのに簡便で好
ましい酸化剤である。
【００２４】また、他の特定の圧力環境として、請求項
３に記載されたように、７６０Torr以下１０Torr以上の
水素雰囲気中という環境下において８００℃以上、１０
００℃以下の加熱処理を所定時間行うことによってもウ
エハ表面上の酸化保護膜を汚染なく良好に除去できる。
例えば、上記圧力環境下において、約０．７ｎｍの酸化
保護膜に対して９５０℃の加熱処理の場合、２分という
短時間で完全に除去できる。
３に記載されたように、７６０Torr以下１０Torr以上の
水素雰囲気中という環境下において８００℃以上、１０
００℃以下の加熱処理を所定時間行うことによってもウ
エハ表面上の酸化保護膜を汚染なく良好に除去できる。
例えば、上記圧力環境下において、約０．７ｎｍの酸化
保護膜に対して９５０℃の加熱処理の場合、２分という
短時間で完全に除去できる。
【００２５】上記環境は、エピタキシャル成長炉に備え
付けらている加熱手段によって炉内を上記温度範囲内に
加熱し、圧力制御系で所定圧力に調整しつつ、一般的に
エピタキシャル成長の基準ガスとして用いられている水
素ガスラインを利用することによって簡便に得られる。
付けらている加熱手段によって炉内を上記温度範囲内に
加熱し、圧力制御系で所定圧力に調整しつつ、一般的に
エピタキシャル成長の基準ガスとして用いられている水
素ガスラインを利用することによって簡便に得られる。
【００２６】この方法では、ＳｉＯ2 のＨ2 とのエッチ
ング反応によって酸化膜が除去されるものであるが、従
来のＨＣｌガスのようにエッチング性の強いものではな
いため、表面荒れの問題は小さい。
ング反応によって酸化膜が除去されるものであるが、従
来のＨＣｌガスのようにエッチング性の強いものではな
いため、表面荒れの問題は小さい。
【００２７】上記の如き請求項３に記載の本発明の酸化
膜除去方法によれば、水素雰囲気中であれば、温度と圧
力および処理時間の充分な設定で完全に酸化膜を除去す
ることができ、酸化膜除去後は速やかにエピタキシャル
成長工程に移行できる。従って、本発明による膜除去工
程を用いた酸化保護膜の利用は、低温エピタキシャル成
長を採用した半導体ウエハ製造工程においては有効なウ
エハ管理法である。
膜除去方法によれば、水素雰囲気中であれば、温度と圧
力および処理時間の充分な設定で完全に酸化膜を除去す
ることができ、酸化膜除去後は速やかにエピタキシャル
成長工程に移行できる。従って、本発明による膜除去工
程を用いた酸化保護膜の利用は、低温エピタキシャル成
長を採用した半導体ウエハ製造工程においては有効なウ
エハ管理法である。
【００２８】ただし、酸化膜除去工程における水素雰囲
気の炉内圧力を、７６０Torr、即ち常圧を越えて大きく
しようとすると、原料ガスの圧力を高くして炉内へ供給
しなければならないため、ガス供給系やエピタキシャル
成長炉に係る負担が大きくなってしまい好ましくない。
一方、１０Torrより小さくしようとすると、簡便には圧
力を下げられず、工業生産上好ましくない。
気の炉内圧力を、７６０Torr、即ち常圧を越えて大きく
しようとすると、原料ガスの圧力を高くして炉内へ供給
しなければならないため、ガス供給系やエピタキシャル
成長炉に係る負担が大きくなってしまい好ましくない。
一方、１０Torrより小さくしようとすると、簡便には圧
力を下げられず、工業生産上好ましくない。
【００２９】また、本発明による酸化膜除去方法におい
ても、酸化膜が所定の膜厚を越えて厚くなった場合も除
去速度が著しく遅くなり、また完全な除去が困難となる
ため好ましくない。この所定膜厚とは、二酸化ケイ素
（ＳｉＯ2 ）膜５ｎｍである。この膜厚５ｎｍを越えて
厚くなると、実質的に完全な除去が難しくなる。
ても、酸化膜が所定の膜厚を越えて厚くなった場合も除
去速度が著しく遅くなり、また完全な除去が困難となる
ため好ましくない。この所定膜厚とは、二酸化ケイ素
（ＳｉＯ2 ）膜５ｎｍである。この膜厚５ｎｍを越えて
厚くなると、実質的に完全な除去が難しくなる。
【００３０】このような膜厚５ｎｍ以下の二酸化ケイ素
膜から成る酸化保護膜の形成手段としては、例えば、オ
ゾン濃度４ｐｐｍ以上７ｐｐｍ以下のオゾン水にウエハ
表面を浸けたり、あるいは回転させているウエハの表面
上へオゾン水を供給する等の酸化処理を１分以上、８分
以下の時間範囲内で施す方法が挙げられるが、オゾン溶
液だけでなく、アンモニア過水溶液、塩酸過水溶液、硫
酸過水溶液等の一般的な酸化剤溶液をウエハ表面に供給
して酸化処理を行う際に、その供給時間、即ち酸化処理
時間を制御することによって、上記所望の酸化膜厚、即
ち５ｎｍ以下の二酸化ケイ素膜が得られる。
膜から成る酸化保護膜の形成手段としては、例えば、オ
ゾン濃度４ｐｐｍ以上７ｐｐｍ以下のオゾン水にウエハ
表面を浸けたり、あるいは回転させているウエハの表面
上へオゾン水を供給する等の酸化処理を１分以上、８分
以下の時間範囲内で施す方法が挙げられるが、オゾン溶
液だけでなく、アンモニア過水溶液、塩酸過水溶液、硫
酸過水溶液等の一般的な酸化剤溶液をウエハ表面に供給
して酸化処理を行う際に、その供給時間、即ち酸化処理
時間を制御することによって、上記所望の酸化膜厚、即
ち５ｎｍ以下の二酸化ケイ素膜が得られる。
【００３１】なお、請求項１、あるいは請求項３に記載
の本発明による方法で酸化保護膜を容易に熱処理で除去
できるのは、汚染物を内部に取り込みながら形成される
自然酸化膜と異なり、強制的に純粋なＳｉＯ2 のみから
形成される酸化膜を保護膜として用いるためである。従
って、本発明による方法で容易に除去することができる
酸化保護膜の利用は、エピタキシャル成長工程前の汚染
防止に限らず、半導体ウエハ製造工程において、各処理
工程間でのウエハの搬送時や保管の際など様々な場面で
のウエハ表面の汚染防止に適用可能である。
の本発明による方法で酸化保護膜を容易に熱処理で除去
できるのは、汚染物を内部に取り込みながら形成される
自然酸化膜と異なり、強制的に純粋なＳｉＯ2 のみから
形成される酸化膜を保護膜として用いるためである。従
って、本発明による方法で容易に除去することができる
酸化保護膜の利用は、エピタキシャル成長工程前の汚染
防止に限らず、半導体ウエハ製造工程において、各処理
工程間でのウエハの搬送時や保管の際など様々な場面で
のウエハ表面の汚染防止に適用可能である。
【００３２】ただし、このような酸化保護膜の利用は、
汚染防止という点で、保護されるウエハ表面が清浄であ
るほど有効性が高いため、半導体ウエハ加工工程におけ
る仕上げ研磨後の最終洗浄後の高清浄化ウエハ表面に酸
化保護膜を形成することが好ましい。その酸化保護膜形
成直後、又はカセット等で所定期間保管後に、エピタキ
シャル成長炉内へ搬送し、炉内での酸化保護膜除去工程
を経てエピタキシャル成長膜の形成を行う。
汚染防止という点で、保護されるウエハ表面が清浄であ
るほど有効性が高いため、半導体ウエハ加工工程におけ
る仕上げ研磨後の最終洗浄後の高清浄化ウエハ表面に酸
化保護膜を形成することが好ましい。その酸化保護膜形
成直後、又はカセット等で所定期間保管後に、エピタキ
シャル成長炉内へ搬送し、炉内での酸化保護膜除去工程
を経てエピタキシャル成長膜の形成を行う。
【００３３】
【発明の実施の形態】以下に、請求項１に記載の発明の
一実施の形態として、エピタキシャル成長工程前のウエ
ハ表面への酸化保護膜の形成および高真空下での除去工
程を説明する。図１は、この工程の概略を示すフローチ
ャート図である。本実施形態においては、酸化保護膜形
成のための酸化剤として清浄なオゾン添加超純水を用い
た場合を示す。
一実施の形態として、エピタキシャル成長工程前のウエ
ハ表面への酸化保護膜の形成および高真空下での除去工
程を説明する。図１は、この工程の概略を示すフローチ
ャート図である。本実施形態においては、酸化保護膜形
成のための酸化剤として清浄なオゾン添加超純水を用い
た場合を示す。
【００３４】先ず、ＲＣＡ洗浄プロセスを経て高清浄化
表面を得た直後の半導体ウエハについて、その表面を常
温にて約７ｐｐｍのオゾン濃度に調整したオゾン水溶液
に浸けて５分間酸化処理を行い、膜厚が約０．７ｎｍの
酸化保護膜（ＸＰＳ装置：X-ray photoemission specto
roscopy,による分析で確認）を形成した。酸化保護膜が
形成された半導体ウエハは、クリーンエア中で乾燥した
後、クリーン雰囲気中に所定時間保管後、あるいは直ち
に、ＣＶＤエピタキシャル成長炉内に搬入する。
表面を得た直後の半導体ウエハについて、その表面を常
温にて約７ｐｐｍのオゾン濃度に調整したオゾン水溶液
に浸けて５分間酸化処理を行い、膜厚が約０．７ｎｍの
酸化保護膜（ＸＰＳ装置：X-ray photoemission specto
roscopy,による分析で確認）を形成した。酸化保護膜が
形成された半導体ウエハは、クリーンエア中で乾燥した
後、クリーン雰囲気中に所定時間保管後、あるいは直ち
に、ＣＶＤエピタキシャル成長炉内に搬入する。
【００３５】半導体ウエハを所定位置に設置して炉を密
閉し、炉内を減圧して２×１０-6に調整した後、炉内を
約１０００℃に昇温して酸化保護膜の加熱による除去を
始める。加熱処理時間１５分で酸化保護膜を完全に除去
した。このとき、半導体ウエハの炉への搬送中に酸化保
護膜上に付着した有機物等の汚染物も共に除去でき、表
面荒れもない高清浄な表面が得られた。た。このウエハ
表面上の酸化保護膜の完全な除去は、エピタキシャル成
長炉と接続されたＸＰＳ装置に依る分析で確認された。
閉し、炉内を減圧して２×１０-6に調整した後、炉内を
約１０００℃に昇温して酸化保護膜の加熱による除去を
始める。加熱処理時間１５分で酸化保護膜を完全に除去
した。このとき、半導体ウエハの炉への搬送中に酸化保
護膜上に付着した有機物等の汚染物も共に除去でき、表
面荒れもない高清浄な表面が得られた。た。このウエハ
表面上の酸化保護膜の完全な除去は、エピタキシャル成
長炉と接続されたＸＰＳ装置に依る分析で確認された。
【００３６】酸化保護膜除去後、炉内に水素ガスを送り
込んでパージした後、モノシランガスを炉内に流通させ
てウエハ表面に供給し、エピタキシャル成長を開始し
た。その結果、結晶欠陥のない高品位成長膜を作成する
ことができた。
込んでパージした後、モノシランガスを炉内に流通させ
てウエハ表面に供給し、エピタキシャル成長を開始し
た。その結果、結晶欠陥のない高品位成長膜を作成する
ことができた。
【００３７】以上の工程においては、酸化保護膜除去工
程とエピタキシャル成長工程とで炉内の温度条件がほぼ
同じであるため、工程間の移行が容易であり、またＨＣ
Ｌガス等のエピタキシャル成長に用いないガスの使用が
ないため、その分の炉内パージの手間も省け、工程全体
が効率的である。
程とエピタキシャル成長工程とで炉内の温度条件がほぼ
同じであるため、工程間の移行が容易であり、またＨＣ
Ｌガス等のエピタキシャル成長に用いないガスの使用が
ないため、その分の炉内パージの手間も省け、工程全体
が効率的である。
【００３８】なお、本発明の除去工程における加熱処理
時間は、上記実施の形態に示したものに限らず、請求項
１に記載した各条件範囲内で選択された炉内圧力、炉内
温度に応じて適宜設定すれば良い。
時間は、上記実施の形態に示したものに限らず、請求項
１に記載した各条件範囲内で選択された炉内圧力、炉内
温度に応じて適宜設定すれば良い。
【００３９】次に、請求項３に記載の発明の一実施の形
態として、エピタキシャル成長工程前のウエハ表面への
酸化保護膜の形成および高圧下で水素雰囲気中での除去
工程を説明する。図２は、この工程の概略を示すフロー
チャート図である。本実施形態においては、酸化保護膜
形成のための酸化剤として清浄なオゾン添加超純水を用
いた場合を示す。
態として、エピタキシャル成長工程前のウエハ表面への
酸化保護膜の形成および高圧下で水素雰囲気中での除去
工程を説明する。図２は、この工程の概略を示すフロー
チャート図である。本実施形態においては、酸化保護膜
形成のための酸化剤として清浄なオゾン添加超純水を用
いた場合を示す。
【００４０】ＲＣＡ洗浄プロセスによって半導体ウエハ
の表面を高清浄化した後、直ちにその表面を常温にて約
７ｐｐｍのオゾン濃度に調整したオゾン水溶液に５分間
浸けて酸化処理を行うことにより、膜厚が約０．７ｎｍ
の酸化保護膜を形成した。酸化保護膜が形成された半導
体ウエハは、クリーンエア中で乾燥した後、クリーン雰
囲気中に所定時間保管後、あるいは直ちに、ＣＶＤエピ
タキシャル成長炉内に搬入する。
の表面を高清浄化した後、直ちにその表面を常温にて約
７ｐｐｍのオゾン濃度に調整したオゾン水溶液に５分間
浸けて酸化処理を行うことにより、膜厚が約０．７ｎｍ
の酸化保護膜を形成した。酸化保護膜が形成された半導
体ウエハは、クリーンエア中で乾燥した後、クリーン雰
囲気中に所定時間保管後、あるいは直ちに、ＣＶＤエピ
タキシャル成長炉内に搬入する。
【００４１】半導体ウエハを所定位置に設置した後、炉
を密閉し、炉内を水素パージして水素雰囲気にすると共
に、炉内圧力を３００Torrに調整し、炉内温度を９５０
℃に昇温して酸化保護膜の加熱による除去を始める。加
熱処理時間２分で酸化保護膜を半導体ウエハの炉内への
搬送中に酸化膜上に付着していた有機物等の汚染物共々
完全に除去でき、表面荒れのない高清浄な表面が得られ
た。
を密閉し、炉内を水素パージして水素雰囲気にすると共
に、炉内圧力を３００Torrに調整し、炉内温度を９５０
℃に昇温して酸化保護膜の加熱による除去を始める。加
熱処理時間２分で酸化保護膜を半導体ウエハの炉内への
搬送中に酸化膜上に付着していた有機物等の汚染物共々
完全に除去でき、表面荒れのない高清浄な表面が得られ
た。
【００４２】このときの酸化膜除去過程を、酸化膜厚の
経時的変化として図３の線図に示す。この結果から明ら
かなように、酸化膜はほぼ直線的に減少除去されてい
く。従って、炉内圧力、温度等の所定条件下での酸化膜
の減少係数は容易に求められるため、予め求めたこの係
数に基づいて膜厚に応じて加熱処理時間を制御すれば、
必要以上の加熱処理は避けられ、作業効率の向上が図れ
る。もちろん、酸化膜除去工程中に残存酸化膜厚を計測
しつつ、完全に酸化膜が除去されるのを確認するまで加
熱処理を行う方法を採用しても良い。
経時的変化として図３の線図に示す。この結果から明ら
かなように、酸化膜はほぼ直線的に減少除去されてい
く。従って、炉内圧力、温度等の所定条件下での酸化膜
の減少係数は容易に求められるため、予め求めたこの係
数に基づいて膜厚に応じて加熱処理時間を制御すれば、
必要以上の加熱処理は避けられ、作業効率の向上が図れ
る。もちろん、酸化膜除去工程中に残存酸化膜厚を計測
しつつ、完全に酸化膜が除去されるのを確認するまで加
熱処理を行う方法を採用しても良い。
【００４３】また、上記同じ炉内圧力条件で温度を９０
０℃とした場合は、加熱処理時間１５分で酸化保護膜を
完全に除去できた。これらウエハ表面上の酸化保護膜の
完全な除去は、エピタキシャル成長炉と接続されたＸＰ
Ｓ装置による分析で確認された。
０℃とした場合は、加熱処理時間１５分で酸化保護膜を
完全に除去できた。これらウエハ表面上の酸化保護膜の
完全な除去は、エピタキシャル成長炉と接続されたＸＰ
Ｓ装置による分析で確認された。
【００４４】酸化保護膜除去後、炉内圧力は前記酸化除
去工程の圧力条件と同じ３００Torrのままで、且つ炉内
温度も約９５０℃に維持した状態において、モノシラン
ガスを炉内に流通させてウエハ表面に供給し、エピタキ
シャル成長を開始した。その結果、結晶欠陥のない高品
位成長膜を作成することができた。
去工程の圧力条件と同じ３００Torrのままで、且つ炉内
温度も約９５０℃に維持した状態において、モノシラン
ガスを炉内に流通させてウエハ表面に供給し、エピタキ
シャル成長を開始した。その結果、結晶欠陥のない高品
位成長膜を作成することができた。
【００４５】以上の工程においては、酸化保護膜除去工
程とエピタキシャル成長工程とで炉内の温度条件の差は
小さいため、またすでに炉内は水素雰囲気となっている
ため炉内パージの手間も少なく、工程間の移行が容易で
工程全体が効率的である。
程とエピタキシャル成長工程とで炉内の温度条件の差は
小さいため、またすでに炉内は水素雰囲気となっている
ため炉内パージの手間も少なく、工程間の移行が容易で
工程全体が効率的である。
【００４６】なお、本発明の除去工程における加熱処理
時間は、上記実施の形態に示したものに限らず、請求項
３に記載した各条件範囲内で選択された炉内圧力、炉内
温度に応じて適宜設定すれば良い。
時間は、上記実施の形態に示したものに限らず、請求項
３に記載した各条件範囲内で選択された炉内圧力、炉内
温度に応じて適宜設定すれば良い。
【００４７】また、以上の実施形態においては、オゾン
溶液によって形成された酸化保護膜についてのみ説明し
たが、もちろんその他の酸化剤、例えば、アンモニア過
水溶液、塩酸過水溶液、硫酸過水溶液などを用いて酸化
保護膜を形成できることは言うまでもないが、用いる酸
化剤は、薬液汚染等の問題が小さい方が望ましい。
溶液によって形成された酸化保護膜についてのみ説明し
たが、もちろんその他の酸化剤、例えば、アンモニア過
水溶液、塩酸過水溶液、硫酸過水溶液などを用いて酸化
保護膜を形成できることは言うまでもないが、用いる酸
化剤は、薬液汚染等の問題が小さい方が望ましい。
【００４８】
【発明の効果】以上説明したとおり、請求項１に記載の
本発明による方法によれば、エピタキシャル成長炉内の
高真空下での加熱処理という簡便な工程で半導体ウエハ
表面に形成された酸化保護膜を完全に除去でき、表面荒
れなく高清浄なウエハ表面が得られるため、その後のエ
ピタキシャル成長工程において、結晶欠陥のない高品位
の成長膜が形成できるという効果がある。
本発明による方法によれば、エピタキシャル成長炉内の
高真空下での加熱処理という簡便な工程で半導体ウエハ
表面に形成された酸化保護膜を完全に除去でき、表面荒
れなく高清浄なウエハ表面が得られるため、その後のエ
ピタキシャル成長工程において、結晶欠陥のない高品位
の成長膜が形成できるという効果がある。
【００４９】また、請求項３に記載の本発明による方法
によれば、エピタキシャル成長炉内における常圧以下の
水素雰囲気中での加熱処理という簡便な工程で半導体ウ
エハ表面に形成された酸化保護膜を完全に除去でき、ほ
とんど表面荒れがなく、高清浄なウエハ表面が得られる
ため、その後のエピタキシャル成長工程において、結晶
欠陥のない高品位の成長膜が形成できるという効果があ
る。
によれば、エピタキシャル成長炉内における常圧以下の
水素雰囲気中での加熱処理という簡便な工程で半導体ウ
エハ表面に形成された酸化保護膜を完全に除去でき、ほ
とんど表面荒れがなく、高清浄なウエハ表面が得られる
ため、その後のエピタキシャル成長工程において、結晶
欠陥のない高品位の成長膜が形成できるという効果があ
る。
【図１】請求項１に記載の発明による一実施の形態の概
略を示すフローチャート図である。
略を示すフローチャート図である。
【図２】請求項３に記載の発明による一実施の形態の概
略を示すフローチャート図である。
略を示すフローチャート図である。
【図３】図２の酸化保護膜除去工程における酸化膜の除
去（減少）過程を経時的に示した線図であり、横軸は加
熱処理時間（分）、縦軸は酸化膜厚（ｎｍ）である。
去（減少）過程を経時的に示した線図であり、横軸は加
熱処理時間（分）、縦軸は酸化膜厚（ｎｍ）である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中原 信司 群馬県安中市中野谷555番地の１ 株式会 社スーパーシリコン研究所内
Claims (4)
- 【請求項１】 半導体ウエハにエピタキシャル成長によ
る薄膜を設けるに際し、エピタキシャル成長炉内への搬
入前に半導体ウエハ表面に酸化保護膜を設けておき、搬
入後に炉内で前記酸化保護膜を除去して、所要のエピタ
キシャル成長による成膜を行う半導体ウエハの製造方法
であって、 前記酸化保護膜の除去工程は、５×１０-6Ｐａ以下の炉
内圧力下で８００℃以上、１０００℃以下の加熱処理を
行うことを特徴とする半導体ウエハ製造方法。 - 【請求項２】 前記酸化保護膜の形成工程は、半導体ウ
エハ表面へ予め定められた時間だけオゾン水を供給し、
膜厚５ｎｍ以下の二酸化ケイ素膜を形成することを特徴
とする請求項１に記載の半導体ウエハ製造方法。 - 【請求項３】 半導体ウエハにエピタキシャル成長によ
る薄膜を設けるに際し、エピタキシャル成長炉内への搬
入前に半導体ウエハ表面に酸化保護膜を設けておき、搬
入後に炉内で前記酸化保護膜を除去して、所要のエピタ
キシャル成長による成膜を行う半導体ウエハの製造方法
であって、 前記酸化保護膜の除去工程は、炉内圧力が７６０Torr以
下、１０Torr以上の水素雰囲気中で８００℃以上、１０
００℃以下の加熱処理を行うことを特徴とする半導体ウ
エハ製造方法。 - 【請求項４】 前記酸化保護膜の形成工程は、半導体ウ
エハ表面へ予め定められた時間だけオゾン水を供給し、
膜厚５ｎｍ以下の二酸化ケイ素膜を形成することを特徴
とする請求項３に記載の半導体ウエハ製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10098149A JPH11283924A (ja) | 1998-03-27 | 1998-03-27 | 半導体ウエハ製造方法 |
| US09/646,718 US6323140B1 (en) | 1998-03-27 | 1999-03-26 | Method of manufacturing semiconductor wafer |
| PCT/JP1999/001538 WO1999050895A1 (fr) | 1998-03-27 | 1999-03-26 | Procede de fabrication de plaquettes a semi-conducteur |
| EP99910710A EP1069601A4 (en) | 1998-03-27 | 1999-03-26 | METHOD FOR PRODUCING SEMICONDUCTOR DISC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10098149A JPH11283924A (ja) | 1998-03-27 | 1998-03-27 | 半導体ウエハ製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11283924A true JPH11283924A (ja) | 1999-10-15 |
Family
ID=14212132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10098149A Pending JPH11283924A (ja) | 1998-03-27 | 1998-03-27 | 半導体ウエハ製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6323140B1 (ja) |
| EP (1) | EP1069601A4 (ja) |
| JP (1) | JPH11283924A (ja) |
| WO (1) | WO1999050895A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008088051A (ja) * | 2006-09-06 | 2008-04-17 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
| JP2017208470A (ja) * | 2016-05-19 | 2017-11-24 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19956250C1 (de) * | 1999-11-23 | 2001-05-17 | Wacker Siltronic Halbleitermat | Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben |
| US6802911B2 (en) * | 2001-09-19 | 2004-10-12 | Samsung Electronics Co., Ltd. | Method for cleaning damaged layers and polymer residue from semiconductor device |
| US6812064B2 (en) * | 2001-11-07 | 2004-11-02 | Micron Technology, Inc. | Ozone treatment of a ground semiconductor die to improve adhesive bonding to a substrate |
| JP4162211B2 (ja) * | 2002-09-05 | 2008-10-08 | コバレントマテリアル株式会社 | シリコンウエハの洗浄方法および洗浄されたシリコンウエハ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59162200A (ja) * | 1983-03-03 | 1984-09-13 | Agency Of Ind Science & Technol | シリコン基板表面の清浄化法 |
| JPS63160324A (ja) * | 1986-12-24 | 1988-07-04 | Matsushita Electric Ind Co Ltd | 分子線エピタキシヤル結晶成長方法 |
| DE69023644T2 (de) * | 1989-05-07 | 1996-04-18 | Tadahiro Ohmi | Verfahren zur herstellung eines siliziumoxydfilmes. |
| JPH08236462A (ja) * | 1995-03-01 | 1996-09-13 | Shin Etsu Handotai Co Ltd | 気相成長方法 |
| JP3324455B2 (ja) * | 1997-07-18 | 2002-09-17 | 信越半導体株式会社 | 珪素系半導体基板の清浄化方法 |
| US6217650B1 (en) * | 1998-06-16 | 2001-04-17 | Komatsu Electronic Metals Co., Ltd. | Epitaxial-wafer fabricating process |
| CN1249531A (zh) * | 1998-09-04 | 2000-04-05 | 佳能株式会社 | 半导体衬底的制造工艺 |
-
1998
- 1998-03-27 JP JP10098149A patent/JPH11283924A/ja active Pending
-
1999
- 1999-03-26 EP EP99910710A patent/EP1069601A4/en not_active Withdrawn
- 1999-03-26 US US09/646,718 patent/US6323140B1/en not_active Expired - Fee Related
- 1999-03-26 WO PCT/JP1999/001538 patent/WO1999050895A1/ja not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008088051A (ja) * | 2006-09-06 | 2008-04-17 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
| US9340900B2 (en) | 2006-09-06 | 2016-05-17 | Sumco Corporation | Epitaxial wafer and method of producing same |
| JP2017208470A (ja) * | 2016-05-19 | 2017-11-24 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1069601A4 (en) | 2001-10-24 |
| EP1069601A1 (en) | 2001-01-17 |
| US6323140B1 (en) | 2001-11-27 |
| WO1999050895A1 (fr) | 1999-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1737026B1 (en) | Method of surface treating III-V semiconductor compound based substrates and method of manufacturing III-V compound semiconductors | |
| JP5278549B2 (ja) | シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法 | |
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| JPWO2005057640A1 (ja) | エピタキシャルウェーハおよびその製造方法 | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH11283924A (ja) | 半導体ウエハ製造方法 | |
| JP3076202B2 (ja) | Ｅｇ用ポリシリコン膜の被着方法 | |
| US20090203212A1 (en) | Surface Grinding Method and Manufacturing Method for Semiconductor Wafer | |
| JP4857738B2 (ja) | 半導体ウエーハの洗浄方法および製造方法 | |
| JP2907095B2 (ja) | 半導体装置の製造方法 | |
| KR20110036990A (ko) | 균일 산화막 형성 방법 및 세정 방법 | |
| JP4259881B2 (ja) | シリコンウエハの清浄化方法 | |
| JPH1116844A (ja) | エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JPH10199848A (ja) | 炭化ケイ素ウエハの表面汚染除去方法および炭化ケイ素ウエハ | |
| JP2002252179A (ja) | 半導体基板熱処理用チューブの清浄化方法並びに金属汚染ゲッター基板及び再生金属汚染ゲッター基板 | |
| JPH1070099A (ja) | サンドブラストを施した半導体ウエーハの洗浄方法およびこの方法で洗浄した半導体ウエーハ | |
| JP3359434B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP3036366B2 (ja) | 半導体シリコンウェハの処理方法 | |
| JP3320190B2 (ja) | 半導体装置の製造方法 | |
| JPS6293950A (ja) | ウエハの製造方法 | |
| JPH05326478A (ja) | ウェーハの洗浄方法およびその装置 | |
| JP2001044206A (ja) | シリコンウェーハの熱処理方法 | |
| JPH05235004A (ja) | 半導体基板の製造方法 | |
| JP2005011848A (ja) | 半導体基板の製造方法 |