JP5018066B2 - 歪Ｓｉ基板の製造方法 - Google Patents

歪Ｓｉ基板の製造方法 Download PDF

Info

Publication number
JP5018066B2
JP5018066B2 JP2006341799A JP2006341799A JP5018066B2 JP 5018066 B2 JP5018066 B2 JP 5018066B2 JP 2006341799 A JP2006341799 A JP 2006341799A JP 2006341799 A JP2006341799 A JP 2006341799A JP 5018066 B2 JP5018066 B2 JP 5018066B2
Authority
JP
Japan
Prior art keywords
layer
strained
substrate
sige
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006341799A
Other languages
English (en)
Other versions
JP2008153545A (ja
Inventor
哲史 岡
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006341799A priority Critical patent/JP5018066B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to US12/312,789 priority patent/US20100003803A1/en
Priority to CN2007800465219A priority patent/CN101558474B/zh
Priority to KR1020097012699A priority patent/KR20090099533A/ko
Priority to EP07828094A priority patent/EP2133908A4/en
Priority to PCT/JP2007/001317 priority patent/WO2008075449A1/ja
Priority to TW096147521A priority patent/TWI390604B/zh
Publication of JP2008153545A publication Critical patent/JP2008153545A/ja
Application granted granted Critical
Publication of JP5018066B2 publication Critical patent/JP5018066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Description

本発明は、高速ＭＯＳＦＥＴに用いられるバルク型あるいはＳＯＩ型歪Ｓｉ基板の製造方法に関する。
Ｓｉ基板上にＧｅ濃度が厚さとともに増加するＳｉＧｅ濃度傾斜層を形成し、その上にＧｅ濃度が一定であるＳｉＧｅ濃度一定層を形成し、さらにその上にＳｉ層を形成したバルク型歪Ｓｉ基板では、Ｓｉより格子定数の大きいＳｉＧｅ層上にＳｉ層を形成させるため、Ｓｉ層の格子定数が引き伸ばされ（引っ張り歪みが生じ）、歪みが発生する。このように、デバイス形成領域のＳｉ層の格子定数が引き伸ばされると、電子および正孔の移動度が向上し、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；ＭＯＳ電界効果トランジスタ）の高性能化に寄与することが知られている。
しかしながら、歪Ｓｉ基板では、Ｓｉ基板とその表面上に積層されるＳｉＧｅ層との格子定数の違いにより、ＳｉＧｅ層には転位が発生し、またその表面には凹凸（クロスハッチパターン）が発生してしまうため、現時点では満足のいく品質の歪Ｓｉ基板は得られていない。
こうした問題の改善策として、ＳｉＧｅ濃度傾斜層の形成途中に、少なくとも一度、表面の凹凸をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；化学的機械研磨）等によって平坦化することで、貫通転位密度および表面ラフネスを向上させる方法が開示されている（例えば、特許文献１参照）。また、ＳｉＧｅ層形成後、その表面の凹凸にＣＭＰを行い、研磨後ＳＣ１洗浄することで、その後のＳｉＧｅ層上に形成される歪Ｓｉ層の貫通転位を抑え、かつ表面ラフネスも小さくする方法が開示されている（例えば、特許文献２参照）。
しかし、上記特許文献１および上記特許文献２のいずれの方法においても、ＳｉＧｅ層表面に歪Ｓｉをエピタキシャル成長（以下エピ成長と呼ぶ）させる際に、自然酸化膜の除去工程および歪Ｓｉエピ成長工程の時の熱処理の過程で、表面ラフネスの悪化、および貫通転位密度の増加を誘発してしまうため、品質の高い歪Ｓｉ基板を得るには不十分である。
このため、ＳｉＧｅ層表面への歪Ｓｉエピ成長はできるだけ低温成長させるのが好ましく、また特にＳｉＧｅ表面の自然酸化膜除去工程では、歪Ｓｉエピ成長させる際に最も高温を要するプロセスであり、いかに低温化するかが鍵である。
この低温化のために従来一般的に行われている手法は、ＳｉＧｅ層形成後のウェーハ洗浄の最終段にＨＦ洗浄を行って自然酸化膜を除去した後、出来るだけ素早く歪Ｓｉエピ成長を行うことである。すなわち、自然酸化膜の形成を薄くすることができれば、低温でも自然酸化膜を除去することができ、ＳｉＧｅ層表面のラフネスの悪化を抑えて歪Ｓｉエピ成長を行うことが可能である。
しかし、最終段にＨＦ洗浄を有するプロセスは、パーティクルが付着しやすいという根本的な欠点を有しているため、結果としてパーティクルレベルの悪い歪Ｓｉ基板ができてしまう。
上記問題に対して、特許文献３には、ＳｉＧｅ層形成後、その表面をＨＦ＋ＨＮＯ３系エッチャントを用いたエッチングによりＳｉＧｅ層の厚さを所望の厚さまで薄くし、その表面をＳＣ２洗浄することで表面上に保護酸化膜を形成させ、当該保護酸化膜を高真空下で熱処理により除去した後、ＳｉＧｅ層の表面上に歪Ｓｉを６５０℃で形成させる方法が開示されている。また、特許文献４には、ＳｉＧｅ層形成後、その表面に保護層（例えばＳｉ層）を積層した後に、歪Ｓｉ層をエピ成長により形成させる方法が開示されている。
しかしながら、上記特許文献３の方法では、表面に付着したパーティクルの除去が不十分であり、上記特許文献４には、洗浄工程については何ら記載がされていない。従って、両者のいずれの方法を用いても、満足のいく表面ラフネスを有し、かつパーティクルレベルの低い歪Ｓｉ基板を得ることは困難である。
特表２０００−５１３５０７号公報 特開２００２−２８９５３３号公報 特開２００１−１４８４７３号公報 特開２００３−３１４９５号公報
本発明は、上述した事情に鑑みてなされたものであり、歪Ｓｉ基板の製造方法において、表面ラフネス、貫通転位密度、およびパーティクルレベルの低い歪Ｓｉ基板の製造方法を提供することを目的としている。
また、該歪Ｓｉ基板を用いた高品質のＳＯＩ型歪Ｓｉ（ＳＳＯＩ：Ｓｔｒａｉｎｅｄ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の製造方法を提供することも目的としている。
前記目的を達成するため、本発明では、少なくとも、シリコン単結晶基板上に格子緩和したＳｉＧｅ層を形成し、該ＳｉＧｅ層の表面をＣＭＰにより平坦化し、該平坦化したＳｉＧｅ層の表面上に歪Ｓｉ層を形成する歪Ｓｉ基板の製造方法において、前記平坦化した格子緩和ＳｉＧｅ層の表面上に歪Ｓｉ層を形成させる前に該ＳｉＧｅ層の表面をＳＣ１洗浄し、前記ＳＣ１洗浄後のＳｉＧｅ層を有する前記基板を８００℃以上の水素含有雰囲気中で熱処理し、該熱処理後８００℃より低温に降温することなく直ちに前記熱処理をした基板上のＳｉＧｅ層表面に保護Ｓｉ層を形成し、該保護Ｓｉ層の形成温度より低い温度で該保護Ｓｉ層の表面上に歪Ｓｉ層を形成することを特徴とする歪Ｓｉ基板の製造方法を提供する（請求項１）。
このように、シリコン単結晶基板上に格子緩和したＳｉＧｅ層を形成し、その表面上に歪Ｓｉをエピ成長させる前に該ＳｉＧｅ層の表面をＣＭＰにより平坦化することで、格子緩和ＳｉＧｅ層の表面のクロスハッチや転位等を解消することができる。その後、ＳＣ１洗浄（ＮＨ４ＯＨとＨ２Ｏ２の水溶液による洗浄）することにより、ＣＭＰで使用した研磨剤や表面に付着したパーティクルを効率的に除去することが可能である。また、ＳＣ１洗浄を行うとＳｉＧｅ層表面に自然酸化膜が形成され、この自然酸化膜は不純物等の表面への付着を防ぐ役割を果たす。そして、この自然酸化膜を８００℃以上の水素含有雰囲気中（以下、単にＨ２ベークと呼ぶこともある）で除去した後、直ちにＳｉＧｅ層表面上に保護Ｓｉ層を８００℃よりも低温に降温することなく形成させる。こうすることで、Ｈ２ベークの際にＳｉＧｅ層表面のラフネス（ヘイズ）の悪化を最小限とすることができる。続く歪Ｓｉエピ成長では、表面ラフネスが小さく、かつパーティクルの少ない表面上に歪Ｓｉをエピ成長させるので、良質な歪Ｓｉ層を得ることができる。この時、歪Ｓｉエピ成長の際の温度を保護Ｓｉ層形成温度よりも低い温度とするのは、温度が低い方が、歪Ｓｉ層に含まれるＧｅ濃度が下がるためである。
この場合、前記格子緩和ＳｉＧｅ層表面のＳＣ１洗浄後に、ＳＣ２洗浄を行うのが好ましい（請求項２）。
このように、ＳＣ１洗浄後にＳＣ２洗浄（ＨＣｌとＨ２Ｏ２の水溶液による洗浄）を行うことで、ＳｉＧｅ層の表面に付着した重金属等を除去することができるので、より不純物の少ない表面を得ることができる。
この場合、前記格子緩和ＳｉＧｅ層表面の洗浄の際のエッチング量をトータルで３ｎｍ以下とするのが好ましい（請求項３）。
ＳｉＧｅは、Ｓｉと比べてエッチングレートが早いため、表面ラフネスが悪化しやすい。しかし、ＳｉＧｅ層の表面を洗浄する際にエッチングされるＳｉＧｅ層のエッチング代をトータルで３ｎｍ以下とすれば、表面ラフネスの悪化を最小限に抑えることができる。
また、前記保護Ｓｉ層の厚さを１０ｎｍ以下とするのが好ましい（請求項４）。
この保護Ｓｉ層は、所定の温度まで降温し歪Ｓｉを形成するまでの間にＳｉＧｅ表面のラフネス悪化を防止するためだけのものであるため、１０ｎｍ以下の厚さで十分である。これ以上保護層を厚くしてしまうと、ミスフィット転位が多数形成され膜質を悪化させてしまう恐れがある。
また、前記歪Ｓｉ層形成後の表面をエッチングするのが好ましい（請求項５）。
このように、歪Ｓｉ層形成後の表面をエッチングすることで、表層部分にパイルアップしているＧｅを除去することができる。
また、前記水素含有雰囲気中での熱処理後、該熱処理を行った温度と同一温度で前記熱処理後のＳｉＧｅ層の表面に保護Ｓｉ層を形成するのが好ましい（請求項６）。
このように、水素含有雰囲気中での熱処理後と同一の温度で、その後の保護Ｓｉ層の形成を行えば、むき出しのＳｉＧｅ層の表面を露出させる時間を最小限に抑えることができる。
さらに、請求項１ないし請求項６のいずれか一項に記載された製造方法によって製造された歪Ｓｉ基板をボンドウェーハとして用い、ウェーハ貼り合わせ法によりＳＯＩ型の歪Ｓｉ基板を製造する歪Ｓｉ基板の製造方法を提供する（請求項７）。
このように、本発明に係る製造方法で製造された歪Ｓｉ基板をボンドウェーハとして利用し、ベースウェーハと貼り合せるウェーハ貼り合わせ法によりＳＯＩ型歪Ｓｉ基板を作製すれば、デバイスを形成する部分である歪Ｓｉ層の品質が高いので、高品質なＳＳＯＩ基板が得られる。
本発明によれば、貫通転位密度、表面ラフネス、およびパーティクルレベルの低い歪Ｓｉ基板を製造することができる。
また、該歪Ｓｉ基板をＳＯＩ型基板のデバイス領域（ＳＯＩ層）として用いることで、高品質なＳＳＯＩ基板を提供することができる。
従来、少なくとも格子緩和ＳｉＧｅ層を含む歪Ｓｉ基板の製造において、表面ラフネスおよび貫通転位密度の２つのパラメータを同時に満足させるのは、両者がトレードオフ関係の傾向にあるため、両立し難かった。また、基板形成中に表面に付着するパーティクルの除去もしなければならず、上記三つの課題を解決できる効率的な方法の開発が待たれていた。
こうした課題に対する解決策として、従来、格子緩和ＳｉＧｅ層の表面を研磨し、十分に平坦化することで転位および表面ラフネスについては向上が見られ、また研磨後十分に洗浄を行うことでパーティクルレベルの問題についても向上が見られることは知られていた。本発明者らは、前記方法に合わせて更に、洗浄後のＳｉＧｅ層の表面に歪Ｓｉをエピ成長させる際、洗浄工程で形成された自然酸化膜を水素雰囲気中での熱処理（Ｈ２ベーク）により除去する工程および該Ｈ２ベーク処理後、直ちに保護Ｓｉ層を形成し、歪Ｓｉ層をエピ成長させる工程での条件を適切に管理することで、上記三つの課題をよりいっそう効果的に解決することを考え、鋭意実験および検討を行い、本発明を完成させるに至った。
以下、本発明の実施の形態について、図面を参照しながら具体的に説明するが、本発明はこれらの記載によって限定されるものではない。
図１は本発明に係る例示的な歪Ｓｉ基板の製造工程を示す概略図である。
まず、主表面が十分に平坦なＳｉ単結晶基板１１を用意する。なお、Ｓｉ単結晶基板１１の製造方法や面方位は目的に合わせて適宜選択すればよく、特に限定されない。例えば、ＣＺ法あるいはＦＺ法でＳｉ単結晶を作製するのが一般的である。
次いで、Ｓｉ単結晶基板１1の表面上に厚さに伴ってＧｅ濃度が増加するようにＳｉＧｅ濃度傾斜層１２を成長させる。所望のＧｅ濃度までＳｉＧｅ濃度傾斜層１２を成長させた後、Ｇｅ濃度が一定のＳｉＧｅ一定濃度層１３を成長させると、格子緩和したＳｉＧｅ層を得ることができる。
なお、ＳｉＧｅ一定濃度層１３の上に、その表面の面粗れを防止するためのＳｉ層１４を堆積しても良い（図１Ａ参照）。
ＳｉＧｅ一定濃度層１３の表面（あるいはＳｉ層１４の表面）は、クロスハッチによる表面ラフネスが悪化しているため、その表面をＣＭＰにより研磨し平坦化させる（図１Ｂ参照）。次いで、平坦化された基板主表面１３をＳＣ１洗浄によりＣＭＰによる研磨の過程で発生したパーティクル等を除去する。なお、ＳＣ１洗浄では、パーティクル付着の少ない洗浄が可能であり、また、Ｓｉ、ＳｉＧｅ共にエッチングされ、かつその表面上に自然酸化膜１５が形成されるという特徴が知られている（図１Ｃ参照）。ここで、ＳｉＧｅはＳｉよりもエッチングレートが早いため、ラフネスが悪化しやすい。ラフネス悪化を防止するためには、研磨後のＳｉＧｅ層１３の表面のエッチング量を３ｎｍ以下におさまるようにするのが望ましい。
なお、ＳｉＧｅ層のＧｅ濃度が高くなるほどＳＣ１によるエッチングレートは早くなるため、高濃度のＧｅを有するＳｉＧｅ層を作製したときには注意を要する。
次いで、上記ＳＣ１洗浄によって格子緩和ＳｉＧｅ一定濃度層１３の表面上に形成された自然酸化膜１５を、枚葉式ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて、減圧条件下、所定の温度および時間、Ｈ２ベークを行い除去する。Ｈ２ベークには少なくとも８００℃以上が必要であり、好ましくは９００℃以上で行う。
なお、ＳｉＧｅ層は、高温Ｈ２ベーキング処理によってもラフネスが悪化しやすいことが知られている。そのため、熱処理はなるべく短時間で行う方が良い。しかし、この工程で自然酸化膜を完全に除去しないと、結晶性の良い歪Ｓｉ層を得られないので、ラフネスが悪化せず、かつ完全に自然酸化膜が除去できるような適切な時間および温度設定が必要となる。なお、後述する実施例で詳細に説明するが、自然酸化膜が表面上に残っている間は、Ｈ２ベークによるＳｉＧｅ表面のラフネス悪化は極めて僅かであり、かつ自然酸化膜が除去された後、直ちに保護Ｓｉ層１６を形成すればラフネス（ヘイズ）悪化は防止できる（図１Ｄ参照）。
また、Ｈ２ベーキング処理による自然酸化膜１５の除去を行った後、保護Ｓｉ層１６の形成をできるだけ素早く行うことも肝要であるので、保護Ｓｉ層１６の形成は自然酸化膜除去後８００℃より低温にすることなく、好ましくはＨ２ベークとほぼ同一温度で行うのが良く、効果的である。
なお、保護Ｓｉ層１６の形成には、一般的に、Ｓｉソースガスとしてトリクロロシラン（ＴＣＳ）、ジクロロシラン（ＤＣＳ）、モノシラン（ＳｉＨ４）が使用される。また、この保護Ｓｉ層１６を形成させる意義は、主に、自然酸化膜を除去した後に所定の温度まで降温し、歪Ｓｉ層１７を形成するまでの間、ＳｉＧｅ層１３の表面のラフネス悪化を防止するためだけのものであるので、１０ｎｍ以下の厚さで十分である。これ以上の厚さにすると、保護Ｓｉ層１６内でミスフィット転位が多数形成され膜質を悪化させてしまうことがある。
次いで、保護Ｓｉ層１６上に歪Ｓｉを所定の温度でエピ成長させる。この時、保護Ｓｉ層１６を形成しておいた場合は、６５０℃程度までエピ成長温度を下げてもヘイズを悪化させることなく良好に歪Ｓｉ層１７をエピ成長させることができる（図１Ｅ参照）。
なお、エピ成長をなるべく低温の条件で行うのは、高温となるほどＳｉＧｅ層からの歪Ｓｉ層へのＧｅ拡散が著しいものとなってしまうためである。
所望の歪Ｓｉ基板を得る最終工程として、歪Ｓｉ層１７の表面を所定の厚さエッチング除去するのが好ましい。後述する実施例で詳細に説明するが、歪Ｓｉ層１７表面にはＧｅがパイルアップしているためである。なお、除去量は歪Ｓｉ層１７表面から１０ｎｍ程度とするのが望ましい。
Ｇｅが歪Ｓｉ層表層に堆積されたままだと、その後歪Ｓｉの歪量が低下してしまい、また歪Ｓｉ層の一部をゲート酸化膜とした場合、絶縁耐圧特性が悪化してしまう。
このように、本発明に係る歪Ｓｉ基板の製造方法に従えば、ＳｉＧｅ層の表面をＣＭＰにより研磨し、その後ＳＣ１洗浄し、該ＳＣ１洗浄により形成された自然酸化膜を除去するための水素含有雰囲気中での熱処理および保護層の形成と歪Ｓｉ層のエピタキシャル成長の際の温度と時間を適切に管理することにより、貫通転位密度、表面ラフネス、およびパーティクルの少ない歪Ｓｉ基板を複雑な工程を経ることなく、高い生産性で製造することができる。
また、前記歪Ｓｉ基板の歪Ｓｉ層表面を所定の厚さエッチング除去することにより、優れた特性を有する歪Ｓｉ基板を得ることができる。
また、本発明に係る歪Ｓｉ基板をボンドウェーハとして用いて、ウェーハ貼り合わせ法により、例えば表面に酸化膜を形成させたシリコン単結晶基板（ベースウェーハ）と、該酸化膜を形成した面を挟んで前記歪Ｓｉ層部分とを貼り合わせ、歪Ｓｉ層まで研削および研磨等で薄膜化することで、高品質なＳＯＩ型歪Ｓｉウェーハを得ることも可能である。
以下、本発明の実験例を示して更に具体的に説明するが、本発明は下記の実験例に限定されるものではない。
ＣＺ法で製造した面方位が｛１００｝であるＳｉ単結晶基板１１を用意した。このＳｉ単結晶基板１１を枚様式のＣＶＤ装置内に搬送し、プロセスガスとしてジクロロシランと四塩化ゲルマニウムを用いて１０００℃、８０ｔｏｒｒ（約１１ｋＰａ）の条件で以下のようにＳｉＧｅ層のエピタキシャル成長を行った。すなわち、ジクロロシランの供給量は２００ｓｃｃｍで一定とし、四塩化ゲルマニウムの供給量を０ｇ／ｍｉｎ〜０．６ｇ／ｍｉｎまで増加させてＧｅ濃度が０％から２１％に至るまで徐々に増加するＳｉＧｅ濃度傾斜層１２を２μｍ成長させ、その上に、ジクロロシラン、四塩化ゲルマニウムの供給量をそれぞれ２００ｓｃｃｍ、０．６ｇ／ｍｉｎとしてＧｅ濃度が２１％で一定である格子緩和ＳｉＧｅ濃度一定層１３を２μｍ成長させた。なお、ＳｉＧｅ濃度一定層１３の表面はクロスハッチ等が存在し、表面ラフネスは悪かった（図１Ａ参照）。
このＳｉＧｅ濃度一定層１３を、研磨代約１００ｎｍとしてＣＭＰを行った（図１Ｂ参照）。研磨後のＳｉＧｅ濃度一定層１３の表面の平坦性は、ＲＭＳ粗さが０．１３ｎｍ（測定領域３０μｍ×３０μｍ）となった。また、この半導体基板について、ＳｉＧｅ濃度一定層１３の表面全域のヘイズをパーティクル測定器によって測定し、良好であることを確認した。
以下に記載する実験例では、このＧｅ濃度２１％のＳｉＧｅ一定濃度層１３を積層し、ＣＭＰ処理まで行った基板を用いている。
（実験例１）
上記ＣＭＰ後の半導体基板に対し、ウェーハ表面の洗浄のラストをＨＦ仕上げとする場合と、ＳＣ１仕上げとする場合とで比較を行った（図２参照）。
１）上記半導体基板に対し、７６℃、（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ）＝１：１：５の混合液（ＳＣ１）洗浄＋ＤＨＦ（５％）洗浄＋スピン乾燥した後、ウェーハ表面をパーティクル測定器（ＫＬＡテンコール社製 ＳＰ１）のＤａｒｋ Ｆｉｅｌｄ Ｗｉｄｅモードでパーティクルレベルを測定した（図２左図参照）。
２）上記半導体基板に対し、７６℃、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ）＝１：１：５の混合液（ＳＣ１）洗浄＋スピン乾燥した後、ウェーハ表面をパーティクル測定器（ＳＰ１）のＤａｒｋ Ｆｉｅｌｄ Ｗｉｄｅモードでパーティクルレベルを測定した（図２右図参照）。
図２を見ても明らかなように、ウェーハの洗浄のラストをＨＦで仕上げると、パーティクルが非常に付着しやすくなる。
（実験例２）
ウェーハのラスト洗浄を上記実験例１の条件でＳＣ１洗浄を行った上記ＣＭＰ後の半導体基板（図１Ｃ）に対し、ＳＣ１洗浄によって形成された自然酸化膜１５除去のため、枚葉式ＣＶＤ装置を用い、減圧条件下で下記の温度および時間、Ｈ２ベークを行う際の最適条件を検討した。
８０ｔｏｒｒ（約１１ｋＰａ）の減圧条件下で、６５０℃からＨ２ベーク温度として（９００、９５０、１０００℃）のそれぞれの温度まで昇温し、それぞれの温度に対し、それぞれの一定時間（０、３０、６０秒）で処理した後、ＤＣＳ（１００ｓｃｃｍ）を用いて３０秒、Ｈ２ベークの時と同一温度で反応させ、保護Ｓｉ層１６を形成させた後、パーティクル測定器（ＳＰ１）のヘイズマップを観察した（図３Ｂ，Ｃ参照）。
ただし、９００℃の条件においては、６０秒間Ｈ２ベーク処理を行っても、自然酸化膜１５は除去されなかったため、０および３０秒の時の図は省略してある。また、９５０℃の条件においては、３０秒のＨ２ベーク処理でほぼ完全に自然酸化膜１５が除去できたため、６０秒の時の図は省略した。
なお、比較対象として、ＳＣ１洗浄後（Ｈ２ベーク前）のヘイズレベルを図３Ａに示した。
本実験例２によれば、ＳＣ１洗浄により形成された自然酸化膜１５は、９００℃以下のＨ２ベーク処理では除去するのに相当の時間を要することが判った。また、９５０℃、０秒の条件では、自然酸化膜は部分的に残ってしまっているが、同様の温度で３０秒処理すれば、ほぼ完全に自然酸化膜は除去できている。また、１０００℃においては、昇温途中に自然酸化膜は完全に除去されることが確認された。それゆえ、０秒の処理時間で（すなわち、６５０℃から１０００℃に達するまでの昇温工程のみで）完全に自然酸化膜は除去できている。従って、１０００℃、３０および６０秒の条件では、すでに自然酸化膜が除去され、ＳｉＧｅ層がむき出しの状態のところに熱処理を行い続けたため、図３Ｃに示されているように、ヘイズレベルは処理時間に応じて悪化した。
なお、図３Ｃ上の矢印は、自然酸化膜の残っている部分を示している。
なお、ＤＨＦをラスト洗浄とした場合には、８１０℃のＨ２ベークで自然酸化膜除去が可能であった。
従って、自然酸化膜１５を除去するためのＨ２ベーク工程では、９５０℃、３０秒で行うか、１０００℃、０秒で行うのが好ましいことが判った。
以下に示す実施例及び比較例では、Ｈ２ベークを１０００℃、０秒に設定し、保護Ｓｉ層１６の形成の有無と、歪Ｓｉのエピ成長の際の温度とウェーハ表面のヘイズレベルとの関係を調べた（図４参照）。
（実施例１、２、比較例１、２）
図４Ｃ中の、実施例１、２は、Ｈ２ベーク直後に保護Ｓｉ層１６を５ｎｍ形成させた後、８００℃あるいは６５０℃の歪Ｓｉ成長温度まで降温させ、歪Ｓｉ層１７を７０ｎｍエピ成長させたものである。比較例１、２は、Ｈ２ベーク終了後、Ｈ２雰囲気のまま、８００℃あるいは６５０℃の歪Ｓｉ成長温度まで降温させた後、歪Ｓｉ層１７を７０ｎｍ成長させ、それぞれの条件におけるヘイズレベルを測定したものである。
なお、リファレンスとして、図４ＡにＨ２ベーク前のウェーハの表面のヘイズレベル（０．１９ｐｐｍ）を示す。なお、図４Ｂは、上記反応のレシピを示したものであり、６５０℃でＣＶＤ装置に投入し、水素雰囲気中１０００℃まで昇温した後、直ちにＤＣＳを３秒間流して保護Ｓｉ層（Ｓｉ Ｃａｐ）を形成し、その後、８００℃または６５０℃に降温し、８００℃ではＤＣＳを用い、６５０℃ではＳｉＨ４を用いて歪Ｓｉ層を形成したことを示している。
本実施例によれば、Ｈ２ベーク後、保護Ｓｉ層１６を形成せずに８００℃以下に降温した比較例１、２は、いずれの場合においてもヘイズの悪化が見られた。特に、歪Ｓｉエピ成長温度が６５０℃の比較例２においては、リファレンス（図４Ａ）と比べて、１．５ｐｐｍ以上ヘイズが悪化した。また、歪Ｓｉエピ成長温度が８００℃の比較例１においては、そのヘイズは約１ｐｐｍ程度であった。
これに対し、歪Ｓｉエピ成長前に保護Ｓｉ層１６を形成したものは、８００℃エピ（実施例１）においても６５０℃エピ（実施例２）においても、いずれの場合も０．５ｐｐｍ以下を維持しており、保護Ｓｉ層１６によってヘイズレベル悪化が著しく抑制されたことを示している。
（実施例３）
上記実施例１、２において、保護Ｓｉ層１６の有効性は示されたが、歪Ｓｉをエピ成長させる際の最適な温度条件は決定できていない。そこで、本実施例では、各歪Ｓｉエピ成長温度における、本発明に係る歪Ｓｉ基板内のＧｅの深さ方向のプロファイルを測定した。
本実施例３では、上記実施例１、２と同様に１０００℃、０秒でＳｉＧｅ表面の自然酸化膜１５を除去した後、保護Ｓｉ層１６を形成させ、（６５０、８００、９５０、１０００℃）のそれぞれの温度まで降温し、歪Ｓｉ層１７をエピ成長させた各サンプルのＧｅプロファイルを測定した（図５Ａ参照）。
上記プロファイルで得られた結果は以下の通りである。
歪Ｓｉ層１７中のＧｅ濃度は、歪Ｓｉエピ成長温度が高ければ高いほど高くなる傾向があり、８００℃以下であれば１×１０１８／ｃｍ３未満に抑えることができた。これに対して、９５０℃および１０００℃の条件では、いずれの場合もＧｅ濃度は１０１８／ｃｍ３以上であった（図５Ｂ参照）。また、歪Ｓｉ層１７表面には、Ｇｅがパイルアップされていることも確認された（図５Ａ参照）。尚、歪Ｓｉ層１７表面のヘイズレベルはいずれも０．５ｐｐｍ以下で良好であった。
このため、本実施例３と上記実施例１、２との結果から、歪Ｓｉエピ成長は出来るだけ低温で成長させた方が良く、特には６５０℃で実施するのが適当であることが判った。また、表面にパイルアップされたＧｅはエッチング除去すれば、デバイス特性を劣化させない。図５Ａから１０ｎｍも除去すれば十分である。
以上、実験例１、２及び実施例１〜３、比較例１、２において得られた結果から、シリコン単結晶基板上に、格子緩和ＳｉＧｅ層を積層し、該ＳｉＧｅ層表面をＣＭＰにより平坦化後、ＳＣ１洗浄することでパーティクルレベルの低いウェーハ表面が得られることが判った。次いで、該ＳＣ１洗浄の際に形成された自然酸化膜を、水素含有雰囲気中９５０℃、３０秒の条件あるいは１０００℃、０秒の条件での熱処理により除去し、熱処理時と同一温度で直ちに保護Ｓｉ層を形成させ、該保護Ｓｉ層上に歪Ｓｉ層を６５０℃まで降温してエピ成長させれば、貫通転位密度、ヘイズレベル（表面ラフネス）およびパーティクルレベルの低い高品質な歪Ｓｉ基板が得られることが示された。
なお、本発明は、上記実施の形態に限定されるものではない。上記実施の形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するいかなるものであっても本発明の技術的範囲に包含される。
本発明に係る歪Ｓｉ基板の製造工程の一例を説明するための概略図である。 ＨＦ洗浄およびＳＣ１洗浄後のウェーハ表面上のパーティクルの付着を示した図である。 Ａは、保護Ｓｉ層形成前のウェーハのヘイズレベルを示し、Ｂは、実施例２におけるＨ２ベーク処理の際の反応のレシピを示し、Ｃは、実施例２における各Ｈ２ベーク条件によって自然酸化膜を除去した後のウェーハ表面のヘイズレベルを示した図である。 Ａは、保護Ｓｉ層形成前のウェーハのヘイズレベルを示し、Ｂは、実施例３における歪Ｓｉエピ成長の際の反応のレシピを示し、Ｃは、保護酸化膜の有無および歪Ｓｉ成長時の温度の違いよるウェーハ表面のヘイズレベルを示した図である。 本発明に係る歪Ｓｉ基板中のＧｅデプスプロファイル測定の結果を示した図である。
符号の説明
１１…シリコン単結晶基板、 １２…ＳｉＧｅ濃度傾斜層（Ｇｅ濃度０％→２１％）、
１３…ＳｉＧｅ濃度一定層（Ｇｅ濃度２１％）、 １４…Ｓｉ層、
１５…自然酸化膜、 １６…保護Ｓｉ層、 １７…歪Ｓｉ層。

Claims (7)

  1. 少なくとも、シリコン単結晶基板上に格子緩和したＳｉＧｅ層を形成し、該ＳｉＧｅ層の表面をＣＭＰにより平坦化し、該平坦化したＳｉＧｅ層の表面上に歪Ｓｉ層を形成する歪Ｓｉ基板の製造方法において、前記平坦化した格子緩和ＳｉＧｅ層の表面上に歪Ｓｉ層を形成させる前に該ＳｉＧｅ層の表面をＳＣ１洗浄し、前記ＳＣ１洗浄後のＳｉＧｅ層を有する前記基板を８００℃以上の水素含有雰囲気中で熱処理し、該熱処理後８００℃より低温に降温することなく直ちに前記熱処理をした基板上のＳｉＧｅ層表面に保護Ｓｉ層を形成し、該保護Ｓｉ層の形成温度より低い温度で該保護Ｓｉ層の表面上に歪Ｓｉ層を形成することを特徴とする歪Ｓｉ基板の製造方法。
  2. 前記格子緩和ＳｉＧｅ層表面のＳＣ１洗浄後に、ＳＣ２洗浄を行うことを特徴とする請求項1に記載された歪Ｓｉ基板の製造方法。
  3. 前記格子緩和ＳｉＧｅ層表面の洗浄の際のエッチング量をトータルで３ｎｍ以下とすることを特徴とする請求項１または請求項２に記載の歪Ｓｉ基板の製造方法。
  4. 前記保護Ｓｉ層の厚さを１０ｎｍ以下とすることを特徴とする請求項１ないし請求項３のいずれか一項に記載された歪Ｓｉ基板の製造方法。
  5. 前記歪Ｓｉ層形成後の表面をエッチングすることを特徴とする請求項１ないし請求項４のいずれか一項に記載された歪Ｓｉ基板の製造方法。
  6. 前記水素含有雰囲気中での熱処理後、該熱処理を行った温度と同一温度で前記熱処理後のＳｉＧｅ層の表面に保護Ｓｉ層を形成することを特徴とする請求項１ないし請求項５のいずれか一項に記載された歪Ｓｉ基板の製造方法。
  7. 請求項１ないし請求項６のいずれか一項に記載された製造方法によって製造された歪Ｓｉ基板をボンドウェーハとして用い、ウェーハ貼り合わせ法によりＳＯＩ型の歪Ｓｉ基板を製造することを特徴とする歪Ｓｉ基板の製造方法。
JP2006341799A 2006-12-19 2006-12-19 歪Ｓｉ基板の製造方法 Active JP5018066B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006341799A JP5018066B2 (ja) 2006-12-19 2006-12-19 歪Ｓｉ基板の製造方法
CN2007800465219A CN101558474B (zh) 2006-12-19 2007-11-29 应变硅基板的制造方法
KR1020097012699A KR20090099533A (ko) 2006-12-19 2007-11-29 변형 Ｓｉ기판의 제조방법
EP07828094A EP2133908A4 (en) 2006-12-19 2007-11-29 METHOD FOR MANUFACTURING DEFORMATION SILICON SUBSTRATE
US12/312,789 US20100003803A1 (en) 2006-12-19 2007-11-29 Manufacturing method of strained si substrate
PCT/JP2007/001317 WO2008075449A1 (ja) 2006-12-19 2007-11-29 歪Ｓｉ基板の製造方法
TW096147521A TWI390604B (zh) 2006-12-19 2007-12-12 Method for manufacturing strained silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006341799A JP5018066B2 (ja) 2006-12-19 2006-12-19 歪Ｓｉ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008153545A JP2008153545A (ja) 2008-07-03
JP5018066B2 true JP5018066B2 (ja) 2012-09-05

Family

ID=39536088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341799A Active JP5018066B2 (ja) 2006-12-19 2006-12-19 歪Ｓｉ基板の製造方法

Country Status (7)

Country Link
US (1) US20100003803A1 (ja)
EP (1) EP2133908A4 (ja)
JP (1) JP5018066B2 (ja)
KR (1) KR20090099533A (ja)
CN (1) CN101558474B (ja)
TW (1) TWI390604B (ja)
WO (1) WO2008075449A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
US20150270134A1 (en) * 2014-03-19 2015-09-24 Qualcomm Incorporated Methods of forming a metal-insulator-semiconductor (mis) structure and a dual contact device
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
SG11201901194SA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10460925B2 (en) * 2017-06-30 2019-10-29 United Microelectronics Corp. Method for processing semiconductor device
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200234978A1 (en) * 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
FR3116940B1 (fr) 2020-11-27 2023-06-09 Commissariat Energie Atomique Procédé basse température de fabrication d’un substrat semiconducteur sur isolant

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970499B2 (ja) * 1995-10-30 1999-11-02 日本電気株式会社 半導体装置の製造方法
DE69827824T3 (de) 1997-06-24 2009-09-03 Massachusetts Institute Of Technology, Cambridge Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
JP4212228B2 (ja) 1999-09-09 2009-01-21 株式会社東芝 半導体装置の製造方法
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP2002289533A (ja) 2001-03-26 2002-10-04 Kentaro Sawano 半導体表面の研磨方法、半導体デバイスの製造方法および半導体デバイス
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
AU2003237473A1 (en) * 2002-06-07 2003-12-22 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7071014B2 (en) * 2002-10-30 2006-07-04 Amberwave Systems Corporation Methods for preserving strained semiconductor substrate layers during CMOS processing
US6812116B2 (en) * 2002-12-13 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
US7332417B2 (en) * 2003-01-27 2008-02-19 Amberwave Systems Corporation Semiconductor structures with structural homogeneity
JP4686480B2 (ja) * 2004-01-16 2011-05-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 高度な緩和及び低い積層欠陥密度を有する薄いＳｉＧｅオン・インシュレータ（ＳＧＯＩ）ウェハを形成する方法。
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass

Also Published As

Publication number Publication date
TW200834669A (en) 2008-08-16
KR20090099533A (ko) 2009-09-22
CN101558474B (zh) 2012-06-20
JP2008153545A (ja) 2008-07-03
TWI390604B (zh) 2013-03-21
US20100003803A1 (en) 2010-01-07
CN101558474A (zh) 2009-10-14
EP2133908A1 (en) 2009-12-16
WO2008075449A1 (ja) 2008-06-26
EP2133908A4 (en) 2010-04-07

Similar Documents

Publication Publication Date Title
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
JP4686480B2 (ja) 高度な緩和及び低い積層欠陥密度を有する薄いＳｉＧｅオン・インシュレータ（ＳＧＯＩ）ウェハを形成する方法。
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
JP5365057B2 (ja) 貼り合わせウェーハの製造方法
EP2187429B1 (en) Bonding wafer manufacturing method
KR101364995B1 (ko) 반도체 기판의 제조방법
JP4164816B2 (ja) エピタキシャルウェーハの製造方法
JPH09260619A (ja) Ｓｏｉ基板及びその製造方法
JP4700652B2 (ja) 層構造の製造方法
JP2012204369A (ja) エピタキシャルウェーハの製造方法
JP2012174935A (ja) エピタキシャルウェーハの製造方法
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2008159976A (ja) シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びｓｏｉウェーハの製造方法
WO2011007494A1 (ja) 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP4158610B2 (ja) 半導体基板の製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
JP6834932B2 (ja) 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
JPH10326728A (ja) 張り合わせ単結晶シリコン基板およびその製造方法
JP2004312033A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Ref document number: 5018066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250