TWI390604B - Method for manufacturing strained silicon substrate - Google Patents

Method for manufacturing strained silicon substrate Download PDF

Info

Publication number
TWI390604B
TWI390604B TW096147521A TW96147521A TWI390604B TW I390604 B TWI390604 B TW I390604B TW 096147521 A TW096147521 A TW 096147521A TW 96147521 A TW96147521 A TW 96147521A TW I390604 B TWI390604 B TW I390604B
Authority
TW
Taiwan
Prior art keywords
layer
strained
substrate
producing
ruthenium
Prior art date
Application number
TW096147521A
Other languages
English (en)
Other versions
TW200834669A (en
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200834669A publication Critical patent/TW200834669A/zh
Application granted granted Critical
Publication of TWI390604B publication Critical patent/TWI390604B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Description

應變矽基板的製造方法
本發明是有關於一種使用於高速MOSFET之表體(bulk)型或SOI(絕緣層上覆矽)型應變矽基板的製造方法。
在矽基板上，Ge濃度是隨著厚度同時增加而形成SiGe濃度傾斜層，並在其上面形成Ge濃度一定的SiGe濃度一定層，進而在其上面形成矽層之表體型應變矽基板上，因為是在晶格常數比矽更大的SiGe層上形成矽層，矽層的晶格常數被拉伸(產生拉伸應變)而產生應變。如此，已知若元件形成區域的矽層的晶格常數被拉伸時，電子及電洞的移動度提高，能夠有助於MOSFET(Metal Oxide Semicondcutor Field Effect Transistor；金氧半場效電晶體)的高性能化。
但是，在應變矽基板中，由於矽基板與在其表面上所層積的SiGe層的晶格常數不同，會在SiGe層產生錯位，又，會在其表面產生凹凸(交叉影線圖案)，所以目前無法得到品質能夠滿足的應變矽基板。
作為改善此問題的對策，有揭示一種方法(例如，參照日本特表2000-513507號公報)，是在形成SiGe濃度傾斜層的途中，藉由CMP(化學機械研磨；Chemical Mechanical Polishing)等至少一次使表面凹凸平坦化，來改良貫穿錯位密度及表面粗糙度之方法。又，有揭示一種方法(例如，參 照日本特開2000-289533號公報)，是在形成SiGe濃度層後，藉由對其表面凹凸進行CMP，且研磨後進行SC1洗淨，來抑制隨後在SiGe層上形成的應變矽層的貫穿錯位密度，且減小表面粗糙度。
但是，在上述日本特表2000-513507號公報及上述日本特開2000-289533號公報中任一者之方法，因為在SiGe層表面使應變矽磊晶成長(以下稱為磊晶成長)時，在自然氧化膜的除去製程及在應變矽磊晶成長製程時的熱處理過程，會誘導使表面粗糙度變差及貫穿錯位密度增加，所以無法得到品質充分高的應變矽基板。
因此，盡可能使在SiGe層表面的應變矽磊晶成長為低溫成長為佳，又，特別是SiGe層表面的自然氧化膜除去製程，是在使應變矽磊晶成長時需要最高溫的製程，如何加以低溫化成為關鍵。
為了該低溫化，先前通常所進行的手段是在SiGe層形成後的晶圓洗淨的最後階段，進行HF洗淨來除去自然氧化膜後，盡可能快速地進行應變矽磊晶成長。亦即，若能夠形成較薄的自然氧化膜時，即便低溫亦能夠除去自然氧化膜，能夠抑制SiGe層表面粗糙度變差來進行應變矽磊晶成長。
但是，在最後階段具有HF洗淨之製程，因為會有微粒容易黏附之根本上的缺點，結果，會產生微粒程度變差的應變矽基板。
針對上述的問題點，在日本特開2001-148473號公報 揭示一種方法，是在形成SiGe層後，藉由使用HF+HNO3 系蝕刻劑蝕刻其表面，來使SiGe層的厚度薄化至需要的厚度，並使用SC2洗淨其表面而在表面上形成保護氧化膜，再藉由在高真空下進行熱處理來除去該保護氧化膜後，在SiGe層的表面上於650℃形成應變矽之方法。又，在日本特開2003-31495號公報揭示一種方法，是在SiGe層形成後，在其表面層積保護層(例如矽層)後，藉由磊晶成長來形成應變矽層之方法。
但是，在上述日本特開2001-148473號公報的方法中，除去黏附於表面的微粒並不充分，在上述日本特開20003-31495號公報中，完全未記載洗淨製程。因此，即便使用兩者之任何一者的方法，亦難以得到具有滿足的表面粗糙度、且低微粒程度的應變矽基板。
鑒於上述情形，本發明的目的是提供一種製造方法，是製造應變矽基板之方法，能夠製造出一種表面粗糙度、貫穿錯位密度及微粒程度低的應變矽基板。
又，本發明之另外目的是提供一種製造方法，是使用該應變矽基板來製造高品質的SOI型應變矽(SSOI：應變絕緣層覆矽；Strained Silicon On Insulator)基板。
為了達成前述目的，本發明提供一種應變矽基板的製造方法，是至少在矽單結晶基板上，先形成晶格緩和的SiGe層，並藉由CMP將該SiGe層的表面平坦化，而在該 平坦化後的SiGe層的表面上形成應變矽層之應變矽基板的製造方法，其特徵是：在上述平坦化後的晶格緩和SiGe層的表面上，形成應變矽層之前，SC1洗淨該SiGe層的表面，並在800℃以上的含氫環境中，熱處理具有上述SC1洗淨後的SiGe層之上述基板，且在該熱處理後未降溫至低於800℃的溫度而是立刻在上述熱處理過後的基板上的SiGe層表面，形成保護矽層，並以比該保護矽層的形成溫度低的溫度，在該保護矽層的表面上形成應變矽層。
如此，利用先在矽單結晶基板上形成晶格緩和的SiGe層，並在其表面上使應變矽磊晶成長前，藉由CMP將該SiGe層的表面平坦化，能夠消除晶格緩和SiGe層的表面之交叉影線或錯位等。隨後，藉由SC1洗淨(使用NH4 OH及H2 O2 的水溶液洗淨)，能夠有效率地除去在CMP中所使用的研磨劑或黏附在表面的微粒。又，若進行SC1洗淨，能夠在SiGe層表面形成自然氧化膜，此自然氧化膜能夠達成防止不純物等黏附於表面之任務。然後，在800℃以上的含氫環境中(以下亦簡稱H2 烘烤)除去此自然氧化膜後，未降溫至低於800℃的溫度而是立刻在SiGe層表面上形成保護矽層。藉由如此進行，在H2 烘烤時，能夠使SiGe層表面的粗糙度(霧度)的變差，作成最小限度。隨後，進行應變矽磊晶成長時，因為表面粗糙度小、且是在較少微粒的表面使應變矽磊晶成長，所以能夠得到品質良好的應變矽層。此時，將應變矽磊晶成長時的溫度設成比保護矽層形成溫度低的溫度，是因為溫度較低時，在應變矽層所 含有的Ge濃度下降之緣故。
此時，以在對上述晶格緩和SiGe層表面進行SC1洗淨後，進行SC2洗淨為佳。
如此，因為在SC1洗淨後藉由進行SC2洗淨(HCl與H2 O2 的水溶液洗淨)，能夠除去黏附在SiGe層的表面上之重金屬等，所以能夠得到不純物更少的表面。
此時，使在洗淨上述晶格緩和SiGe層表面時之蝕刻量，其總量以3奈米以下為佳。
因為SiGe的蝕刻速度比Si快，所以表面粗糙度容易變差。但是，使洗淨SiGe層的表面時被蝕刻的SiGe層的蝕刻損總量為3奈米以下時，能夠將表面粗糙度的變差，抑制在最小限度。
又，上述保護矽層的厚度以10奈米以下為佳。
該保護矽層是在降溫至規定溫度及在形成應變矽為止之間，用以防止SiGe表面的粗糙，以10奈米以下的厚度為充分。保護層更厚於此時，會有形成多數不良錯位而使膜質變差的可能性。
又，以對上述形成應變矽層後的表面進行蝕刻為佳。
如此，藉由蝕刻形成應變矽層後的表面，能夠除去在表層部分堆積的Ge。
又，在上述含氫環境中的熱處理後，以與進行該熱處理的溫度相同的溫度，在上述熱處理後的SiGe層的表面，形成保護矽層為佳。
如此，若在上述含氫環境中的熱處理後，以與進行該 熱處理的溫度相同的溫度，進行隨後的保護矽層的形成時，能夠使露出的SiGe層的表面之露出時間抑制在最小限度。
而且，本發明提供一種應變矽基板的製造方法，是將藉由上述任一種應變矽基板的製造方法所製造的應變矽基板，使用作為接合晶圓，並藉由晶圓貼合方法來製造SOI型的應變矽基板。
如此，利用本發明之製造方法所製造的應變矽基板，使用作為接合晶圓，並藉由與基體晶圓貼合之晶圓貼合方法，來製造SOI型應變矽基板時，因為形成元件之部分也就是應變矽層的品質高，所以能夠得到高品質的SSOI基板。
若依照本發明，能夠製造出貫穿錯位密度、表面粗糙度及微粒程度低的應變矽基板。
又，能夠提供一種高品質的SSOI基板，其是將該應變矽基板作為SOI型基板的元件區域(SOI層)來使用。
先前，在製造至少含有晶格緩和SiGe層之應變矽基板時，欲同時滿足表面粗糙度及貫穿錯位密度之2種參數，因為二者具有對立(trade off)關係的傾向，所以難以兩者兼具。又，在基板形成中必須除去黏附在表面的微粒，期待開發一種有效率的方法，用以解決上述三個課題。
對於如此的問題之解決對策，已知先前藉由研磨晶格 緩和SiGe層的表面並充分地使其平坦化，能夠觀察到可以改良錯位及表面粗造，又，研磨後藉由進行充分地洗淨，能夠觀察到可以改良微粒程度的問題。本發明者等進行專心實驗及研討，發現配合前述方法，並且藉由在洗淨後的SiGe層表面磊晶成長應變矽時，適當地管理在含氫環境中藉由熱處理(H2 烘烤)除去在洗淨製程所形成的自然氧化膜之除去製程的條件；及在該H2 烘烤處理後，立刻形成保護矽層保護矽層並使應變矽層磊晶成長的條件，則能夠更有效地解決上述三個課題，而完成了本發明。
以下，邊參照圖示邊具體地說明本發明的實施形態，但是本發明未限定於此等記載。
第1圖是顯示本發明的例示性應變矽基板的製程之概略圖。首先，準備其主表面十分平坦的矽單結晶基板11。又，矽單結晶基板11的製造方法或面方位，可配合目的而適當地選擇，沒有特別限定。例如通常是藉由CZ法或FZ法所製造的矽單結晶。
接著，在矽單結晶基板11的表面上，以伴隨著厚度而使Ge濃度增加的方式，使SiGe濃度傾斜層12成長。使SiGe濃度傾斜層12成長至需要的厚度後，若使Ge濃度為一定的SiGe一定濃度層13成長，則能夠得到晶格緩和的SiGe層。
又，亦可在SiGe一定濃度層13的上面，堆積矽層14，用以防止其表面粗糙(參照第1圖A)。
因為在SiGe一定濃度層13的表面(或是矽層14的表 面)，由於交叉影線而致使表面粗糙度變差，所以藉由CMP研磨來使其表面平坦化(參照第1圖B)。接著，藉由SC1洗淨，清洗平坦化後的基板主表面13來除去在CMP研磨過程中所產生的微粒等。又，已知SC1洗淨其特徵是能夠得到微粒黏附少的洗淨，又，能夠同時蝕刻矽及SiGe且在其表面上形成自然氧化膜15(參照第1圖C)。在此，因為SiGe的蝕刻速度比矽快，所以粗糙度容易變差。為了防止粗糙度變差，以使研磨後的SiGe層表面的蝕刻量止於3奈米以下為佳。
又，因為SiGe層的Ge濃度越高會使蝕刻速度變快，故製造具有高濃度的Ge之SiGe層時必須注意此點。
接著，將因上述SC1洗淨而在晶格緩和SiGe一定濃度層13的表面上所形成的自然氧化膜15，藉由使用單片式CVD(化學氣相沈積；Chemical Vapor Deposition)裝置，於減壓條件下、規定溫度及時間，進行H2 烘烤來加以除去。H2 烘烤至少必須在800℃以上，以在900℃以上進行為佳。
又，已知SiGe層在高溫H2 烘烤處理時，其粗糙度亦容易變差。因此，熱處理以盡可能短時間為佳。但是，因為在該製程中，若未完全地將自然氧化膜除去時，則無法得到結晶性良好的應變矽層，所以必須以粗糙度不會變差、且能夠完全地除去自然氧化膜的方式，來設置適當的時間及溫度。又，藉由後述的實施例來詳細地說明，在自然氧化膜殘留於表面上的期間，H2 烘烤所引起的SiGe表 面的粗糙度變差是極輕微的，且只要在除去自然氧化膜後立刻形成保護矽層16，則能夠防止粗糙度(霧度)變差(參照第1圖D)。
又，因為藉由H2 烘烤除去自然氧化膜15後，盡可能迅速地進行保護矽層16的形成是重要的，所以保護矽層16的形成，是在自然氧化膜除去後以不比800℃低的溫度，以與H2 烘烤大致相同的溫度進行為佳，是有效果的。
又，保護矽層16的形成，通常矽源氣體是使用三氯矽烷(TCS)、二氯矽烷(DCS)、甲矽烷(SiH4 )。又，形成該保護矽層16的意義主要是在除去自然氧化膜後，在降低至規定溫度，來形成應變矽層17的期間，用以防止SiGe層13的表的粗糙度變差而已，所以厚度10奈米以下即足夠。厚度更厚時，在保護矽層16內會有形成多數的不良錯位而使膜質變差之情形。
接著，在保護矽層16上以規定溫度使應變矽進行磊晶成長。此時，形成有保護矽層時，即便將磊晶成長溫度降低至650℃左右，亦不會使霧度(haze)變差而能夠使應變矽層17良好地進行磊晶成長(參照第1圖E)。
又，盡可能以較低溫的條件進行磊晶成長的原因，是因為越高溫時從SiGe層往應變矽層之Ge擴散會變為顯著的緣故。
作為要得到所期望的應變矽基板之最後製程，較佳是將對應變矽層17的表面蝕刻除去規定厚度。在後述的實施例中將詳細地說明，是因為在應變矽層17表面堆積有Ge 的緣故。又，除去量以從應變矽層17表面算起約10奈米左右為佳。
若Ge堆積在應變矽層的表層上，隨後，應變矽的應變量會降低，又，將應變矽層的一部分作為閘極氧化膜時，絕緣耐壓特性會變差。
如此，依照本發明之應變矽基板的製造方法時，藉由CMP研磨SiGe層的表面，隨後進行SC1洗淨，並藉由適當地管理在含氫環境中的熱處理用以除去因該SC1洗淨所形成的自然氧化膜、及形成保護層與應變矽磊晶成長時的溫度和時間，不必經過複雜的製程，亦能夠以高生產力製造出其貫穿錯位密度、表面粗糙度及微粒程度低的應變矽基板。
又，藉由將前述應變矽基板的應變矽層表面，蝕刻除去規定厚度，能夠得到具有優良特性的應變矽基板。
又，使用本發明之應變矽基板作為接合晶圓，藉由晶圓貼合法，例如將在表面形成有氧化膜之矽單結晶基板(基體晶圓)，以夾住形成有該氧化膜的面的方式來與前述應變矽層部分貼合，並藉由磨削及研磨等薄膜化至應變矽層為止，則能夠得到高品質的SOI型應變矽基板。
以下，例示本發明的實驗例來更具體地說明，但是本發明未限定於此等實驗例。
準備藉由CZ法所製造之面方位為{100}的矽單結晶基板11。將該矽單結晶基板11搬運至單片式的CVD裝置 內，並使用二氯矽烷及四氯化鎵作為製程氣體，且在1000℃、80托(約11kPa)的條件下，如以下般地進行SiGe層的磊晶成長。亦即，二氯矽烷的供給量為200sccm且是一定，並使四氯化鎵的供給量是從0克/分鐘增加至0.6克/分鐘且Ge濃度是從0%慢慢地增加至21%，來成長2微米SiGe濃度傾斜層12，並在其上面使二氯矽烷、四氯化鎵的供給量各自為200sccm、0.6克/分鐘，來成長2微米Ge濃度為21%且為一定之晶格緩和SiGe一定濃度層13。又，晶格緩和SiGe一定濃度層13的表面，存在有交叉影線等，表面粗糙度不佳(參照第1圖A)。
以研磨損為約100奈米，對該SiGe一定濃度層13進行CMP(參照第1圖B)。研磨後的SiGe一定濃度層13的表面平坦性是RMS粗糙度為0.13奈米(測定區域為30微米×30微米)。又，對該半導體基板使用微粒測定器測定SiGe一定濃度層13的表面全部區域的霧度，確認為良好。
在以下記載的實驗例中，是使用層積該Ge濃度21%的SiGe一定濃度層13，並進行過CMP處理之基板。
(實驗例1)
對上述CMP後的半導體基板，比較晶圓表面的最後洗淨是採用HF精加工及採用SC1精加工之情況(參照第2圖)。
1)對上述半導體基板，進行76℃、(NH4OH:H2 O2 :H2 O)=1:1:5的混合液(SC1)洗淨＋DHF(5%)洗淨＋旋轉乾 燥後，使用微粒測定器(KLA-Tencor公司製SP1)以黑暗視野寬度模式，測定微粒程度(參照第2圖左圖)。
2)對上述半導體基板，進行76℃、(NH4 OH:H2 O2 :H2 O)=1:1:5的混合液(SC1)洗淨＋旋轉乾燥後，使用微粒測定器(KLA-Tencor公司製SP1)以黑暗視野寬度模式，測定微粒程度(參照第2圖左圖)。
從第2圖能夠清楚明白，晶圓表面的最後洗淨是採用HF精加工時，是非常容易黏附微粒。
(實驗例2)
對晶圓表面的最後洗淨是採用上述實驗例1的條件進行SC1洗淨過的上述CMP後的半導體基板(第1圖C)，為了除去因SC1洗淨所形成的自然氧化膜15，研討使用單片式CVD裝置，並在減壓條件下，以下述的溫度及時間，進行H2 烘烤時的最佳條件。
在80托(約11kPa)的減壓條件下，使H2 烘烤溫度各自從650℃上升至(900、950、1000℃)的溫度，並在各自溫度各自以一定時間(0、30、60秒)處理後，使用DCS(100sccm)，在與H2 烘烤相同溫度使其反應30秒，來形成保護矽層16後，觀察以微粒測定器(SP1)得到的霧度圖(參照第3圖B、C)
但是，因為在900℃的條件，即便進行H2 烘烤60秒，亦無法除去自然氧化膜15，所以省略了0及30秒時的圖。又，在950℃的條件，因為H2 烘烤處理30秒時幾乎完全 除去自然氧化膜15，所以省略了60秒時的圖。
又，在第3圖A顯示SC1洗淨後(H2 烘烤前)的霧度程度，作為比較對象。
依照本實驗例2時，得知在900℃以下進行H2 烘烤處理時，需要相當的時間來除去因SC1洗淨所形成的自然氧化膜15。又，在950℃、0秒的條件時，雖然自然氧化膜會有部分殘餘，但是在同樣的溫度處理30秒時，能夠幾乎完全地除去自然氧化膜。又，在1000℃時，確認在升溫的途中自然氧化膜完全地被除去。因此，0秒的處理時間(亦即，只有從650℃至到達1000℃之升溫製程而已)，便能夠完全地除去自然氧化膜。因此，在1000℃、30及60秒的條件時，因為自然氧化膜業已被除去，所以是在SiGe層露出的狀態繼續進行熱處理，因此如第3圖C所示，霧度程度是依照處理時間而變差。
又，第3圖C上的箭號是表示自然氧化膜殘留的部分。
又，以DHF作為最後洗淨時，利用810℃的H2 烘烤，能夠除去自然氧化膜。
因此，得知為了除去自然氧化膜15之H2 烘烤製程，以在950℃進行30秒、或在1000℃進行0秒為佳。
以下所示之實施例及比較例是將H2 烘烤設定為1000℃、0秒，來調查有無形成保護矽層16、及在應變矽磊晶成長時的溫度與晶圓表面的霧度程度之關係(參照第4圖)。
(實施例1、2、比較例1、2)
在第4圖C中，實施例1、2是在剛H2 烘烤後，形成5奈米保護矽層16後，降溫至800℃或650℃的應變矽磊晶成長溫度，並使應變矽層17磊晶成長70奈米而成者。比較例1、2是在H2 烘烤結束後，在含氫環境狀態，降溫至800℃或650℃的應變矽磊晶成長溫度後，使應變矽層17磊晶成長70奈米，且測定在各自條件下的霧度程度而成者。
又，第4圖A是顯示H2 烘烤前的晶圓表面的霧度程度(0.19ppm)來作為對照。又，第4圖B是表示上述反應的製程條件，是在650℃投入CVD裝置，並在含氫環境中升溫至1000℃後，立刻使二氯矽烷(DCS)流動3秒鐘，來形成保護矽層(矽覆蓋)，隨後，降溫至800℃或650℃，在800℃是使用二氯矽烷(DCS)，在650℃是使用SiH4 來形成應變矽層。
依照本實施例時，在H2 烘烤後未形成保護矽層16而降溫至800℃以下之比較例1、2，任一者的情況，都觀察到霧度變差。特別是應變矽磊晶成長溫度為650℃之比較例2，與對照(第4圖A)比較時，霧度變差1.5ppm以上。又，應變矽磊晶成長溫度為800℃之比較例1，其霧度為約1ppm左右。
相對地，在磊晶成長前形成有保護矽層者，在800℃磊晶(實施例1)或在650磊晶(實施例2)，任一者的霧度(haze)都維持在0.5ppm以下，顯示藉由保護矽層16能夠 顯著地抑制霧度變差。
(實施例3)
在上述實施例1、2，是顯示保護矽層16的有效性，但是未能夠決定磊晶成長應變矽時之最佳溫度條件。因上，本實施例是測定在各應變矽磊晶成長溫度時，在本發明之應變矽基板內的Ge在深度方向的剖面。
本實施例3是與上述施例1、2同樣地在1000℃、0秒除去SiGe表面的自然氧化膜15後，形成保護矽層16，並降溫至(650、800、950、1000℃)的各自溫度，並測定磊晶成長應變矽層17後之各試樣的Ge剖面(參照第5圖A)。上述剖面所得到的結果如下。
在應變矽層17中的Ge濃度具有磊晶成長溫度越高時變為越高的傾向，在800℃以下時能夠抑制在小於1×1018 /立方公分。相對地，950℃及1000℃的條件時，任一者的情況，Ge濃度都是在1018 /立方公分以上(參照第5圖B)。又，亦確認在應變矽層17表面，有Ge堆積(參照第5圖A)。又，應變矽層17表面的霧度程度任一者都良好而為0.5ppm以下。
因此，根據本實施例3及上述實施例1、2的結果，得知應變矽磊晶成長是盡可能在低溫成長為佳，特別是以在650℃實施為佳。又，藉由蝕刻除去堆積在表面的Ge時，不會使元件特性變差。從第5圖A得知只要除去10奈米即充分。
從以上實驗例1、2及實施例1~3、比較例1、2所得到的結果，得知在矽單結晶基板上，先層積晶格緩和SiGe層，並藉由CMP將SiGe層表面平坦化後，利用SC1洗淨能夠得到低微粒程度的晶圓表面。接著，藉由將該SC1洗淨時所形成的自然氧化膜，以在含氫環境中950℃、30秒的條件或1000℃、0秒的條件，進行熱處理來加以除去，並立刻以與熱處理時相同溫度形成保護矽層，並降溫至650℃而在該保護矽層上形成應變矽層時，顯示能夠得到其貫穿錯位密度、霧度程度(表面粗糙度)及微粒程度低之高品質的應變矽基板。
又，本發明未限定於上述實施形態。上述實施形態是例示性，凡是具有與本發明之申請專利範圍所記載之技術思想實質上相同構成、且達成相同作用效果之技術，無論何者，都包含在本發明的技術範圍內。
11‧‧‧矽單結晶基板
12‧‧‧SiGe濃度傾斜層
13‧‧‧SiGe一定濃度層
14‧‧‧矽層
15‧‧‧自然氧化膜
16‧‧‧保護矽層
17‧‧‧應變矽層
第1圖是用來說明本發明的應變矽基板的製程的一個例子之概略圖。
第2圖是顯示在HF洗淨及SC1洗淨後，黏附在晶圓表面上的微粒。
第3圖A是顯示在形成保護矽層前的晶圓的霧度程度；B是顯示在實施例2中的H2 烘烤處理時的反應的製程條件；C是顯示在實施例2中的藉由各H2 烘烤條件除去自然氧化膜後，在晶圓表面的霧度程度之圖。
第4圖A是顯示形成保護矽層前之晶圓的霧度程度，B是顯示在實施例3中的應變矽磊晶成長時的反應的製程條件；C是顯示依照有無保護氧化膜與應變矽成長時的溫度不同之晶圓表面的霧度程度之圖。
第5圖是顯示測定本發明之應變矽基板中的Ge深度剖面的結果之圖。
11‧‧‧矽單結晶基板
12‧‧‧SiGe濃度傾斜層
13‧‧‧SiGe一定濃度層
14‧‧‧矽層
15‧‧‧自然氧化膜
16‧‧‧保護矽層
17‧‧‧應變矽層

Claims (15)

  1. 一種應變矽基板的製造方法，是至少在矽單結晶基板上，先形成晶格緩和的SiGe層，並藉由CMP將該SiGe層的表面平坦化，而在該平坦化後的SiGe層的表面上形成應變矽層之應變矽基板的製造方法，其特徵是：在上述平坦化後的晶格緩和SiGe層的表面上，形成應變矽層之前，SC1洗淨該SiGe層的表面，並在800℃以上的含氫環境中，熱處理具有上述SC1洗淨後的SiGe層之上述基板，且在該熱處理後未降溫至低於800℃的溫度而是立刻在上述熱處理過後的基板上的SiGe層表面，形成保護矽層，並以比該保護矽層的形成溫度低的溫度，在該保護矽層的表面上形成應變矽層。
  2. 如申請專利範圍第1項所述之應變矽基板的製造方法，其中在對上述晶格緩和SiGe層表面進行SC1洗淨後，進行SC2洗淨。
  3. 如申請專利範圍第1項所述之應變矽基板的製造方法，其中使在洗淨上述晶格緩和SiGe層表面時之蝕刻量，其總量為3奈米以下。
  4. 如申請專利範圍第2項所述之應變矽基板的製造方法，其中使在洗淨上述晶格緩和SiGe層表面時之蝕刻量，其總量為3奈米以下。
  5. 如申請專利範圍第1項所述之應變矽基板的製造方法，其中使上述保護矽層的厚度為10奈米以下。
  6. 如申請專利範圍第2項所述之應變矽基板的製造方 法，其中使上述保護矽層的厚度為10奈米以下。
  7. 如申請專利範圍第3項所述之應變矽基板的製造方法，其中使上述保護矽層的厚度為10奈米以下。
  8. 如申請專利範圍第4項所述之應變矽基板的製造方法，其中使上述保護矽層的厚度為10奈米以下。
  9. 如申請專利範圍第1至8項中任一項所述之應變矽基板的製造方法，其中對上述形成應變矽層後的表面進行蝕刻。
  10. 如申請專利範圍第1至8項中任一項所述之應變矽基板的製造方法，其中在上述含氫環境中的熱處理後，使用與進行該熱處理的溫度相同的溫度，在上述熱處理後的SiGe層的表面，形成保護矽層。
  11. 如申請專利範圍第9項所述之應變矽基板的製造方法，其中在上述含氫環境中的熱處理後，使用與進行該熱處理的溫度相同的溫度，在上述熱處理後的SiGe層的表面，形成保護矽層。
  12. 一種應變矽基板的製造方法，其特徵是：將藉由如申請專利範圍第1至8項中任一項所述之製造方法所製造的應變矽基板，使用作為接合晶圓，並藉由晶圓貼合方法來製造SOI型應變矽基板。
  13. 一種應變矽基板的製造方法，其特徵是：將藉由如申請專利範圍第9項所述之製造方法所製造的應變矽基板，使用作為接合晶圓，並藉由晶圓貼合方法來製造SOI型應變矽基板。
  14. 一種應變矽基板的製造方法，其特徵是：將藉由如申請專利範圍第10項所述之製造方法所製造的應變矽基板，使用作為接合晶圓，並藉由晶圓貼合方法來製造SOI型應變矽基板。
  15. 一種應變矽基板的製造方法，其特徵是：將藉由如申請專利範圍第11項所述之製造方法所製造的應變矽基板，使用作為接合晶圓，並藉由晶圓貼合方法來製造SOI型應變矽基板。
TW096147521A 2006-12-19 2007-12-12 Method for manufacturing strained silicon substrate TWI390604B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006341799A JP5018066B2 (ja) 2006-12-19 2006-12-19 歪Ｓｉ基板の製造方法

Publications (2)

Publication Number Publication Date
TW200834669A TW200834669A (en) 2008-08-16
TWI390604B true TWI390604B (zh) 2013-03-21

Family

ID=39536088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096147521A TWI390604B (zh) 2006-12-19 2007-12-12 Method for manufacturing strained silicon substrate

Country Status (7)

Country Link
US (1) US20100003803A1 (zh)
EP (1) EP2133908A4 (zh)
JP (1) JP5018066B2 (zh)
KR (1) KR20090099533A (zh)
CN (1) CN101558474B (zh)
TW (1) TWI390604B (zh)
WO (1) WO2008075449A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
US20150270134A1 (en) * 2014-03-19 2015-09-24 Qualcomm Incorporated Methods of forming a metal-insulator-semiconductor (mis) structure and a dual contact device
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
EP3497717A1 (en) 2016-08-12 2019-06-19 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10460925B2 (en) * 2017-06-30 2019-10-29 United Microelectronics Corp. Method for processing semiconductor device
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US11387157B2 (en) * 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200234978A1 (en) * 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
EP3915135A1 (en) 2019-01-23 2021-12-01 Qorvo US, Inc. Rf semiconductor device and manufacturing method thereof
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
FR3116940B1 (fr) * 2020-11-27 2023-06-09 Commissariat Energie Atomique Procédé basse température de fabrication d’un substrat semiconducteur sur isolant
JP7484825B2 (ja) 2021-06-17 2024-05-16 信越半導体株式会社 洗浄工程及び乾燥工程の評価方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970499B2 (ja) * 1995-10-30 1999-11-02 日本電気株式会社 半導体装置の製造方法
EP1016129B2 (en) 1997-06-24 2009-06-10 Massachusetts Institute Of Technology Controlling threading dislocation densities using graded layers and planarization
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
JP4212228B2 (ja) 1999-09-09 2009-01-21 株式会社東芝 半導体装置の製造方法
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP2002289533A (ja) 2001-03-26 2002-10-04 Kentaro Sawano 半導体表面の研磨方法、半導体デバイスの製造方法および半導体デバイス
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
AU2003237473A1 (en) * 2002-06-07 2003-12-22 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP4949628B2 (ja) * 2002-10-30 2012-06-13 台湾積體電路製造股▲ふん▼有限公司 Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法
US6812116B2 (en) * 2002-12-13 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
EP1588406B1 (en) * 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
EP1709671B1 (en) * 2004-01-16 2012-04-04 International Business Machines Corporation Method of forming thin sgoi wafers with high relaxation and low stacking fault defect density
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass

Also Published As

Publication number Publication date
CN101558474A (zh) 2009-10-14
JP5018066B2 (ja) 2012-09-05
CN101558474B (zh) 2012-06-20
WO2008075449A1 (ja) 2008-06-26
EP2133908A4 (en) 2010-04-07
EP2133908A1 (en) 2009-12-16
KR20090099533A (ko) 2009-09-22
JP2008153545A (ja) 2008-07-03
US20100003803A1 (en) 2010-01-07
TW200834669A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
TWI390604B (zh) Method for manufacturing strained silicon substrate
JP6796162B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
US7411274B2 (en) Silicon semiconductor substrate and its manufacturing method
US20060049399A1 (en) Germanium-on-insulator fabrication utilizing wafer bonding
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
US8815710B2 (en) Silicon epitaxial wafer and method for production thereof
WO2007114983A2 (en) Method of making a multiple crystal orientation semiconductor device
US7198997B2 (en) Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor
JPH04267339A (ja) 半導体基板及びその製造方法
JPH03295235A (ja) エピタキシャルウェーハの製造方法
KR101364995B1 (ko) 반도체 기판의 제조방법
JPH09260619A (ja) Ｓｏｉ基板及びその製造方法
JP4700652B2 (ja) 層構造の製造方法
WO2011007494A1 (ja) 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP4158610B2 (ja) 半導体基板の製造方法
CN110010445B (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法
JP4140456B2 (ja) 半導体基板の製造方法
KR20240067808A (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법
CN118048691A (zh) 层叠晶片的制造方法和层叠晶片
KR20080002600A (ko) 반도체 소자의 게이트 형성 방법
Scalise et al. Bird's Beak and Thermally Induced Stress Defects Evaluations of LOCOS Structures Fabricated Using ECR-CVD SiNx Without Pad Oxide
KR20140023579A (ko) 에피택셜 웨이퍼 및 그 제조방법
JP2004312033A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ