KR20240067808A - 그룹3족 질화물 반도체 템플릿의 제조 방법 - Google Patents

그룹3족 질화물 반도체 템플릿의 제조 방법 Download PDF

Info

Publication number
KR20240067808A
KR20240067808A KR1020230149573A KR20230149573A KR20240067808A KR 20240067808 A KR20240067808 A KR 20240067808A KR 1020230149573 A KR1020230149573 A KR 1020230149573A KR 20230149573 A KR20230149573 A KR 20230149573A KR 20240067808 A KR20240067808 A KR 20240067808A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
seed layer
manufacturing
growth
Prior art date
Application number
KR1020230149573A
Other languages
English (en)
Other versions
KR102689679B1 (ko
Inventor
송준오
윤형선
한영훈
문지형
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Publication of KR20240067808A publication Critical patent/KR20240067808A/ko
Application granted granted Critical
Publication of KR102689679B1 publication Critical patent/KR102689679B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 그룹3족 질화물 반도체 템플릿의 제조 방법에 관한 것으로, 성장기판 위에 상면이 질소 극성 표면(nitrogen polar surface)을 갖는 시드층을 성장시키는 성장단계; 상기 시드층 위에 보호층을 성막하는 성막단계; 본딩층을 통해 상기 보호층과 지지기판을 본딩시키는 본딩단계; 및 상기 성장기판을 제거하여 상기 시드층의 금속 극성 표면(metal polar surface)을 노출시키는 제거단계를 포함한다.
본 발명에 따르면, 유전체 본딩 및 에피택시 전사 공정을 통해 고내열성 및 고내식성을 가진 최종 지지기판의 상부에 격자상수 차이가 없는 동종의 시드층을 형성시킬 수 있으므로, 시드층 위에 성장되는 그룹3족 질화물 반도체 소자의 성능과 품질을 대폭적으로 개선할 수 있는 효과가 있다.

Description

그룹3족 질화물 반도체 템플릿의 제조 방법{METHOD FOR MANUFACTURING GROUP 3 NITRIDE SEMICONDUCTOR TEMPLATE}
본 발명은 그룹3족 질화물 반도체 템플릿의 제조 방법에 관한 것으로, 보다 상세하게는 최초 성장기판의 상부에 질소 극성 표면(nitrogen polar surface)을 갖는 그룹3족 질화물 반도체 시드층을 성장시킨 후, 고내열성 및 고내식성을 가진 최종 지지기판으로 전사시켜 전사된 시드층이 인듐(In), 갈륨(Ga) 또는 알루미늄(Al) 금속 극성 표면(metal polar surface)을 갖도록 함으로써 고품질의 그룹3족 질화물 반도체 소자의 제조를 가능하게 하는 그룹3족 질화물 반도체 템플릿의 제조 방법에 관한 것이다.
기존 동종(同種)의 단결정 SiC 성장기판(웨이퍼) 위에서 성장하고 설계 및 제작된 SiC 반도체 소자와는 달리, 그룹3족 질화물 반도체는 저비용의 상업용 단결정 GaN, AlN 성장기판의 부재로 인해 이종(異種)의 대구경(6인치 이상) 단결정 사파이어, SiC, Si 성장기판 위에서 직접적으로 에피택시(epitaxy) 성장하여 그룹3족 질화물 반도체 소자를 설계 및 제작하는데, 성장기판과의 격자상수(lattice constant, LC) 차로 인해서 다양한 결정학적 결함이 고밀도로 발생하여 반도체 소자의 성능화 품질을 악화시켜 응용 범위 확대에 큰 어려움이 존재한다.
구체적으로, 이종(異種)의 대구경 단결정 사파이어, SiC, Si 성장기판 위에서 직접적으로 단결정의 그룹3족 질화물을 에피택시 성장시키는 기술은 성장기판 상/하부의 표면온도 차이(ΔT), 격자상수 차이(Δa), 열팽창계수 차이(Δα)의 세 가지 영향 인자들이 단계적으로 그룹3족 질화물 에피택시 내부에 스트레스를 유발하여 결정학적 결함 및 휨(concave 또는 convex bowing) 등의 현상을 초래한다.
상술한 세 가지 스트레스 영향 인자로 인해, 그룹3족 질화물 물질계의 소자 제품을 제조할 때 다음과 같은 문제점들이 있다.
먼저, 마이크로 LED 소자 성장 시, 위 세 가지 스트레스 영향 인자로 인해 에피택시 웨이퍼 휨 현상이 발생되고, 이로 인해 센터 영역과 엣지 영역의 표면온도 차이로 인해 InGaN 기반의 활성층(multi quantum wells, MQWs) 성장 시에 In 조성비의 불균일도가 야기되어 웨이퍼 내의 파장 및 광전 특성(동작전압, 광출력) 산포가 크게 분산되고 양품 수율에 지대한 영향을 미치게 되어 제조 원가 상승을 초래한다. 또한, 이러한 웨이퍼 휨 현상은 InGaN 기반의 활성층(MQWs)을 갖는 마이크로 LED 소자 성장 시, 연속하여 후속하여 성장되는 전자방지막(electron blocking layer) 역할하는 p형 AlGaN 내에서 Al 조성비와 p형 도펀트(dopant) 원자인 Mg 도핑량의 균일도가 저하되어 웨이퍼 내(內)의 광전 특성 산포 이슈가 발생한다.
또한, 전력반도체 소자 성장 시에도, 위 세 가지 스트레스 영향 인자로 인해 에피택시 웨이퍼 휨 현상이 발생되고, 이로 인해 수평 채널 구조(horizontal channel structure)를 갖는 고전자이동도트랜지스터(high electron mobility transistor, HEMT)에서 대략 20nm 두께를 갖는 AlGaN Barrier 두께 및 Al 조성비 균일도 저하와 함께, 고저항성 GaN Buffer 층에서 C 또는 Fe 도핑량의 균일도 저하 및 수직 드리프트 구조(vertical drift structure)를 갖는 전력반도체 소자를 위한 10㎛ 이상의 후막 GaN 성장시에 인장응력이 더욱 심화되어 품질이 저하될 뿐만 아니라, 성장 후에 상온까지 웨이퍼 냉각 시 웨이퍼 휨이 심화되어 크랙이 발생할 가능성이 높아지는 문제점이 있다.
또한, AlN 물질계로 구성된 BAW 또는 SAW와 같은 통신용 필터 소자 성장 시에도, 큰 압전능(piezoelectricity)을 갖는 AlN 결정성과 두께 균일도가 품질에 지대한 영향을 미치는 필터 소자에서 위 세 가지 스트레스 영향 인자로 인해 에피택시 웨이퍼 휨 현상이 발생되고, AlN의 성장 시 강한 인장응력으로 인해 500nm 전후에서 AlN 내부에 다수의 크랙과 품질 저하가 발생되는 문제점이 있다.
대한민국 등록특허공보 제10-2122846호
본 발명의 목적은, 상술한 종래의 문제점을 해결하기 위한 것으로, 최초 성장기판의 상부에 질소 극성 표면(nitrogen polar surface)을 갖는 그룹3족 질화물 반도체 시드층을 성장시킨 후, 고내열성 및 고내식성을 가진 최종 지지기판으로 전사시켜 전사된 시드층이 인듐(In), 갈륨(Ga) 또는 알루미늄(Al) 금속 극성 표면(metal polar surface)을 갖도록 함으로써 고품질의 그룹3족 질화물 반도체 소자의 제조를 가능하게 하는 그룹3족 질화물 반도체 템플릿의 제조 방법을 제공함에 있다.
상기 목적은, 본 발명에 따라, 성장기판 위에 상면이 질소 극성 표면(nitrogen polar surface)을 갖는 시드층을 성장시키는 성장단계; 상기 시드층 위에 보호층을 성막하는 성막단계; 본딩층을 통해 상기 보호층과 지지기판을 본딩시키는 본딩단계; 및 상기 성장기판을 제거하여 상기 시드층의 금속 극성 표면(metal polar surface)을 노출시키는 제거단계를 포함하는, 그룹3족 질화물 반도체 템플릿의 제조 방법에 의해 달성된다.
또한, 상기 성장기판은, 실리콘(Si) 기판일 수 있다.
또한, 상기 성장단계는, 수소 분위기에서 상기 성장기판을 고온 열처리하는 단계와, 암모니아 분위기에서 상기 성장기판의 표면을 고온 질화 처리하여 SiN층을 형성시키는 단계와, 상기 SiN층 위에 버퍼층을 성막시키는 단계와, 상기 버퍼층 위에 응축응력도입층을 성장시키는 단계와, 상기 응축응력도입층 위에 질소 극성 표면의 시드층을 성장시키는 단계를 포함할 수 있다.
또한, 상기 제거단계는, 상기 성장기판, 상기 SiN층, 상기 버퍼층 및 상기 응축응력도입층을 제거하여 상기 시드층의 금속 극성 표면을 노출시킬 수 있다.
또한, 상기 응축응력도입층 또는 상기 시드층 중 적어도 하나에는, 성장 시 Mg 도핑 또는 캐리어 가스 변조(carrier gas modulation)가 수행될 수 있다.
또한, 상기 제거단계는, 상기 성장기판, 상기 SiN층, 상기 버퍼층, 상기 응축응력도입층 및 상기 시드층의 Mg 도핑 또는 캐리어 가스 변조가 수행된 영역까지 제거하여 상기 시드층의 금속 극성 표면을 노출시킬 수 있다.
또한, 상기 성장기판은, 사파이어(sapphire, Al2O3) 기판일 수 있다.
또한, 상기 성장단계는, 수소 분위기에서 상기 성장기판을 고온 열처리하는 제1 단계와, 암모니아 분위기에서 상기 성장기판의 표면을 고온 질화 처리하여 AlN층을 형성시키는 제2 단계와, 상기 AlN층 위에 버퍼층을 성막시키는 제3 단계와, 상기 버퍼층 위에 질소 극성 표면의 시드층을 성장시키는 제4 단계를 포함할 수 있다.
또한, 상기 제거단계는, 상기 성장기판, 상기 AlN층 및 상기 버퍼층을 제거하여 상기 시드층의 금속 극성 표면을 노출시킬 수 있다.
또한, 상기 시드층에는, 성장 시 Mg 도핑 또는 캐리어 가스 변조(carrier gas modulation)가 수행될 수 있다.
또한, 상기 제거단계는, 상기 성장기판, 상기 AlN층, 상기 버퍼층 및 상기 시드층의 Mg 도핑 또는 캐리어 가스 변조가 수행된 영역까지 제거하여 상기 시드층의 금속 극성 표면을 노출시킬 수 있다.
또한, 상기 성막단계는, 접합력을 강화하고 응축응력을 유발하는 강화층을 상기 시드층 위에 형성시킨 후, 상기 강화층 위에 상기 보호층을 성막할 수 있다.
또한, 상기 본딩단계는, 접합력을 강화하고 응축응력을 유발하는 강화층을 상기 지지기판 위에 형성시킨 후, 본딩층을 통해 상기 보호층과 상기 강화층을 본딩시킬 수 있다.
또한, 본 발명은, 노출된 상기 시드층 위에 소자 활성층을 재성장시키는 재성장단계를 더 포함할 수 있다.
본 발명에 따르면, 유전체 본딩 및 에피택시 전사 공정을 통해 고내열성 및 고내식성을 가진 최종 지지기판의 상부에 격자상수 차이가 없는 동종의 시드층을 형성시킬 수 있으므로, 시드층 위에 성장되는 그룹3족 질화물 반도체 소자의 성능과 품질을 대폭적으로 개선할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 단결정질 뿐만 아니라 고온 소결 공정(sintering processing) 결과물인 다결정질 미세구조도 이용할 수 있으며, 8인치 이상의 웨이퍼 사이즈에도 적용이 가능하므로, 원가 경쟁력이 확보될 수 있는 이점이 있다.
한편, 본 발명의 효과는 이상에서 언급한 효과들로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 효과들이 포함될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 2는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이고,
도 3 및 도 4는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 성장단계를 통해 상면이 질소 극성 표면을 갖는 시드층이 성장된 것을 도시한 것이고,
도 5는 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 6은 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이고,
도 7 및 도 8은 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 성장단계를 통해 상면이 질소 극성 표면을 갖는 시드층이 성장된 것을 도시한 것이고,
도 9는 본 발명의 제1 실시예 또는 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법에 따른 그룹3족 질화물 반도체 템플릿의 시드층 위에 소자 활성층이 재성장되는 것을 도시한 것이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
또한, 본 발명의 실시예를 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성요소를 설명함에 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
그룹3족 질화물 반도체는 저비용의 상업용 단결정 GaN, AlN 성장기판의 부재로 인해 이종(異種)의 단결정 성장기판 웨이퍼 위에서 직접적으로 에피택시 성장하여 그룹3족 질화물 반도체 소자를 설계 및 제작하는데, 최초 성장기판과의 격자상수(lattice constant, LC) 차로 인해서 다양한 결정학적 결함이 고밀도로 발생하여 반도체 소자의 성능과 품질을 악화시켜 응용 범위 확대에 큰 어려움이 존재한다.
본 발명은 이를 해결하기 위한 것으로, 고내열성 및 고내식성을 가진 최종 지지기판 상부에 유전체 웨이퍼 본딩과 에피택시 전사 공정을 통해 격자상수 차가 제로(0)인 동종(同種)의 성장 시드층을 형성시켜, 그룹3족 질화물 반도체의 성장 시 결함을 최소화함으로써 그룹3족 질화물 반도체 소자의 성능과 품질을 획기적으로 개선하기 위한 것이다. 다만, 성장 시드층이 최종 지지기판 위에 전사되는 경우, 노출된 성장 시드층의 표면이 질소 극성 표면을 갖게 되어 그 위에 고품질의 또 다른 그룹3족 질화물 반도체를 성장시키는데 큰 어려움이 존재하게 된다.
이에 따라, 본 발명은 먼저 결정학적 면 및 방위각 조절, 성장 전 고온 표면 질화 처리, 버퍼층 또는 핵생성층의 성장 공정 등을 통해 최초 성장기판의 상부에 성장 시드층이 질소 극성 표면을 갖도록 성장시킨 다음, 유전체 본딩과 에피택시 전사 공정을 통해 최종 지지기판으로 전사된 성장 시드층의 표면이 금속(Ga, Al, In) 극성 표면을 갖도록 하는 것을 특징으로 한다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)에 대해 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 순서도이고, 도 2는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)은, 성장단계(S110), 성막단계(S120), 본딩단계(S130) 및 제거단계(S140)를 포함한다.
성장단계(S110)는 최초 성장기판(G1) 위에 상면이 질소 극성 표면(nitrogen polar surface)을 갖는 단층 또는 다층의 그룹3족 질화물 반도체 시드층(150)을 성장시키는 단계이다.
본 실시예에서 최초 성장기판(G1)은 후술하는 제거단계(S140)의 케미컬 리프트 오프(chemical lift off, CLO) 공정에서 습식 식각으로 제거가 가능하며, 기계적 연마 및 선택적 식각이 가능한 Si 성장기판(G1)으로 마련되며, Si 성장기판(G1)은 고품질의 그룹3족 질화물 반도체 시드층(150)의 성장이 가능하도록 (111) 결정면 또는 (100) 결정면을 가진 Si로 형성되는 것이 바람직하다.
도 3 및 도 4는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 성장단계(S110)를 통해 상면이 질소 극성 표면을 갖는 시드층(150)이 성장된 것을 도시한 것이다.
성장단계(S110)는 보다 상세하게, CMP(chemical-mechanical polishing) 공정이 수행된 최초 성장기판(G1)을 준비하는 단계와, 수소 분위기(H2)에서 최초 성장기판(G1)을 1000℃ 이상의 고온으로 열처리하는 단계와, 암모니아 분위기(NH3 및 N2)에서 성장기판(G1)의 표면을 1000℃ 이상의 고온으로 질화 처리함으로써 피막 또는 아일랜드(island) 형상의 SiN층(P1)을 5㎚ 미만으로 형성시키는 단계와, 850℃ 이상의 고온에서 SiN층(P1) 위에 AlN 버퍼층(U1)(또는 핵생성층)을 50㎚ 이하로 성막시키는 단계와, 950℃ 이상의 고온에서 버퍼층(U1) 위에 응축 응력을 유발시키기 위한 AlxGayN(x < y) 응축응력도입층(R)을 500㎚ 이하로 성장시키는 단계와, 응축응력도입층(R) 위에 시드층(150)을 2㎛ 이하로 성장시키는 단계를 포함한다.
도 3에 도시된 바와 같이, 상술한 성장단계(S110)에 따라 성장기판(G1) 위에는 SiN층(P1), AlN 버퍼층(U1), AlxGayN(x < y) 응축응력도입층(R) 및 시드층(150)이 순서대로 적층된 구조를 갖게 되는데, 고온 질화 처리에 따른 SiN층(P1) 및 버퍼층(U1)을 통해 질소 극성 표면을 갖는 AlxGayN(x < y) 응축응력도입층(R)이 성장될 수 있으며, 이후 질소 극성 표면을 갖는 시드층(150)이 성장될 수 있다.
한편, 도 4에 도시된 바와 같이 시드층(150) 표면의 질소 극성을 강화하기 위해, 응축응력도입층(R) 또는 시드층(150) 중 적어도 하나에는 성장 시 Mg 도핑 또는 캐리어 가스 변조(carrier gas modulation)가 수행될 수 있으며, 바람직하게는 응축응력도입층(R)과 시드층(150)의 성장 시 각각 Mg 도핑 또는 캐리어 가스 변조(carrier gas modulation)가 수행될 수 있다.
한편, 시드층(150)의 내부에는 임의적으로 패터닝(patterning) 설계를 통해 공정중에 발생되는 가스(gas)가 배출될 수 있는 통로가 형성될 수 있다.
성막단계(S120)는 시드층(150) 위에 보호층(140)을 성막하는 단계이다.
여기서 보호층(140)은 시드층(150)이 후속 공정 중에 손상(damage)받는 것을 방지하기 위한 층으로, SiO2를 포함한 산화물, SiNx를 포함한 질화물을 포함할 수 있으며, 금속 및 합금 등을 포함할 수 있다.
한편, 성막단계(S120)에서는 보호층(140)을 성막하기에 앞서, 강화층(120)을 시드층(150) 위에 형성시킨 후, 강화층(120) 위에 보호층(140)을 성막할 수 있다.
본딩단계(S130)는 본딩층(130)을 통해 보호층(140)과 지지기판(110)을 본딩시키는 단계이다.
본 실시예에서 최종 지지기판(110)은 1000℃ 이상의 고온 및 환원 분위기에서 고내열성 또는 고내식성을 갖는 물질로 형성될 수 있으며, 구체적으로 AlNcera(방열능: 170~230 W/mK), SiC(방열능: 300~450 W/mK), Si(방열능: 149 W/mK), 사파이어(방열능: 30 W/mK) 및 SiNx(방열능: 90 W/mK)를 포함할 수 있다. 즉, 본 발명에서는 단결정질 뿐만 아니라 고온 소결 공정(sintering processing) 결과물인 다결정질 미세구조도 이용할 수 있으므로, 원가 경쟁력이 확보될 수 있는 이점이 있다.
본딩단계(S130)는 이러한 최종 지지기판(110)을 본딩층(130)을 통해 보호층(140)과 본딩시키는데, 구체적으로 보호층(140) 위에 제1 본딩층(B1)을 형성시키고, 최종 지지기판(110) 위에 제2 본딩층(B2)을 형성시킨 후, 제1 본딩층(B1)과 제2 본딩층(B2)을 200℃ 이하에서 서로 가압하여 접합시킴으로써 본딩층(130)을 형성시켜 보호층(140)이 형성된 최초 성장기판(G1)과 최종 지지기판(110)을 본딩시킬 수 있다. 일반적으로 Si 성장기판(G1)과 최종 지지기판(110) 물질 사이의 열팽창계수 차이가 클수록 본딩단계(S130)의 온도를 상온으로 낮추고 압력을 증가시키는 것이 바람직하며, 접합력 향상을 위해 제1 본딩층(B1)과 제2 본딩층(B2) 각각에 CMP(chemical-mechanical polishing) 공정을 수행하는 것도 바람직하다.
이러한 본딩층(130)(제1 본딩층(B1)과 제2 본딩층(B2)을 포함)은 단층 또는 다층으로 형성될 수 있으며, 그룹3족 질화물 반도체를 성장시키는 MOCVD 챔버(1000℃ 이상의 온도 및 환원 분위기)에서 물성 변화가 없고 열전도율이 우수한 유전체(dielectric) 물질을 우선적으로 선정하는데, 예를 들면, SiO2, SiNx, SiCN, AlN, Al2O3, a-Si(비정질 실리콘), 더 나아가서는 표면 조도 개선을 위해 SOG(spin on glass, 액상 SiO2), HSQ(hydrogen silsesquioxane) 등의 FOx(flowable oxides)를 포함할 수 있다.
한편, 제1 본딩층(B1) 또는 제2 본딩층(B2) 중 적어도 하나의 내부에는 임의적으로 패터닝(patterning) 설계를 통해 공정중에 발생되는 가스(gas)가 배출될 수 있는 통로가 형성될 수 있다.
유전체 물질로 웨이퍼 본딩을 할 경우, 웨이퍼 본딩이 되는 표면의 거칠기와 웨이퍼 휨에 민감하지만, 상술한 본딩층(130) 내부의 패터닝에 따르면 엄격한 웨이퍼 표면 거칠기 및 휨 이슈를 상당히 완화할 수 있게 된다. 또한 상술한 본딩층(130) 내부의 패터닝에 따르면 본딩층(130) 내부에 보이드가 형성되는 것을 효과적으로 방지할 수 있으며, 결합력 강화와 더불어 사소한 열기인성 스트레스도 완충할 수 있는 효과가 있다.
종래에는 최초 성장기판(G1)과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(thermo-mechanical induced stress) 발생으로 에피택시 웨이퍼의 휨이 발생할 수 있지만, 본 발명에서는 본딩층(130)을 통해 최종 지지기판(110)을 강하게 접합시킴으로써 이를 해소할 수 있다. 즉, 최종 지지기판(110)이 접합된 에피택시 웨이퍼의 경우에는 응력이 거의 풀린(stress-relieved) 상태로 웨이퍼 휨(bow)이 거의 제로(0)로 최소화될 수 있으므로, 4인치, 6인치, 8인치 뿐만 아니라 12인치 이상의 웨이퍼 사이즈에도 적용이 가능한 이점이 있다.
한편, 본딩단계(S130)에서는 강화층(120)을 지지기판(110) 위에 형성시킨 후, 본딩층(130)을 통해 보호층(140)과 강화층(120)을 본딩시킬 수 있다.
여기서 강화층(120)은 최종 지지기판(110)과의 접합력을 강화하고 응축 응력을 유발하기 위한 층으로, 강화층(120)은 보다 상세하게 접합 강화층과 응축 응력층을 포함할 수 있다.
접합 강화층은 보호층(140)이 본딩층(130)을 통해 최종 지지기판(110) 위에 접합될 때, 접합력을 강화하기 위해 도입되는 층으로, 시드층(150) 또는 최종 지지기판(110) 위에 형성되며, 접합 강화층을 구성하는 물질은 SiO2, SiNx 등에서 우선적으로 선정하는 것이 바람직하다.
응축 응력층은 응축응력을 유발하는 층으로 접합 강화층 위에 형성되며, 응축 응력층 위에 보호층(140) 또는 제2 본딩층(B2)이 형성된다. 응축 응력층은 최종 지지기판(110)의 열팽창계수보다 더 큰 값을 갖는 유전체 물질, 예를 들면 AlN(4.6ppm), AlNO(4.6-6.8ppm), Al2O3(6.8ppm), SiC(4.8ppm), SiCN(3.8-4.8ppm), GaN(5.6ppm), GaNO(5.6-6.8ppm) 등의 인장응력을 완화, 즉 응축응력을 유발하는 물질로 구성되는데, 이는 스트레스 조절을 통한 제품의 품질 개선을 유도하는 역할을 한다.
본 발명에서는 경우에 따라 상술한 접합 강화층 또는 응축 응력층이 생략될 수 있으며, 경우에 따라 강화층(120) 전체가 생략되어 시드층(150)의 일면과 보호층(140)이 직접 접하거나, 최종 지지기판(110)과 제2 본딩층(B2)이 직접 접할 수 있다. 이러한 경우는 보호층(140) 또는 본딩층(130)으로 최종 지지기판(110)의 열팽창계수보다 큰 물질을 성막하여 접합 기능과 함께 응축 응력을 유발하는 구조일 수 있다.
한편, 상술한 강화층(120)을 성막하기에 앞서 지지기판(110) 위에 표면평탄화층이 도입될 수 있으며, 표면평탄화층은 SOG(spin on glass, 액상 SiO2), HSQ(hydrogen silsesquioxane) 등의 FOx(flowable oxides)를 통해 형성될 수 있다.
제거단계(S140)는 최초 성장기판(G1)을 제거하여 시드층(150)의 금속 극성 표면(metal polar surface)을 노출시키는 단계이다.
제거단계(S140)에서는 Si 성장기판(G1)의 후면을 기계적 연마(grinding 및 lapping)한 후, 남은 박형의 Si 성장기판(G1)을 케미컬 리프트 오프(chemical lift off, CLO) 공정을 이용하여 제거하는데, 구체적으로 TMAH(tetramethylammonium hydroxide) 또는 HNA(hydrofluoric + nitric + acetic acids) 용액을 이용한 습식 식각을 통해 남은 박형의 Si 성장기판(G1)을 완전히 제거한다.
이때, 제거단계(S140)에서는 성장기판(G1) 뿐만 아니라 성장단계(S110)에서 형성된 SiN층(P1), 버퍼층(U1) 및 응축응력도입층(R)을 함께 식각하여 제거함으로써 최종 지지기판(110)에 전사된 시드층(150)의 금속 극성 표면을 노출시키며, 시드층(150)에 Mg 도핑 또는 캐리어 가스 변조가 수행된 경우에는 시드층(150)의 Mg 도핑 또는 캐리어 가스 변조가 수행된 영역까지 추가적으로 식각하여 제거함으로써 최종 지지기판(110)에 전사된 시드층(150)의 금속 극성 표면을 노출시킨다.
상술한 과정을 거쳐 제조된 본 발명의 그룹3족 질화물 반도체 템플릿은 기본적으로 지지기판(110), 본딩층(130), 시드층(150)이 순서대로 적층된 구조를 갖게 되며, 최종 지지기판(110)에 전사되어 금속 극성 표면이 노출된 시드층(150)은 상부에 고품질의 그룹3족 질화물 반도체로 이루어진 소자 활성층(160)을 재성장시킬 수 있게 된다.
한편, 경우에 따라 기계적 연마 후에 남은 박형 Si 성장기판(G1)을 완전히 제거하기 위해 SF6 등의 플라즈마 건식 공정을 통해 제거할 수도 있으며, 기계적 연마 후 또는 남은 박형 Si 성장기판(G1)을 완전히 제거한 후에 본딩층(130)의 결합력을 강화하기 위해 400℃ 이상의 고온에서 열처리가 수행될 수도 있다.
도 9는 본 발명의 제1 실시예 또는 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법에 따른 그룹3족 질화물 반도체 템플릿의 시드층(150) 위에 소자 활성층(160)이 재성장되는 것을 도시한 것이다.
상술한 단계들을 거쳐 그룹3족 질화물 반도체 템플릿이 제조된 이후, 본 발명은 재성장단계를 더 포함할 수 있는데, 도 9에 도시된 바와 같이, 재성장단계는 금속 극성 표면이 노출된 시드층(150) 위에 소자 활성층(160)을 재성장시키는 단계이다.
디스플레이용 microLED 또는 수직칩 구조의 UV LED 소자를 위한 소자 활성층(160)이 재성장되는 경우, 본 발명의 그룹3족 질화물 반도체 템플릿의 시드층(150)의 물질로는 GaN, InGaN 또는 AlN을 포함할 수 있으며, 최종 지지기판(110)의 물질로는 광학적으로 투명한 사파이어(LLO 공정 이용) 또는 그룹3족 질화물과 열팽창계수가 동일한 AlNcera(CLO 공정 이용)을 포함할 수 있다.
또한, 고주파 및 스위칭 전력반도체 소자를 위한 소자 활성층(160)이 재성장되는 경우, 본 발명의 그룹3족 질화물 반도체 템플릿의 시드층(150)의 물질로는 GaN 또는 AlN을 포함할 수 있으며, 최종 지지기판(110)의 물질로는 그룹3족 질화물과 열팽창계수가 동일한 AlNcera(CLO 공정 이용), 고방열능을 가지며 그룹3족 질화물과 열팽창계수 차이가 작은 SiC 또는 대구경 웨이퍼 제조가 가능하며 높은 가성비를 가진 Si를 포함할 수 있다.
또한, 5G, 와이파이 통신용 AlN BAW 또는 SAW 필터 소자를 위한 소자 활성층(160)이 재성장되는 경우, 본 발명의 그룹3족 질화물 반도체 템플릿의 시드층(150)의 물질로는 AlN을 포함할 수 있으며, 최종 지지기판(110)의 물질로는 그룹3족 질화물과 열팽창계수가 동일한 AlNcera(CLO 공정 이용), 고방열능을 가지며 그룹3족 질화물과 열팽창계수 차이가 작은 SiC 또는 광학적으로 투명한 사파이어(LLO 공정 이용)를 포함할 수 있다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S200)에 대해 상세히 설명한다.
도 5는 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S200)의 순서도이고, 도 6은 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 5 및 도 6에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S200)은, 성장단계(S210), 성막단계(S220), 본딩단계(S230) 및 제거단계(S240)를 포함한다.
성장단계(S210)는 최초 성장기판(G2) 위에 상면이 질소 극성 표면(nitrogen polar surface)을 갖는 단층 또는 다층의 시드층(150)을 성장시키는 단계이다.
본 실시예에서 최초 성장기판(G2)은 후술하는 제거단계(S240)의 레이저 리프트 오프(laser lift off, LLO) 공정에서 레이저 빔(단일 파장 광)이 흡수없이 이론 상 100% 투과될 수 있으며 광학적으로 투명하고 고온 내열성을 갖는 사파이어(Sapphire, α-phase Al2O3) 기판으로 마련될 수 있다. 또한, 최초 성장기판(G2)은 상부에 성장되는 그룹3족 질화물 반도체 박막 내부에 결정결함을 최소화하기 위해 마이크로단위(Microscale) 또는 나노단위(Nanoscale)에서 다양한 디멘션(크기와 형상)으로 규칙 또는 불규칙하게 패터닝된 돌기 형상을 가진 PSS(patterned sapphire substrate)로 마련될 수도 있다.
도 7 및 도 8은 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S200)의 성장단계(S210)를 통해 상면이 질소 극성 표면을 갖는 시드층(150)이 성장된 것을 도시한 것이다.
성장단계(S210)는 보다 상세하게, CMP(chemical-mechanical polishing) 공정이 수행된 최초 성장기판(G2)을 준비하는 단계와, 수소 분위기(H2)에서 최초 성장기판(G2)을 1000℃ 이상의 고온으로 열처리하는 단계와, 암모니아 분위기(NH3 및 N2)에서 성장기판(G2)의 표면을 1000℃ 이상의 고온으로 질화 처리함으로써 피막 또는 아일랜드(island) 형상의 AlN층(P2)을 5㎚ 미만으로 형성시키는 단계와, 850℃ 이상의 고온에서 AlN층(P2) 위에 GaN 또는 AlN 버퍼층(U2)(또는 핵생성층)을 50㎚ 이하로 성막시키는 단계와, 버퍼층(U2) 위에 시드층(150)을 2㎛ 이하로 성장시키는 단계를 포함한다.
도 7에 도시된 바와 같이, 상술한 성장단계(S210)에 따라 성장기판(G2) 위에는 AlN층(P2), GaN 또는 AlN 버퍼층(U2) 및 시드층(150)이 순서대로 적층된 구조를 갖게 되는데, 고온 질화 처리에 따른 AlN층(P2) 및 버퍼층(U2)을 통해 질소 극성 표면을 갖는 시드층(150)이 성장될 수 있다.
한편, 도 8에 도시된 바와 같이 시드층(150) 표면의 질소 극성을 강화하기 위해, 시드층(150)에는 성장 시 Mg 도핑 또는 캐리어 가스 변조(carrier gas modulation)가 수행될 수 있다.
한편, 시드층(150)의 내부에는 임의적으로 패터닝(patterning) 설계를 통해 공정중에 발생되는 가스(gas)가 이동될 수 있는 통로가 형성될 수 있다.
성막단계(S220)와 본딩단계(S230)는 상술한 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법과 동일하므로, 중복 설명은 생략한다.
제거단계(S240)는 최초 성장기판(G2)을 제거하여 시드층(150)의 금속 극성 표면(metal polar surface)을 노출시키는 단계이다.
제거단계(S240)에서는 사파이어 성장기판(G2)을 레이저 리프트 오프(laser lift off, LLO) 공정을 이용하여 제거하는데, 구체적으로 광학적으로 투명한 사파이어 성장기판(G2)의 후면에 레이저 빔을 조사하여 그룹3족 질화물 반도체로부터 최초 성장기판(G2)을 분리시킨다.
이때, 제거단계(S240)에서는 성장기판(G2) 뿐만 아니라 성장단계(S210)에서 형성된 AlN층(P2) 및 버퍼층(U2)을 함께 식각하여 제거함으로써 최종 지지기판(110)에 전사된 시드층(150)의 금속 극성 표면을 노출시키며, 시드층(150)에 Mg 도핑 또는 캐리어 가스 변조가 수행된 경우에는 시드층(150)의 Mg 도핑 또는 캐리어 가스 변조가 수행된 영역까지 추가적으로 식각하여 제거함으로써 최종 지지기판(110)에 전사된 시드층(150)의 금속 극성 표면을 노출시킨다.
이렇게 최종 지지기판(110)에 전사되어 금속 극성 표면이 노출된 시드층(150)은 상부에 고품질의 그룹3족 질화물 반도체로 이루어진 소자 활성층(160)을 재성장시킬 수 있게 된다.
한편, 경우에 따라 사파이어 성장기판(G2)을 제거한 후에 본딩층(130)의 결합력을 강화하기 위해 400℃ 이상의 고온에서 열처리가 수행될 수도 있다.
재성장단계는 상술한 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법과 동일하므로, 중복 설명은 생략한다.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
그리고 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
S100 : 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법
S110 : 성장단계
S120 : 성막단계
S130 : 본딩단계
S140 : 제거단계
110 : 지지기판
120 : 강화층
130 : 본딩층
140 : 보호층
150 : 시드층
160 : 소자 활성층
G1 : 성장기판
P1 : SiN층
U1 : 버퍼층
R : 응축응력도입층
B1 : 제1 본딩층
B2 : 제2 본딩층
S200 : 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법
S210 : 성장단계
S220 : 성막단계
S230 : 본딩단계
S240 : 제거단계
G2 : 성장기판
P2 : AlN층
U2 : 버퍼층

Claims (14)

  1. 성장기판 위에 상면이 질소 극성 표면(nitrogen polar surface)을 갖는 시드층을 성장시키는 성장단계;
    상기 시드층 위에 보호층을 성막하는 성막단계;
    본딩층을 통해 상기 보호층과 지지기판을 본딩시키는 본딩단계; 및
    상기 성장기판을 제거하여 상기 시드층의 금속 극성 표면(metal polar surface)을 노출시키는 제거단계를 포함하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  2. 청구항 1에 있어서,
    상기 성장기판은,
    실리콘(Si) 기판인 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  3. 청구항 2에 있어서,
    상기 성장단계는,
    수소 분위기에서 상기 성장기판을 고온 열처리하는 단계와, 암모니아 분위기에서 상기 성장기판의 표면을 고온 질화 처리하여 SiN층을 형성시키는 단계와, 상기 SiN층 위에 버퍼층을 성막시키는 단계와, 상기 버퍼층 위에 응축응력도입층을 성장시키는 단계와, 상기 응축응력도입층 위에 질소 극성 표면의 시드층을 성장시키는 단계를 포함하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  4. 청구항 3에 있어서,
    상기 제거단계는,
    상기 성장기판, 상기 SiN층, 상기 버퍼층 및 상기 응축응력도입층을 제거하여 상기 시드층의 금속 극성 표면을 노출시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  5. 청구항 3에 있어서,
    상기 응축응력도입층 또는 상기 시드층 중 적어도 하나에는,
    성장 시 Mg 도핑 또는 캐리어 가스 변조(carrier gas modulation)가 수행되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  6. 청구항 5에 있어서,
    상기 제거단계는,
    상기 성장기판, 상기 SiN층, 상기 버퍼층, 상기 응축응력도입층 및 상기 시드층의 Mg 도핑 또는 캐리어 가스 변조가 수행된 영역까지 제거하여 상기 시드층의 금속 극성 표면을 노출시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  7. 청구항 1에 있어서,
    상기 성장기판은,
    사파이어(sapphire, Al2O3) 기판인 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  8. 청구항 7에 있어서,
    상기 성장단계는,
    수소 분위기에서 상기 성장기판을 고온 열처리하는 제1 단계와, 암모니아 분위기에서 상기 성장기판의 표면을 고온 질화 처리하여 AlN층을 형성시키는 제2 단계와, 상기 AlN층 위에 버퍼층을 성막시키는 제3 단계와, 상기 버퍼층 위에 질소 극성 표면의 시드층을 성장시키는 제4 단계를 포함하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  9. 청구항 8에 있어서,
    상기 제거단계는,
    상기 성장기판, 상기 AlN층 및 상기 버퍼층을 제거하여 상기 시드층의 금속 극성 표면을 노출시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  10. 청구항 8에 있어서,
    상기 시드층에는,
    성장 시 Mg 도핑 또는 캐리어 가스 변조(carrier gas modulation)가 수행되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  11. 청구항 10에 있어서,
    상기 제거단계는,
    상기 성장기판, 상기 AlN층, 상기 버퍼층 및 상기 시드층의 Mg 도핑 또는 캐리어 가스 변조가 수행된 영역까지 제거하여 상기 시드층의 금속 극성 표면을 노출시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  12. 청구항 1에 있어서,
    상기 성막단계는,
    접합력을 강화하고 응축응력을 유발하는 강화층을 상기 시드층 위에 형성시킨 후, 상기 강화층 위에 상기 보호층을 성막하는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  13. 청구항 1에 있어서,
    상기 본딩단계는,
    접합력을 강화하고 응축응력을 유발하는 강화층을 상기 지지기판 위에 형성시킨 후, 본딩층을 통해 상기 보호층과 상기 강화층을 본딩시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
  14. 청구항 1에 있어서,
    노출된 상기 시드층 위에 소자 활성층을 재성장시키는 재성장단계를 더 포함하는, 그룹3족 질화물 반도체 템플릿의 제조 방법.
KR1020230149573A 2022-11-09 2023-11-02 그룹3족 질화물 반도체 템플릿의 제조 방법 KR102689679B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220148587 2022-11-09
KR1020220148587 2022-11-09

Publications (2)

Publication Number Publication Date
KR20240067808A true KR20240067808A (ko) 2024-05-17
KR102689679B1 KR102689679B1 (ko) 2024-07-30

Family

ID=91032873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230149573A KR102689679B1 (ko) 2022-11-09 2023-11-02 그룹3족 질화물 반도체 템플릿의 제조 방법

Country Status (2)

Country Link
KR (1) KR102689679B1 (ko)
WO (1) WO2024101774A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110057294A1 (en) * 2008-05-23 2011-03-10 S.O.I.Tec Silicon On Insulator Technologies Formation of substantially pit free indium gallium nitride
JP2011077102A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd ウエハ、ｉｉｉ族窒化物系化合物半導体素子、及びそれらの製造方法
KR20190138464A (ko) * 2018-06-05 2019-12-13 이석헌 스트레인 정합구조를 가지는 자외선 발광소자
KR102122846B1 (ko) 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
KR20210019066A (ko) * 2018-06-13 2021-02-19 신에쓰 가가꾸 고교 가부시끼가이샤 GaN 적층 기판의 제조 방법
KR20210112878A (ko) * 2020-03-06 2021-09-15 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
KR20210123064A (ko) * 2020-04-02 2021-10-13 웨이브로드 주식회사 3족 질화물 반도체 소자를 제조하는 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
JP5113330B2 (ja) * 2005-11-30 2013-01-09 ローム株式会社 窒化ガリウム半導体発光素子
JP2011061084A (ja) * 2009-09-11 2011-03-24 Sumitomo Electric Ind Ltd 貼り合わせ基板の製造方法
US11652146B2 (en) * 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110057294A1 (en) * 2008-05-23 2011-03-10 S.O.I.Tec Silicon On Insulator Technologies Formation of substantially pit free indium gallium nitride
JP2011077102A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd ウエハ、ｉｉｉ族窒化物系化合物半導体素子、及びそれらの製造方法
KR102122846B1 (ko) 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
KR20190138464A (ko) * 2018-06-05 2019-12-13 이석헌 스트레인 정합구조를 가지는 자외선 발광소자
KR20210019066A (ko) * 2018-06-13 2021-02-19 신에쓰 가가꾸 고교 가부시끼가이샤 GaN 적층 기판의 제조 방법
KR20210112878A (ko) * 2020-03-06 2021-09-15 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
KR20210123064A (ko) * 2020-04-02 2021-10-13 웨이브로드 주식회사 3족 질화물 반도체 소자를 제조하는 방법

Also Published As

Publication number Publication date
WO2024101774A1 (ko) 2024-05-16
KR102689679B1 (ko) 2024-07-30

Similar Documents

Publication Publication Date Title
JP7565318B2 (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
US9209023B2 (en) Growing III-V compound semiconductors from trenches filled with intermediate layers
US8487316B2 (en) Method of manufacturing an integrated semiconductor substrate structure with device areas for definition of GaN-based devices and CMOS devices
JP5441297B2 (ja) Ｉｉｉ−ｖ族発光デバイス
KR20120032329A (ko) 반도체 소자
TWI440073B (zh) 電路結構的製造方法
US10388518B2 (en) Epitaxial substrate and method of manufacturing the same
KR101021775B1 (ko) 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
KR102689679B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법
CN108780734A (zh) 载体基板上器件的制造
KR102597905B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
KR102607671B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
KR102671381B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿
KR102615810B1 (ko) 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법
KR102703821B1 (ko) 자가 분리를 이용한 그룹3족 질화물 반도체 템플릿의 제조 방법
KR101145595B1 (ko) 질화물계 화합물 반도체의 성장방법
KR102713063B1 (ko) 그룹3족 금속 극성 표면을 갖는 반도체 템플릿의 제조 방법
KR102621470B1 (ko) 에피택시 다이를 이용한 그룹3족 질화물 전력반도체 소자 제조 방법
KR102615811B1 (ko) 케미컬 리프트 오프 기법을 이용한 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
KR102615808B1 (ko) 그룹3족 질화물 반도체 템플릿 제조 방법 및 이에 따라 제조된 반도체 템플릿
KR102681487B1 (ko) 그룹3족 질화물 전력반도체 소자의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 전력반도체 소자
KR101046144B1 (ko) 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법
US20210005444A1 (en) Method for manufacturing a silicon on nitride substrate
KR20240139573A (ko) 그룹3족 금속 극성 표면을 갖는 반도체 템플릿의 제조 방법
KR20240061586A (ko) 반도체 성장용 템플릿을 이용한 전력반도체 소자 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant