CN118048691A - 层叠晶片的制造方法和层叠晶片 - Google Patents
层叠晶片的制造方法和层叠晶片 Download PDFInfo
- Publication number
- CN118048691A CN118048691A CN202311511853.7A CN202311511853A CN118048691A CN 118048691 A CN118048691 A CN 118048691A CN 202311511853 A CN202311511853 A CN 202311511853A CN 118048691 A CN118048691 A CN 118048691A
- Authority
- CN
- China
- Prior art keywords
- wafer
- polysilicon film
- laminated wafer
- single crystal
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 90
- 238000010438 heat treatment Methods 0.000 claims abstract description 56
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 239000007789 gas Substances 0.000 claims abstract description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims description 71
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 14
- 239000005052 trichlorosilane Substances 0.000 claims description 14
- 238000001947 vapour-phase growth Methods 0.000 claims description 11
- 230000003746 surface roughness Effects 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000002994 raw material Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 122
- 239000000758 substrate Substances 0.000 description 14
- 238000005498 polishing Methods 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 11
- 238000003475 lamination Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005305 interferometry Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- DBGSRZSKGVSXRK-UHFFFAOYSA-N 1-[2-[5-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-1,3,4-oxadiazol-2-yl]acetyl]-3,6-dihydro-2H-pyridine-4-carboxylic acid Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1=NN=C(O1)CC(=O)N1CCC(=CC1)C(=O)O DBGSRZSKGVSXRK-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B28/00—Production of homogeneous polycrystalline material with defined structure
- C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
- C30B29/68—Crystals with laminate structure, e.g. "superlattices"
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
层叠晶片的制造方法是在单晶硅晶片上形成有多晶硅膜的层叠晶片的制造方法，其中，在氢气与原料来源气体的混合气氛下，在形成于前述单晶硅晶片的表面的氧化膜上形成多晶硅膜，在氢气气氛下，对形成有前述多晶硅膜的前述单晶硅晶片进行1000℃以上且1300℃以下以及10秒以上且180秒以下的热处理。
Description
技术领域
本发明涉及层叠晶片的制造方法和层叠晶片。
背景技术
以往提出了在单晶硅晶片的表面形成用于捕捉在高频工作中产生的载流子并使其消亡的多晶硅膜来作为载流子捕捉层(例如参照文献1：日本特开2015-211061号公报、文献2：日本特开2021-190660号公报)。
文献1、2中公开了：通过将多晶硅膜的成膜时的成膜温度设为两个阶段，从而能够降低单晶硅晶片的翘曲。
然而，文献1、2的技术虽然作为降低翘曲的技术是有效的，但现状是寻求进一步降低翘曲，例如，直径300mm的单晶硅晶片的翘曲量也显著增大，因此，寻求进一步改善翘曲的技术。
发明内容
本发明的目的在于，提供能够降低层叠晶片的翘曲的层叠晶片的制造方法和翘曲得以降低的层叠晶片。
本发明的层叠晶片的制造方法是在单晶硅晶片上形成有多晶硅膜的层叠晶片的制造方法，其中，在氢气与原料来源气体的混合气氛下，在形成于前述单晶硅晶片的表面的氧化膜上形成多晶硅膜，在氢气气氛下，对形成有前述多晶硅膜的前述单晶硅晶片进行1000℃以上且1300℃以下以及10秒以上且180秒以下的热处理。
本发明的层叠晶片的制造方法中，优选的是：在同一个气相生长装置内形成前述多晶硅膜后，进行前述热处理。
本发明的所述的层叠晶片的制造方法中，优选的是：前述原料来源气体为三氯硅烷气体，前述混合气氛中的前述三氯硅烷气体相对于前述氢气的含有率为3％以上且20％以下。
本发明的层叠晶片的制造方法为在单晶硅晶片的表面形成有多晶硅膜的层叠晶片的制造方法，其中，在三氯硅烷气体相对于氢气的含有率为3％以上且20％以下的混合气氛下，在形成于前述单晶硅晶片的表面的氧化膜上形成多晶硅膜。
本发明的层叠晶片的制造方法中，优选的是：在形成前述多晶硅膜时，在890℃以上且900℃以下的温度下，使第一多晶硅膜在在前述氧化膜上生长后，在1000℃以上且1075℃以下的温度下，使第二多晶硅膜在前述第一多晶硅膜上生长。
本发明的层叠晶片是在直径300mm的单晶硅晶片形成有厚度为0.3μm以上且3.0μm以下的多晶硅膜的层叠晶片，其中，该层叠晶片的Warp-bf值为40μm以下。
本发明的层叠晶片中，优选的是：前述多晶硅膜的表面粗糙度RMS为0.1nm以上且0.15nm以下。
附图说明
图1是表示第一实施方式所述的贴合晶片的制造方法的流程图。
图2是表示第一实施方式所述的贴合晶片的制造方法的工序图。
图3是表示第二实施方式所述的贴合晶片的制造方法的流程图。
图4是表示第二实施方式所述的贴合晶片的制造方法的工序图。
图5是表示实施例所述的第1TCS含有率、第2TCS含有率与热处理时间与Warp-bf值的关系的图。
具体实施方式
[实施方式]
以下，针对本发明的实施方式进行说明。本实施方式中，针对具备本发明的层叠晶片的贴合用晶片的制造方法进行说明。
<第一实施方式>
首先，针对本发明的第一实施方式进行说明。
图1是表示第一实施方式所述的贴合晶片的制造方法的流程图。图2是表示第一实施方式所述的贴合晶片的制造方法的工序图。
如图1和图2所示那样，第一实施方式所述的贴合晶片30的制造方法具备：制造活性层用基板10的工序S11～S14；制造层叠晶片20的工序S21～S26；以及将活性层用基板10与层叠晶片20贴合来制造贴合晶片30的工序S31～S33。
制造活性层用基板的工序具备：活性层用基板主体准备工序S11、绝缘膜形成工序S12、离子注入层形成工序S13、以及贴合前清洗工序S14。
活性层用基板主体准备工序S11中，准备作为单晶硅晶片的活性层用基板主体11。
绝缘膜形成工序S12中，例如，通过热氧化或CVD，以覆盖活性层用基板主体11整体的方式，形成绝缘膜12(氧化膜)。
离子注入层形成工序S13中，利用离子注入机，从绝缘膜12上注入氢离子或稀有气体离子，在活性层用基板主体11内形成离子注入层13。
贴合前清洗工序S14中，为了去除活性层用基板主体11的贴合面的粒子而进行贴合前清洗。
通过上述工序来制造贴合晶片用的活性层用基板10。
制造层叠晶片20的工序具备：单晶硅晶片准备工序S21、氧化膜形成工序S22、多晶硅膜形成工序S23、热处理工序S24、研磨工序S25和贴合前清洗工序S26。
单晶硅晶片准备工序S21中，准备单晶硅晶片21。单晶硅晶片21的直径没有特别限定，可例示出例如200mm、300mm或450mm。单晶硅晶片21的电阻率优选为100Ω·cm以上且50000Ω·cm以下。作为单晶硅晶片21，可以使用例如将通过柴可拉斯基法(CZ法)或悬浮区熔法(FZ法)而培育出的单晶硅铸锭用线锯等进行切片而得到的晶片。
氧化膜形成工序S22中，在单晶硅晶片21的表面形成氧化膜22(基础氧化膜)。氧化膜22的厚度例如优选为0.3nm以上且10nm以下。通过减薄氧化膜22，从而能够减少因在单晶硅晶片21与后述多晶硅膜23之间夹杂氧化膜22而对RF设备的特性造成的影响。
氧化膜22可通过碱清洗(SC1清洗)或酸清洗(SC2清洗)等湿式清洗来形成。作为氧化膜22的形成方法，不限定于湿式清洗，可以应用在氧化性气氛下的热氧化或者使用快速加热/快速冷却装置进行的氧化热处理等。
多晶硅膜形成工序S23中，在氢气(载气)与原料来源气体的混合气氛的气相生长装置1内，在形成于单晶硅晶片21的表面的氧化膜22上形成多晶硅膜23。多晶硅膜23的厚度优选超过0.3μm且为3.0μm以下。
多晶硅膜形成工序S23具备：使第一多晶硅膜231在氧化膜22上生长的第一生长工序S231、以及使第二多晶硅膜232在第一多晶硅膜231上生长的第二生长工序S232。
第一生长工序S231中，在氢气与原料来源气体的混合气氛且第一生长温度的气相生长装置1内，使第一多晶硅膜231在氧化膜22上生长。
第一生长温度优选为890℃以上且900℃以下。
作为在第一生长工序S231和第二生长工序S232中使用的原料来源气体，可以使用三氯硅烷气体(SiHCl3)或二氯硅烷(SiH2Cl2)气体等，特别优选为三氯硅烷气体。
在使用三氯硅烷气体作为原料来源气体的情况下，混合气氛中的三氯硅烷气体相对于氢气的含有率(以下有时称为“第1TCS含有率”)优选为3％以上且20％以下，更优选为5％以上且15％以下。
在第一生长工序S231后进行的第二生长工序S232中，在氢气与原料来源气体的混合气氛且第二生长温度的气相生长装置1内，使第二多晶硅膜232在第一多晶硅膜231上生长。
第二多晶硅膜232优选厚于第一多晶硅膜231。第二生长温度优选为1000℃以上且1075℃以下，更优选为1050℃以上且1075℃以下。
原料来源气体优选为三氯硅烷气体。
在使用三氯硅烷气体作为原料来源气体的情况下，混合气氛中的三氯硅烷气体相对于氢气的含有率(以下有时称为“第2TCS含有率”)优选为3％以上且20％以下，更优选为5％以上且15％以下。第2TCS含有率可以与第1TCS含有率相同，也可以不同。
通过在单晶硅晶片21的表面与多晶硅膜23之间预先形成氧化膜22，并将其后进行的第一生长工序S231的第一生长温度设为890℃以上且900℃以下，从而能够防止由氧化膜22的局部消失导致的多晶硅膜23的单晶化。另外，也能够降低研磨工序S25后的翘曲。
在第二生长工序S232中，通过将第二生长温度设为1000℃以上且1075℃以下，使比第一多晶硅膜231更厚的第二多晶硅膜232生长，从而能够将多晶硅膜23高速且高效地形成为充分厚度，且降低层叠晶片20的翘曲。另外，通过将第二生长温度设为1050℃以上，从而能够进一步降低层叠晶片20的翘曲。
通过如上所述那样地设定第一生长温度和第二生长温度，从而能够降低层叠晶片20的翘曲，通过将第一生长工序S231中的第1TCS含有率和第二生长工序S232中的第2TCS含有率分别设为20％以下，从而能够进一步降低层叠晶片20的翘曲。
本发明人推测其原因如下所示。若在单晶硅晶片21上形成多晶硅膜23，则因单晶硅晶片21与多晶硅膜23的热膨胀率的差异而产生会导致层叠晶片20翘曲的内部应力。在高温的生长温度下保持的时间越长，则因热膨胀而产生的内部应力在其后越会降低。因此可以认为：生长速度越快，则用于获得规定厚度的多晶硅膜的生长时间越短，因此，在高温的生长温度下保持的时间减少，内部应力的减少量降低。
在第1TCS含有率或第2TCS含有率超过20％的情况下，第一多晶硅膜231或第二多晶硅膜232的生长速度过快，内部应力的减少量降低，降低层叠晶片20的翘曲的效果变小。另一方面，可推测：在第1TCS含有率或第2TCS含有率为20％以下的情况下，能够抑制与第一多晶硅膜231或第二多晶硅膜232的生长速度对应的内部应力的减少量降低，能够进一步降低层叠晶片20的翘曲。
另外，通过将第1TCS含有率和第2TCS含有率分别设为3％以上，从而能够抑制第一多晶硅膜231或第二多晶硅膜232的生长速度变得过慢，能够抑制层叠晶片20的生产率降低。
热处理工序S24中，在氢气气氛下，对形成有多晶硅膜23的单晶硅晶片21进行1000℃以上且1300℃以下以及10秒以上且180秒以下的热处理。第一实施方式中，热处理工序S24在进行了多晶硅膜形成工序S23的气相生长装置1内紧接着多晶硅膜形成工序S23来进行。
在多晶硅膜形成工序S23中，通过如上那样地设定第一生长温度和第二生长温度，或者，通过如上那样地设定第1TCS含有率和第2TCS含有率，从而能够降低层叠晶片20的翘曲，通过紧接着多晶硅膜形成工序S23来进行热处理工序S24，从而能够进一步降低层叠晶片20的翘曲。
本发明人推测其原因如下所示。若进行热处理工序S24，则多晶硅膜23中的单晶硅晶片21侧的部位发生单晶化，内部应力通过该单晶化而松弛。可推测：通过该内部应力的松弛，层叠晶片20的翘曲降低。
另外，在将热处理温度设为低于1000℃的情况下，或者，在将热处理时间设为小于10秒的情况下，多晶硅膜23中的单晶硅晶片21侧的部位的单晶化不会充分进行，未充分进行内部应力的松弛，因此，降低层叠晶片20的翘曲的效果有可能变小。
另外，在将热处理温度设为超过1000℃的温度的情况下，有可能气相生长装置1的热负荷变大，发生气相生长装置1的故障等不良情况。
另外，在将热处理时间设为超过180秒的时间的情况下，有可能多晶硅膜23过度单晶化，多晶硅膜23的载流子捕捉效果降低。
第一实施方式中，通过以上述那样的热处理温度和热处理时间来进行热处理工序S24，从而不会发生气相生长装置1的故障等不良情况，并且，不会使多晶硅膜23的载流子捕捉效果降低，能够降低层叠晶片20的翘曲。
尤其是，第一实施方式中，在同一个气相生长装置1内，紧接着多晶硅膜形成工序S23来进行热处理工序S24。因此，在多晶硅膜形成工序S23后，能够进行热处理工序S24而不使单晶硅晶片21的温度降低，因此，能够抑制用于使层叠晶片20的翘曲降低的热处理时间变长，能够抑制层叠晶片20的生产率降低。另外，无需为了进行热处理工序S24而设置与气相生长装置1不同的装置。
研磨工序S25中，对形成于单晶硅晶片21的多晶硅膜23(第二多晶硅膜232)的表面进行研磨而使其平坦化。在研磨工序S25中，优选以多晶硅膜23的表面粗糙度RMS(RootMean Square)成为0.1nm以上且0.15nm以下的方式进行研磨。通过将多晶硅膜23的表面粗糙度RMS设为0.15nm以下，从而能够抑制贴合晶片30中的起泡缺陷的发生。
需要说明的是，表面粗糙度RMS根据例如利用原子力显微镜(AFM：Atomic ForceMicroscope)在测定范围10μm×10μm见方的区域内测得的值来计算。
研磨工序S25中的研磨加工余量没有特别限定，从降低在多晶硅膜23的表面检测到的表面粗糙度RMS降低的观点出发，优选设为0.2μm以上。
通过对直径300mm的单晶硅晶片21进行上述工序S21～S25，从而能够制造在直径300mm的单晶硅晶片21上形成有厚度为0.3μm以上且3.0μm以下的多晶硅膜23的层叠晶片20，该层叠晶片20的Warp-bf值为40μm以下，翘曲得以降低。像这样制造的层叠晶片20具有厚度为0.3μm以上的多晶硅膜23，因此，能够发挥出充分的载流子捕捉效果。另外，层叠晶片20具有厚度为3.0μm以下的多晶硅膜23，因此，能够抑制翘曲变大。
需要说明的是，Warp-bf值可使用光学干涉式平坦度测定装置(KLA公司制：WaferSight 2)进行测定。
在贴合前清洗工序S26中，将经研磨的多晶硅膜23的表面的粒子去除。
通过上述工序S21～S26来制造贴合晶片用的层叠晶片20。需要说明的是，工序S11～S14与工序S21～S26可以同时进行。
接着，针对将活性层用基板10与层叠晶片20贴合来制造贴合晶片30的工序进行说明。
制造贴合晶片30的工序具备贴合工序S31、剥离热处理工序S32和结合热处理工序S33。
在贴合工序S31中，隔着绝缘膜12，将层叠晶片20的多晶硅膜23的研磨面与活性层用基板10进行贴合。此时，以活性层用基板10的注入面朝向多晶硅膜23的方式进行贴合。
在剥离热处理工序S32中，实施使离子注入层13产生微小气泡层的热处理(剥离热处理)，利用所产生的微小气泡层使其剥离。由此，制造在活性层用基板10上形成有绝缘膜12和活性层31的贴合晶片30。需要说明的是，此时，形成具有剥离面41的剥离晶片40。
在结合热处理工序S33中，对贴合晶片30实施结合热处理，使贴合界面的结合强度增加。
通过上述工序S31～S33，从而完成贴合晶片30。
<第二实施方式>
接着，针对本发明的第二实施方式进行说明。需要说明的是，针对与第二实施方式中的第一实施方式相同的构成或相同的工序，标注相同符号，简化或省略说明。
图3是表示第二实施方式所述的贴合晶片的制造方法的流程图。图4是表示第二实施方式所述的贴合晶片的制造方法的工序图。
如图3和图4所示那样，第二实施方式所述的贴合晶片30的制造方法除了制造层叠晶片20的工序不具备热处理工序S24之外，具备与第一实施方式相同的工序。
如第一实施方式中说明的那样，通过如上所述地设定第一生长工序S231的第一生长温度和第二生长工序S232的第二生长温度，从而能够降低层叠晶片20的翘曲，但即便不进行热处理工序S24，通过将第1TCS含有率和第2TCS含有率分别设为20％以下，从而也能够进一步降低层叠晶片20的翘曲。
尤其是，对于直径300mm的单晶硅晶片21而言，通过将第1TCS含有率和第2TCS含有率分别设为15％以下，从而能够制造在直径300mm的单晶硅晶片21上形成有厚度为0.3μm以上且3.0μm以下的多晶硅膜23的层叠晶片20，该层叠晶片20的Warp-bf值为60μm以下，翘曲得以降低。
另外，如第一实施方式中说明的那样，通过将第1TCS含有率和第2TCS含有率分别设为3％以上，从而能够抑制层叠晶片20的生产率降低。
进而，如第一实施方式中说明的那样，通过在研磨工序S25中将多晶硅膜23的表面粗糙度RMS设为0.15nm以下，从而能够抑制贴合晶片30中的起泡缺陷的发生。
[变形例]
以上，针对本发明的实施方式，参照附图进行了详述，但具体构成不限定于该实施方式，即便存在不超出本发明主旨的范围内的各种改良和设计的变更等，也包括在本发明内。
第一实施方式中，可以利用除气相生长装置1之外的装置来进行热处理工序S24。
第一实施方式中，可以将第一生长工序S231中的第1TCS含有率和第二生长工序S232中的第2TCS含有率之中的至少一种TCS含有率设为小于3％，也可以设为超过20％。在将前述至少一种TCS含有率设为超过20％的情况下，通过进行热处理工序S24，从而能够降低层叠晶片20的翘曲。
在第一实施方式、第二实施方式中，以两个阶段的生长温度(第一生长温度和第二生长温度)形成了多晶硅膜23，也可以以1阶段或3阶段以上的生长温度形成多晶硅膜23。
实施例
接着，针对本发明的实施例进行说明。需要说明的是，本发明不限定于实施例。
[评价样品的构成]<实施例1>
准备直径为300mm、电阻率为3000Ω·cm、结晶取向为<100>的单晶硅晶片，对该单晶硅晶片进行第一实施方式的工序S22～S25，由此制造实施例1的层叠晶片。各工序中的条件如下所示。需要说明的是，在研磨工序S25中，利用化学机械研磨(CMP：ChemicalMechanical polishing)法来进行研磨。
·氧化膜形成工序S22
氧化膜的厚度：(5×10-10m)
·多晶硅膜形成工序S23
载气：氢气
原料来源气体：三氯硅烷气体
·第一生长工序S231
第1TCS含有率：5％
第一生长温度：890℃
第一多晶硅膜的厚度：0.3μm
·第二生长工序S232
第2TCS含有率：5％
第二生长温度：1050℃
第二多晶硅膜的厚度：2.7μm
·热处理工序S24
载气：氢气
热处理温度：1070℃
热处理时间：180秒
·研磨工序S25
研磨后的多晶硅膜的厚度：2.15μm
研磨后的表面粗糙度RMS：0.15nm
<实施例2、3>
如以下的表1所示那样，将第一生长工序S231、第二生长工序S232中的第1TCS含有率、第2TCS含有率分别设为10％、15％，除此之外，利用与实施例1相同的条件，制造实施例2、3的层叠晶片。
[表1]
| 第1TCS含有率、第2TCS含有率 | 热处理时间 | |
| 实施例1 | 5％ | 180秒 |
| 实施例2 | 10％ | 180秒 |
| 实施例3 | 15％ | 180秒 |
| 实施例4 | 5％ | 10秒 |
| 实施例5 | 10％ | 10秒 |
| 实施例6 | 15％ | 10秒 |
| 实施例7 | 5％ | 0秒(无热处理) |
| 实施例8 | 10％ | 0秒(无热处理) |
| 实施例9 | 15％ | 0秒(无热处理) |
<实施例4、5、6>
分别将热处理工序S24中的热处理时间设为10秒，除此之外，利用与实施例1、2、3相同的条件，制造实施例4、5、6的层叠晶片。
<实施例7、8、9>
分别未进行热处理工序S24，除此之外，利用与实施例1、2、3相同的条件，制造实施例7、8、9的层叠晶片。换言之，通过进行第二实施方式的工序S22、S23、S25，从而制造实施例7、8、9的层叠晶片。
[评价]<第1TCS含有率、第2TCS含有率与热处理时间与翘曲的关系>
使用光学干涉式平坦度测定装置(KLA公司制：Wafer Sight 2)，测定实施例1～9的层叠晶片的Warp-bf值。并且，评价将第1TCS含有率、第2TCS含有率设为5％、10％、15％时的热处理时间与Warp-bf值的关系。将其结果示于图5。
如图5所示那样，可确认：第1TCS含有率、第2TCS含有率越低，或者，热处理时间越长，则Warp-bf值越低，换言之，层叠晶片的翘曲越小。
另外，可确认：如果第1TCS含有率、第2TCS含有率为15％以下，则无论是否进行180秒以下的热处理，均能够制造Warp-bf值为60μm以下这样的翘曲得以降低的层叠晶片。
尤其是，可确认：在第1TCS含有率、第2TCS含有率为5％的情况下，无论是否进行180秒以下的热处理，均能够制造Warp-bf值为40μm以下这样的翘曲得以降低的层叠晶片。
另外，可确认：如果热处理时间为180秒，则无论第1TCS含有率、第2TCS含有率如何，Warp-bf值均成为约25μm，层叠晶片的翘曲量均大致相同。
另外，可推测：在第1TCS含有率、第2TCS含有率为10％的情况下，通过进行约80秒以上的热处理，在第1TCS含有率、第2TCS含有率为15％的情况下，通过进行约110秒以上的热处理，从而能够制造Warp-bf值为40μm以下这样的翘曲得以降低的层叠晶片。
需要说明的是，在本实施例中，例示出以2阶段的生长温度(第一生长温度和第二生长温度)来形成多晶硅膜的情况，但如上所述那样，由于第1TCS含有率、第2TCS含有率越低或者热处理时间越长，则层叠晶片的翘曲越小，因此，可以推定在以1阶段的生长温度来形成多晶硅膜的情况下，也是第1TCS含有率、第2TCS含有率越低或热处理时间越长，则层叠晶片的翘曲越小。
Claims (7)
1.层叠晶片的制造方法，其为在单晶硅晶片上形成有多晶硅膜的层叠晶片的制造方法，其中，
在氢气与原料来源气体的混合气氛下，在形成于前述单晶硅晶片的表面的氧化膜上形成多晶硅膜，
在氢气气氛下，对形成有前述多晶硅膜的前述单晶硅晶片进行1000℃以上且1300℃以下以及10秒以上且180秒以下的热处理。
2.根据权利要求1所述的层叠晶片的制造方法，其中，
在同一个气相生长装置内形成前述多晶硅膜后，进行前述热处理。
3.根据权利要求2所述的层叠晶片的制造方法，其中，
前述原料来源气体为三氯硅烷气体，
前述混合气氛中的前述三氯硅烷气体相对于前述氢气的含有率为3％以上且20％以下。
4.层叠晶片的制造方法，其为在单晶硅晶片的表面上形成有多晶硅膜的层叠晶片的制造方法，其中，
在三氯硅烷气体相对于氢气的含有率为3％以上且20％以下的混合气氛下，在形成于前述单晶硅晶片的表面的氧化膜上形成多晶硅膜。
5.根据权利要求1～4中任一项所述的层叠晶片的制造方法，其中，
在形成前述多晶硅膜时，在890℃以上且900℃以下的温度下，使第一多晶硅膜在前述氧化膜上生长后，在1000℃以上且1075℃以下的温度下，使第二多晶硅膜在前述第一多晶硅膜上生长。
6.层叠晶片，其为在直径300mm的单晶硅晶片上形成有厚度为0.3μm以上且3.0μm以下的多晶硅膜的层叠晶片，其中，
该层叠晶片的Warp-bf值为40μm以下。
7.根据权利要求6所述的层叠晶片，其中，
前述多晶硅膜的表面粗糙度RMS为0.1nm以上且0.15nm以下。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022182456A JP7529000B2 (ja) | 2022-11-15 | 2022-11-15 | 積層ウェーハの製造方法 |
| JP2022-182456 | 2022-11-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118048691A true CN118048691A (zh) | 2024-05-17 |
Family
ID=91049073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311511853.7A Pending CN118048691A (zh) | 2022-11-15 | 2023-11-14 | 层叠晶片的制造方法和层叠晶片 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7529000B2 (zh) |
| CN (1) | CN118048691A (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277525A (ja) | 1999-03-26 | 2000-10-06 | Toshiba Ceramics Co Ltd | 半導体用シリコンウエハ及びその製造方法 |
| JP6118757B2 (ja) | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| CN107533953B (zh) | 2015-03-03 | 2021-05-11 | 环球晶圆股份有限公司 | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 |
| JP6353814B2 (ja) | 2015-06-09 | 2018-07-04 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6834932B2 (ja) | 2017-12-19 | 2021-02-24 | 株式会社Sumco | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 |
| JP2021190660A (ja) | 2020-06-04 | 2021-12-13 | 株式会社Sumco | 貼り合わせウェーハ用の支持基板 |
-
2022
- 2022-11-15 JP JP2022182456A patent/JP7529000B2/ja active Active
-
2023
- 2023-11-14 CN CN202311511853.7A patent/CN118048691A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024071935A (ja) | 2024-05-27 |
| JP7529000B2 (ja) | 2024-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6796162B2 (ja) | 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法 | |
| EP3352198B1 (en) | Sic composite substrate and method for manufacturing same | |
| JP6650463B2 (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| US7442992B2 (en) | Bonded SOI substrate, and method for manufacturing the same | |
| EP3309819B1 (en) | Bonded soi wafer manufacturing method | |
| US7582540B2 (en) | Method for manufacturing SOI wafer | |
| JP2024081790A (ja) | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム | |
| US7615467B2 (en) | Method for manufacturing SOI wafer | |
| EP2187429B1 (en) | Bonding wafer manufacturing method | |
| US7605055B2 (en) | Wafer with diamond layer | |
| CN109075028B (zh) | 贴合式soi晶圆的制造方法 | |
| WO2021246279A1 (ja) | 貼り合わせウェーハ用の支持基板 | |
| CN118048691A (zh) | 层叠晶片的制造方法和层叠晶片 | |
| EP3809448B1 (en) | Bonded soi wafer and method for manufacturing bonded soi wafer | |
| JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
| WO2022091831A1 (ja) | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 | |
| JP2018137278A (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP5597915B2 (ja) | 貼り合わせウェーハの製造方法 | |
| WO2024163395A1 (en) | Methods of manufacturing semiconductor-on-insulator wafers having charge trapping layers with controlled stress |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |