JP3888416B2 - シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ - Google Patents

シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ Download PDF

Info

Publication number
JP3888416B2
JP3888416B2 JP2000065391A JP2000065391A JP3888416B2 JP 3888416 B2 JP3888416 B2 JP 3888416B2 JP 2000065391 A JP2000065391 A JP 2000065391A JP 2000065391 A JP2000065391 A JP 2000065391A JP 3888416 B2 JP3888416 B2 JP 3888416B2
Authority
JP
Japan
Prior art keywords
silicon epitaxial
main surface
single crystal
silicon
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000065391A
Other languages
English (en)
Other versions
JP2001253797A (ja
Inventor
均 椛澤
裕司 大久保
修 杉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2000065391A priority Critical patent/JP3888416B2/ja
Publication of JP2001253797A publication Critical patent/JP2001253797A/ja
Application granted granted Critical
Publication of JP3888416B2 publication Critical patent/JP3888416B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハに関する。
【0002】
【従来の技術】
シリコンエピタキシャルウェーハは、シリコン単結晶基板の主表面上にシリコンエピタキシャル層を1層以上気相エピタキシャル成長することにより製造される(以下、シリコンエピタキシャル層を単にエピタキシャル層ともいう)。シリコンエピタキシャルウェーハの製造には、主表面の面方位が{100}あるいは{111}のシリコン単結晶基板が通常用いられるが、例えば半導体圧力センサの製造においては、主表面の面方位が{110}のシリコン単結晶基板を用いることがある。
【0003】
しかしながら、上記のような主表面が{110}のシリコン単結晶基板には、低欠陥のエピタキシャル層を成長するのが容易でないことが知られている。その主たる理由は、{111}双晶(twin)の基底面や転位のすべり面が、エピタキシャル層が成長する{110}面と垂直であることから、無転位の単結晶を育成しにくい点にある。
【0004】
例えば、特開平4−320379号公報には、主表面の面方位が(110)のシリコン単結晶基板を半導体圧力センサの製造に用いることが開示されている。この公報によると、バイポーラトランジスタを含む半導体集積回路をシリコン単結晶基板上に搭載すれば、半導体圧力センサの小型化が可能となるが、このバイポーラトランジスタの製造にはシリコン単結晶基板の主表面上にエピタキシャル層を形成する必要があり、このエピタキシャル層の結晶欠陥を減らすには、主表面を(110)面に対し数度程度、より具体的には3°傾けたいわゆるオフアングルを持つシリコン単結晶基板を用いる必要があると開示されている。
【0005】
ただし、上記公報においては、主表面の面方位が(110)丁度のシリコン単結晶基板上にエピタキシャル層を形成するとどんな結晶欠陥が発生するのかについては、具体的な開示が全くない。 そこで本発明者らが調査した結果、主表面の面方位が(110)丁度のp型シリコン単結晶基板上にエピタキシャル層を形成すると、そのエピタキシャル層の表面に、楕円状表面欠陥が20ケ/ウェーハ程度発生することがわかった。そしてこれをジルトル(Sirtl)エッチング液を用いて選択エッチングすると、前記楕円状の表面欠陥の中心部に積層欠陥(SF: Stacking Fault)の発生が確認された。積層欠陥は、デバイス形成時にp−n接合リークを引き起こすことがあるので好ましくない。
【0006】
また、主表面の面方位が(110)から最近接の[111]軸方向に30’すなわち0.5°オフアングルされたシリコン単結晶基板を用いる以外は上記と同じ条件でエピタキシャル層を形成すると、そのエピタキシャル層の表面に、面方位が(110)丁度の場合よりも長さが半分程度に縮小された楕円状表面欠陥が発生することがわかった。そしてこれを選択エッチングすると、やはり楕円状の表面欠陥の中心部に積層欠陥の発生が確認された。
【0007】
ここで、オフアングルは、SEMI(Semiconductor Equipment and Materials International)STANDARDS 1978,1998/ M1−0298に規定された垂直方位ずれ(orthogonal misorientation)を意味するものとする。
【0008】
さらに、主表面の面方位が(110)から最近接の[111]軸方向に3°オフアングルされたシリコン単結晶基板を用いる以外は上記と同じ条件でエピタキシャル層を形成すると、そのエピタキシャル層の表面に楕円状表面欠陥は発生せず、積層欠焔のみの発生が確認された。
【0009】
これら一連の調査結果において、エピタキシャル層に発生する楕円状表面欠陥はオフアングルが大きくなるにつれて縮小し、3°のオフアングルでほぼ消滅することより、前記公報に記載されたエピタキシャル層の結晶欠陥は、楕円状表面欠陥を伴った積層欠陥であることがわかる。前記したように、積層欠焔はデバイス形成時にp−n接合リークを引き起こすことがあるが、不良になるのは積層欠陥の発生しているチップのみであり、シリコンエピタキシャルウェーハ全体が不良になるわけではないので、オフアングルが0°すなわち主表面の面方位が (110)丁度であっても使用可能であると考えられる。
【0010】
【発明が解決しようとする課題】
ところがこの調査において、面方位が(110)丁度のシリコン単結晶基板の主表面上にエピタキシャル層を形成すると、図2に示すように、製造されたシリコンエピタキシャルウェーハ1の主表面の周辺部において約1cmの幅でヘイズ(Haze)と呼ばれる表面状態が円環状に発生することがわかった。ここで、周辺部とはシリコンエピタキシャルウェーハの主表面の外周縁部のことをいうが、面取り部は除く。ヘイズは、エピタキシャル層の表面に発生した面荒れであり、暗室内で集光ランプ等を用いて観察すると光が乱反射して白く曇って見える。そして、前記したSEMI M1−0298の表1に規定された標準欠陥限度において、へイズの最大欠陥限度は「なし」となっていることから、強いへイズが円環状に発生しているシリコンエピタキシャルウェーハは不良品とみなされてしまう。
【0011】
本発明の課題は、主表面の面方位が略{110}であるシリコンエピタキシャルウェーハを製造するに際して、エピタキシャル層の周辺部に円環状に発生する面荒れを効果的に防止できる方法と、それによって製造されるシリコンエピタキシャルウェーハとを提供することにある。
【0012】
【課題を解決するための手段及び作用・効果】
上記の課題を解決するために、本発明のシリコンエピタキシャルウェーハの製造方法は、面方位が略{110}であるシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させることによりシリコンエピタキシャルウェーハを製造する方法において、前記シリコン単結晶基板として、前記主表面のオフアングルが{110}から0.5°以上7゜以下のものを使用することによりシリコンエピタキシャルウェーハ主表面の周辺部の面粗さが中心部の面粗さの1.1倍以下となるようにシリコンエピタキシャル層を成長させることを特徴とする。ここで、「面方位が略{110}である」とは、面方位が{110}から例えば数度程度傾いていてもよいということを意味する。
【0013】
また、本発明のシリコンエピタキシャルウェーハは、{110}面から0.5°以上7゜以下のオフアングルを有するシリコン単結晶基板の主表面上に厚さ30μm以上のシリコンエピタキシャル層が形成されてなり、かつ、該シリコンエピタキシャル層の周辺部の面粗さが、中心部の面粗さの1.1倍以下であることを特徴とする。
【0014】
本発明によると、主表面の面方位が略{110}のシリコンエピタキシャルウェーハを製造する際に、シリコン単結晶基板の主表面に0.5°以上7゜以下のオフアングルを施しておくことにより、形成されるエピタキシャル層の周辺部において、円環状の面荒れが発生することを極めて効果的に抑制することができる。この円環状の面荒れは、エピタキシャル層の厚さが30μm以上のときに顕在化する。本発明において、エピタキシャル層の厚さに特に上限はないが、200μmを超える厚さにエピタキシャル層を気相成長することは実質的にない。なお、オフアングルが7゜を超えるシリコン単結晶基板について、本発明の効果が得られるかどうかを未だ確認できていない。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。図1は、本発明に係るシリコンエピタキシャルウェーハの製造工程の一例を概略的に示す模式図である。まず、FZ法あるいはCZ法等の公知の方法にて、主軸方位が<110>のシリコン単結晶インゴットを製造する。こうして得られる単結晶インゴットは、一定の抵抗率範囲のブロックに切断され、さらに外径研削が施される。外径研削後の各ブロックには、オリエンテーションフラットあるいはオリエンテーションノッチが形成される。このように仕上げられたブロックは、図1(a)に示すように、内周刃切断等のスライサーにより、主表面が{110}に対して0.5゜以上0.7゜以下のオフアングルが生ずるようにスライシングされる。スライシング後のシリコン単結晶基板の両面外周縁にはベベル加工により面取りが施される。
【0016】
面取り終了後のシリコン単結晶基板は、図1(b)に示すように、遊離砥粒を用いて両面がラッピングされ、ラップウェーハとなる。次に、図1(c)に示すように、そのラップウェーハをエッチング液に浸漬することにより、両面が化学エッチング処理される。化学エッチング工程は、先行する機械加工工程においてシリコン単結晶基板の表面に生じたダメージ層を除去するために行われる。この化学エッチング工程の後に、鏡面研磨工程が行われる。この工程は、例えば、図1(d)に示す片面研磨法で行うことができる。具体的には、回転研磨ブロックにワックス等でシリコン単結晶基板を貼り付け、研磨クロスを接着した回転研磨定盤上に、所定の圧力にて押し付ける。そして、研磨クロスに、例えばSiOを主成分としたアルカリ性コロイダルシリカ等の研磨液を供給しながら定盤を回転させ、研磨を行う。この研磨は、コロイダルシリカ等を砥粒とした機械的研磨と、アルカリ液による化学エッチングとの複合作用による、いわゆる機械的化学的研磨である。これにより、シリコン単結晶基板は、主表面の面粗さがRMS(Root Mean Square)表示で0.3nm以上1.2nm以下の鏡面ウェーハとされる。
【0017】
なお、RMS表示による面粗さQは、原子間力顕微鏡によるウェーハ主表面の3次元形状プロファイル測定において、測定面積を1μm×lμm(高さ方向をzとするx−y−z直交座標系を設定したときに、x−y平面への投影面積にて表す)とし、測定点毎の高さ方向座標測定値をZ、その平均値をZm、全測定点についての(Z−Zm)の和をΣ(Z−Zm)として、これを測定点数Nにて除した値の平方根:
Q={(1/N)×Σ(Z−Zm)1/2‥‥‥▲1▼
を意味する。また、以下においては、上記原子間力顕微鏡によるウェーハ主表面の3次元形状プロファイルに基づく以下の粗さパラメータも使用する。
・絶対偏差平均粗さRa
Ra=(1/N)×Σ|Z−Zm|‥‥‥▲2▼
・P−V(peak to valley)値
(P−V値)=Zmax−Zmin‥‥‥▲3▼
ただし、Zmaxは全測定点についてのZの最大値、Zminは同じく最小値である。
【0018】
主表面が鏡面研磨されたシリコン単結晶基板は、洗浄後、その主表面上に水素雰囲気中でエピタキシャル層が気相成長されて、主表面の周辺部の面粗さが中心部の面粗さの1.1倍以下となるシリコンエピタキシャルウェーハが得られる。
【0019】
以下、本発明の効果を確認するために行った実験結果について説明する。
まず、主表面の面方位が(110)丁度、主表面の面方位が(110)から最近接の[111]軸方向に0.5°のオフアングル、あるいは3°のオフアングルを有する、直径150mmのp 型シリコン単結晶基板を準備した。続いて、原料ガスとしてトリクロロシラン(SiHCl)を用い、水素雰囲気中にて1130℃の反応温度で、上記3種類のシリコン単結晶基板上に厚さ約75μmのエピタキシャル層を形成した。成長速度は上記3種類のシリコン単結晶基板について1.25μm/分で行ったが、主表面の面方位が(110)丁度のシリコン単結晶基板についてのみ、成長速度の影響を調べるために、さらに、0.2μm/分と0.3μm/分の成長速度でも行った。通常、エピタキシャル層の成長速度を小さくすると、へイズのレベルが改善されるからである。
【0020】
得られたシリコンエピタキシャルウェーハの主表面の中心部と周辺部について、へイズの発生状態を暗室内で照度20万lxのハロゲンランプを用いて観察した。また、シリコンエピタキシャルウェーハの主表面の中心部と周辺5mmにおける面荒れの状態をWYKO社製非接触表面形状測定器TOPO−3D(原子間力顕微鏡である)を用いて測定した。なお、測定した粗さパラメータは、前述のQ、Ra及びP−V値である。測定結果を表1に示す。
【0021】
【表1】
Figure 0003888416
【0022】
この結果によると、主表面の面方位が(110)丁度のシリコン単結晶基板にエピタキシャル層を気相成長した場合には、成長速度を小さくすることにより、シリコンエピタキシャルウェーハの主表面の中心部に見られた比較的弱い面荒れは改善されたが、周辺部に見られた強い面荒れは改善されなかった。この面粗さを中心部と周辺部で比較すると、周辺部の面粗さは中心部の約2倍ないし7倍の大きさがあった。この周辺部に見られる強い面荒れは、ハロゲンランプを用いると強いヘイズとして観察され、シリコンエピタキシャルウェーハの面取り部の内縁から約1cmの範囲に円環状に発生する。この強いヘイズは、不良品とみなされるレベルである。
【0023】
しかし、主表面の面方位が(110)から0.5°あるいは3°のオフアングルを有するシリコン単結晶基板にエピタキシャル層を気相成長した場合には、成長速度が1.25μm/ 分であっても、周辺部の面粗さは前述のQ、Ra及びP−V値の全てにおいて中心部とほぼ同等であり、周辺部の面粗さを中心部の面粗さの1.1倍以下にすることができた。そして、ハロゲンランプを用いてシリコンエピタキシャルウェーハの主表面を観察すると、弱いヘイズは見えるものの円環状の強いヘイズは見えず、不良品にならないレベルであった。
【0024】
さらに、オフアングルをかけることのできる7°までについて検討を進めた結果、(110)面から0.5°以上7°以下のオフアングル範囲では、エピタキシャル層の周辺部の面粗さを中心部の面粗さの1.1倍以下にすることができることがわかった。ただし,オフアングルを付けたシリコン単結晶基板にエピタキシャル層を気相成長するのみでは、周辺部の面粗さが中心部の面粗さの0.8倍より小さくなることはなかった。
【0025】
本実施例において、オフアングルは(110)の面方位から最近接の[111]軸方向に傾けたが、(110)の面方位から他の軸方向に傾けた場合でも、オフアングルが0.5°以上であれば、円環状の強いヘイズの発生を防止することができ、エピタキシャル層の 周辺部の面粗さを中心部の面粗さの1.1倍以下にすることができる。
【図面の簡単な説明】
【図1】本発明に係るシリコンエピタキシャルウェーハの製造方法の主要工程を模式的に示す説明図。
【図2】面方位が(110)丁度のシリコンエピタキシャルウェーハに発生する円環状のヘイズを模式的に示す説明図。

Claims (2)

  1. 面方位が略{110}であるシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させることによりシリコンエピタキシャルウェーハを製造する方法において、シリコンエピタキシャルウェーハ主表面の周辺部の面粗さが中心部の面粗さの1.1倍以下となるよう、前記シリコン単結晶基板として、前記主表面のオフアングルが{110}から0.5°以上7゜以下のものを使用し、かつ、30μmを超える厚さにてシリコンエピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. {110}面から0.5°以上7゜以下のオフアングルを有するシリコン単結晶基板の主表面上に厚さ30μmを超えるシリコンエピタキシャル層が形成されてなり、かつ、該シリコンエピタキシャル層の周辺部の面粗さが、中心部の面粗さの1.1倍以下であることを特徴とするシリコンエピタキシャルウェーハ。
JP2000065391A 2000-03-09 2000-03-09 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ Expired - Fee Related JP3888416B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000065391A JP3888416B2 (ja) 2000-03-09 2000-03-09 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000065391A JP3888416B2 (ja) 2000-03-09 2000-03-09 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JP2001253797A JP2001253797A (ja) 2001-09-18
JP3888416B2 true JP3888416B2 (ja) 2007-03-07

Family

ID=18584930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000065391A Expired - Fee Related JP3888416B2 (ja) 2000-03-09 2000-03-09 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Country Status (1)

Country Link
JP (1) JP3888416B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP4423903B2 (ja) * 2003-07-17 2010-03-03 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP3979412B2 (ja) 2004-09-29 2007-09-19 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP4670317B2 (ja) * 2004-11-11 2011-04-13 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US8021484B2 (en) 2006-03-30 2011-09-20 Sumco Techxiv Corporation Method of manufacturing epitaxial silicon wafer and apparatus therefor
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Sumco Techxiv株式会社 エピタキシャルウェーハの製造方法及び製造装置
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Sumco エピタキシャルシリコンウェーハ
JP5029234B2 (ja) 2006-09-06 2012-09-19 株式会社Sumco エピタキシャルウェーハの製造方法
TWI370184B (en) * 2006-09-06 2012-08-11 Sumco Corp Epitaxial wafer and method of producing same
JP7103210B2 (ja) 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP7457486B2 (ja) * 2019-11-15 2024-03-28 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP2001253797A (ja) 2001-09-18

Similar Documents

Publication Publication Date Title
JP6100824B2 (ja) 高表面品質GaNウェーハおよびその製造方法
CN102859649B (zh) 外延硅晶片及其制造方法、以及贴合soi晶片及其制造方法
US8012882B2 (en) Method of manufacturing nitride substrate for semiconductors
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP2004530306A5 (ja)
TWI430352B (zh) 製造經磊晶塗覆的半導體晶圓的方法
JP3888416B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
CN101536157A (zh) 用于制造碳化硅衬底的方法以及碳化硅衬底
US12116697B2 (en) Group III nitride single crystal substrate and method for production thereof
EP0451855A1 (en) Method of manufacturing an epitaxial wafer
EP1533402A1 (en) Epitaxial wafer and its manufacturing method
JP2003059933A (ja) シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP4423903B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
WO2020136973A1 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2006120939A (ja) シリコンエピタキシャルウェーハの製造方法
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP3932756B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JP3965931B2 (ja) シリコンエピタキシャルウエーハの製造方法
JP2025075397A (ja) エピタキシャルシリコンウェーハ及びその製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法
TW202522583A (zh) 磊晶矽晶圓及其製造方法
JP2001185554A (ja) 半導体ウェーハ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061121

R150 Certificate of patent or registration of utility model

Ref document number: 3888416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees