JP2001253797A - シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ - Google Patents
シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハInfo
- Publication number
- JP2001253797A JP2001253797A JP2000065391A JP2000065391A JP2001253797A JP 2001253797 A JP2001253797 A JP 2001253797A JP 2000065391 A JP2000065391 A JP 2000065391A JP 2000065391 A JP2000065391 A JP 2000065391A JP 2001253797 A JP2001253797 A JP 2001253797A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- silicon epitaxial
- silicon
- single crystal
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
キシャルウェーハを製造するに際して、エピタキシャル
ウェーハの主表面の周辺部に円環上に発生する面荒れを
効果的に防止する。 【解決手段】 面方位が略{110}であるシリコン単
結晶基板の主表面上にシリコンエピタキシャル層を気相
成長させることによりシリコンエピタキシャルウェーハ
を製造する方法において、シリコン単結晶基板として、
主表面のオフアングルが{110}から0.5°以上7
゜以下のものを使用することにより、シリコンエピタキ
シャルウェーハ主表面の周辺部の面粗さが中心部の面粗
さの1.1倍以下となるようにシリコンエピタキシャル
層を成長させる。
Description
シャルウェーハの製造方法及びシリコンエピタキシャル
ウェーハに関する。
リコン単結晶基板の主表面上にシリコンエピタキシャル
層を1層以上気相エピタキシャル成長することにより製
造される(以下、シリコンエピタキシャル層を単にエピ
タキシャル層ともいう)。シリコンエピタキシャルウェ
ーハの製造には、主表面の面方位が{100}あるいは
{111}のシリコン単結晶基板が通常用いられるが、
例えば半導体圧力センサの製造においては、主表面の面
方位が{110}のシリコン単結晶基板を用いることが
ある。
10}のシリコン単結晶基板には、低欠陥のエピタキシ
ャル層を成長するのが容易でないことが知られている。
その主たる理由は、{111}双晶(twin)の基底面や
転位のすべり面が、エピタキシャル層が成長する{11
0}面と垂直であることから、無転位の単結晶を育成し
にくい点にある。
は、主表面の面方位が(110)のシリコン単結晶基板
を半導体圧力センサの製造に用いることが開示されてい
る。この公報によると、バイポーラトランジスタを含む
半導体集積回路をシリコン単結晶基板上に搭載すれば、
半導体圧力センサの小型化が可能となるが、このバイポ
ーラトランジスタの製造にはシリコン単結晶基板の主表
面上にエピタキシャル層を形成する必要があり、このエ
ピタキシャル層の結晶欠陥を減らすには、主表面を(1
10)面に対し数度程度、より具体的には3°傾けたい
わゆるオフアングルを持つシリコン単結晶基板を用いる
必要があると開示されている。
方位が(110)丁度のシリコン単結晶基板上にエピタ
キシャル層を形成するとどんな結晶欠陥が発生するのか
については、具体的な開示が全くない。 そこで本発明
者らが調査した結果、主表面の面方位が(110)丁度
のp型シリコン単結晶基板上にエピタキシャル層を形成
すると、そのエピタキシャル層の表面に、楕円状表面欠
陥が20ケ/ウェーハ程度発生することがわかった。そ
してこれをジルトル(Sirtl)エッチング液を用いて選
択エッチングすると、前記楕円状の表面欠陥の中心部に
積層欠陥(SF:Stacking Fault)の発生が確認された。
積層欠陥は、デバイス形成時にp−n接合リークを引き
起こすことがあるので好ましくない。
近接の[111]軸方向に30’すなわち0.5°オフ
アングルされたシリコン単結晶基板を用いる以外は上記
と同じ条件でエピタキシャル層を形成すると、そのエピ
タキシャル層の表面に、面方位が(110)丁度の場合
よりも長さが半分程度に縮小された楕円状表面欠陥が発
生することがわかった。そしてこれを選択エッチングす
ると、やはり楕円状の表面欠陥の中心部に積層欠陥の発
生が確認された。
conductor Equipment and MaterialsInternational)S
TANDARDS 1978,1998/ M1−029
8に規定された垂直方位ずれ(orthogonal misorientat
ion)を意味するものとする。
最近接の[111]軸方向に3°オフアングルされたシ
リコン単結晶基板を用いる以外は上記と同じ条件でエピ
タキシャル層を形成すると、そのエピタキシャル層の表
面に楕円状表面欠陥は発生せず、積層欠焔のみの発生が
確認された。
シャル層に発生する楕円状表面欠陥はオフアングルが大
きくなるにつれて縮小し、3°のオフアングルでほぼ消
滅することより、前記公報に記載されたエピタキシャル
層の結晶欠陥は、楕円状表面欠陥を伴った積層欠陥であ
ることがわかる。前記したように、積層欠焔はデバイス
形成時にp−n接合リークを引き起こすことがあるが、
不良になるのは積層欠陥の発生しているチップのみであ
り、シリコンエピタキシャルウェーハ全体が不良になる
わけではないので、オフアングルが0°すなわち主表面
の面方位が (110)丁度であっても使用可能である
と考えられる。
いて、面方位が(110)丁度のシリコン単結晶基板の
主表面上にエピタキシャル層を形成すると、図2に示す
ように、製造されたシリコンエピタキシャルウェーハ1
の主表面の周辺部において約1cmの幅でヘイズ(Haz
e)と呼ばれる表面状態が円環状に発生することがわか
った。ここで、周辺部とはシリコンエピタキシャルウェ
ーハの主表面の外周縁部のことをいうが、面取り部は除
く。ヘイズは、エピタキシャル層の表面に発生した面荒
れであり、暗室内で集光ランプ等を用いて観察すると光
が乱反射して白く曇って見える。そして、前記したSE
MI M1−0298の表1に規定された標準欠陥限度
において、へイズの最大欠陥限度は「なし」となってい
ることから、強いへイズが円環状に発生しているシリコ
ンエピタキシャルウェーハは不良品とみなされてしま
う。
10}であるシリコンエピタキシャルウェーハを製造す
るに際して、エピタキシャル層の周辺部に円環状に発生
する面荒れを効果的に防止できる方法と、それによって
製造されるシリコンエピタキシャルウェーハとを提供す
ることにある。
題を解決するために、本発明のシリコンエピタキシャル
ウェーハの製造方法は、面方位が略{110}であるシ
リコン単結晶基板の主表面上にシリコンエピタキシャル
層を気相成長させることによりシリコンエピタキシャル
ウェーハを製造する方法において、前記シリコン単結晶
基板として、前記主表面のオフアングルが{110}か
ら0.5°以上7゜以下のものを使用することによりシ
リコンエピタキシャルウェーハ主表面の周辺部の面粗さ
が中心部の面粗さの1.1倍以下となるようにシリコン
エピタキシャル層を成長させることを特徴とする。ここ
で、「面方位が略{110}である」とは、面方位が
{110}から例えば数度程度傾いていてもよいという
ことを意味する。
ェーハは、{110}面から0.5°以上7゜以下のオ
フアングルを有するシリコン単結晶基板の主表面上に厚
さ30μm以上のシリコンエピタキシャル層が形成され
てなり、かつ、該シリコンエピタキシャル層の周辺部の
面粗さが、中心部の面粗さの1.1倍以下であることを
特徴とする。
10}のシリコンエピタキシャルウェーハを製造する際
に、シリコン単結晶基板の主表面に0.5°以上7゜以
下のオフアングルを施しておくことにより、形成される
エピタキシャル層の周辺部において、円環状の面荒れが
発生することを極めて効果的に抑制することができる。
この円環状の面荒れは、エピタキシャル層の厚さが30
μm以上のときに顕在化する。本発明において、エピタ
キシャル層の厚さに特に上限はないが、200μmを超
える厚さにエピタキシャル層を気相成長することは実質
的にない。なお、オフアングルが7゜を超えるシリコン
単結晶基板について、本発明の効果が得られるかどうか
を未だ確認できていない。
て説明する。図1は、本発明に係るシリコンエピタキシ
ャルウェーハの製造工程の一例を概略的に示す模式図で
ある。まず、FZ法あるいはCZ法等の公知の方法に
て、主軸方位が<110>のシリコン単結晶インゴット
を製造する。こうして得られる単結晶インゴットは、一
定の抵抗率範囲のブロックに切断され、さらに外径研削
が施される。外径研削後の各ブロックには、オリエンテ
ーションフラットあるいはオリエンテーションノッチが
形成される。このように仕上げられたブロックは、図1
(a)に示すように、内周刃切断等のスライサーによ
り、主表面が{110}に対して0.5゜以上0.7゜
以下のオフアングルが生ずるようにスライシングされ
る。スライシング後のシリコン単結晶基板の両面外周縁
にはベベル加工により面取りが施される。
1(b)に示すように、遊離砥粒を用いて両面がラッピ
ングされ、ラップウェーハとなる。次に、図1(c)に
示すように、そのラップウェーハをエッチング液に浸漬
することにより、両面が化学エッチング処理される。化
学エッチング工程は、先行する機械加工工程においてシ
リコン単結晶基板の表面に生じたダメージ層を除去する
ために行われる。この化学エッチング工程の後に、鏡面
研磨工程が行われる。この工程は、例えば、図1(d)
に示す片面研磨法で行うことができる。具体的には、回
転研磨ブロックにワックス等でシリコン単結晶基板を貼
り付け、研磨クロスを接着した回転研磨定盤上に、所定
の圧力にて押し付ける。そして、研磨クロスに、例えば
SiO2を主成分としたアルカリ性コロイダルシリカ等
の研磨液を供給しながら定盤を回転させ、研磨を行う。
この研磨は、コロイダルシリカ等を砥粒とした機械的研
磨と、アルカリ液による化学エッチングとの複合作用に
よる、いわゆる機械的化学的研磨である。これにより、
シリコン単結晶基板は、主表面の面粗さがRMS(Root
Mean Square)表示で0.3nm以上1.2nm以下の
鏡面ウェーハとされる。
間力顕微鏡によるウェーハ主表面の3次元形状プロファ
イル測定において、測定面積を1μm×lμm(高さ方
向をzとするx−y−z直交座標系を設定したときに、
x−y平面への投影面積にて表す)とし、測定点毎の高
さ方向座標測定値をZ、その平均値をZm、全測定点に
ついての(Z−Zm)2の和をΣ(Z−Zm)2として、こ
れを測定点数Nにて除した値の平方根: Q={(1/N)×Σ(Z−Zm)2}1/2‥‥‥ を意味する。また、以下においては、上記原子間力顕微
鏡によるウェーハ主表面の3次元形状プロファイルに基
づく以下の粗さパラメータも使用する。・絶対偏差平均
粗さRa Ra=(1/N)×Σ|Z−Zm|‥‥‥ ・P−V(peak to valley)値 (P−V値)=Zmax−Zmin‥‥‥ ただし、Zmaxは全測定点についてのZの最大値、Zmin
は同じく最小値である。
板は、洗浄後、その主表面上に水素雰囲気中でエピタキ
シャル層が気相成長されて、主表面の周辺部の面粗さが
中心部の面粗さの1.1倍以下となるシリコンエピタキ
シャルウェーハが得られる。
た実験結果について説明する。まず、主表面の面方位が
(110)丁度、主表面の面方位が(110)から最近
接の[111]軸方向に0.5°のオフアングル、ある
いは3°のオフアングルを有する、直径150mmのp
型シリコン単結晶基板を準備した。続いて、原料ガス
としてトリクロロシラン(SiHCl3)を用い、水素
雰囲気中にて1130℃の反応温度で、上記3種類のシ
リコン単結晶基板上に厚さ約75μmのエピタキシャル
層を形成した。成長速度は上記3種類のシリコン単結晶
基板について1.25μm/分で行ったが、主表面の面
方位が(110)丁度のシリコン単結晶基板についての
み、成長速度の影響を調べるために、さらに、0.2μ
m/分と0.3μm/分の成長速度でも行った。通常、
エピタキシャル層の成長速度を小さくすると、へイズの
レベルが改善されるからである。
の主表面の中心部と周辺部について、へイズの発生状態
を暗室内で照度20万lxのハロゲンランプを用いて観察
した。また、シリコンエピタキシャルウェーハの主表面
の中心部と周辺5mmにおける面荒れの状態をWYKO
社製非接触表面形状測定器TOPO−3D(原子間力顕
微鏡である)を用いて測定した。なお、測定した粗さパ
ラメータは、前述のQ、Ra及びP−V値である。測定
結果を表1に示す。
10)丁度のシリコン単結晶基板にエピタキシャル層を
気相成長した場合には、成長速度を小さくすることによ
り、シリコンエピタキシャルウェーハの主表面の中心部
に見られた比較的弱い面荒れは改善されたが、周辺部に
見られた強い面荒れは改善されなかった。この面粗さを
中心部と周辺部で比較すると、周辺部の面粗さは中心部
の約2倍ないし7倍の大きさがあった。この周辺部に見
られる強い面荒れは、ハロゲンランプを用いると強いヘ
イズとして観察され、シリコンエピタキシャルウェーハ
の面取り部の内縁から約1cmの範囲に円環状に発生す
る。この強いヘイズは、不良品とみなされるレベルであ
る。
0.5°あるいは3°のオフアングルを有するシリコン
単結晶基板にエピタキシャル層を気相成長した場合に
は、成長速度が1.25μm/ 分であっても、周辺部
の面粗さは前述のQ、Ra及びP−V値の全てにおいて
中心部とほぼ同等であり、周辺部の面粗さを中心部の面
粗さの1.1倍以下にすることができた。そして、ハロ
ゲンランプを用いてシリコンエピタキシャルウェーハの
主表面を観察すると、弱いヘイズは見えるものの円環状
の強いヘイズは見えず、不良品にならないレベルであっ
た。
る7°までについて検討を進めた結果、(110)面か
ら0.5°以上7°以下のオフアングル範囲では、エピ
タキシャル層の周辺部の面粗さを中心部の面粗さの1.
1倍以下にすることができることがわかった。ただし,
オフアングルを付けたシリコン単結晶基板にエピタキシ
ャル層を気相成長するのみでは、周辺部の面粗さが中心
部の面粗さの0.8倍より小さくなることはなかった。
0)の面方位から最近接の[111]軸方向に傾けた
が、(110)の面方位から他の軸方向に傾けた場合で
も、オフアングルが0.5°以上であれば、円環状の強
いヘイズの発生を防止することができ、エピタキシャル
層の 周辺部の面粗さを中心部の面粗さの1.1倍以下
にすることができる。
の製造方法の主要工程を模式的に示す説明図。
ャルウェーハに発生する円環状のヘイズを模式的に示す
説明図。
Claims (3)
- 【請求項1】 面方位が略{110}であるシリコン単
結晶基板の主表面上にシリコンエピタキシャル層を気相
成長させることによりシリコンエピタキシャルウェーハ
を製造する方法において、前記シリコン単結晶基板とし
て、前記主表面のオフアングルが{110}から0.5
°以上7゜以下のものを使用することにより、シリコン
エピタキシャルウェーハ主表面の周辺部の面粗さが中心
部の面粗さの1.1倍以下となるようにシリコンエピタ
キシャル層を成長させることを特徴とするシリコンエピ
タキシャルウェーハの製造方法。 - 【請求項2】 前記シリコンエピタキシャル層は、厚さ
が30μm以上であることを特徴とする請求項1記載の
シリコンエピタキシャルウェーハの製造方法。 - 【請求項3】 {110}面から0.5°以上7゜以下
のオフアングルを有するシリコン単結晶基板の主表面上
に厚さ30μm以上のシリコンエピタキシャル層が形成
されてなり、かつ、該シリコンエピタキシャル層の周辺
部の面粗さが、中心部の面粗さの1.1倍以下であるこ
とを特徴とするシリコンエピタキシャルウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000065391A JP3888416B2 (ja) | 2000-03-09 | 2000-03-09 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000065391A JP3888416B2 (ja) | 2000-03-09 | 2000-03-09 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001253797A true JP2001253797A (ja) | 2001-09-18 |
JP3888416B2 JP3888416B2 (ja) | 2007-03-07 |
Family
ID=18584930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000065391A Expired - Fee Related JP3888416B2 (ja) | 2000-03-09 | 2000-03-09 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3888416B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039111A (ja) * | 2003-07-17 | 2005-02-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びその製造方法 |
JP2006137632A (ja) * | 2004-11-11 | 2006-06-01 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
JP2007294942A (ja) * | 2006-03-30 | 2007-11-08 | Sumco Techxiv株式会社 | エピタキシャルウェーハの製造方法及び製造装置 |
EP1898450A2 (en) * | 2006-09-05 | 2008-03-12 | Sumco Corporation | Epitaxial silicon wafer and fabrication method thereof |
EP1900858A1 (en) * | 2006-09-06 | 2008-03-19 | Sumco Corporation | Epitaxial wafer and method of producing same |
CN100380580C (zh) * | 2003-02-07 | 2008-04-09 | 信越半导体株式会社 | 硅半导体基板及其制造方法 |
US7709357B2 (en) | 2004-09-29 | 2010-05-04 | Sumco Corporation | Silicon epitaxial wafer and method for manufacturing the same |
US8888913B2 (en) | 2006-03-30 | 2014-11-18 | Sumco Techxiv Corporation | Method of manufacturing epitaxial silicon wafer and apparatus therefor |
US9340900B2 (en) | 2006-09-06 | 2016-05-17 | Sumco Corporation | Epitaxial wafer and method of producing same |
WO2020136972A1 (ja) * | 2018-12-27 | 2020-07-02 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
JP2021082641A (ja) * | 2019-11-15 | 2021-05-27 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
US12119375B2 (en) | 2018-12-27 | 2024-10-15 | Sumco Corporation | Silicon epitaxial wafer production method and silicon epitaxial wafer |
-
2000
- 2000-03-09 JP JP2000065391A patent/JP3888416B2/ja not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1592045A4 (en) * | 2003-02-07 | 2010-09-08 | Shinetsu Handotai Kk | SILICON SUBSTRATE SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF |
CN100380580C (zh) * | 2003-02-07 | 2008-04-09 | 信越半导体株式会社 | 硅半导体基板及其制造方法 |
JP2005039111A (ja) * | 2003-07-17 | 2005-02-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びその製造方法 |
US7709357B2 (en) | 2004-09-29 | 2010-05-04 | Sumco Corporation | Silicon epitaxial wafer and method for manufacturing the same |
JP2006137632A (ja) * | 2004-11-11 | 2006-06-01 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
JP4670317B2 (ja) * | 2004-11-11 | 2011-04-13 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
JP2007294942A (ja) * | 2006-03-30 | 2007-11-08 | Sumco Techxiv株式会社 | エピタキシャルウェーハの製造方法及び製造装置 |
US8888913B2 (en) | 2006-03-30 | 2014-11-18 | Sumco Techxiv Corporation | Method of manufacturing epitaxial silicon wafer and apparatus therefor |
US7989073B2 (en) * | 2006-09-05 | 2011-08-02 | Sumco Corporation | Epitaxial silicon wafer and fabrication method thereof |
JP2008091891A (ja) * | 2006-09-05 | 2008-04-17 | Sumco Corp | エピタキシャルシリコンウェーハおよびその製造方法 |
US8152919B2 (en) | 2006-09-05 | 2012-04-10 | Sumco Corporation | Epitaxial silicon wafer and fabrication method thereof |
EP1898450A2 (en) * | 2006-09-05 | 2008-03-12 | Sumco Corporation | Epitaxial silicon wafer and fabrication method thereof |
EP1900858A1 (en) * | 2006-09-06 | 2008-03-19 | Sumco Corporation | Epitaxial wafer and method of producing same |
US9340900B2 (en) | 2006-09-06 | 2016-05-17 | Sumco Corporation | Epitaxial wafer and method of producing same |
JP2020107729A (ja) * | 2018-12-27 | 2020-07-09 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
WO2020136972A1 (ja) * | 2018-12-27 | 2020-07-02 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
KR20210082529A (ko) * | 2018-12-27 | 2021-07-05 | 가부시키가이샤 사무코 | 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼 |
CN113302718A (zh) * | 2018-12-27 | 2021-08-24 | 胜高股份有限公司 | 硅外延晶片的制造方法和硅外延晶片 |
JP7103210B2 (ja) | 2018-12-27 | 2022-07-20 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
KR102508209B1 (ko) | 2018-12-27 | 2023-03-08 | 가부시키가이샤 사무코 | 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼 |
CN113302718B (zh) * | 2018-12-27 | 2024-04-09 | 胜高股份有限公司 | 硅外延晶片的制造方法和硅外延晶片 |
US12119375B2 (en) | 2018-12-27 | 2024-10-15 | Sumco Corporation | Silicon epitaxial wafer production method and silicon epitaxial wafer |
JP2021082641A (ja) * | 2019-11-15 | 2021-05-27 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
Also Published As
Publication number | Publication date |
---|---|
JP3888416B2 (ja) | 2007-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4723446B2 (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
WO2011125282A1 (ja) | シリコンエピタキシャルウェーハ及びその製造方法、並びに貼り合わせsoiウェーハ及びその製造方法 | |
JP2004530306A (ja) | 高表面品質GaNウェーハおよびその製造方法 | |
JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
JP2008153545A (ja) | 歪Si基板の製造方法 | |
JP2003505317A (ja) | 改良された結晶特性を有するエピタキシャル半導体材料の成長方法 | |
EP2159826A1 (en) | Soi wafer manufacturing method | |
JP3888416B2 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
JP2010001210A (ja) | <110>方位を有するエピタキシャル被覆されたシリコンウェハ及びその製造方法 | |
EP0451855A1 (en) | Method of manufacturing an epitaxial wafer | |
JP2006004983A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ | |
JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
CN115787092A (zh) | 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用 | |
EP1533402B1 (en) | Epitaxial wafer and its manufacturing method | |
EP1632591A1 (en) | Silicon epitaxial wafer, and silicon epitaxial wafer producing method | |
JP2003059933A (ja) | シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ | |
JP4423903B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
JP2010171330A (ja) | エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ | |
JP2012174935A (ja) | エピタキシャルウェーハの製造方法 | |
JP2006120939A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2008159976A (ja) | シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びsoiウェーハの製造方法 | |
JP3932756B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
US10170312B2 (en) | Semiconductor substrate and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3888416 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |