JP2005039111A - シリコンエピタキシャルウェーハ及びその製造方法 - Google Patents

シリコンエピタキシャルウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2005039111A
JP2005039111A JP2003275967A JP2003275967A JP2005039111A JP 2005039111 A JP2005039111 A JP 2005039111A JP 2003275967 A JP2003275967 A JP 2003275967A JP 2003275967 A JP2003275967 A JP 2003275967A JP 2005039111 A JP2005039111 A JP 2005039111A
Authority
JP
Japan
Prior art keywords
silicon epitaxial
main surface
single crystal
crystal substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003275967A
Other languages
English (en)
Other versions
JP4423903B2 (ja
Inventor
Sunao Nakasugi
直 中杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2003275967A priority Critical patent/JP4423903B2/ja
Publication of JP2005039111A publication Critical patent/JP2005039111A/ja
Application granted granted Critical
Publication of JP4423903B2 publication Critical patent/JP4423903B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 暗室内で集光ランプを用いて目視観察可能なヘイズの発生が防止された主表面の面方位が略{110}のシリコンエピタキシャルウェーハ及びその製造方法を提供する。
【解決手段】 {110}面から最近接の<100>軸方向へ0.5°以上3°以下傾斜させたオフアングルを有するシリコン単結晶基板の主表面上に、ヘイズレベルが0.18ppm以下のシリコンエピタキシャル層を気相成長させる。
【選択図】 図2

Description

本発明は、{110}からのオフアングルを有するシリコン単結晶基板の主表面上に、シリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハ及びその製造方法に関する。
シリコンエピタキシャルウェーハは、シリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長することにより製造される。シリコンエピタキシャルウェーハの製造には、例えば、主表面の面方位が略{110}のシリコン単結晶基板が用いられる場合がある。しかし、面方位が{110}丁度のシリコン単結晶基板の主表面上にシリコンエピタキシャル層を形成すると、製造されたシリコンエピタキシャルウェーハの主表面の周辺部(面取部を除く外周縁部)に顕著な面粗れが円環状に発生することがあり、暗室内で集光ランプ等を用いて目視観察すると光が乱反射して白く曇って見え、ヘイズ(Haze)と呼ばれる。
そこで、シリコンエピタキシャルウェーハの主表面の周辺部に円環状に発生する面粗れを効果的に抑制するために、例えば、主表面の面方位が{110}から0.5°以上7°以下のオフアングルを有するシリコン単結晶基板上にシリコンエピタキシャル層を成長させることが知られている(例えば、特許文献1参照)。
特開2001−253797号公報
しかしながら、主表面の面方位が{110}から0.5°以上7°以下のオフアングルを有するシリコン単結晶基板を使用した場合に、主表面の周辺部における面粗さは、中心部の面粗さとほぼ同レベルとすることができるものの、中心部においても弱いヘイズが目視で観察されることがあり、ヘイズレベルが安定しない。
本発明は、上記事情に鑑みてなされたもので、暗室内で集光ランプを用いて目視観察可能なヘイズの発生が抑制された面方位が略{110}のシリコンエピタキシャルウェーハ及びその製造方法を提供することを課題としている。
上記課題を解決するために、本発明のシリコンエピタキシャルウェーハは、110}面から最近接の<100>軸方向へ0.5°以上3°以下傾斜させたオフアングルを有するシリコン単結晶基板の主表面上に、ヘイズレベルが0.18ppm以下のシリコンエピタキシャル層を形成してなることを特徴としている。
また、本発明のシリコンエピタキシャルウェーハの製造方法は、{110}面から最近接の<100>軸方向へ0.5°以上3°以下傾斜させたオフアングルを有するシリコン単結晶基板の主表面上に、ヘイズレベルが0.18ppm以下のシリコンエピタキシャル層を気相成長させることを特徴としている。
暗室内で集光ランプを用いて目視観察可能なヘイズは、レーザー散乱光検出装置を用いて検出される面粗れのうち、0.18ppmより大きいレベルのものである。
ここでppmとは、例えば、レーザ散乱光検出装置等の光学的表面検査装置を用いてシリコンエピタキシャルウェーハの主表面を光学走査して得られる散乱光の強度を表す単位である。例えば、0.18ppmとは、入射光の強度に対して百万分の0.18の強度の散乱光が計測されたことを表す。また、散乱光の強度は表面粗さの大きさに比例するので、例えば散乱光の強度が大きい時には面粗れが比較的大きいことがわかる。
なお、レーザ散乱光検出装置は、シリコンエピタキシャルウェーハの主表面全体を測定することができるが、シリコンエピタキシャルウェーハの周縁部では面取り部からの無視し得ないレベルの乱反射光が同時に測定されるので、通常、シリコンエピタキシャルウェーハの周縁部の幅数mmの範囲で得られた測定値は除外する。
本発明のシリコンエピタキシャルウェーハ及びその製造方法によれば、シリコン単結晶基板の主表面のオフアングルが、{110}面から最近接の<100>軸方向に0.5°以上3°以下に傾斜されているので、その上に形成されるシリコンエピタキシャル層のヘイズレベルを0.18ppm以下にすることができる。その結果、暗室内集光灯下で目視観察されるレベルのヘイズの発生を防止することができる。
本発明によれば、シリコン単結晶基板の主表面のオフアングルが、{110}面から最近接の<100>軸方向に0.5°以上3°以下傾斜されているので、その上に形成されるシリコンエピタキシャル層のヘイズレベルを0.18ppm以下にすることができ、その結果、暗室内で集光ランプを用いて目視観察可能なヘイズの発生を防止することができる。
以下、本発明の実施の形態を図面に基づいて説明する。
まず、本発明のシリコンエピタキシャルウェーハの製造方法において使用される気相成長装置の好適な一例として、枚様式の気相成長装置の構成について説明する。図1は、気相成長装置の一例を示した模式図である。
図1に示すように、気相成長装置11は、反応容器12と、該反応容器12の内部に設けられてシリコン単結晶基板Wを上面で支持するサセプタ13とを備えている。
反応容器12には、該反応容器12内に原料ガス(例えば、トリクロロシラン)及びキャリアガス(例えば、水素)を含む気相成長用ガスをサセプタ13の上側の領域に導入してサセプタ13上のシリコン単結晶基板Wの主表面上に供給する気相成長用ガス導入管14が設けられている。
また、反応容器12のうちの、気相成長用ガス導入管14が設けられた側と同じ側には、反応容器12内にパージガス(例えば、水素)をサセプタ13の下側の領域に導入するパージガス導入管15が設けられている。
さらに、反応容器12のうちの、気相成長用ガス導入管14及びパージガス導入管15が設けられた側と反対側には、反応容器12内のガス(気相成長用ガス及びパージガス)が排気される排気管16が設けられている。
反応容器12の外部には、該反応容器12を上側と下側とから加熱する加熱装置17a、17bが設けられている。加熱装置17a、17bとしては、例えば、ハロゲンランプ等が挙げられる。
サセプタ13は、例えば炭化ケイ素で被覆されたグラファイトにより構成されている。このサセプタ13は、例えば略円板状に形成され、その主表面には、該主表面上にシリコン単結晶基板Wを位置決めするための平面視略円形状の凹部である座ぐり13aが形成されている。
また、サセプタ13の裏面には、該裏面からサセプタ13を支持するサセプタ支持部材18が設けられている。このサセプタ支持部材18は、矢印Aで示す上下方向に移動可能で、かつ、矢印Bで示す方向に回転可能とされている。
次に、本発明のシリコンエピタキシャルウェーハの製造方法について説明する。まず、シリコンエピタキシャルウェーハの製造方法において使用されるシリコン単結晶基板を製造する工程について説明する。
まず、浮遊帯域溶融(Floating Zone:FZ)法あるいは(チョクラルスキー)(Czochralski:CZ)法等の公知の方法によって、主軸方位が<110>のシリコン単結晶インゴットを製造する。得られたシリコン単結晶インゴットを、頭部と尾部とを切断した後、インゴット周辺部を回転して削り、直径を正確に出すとともにインゴットを完全な円柱にする。
次いで、一定の抵抗率範囲のブロックに切断し、さらに外径研削を施す。そして、外径研削後の各ブロックにオリエンテーションフラットあるいはオリエンテーションノッチを形成する。
このように仕上げられたブロックに対して、内周刃切断等のスライサーにより、主表面が{110}に対して最近接の<100>軸方向に0.5°以上3°以下のオフアングルが生じるようにスライシングする。そして、スライシング後のシリコン単結晶基板の両面外周縁にベベル加工により面取りを施す。
面取り終了後のシリコン単結晶基板は、遊離砥粒を用いて両面をラップし、ラップウェーハとする。
次いで、ラップウェーハをエッチング液に浸漬することにより、両面を化学エッチング処理する。化学エッチング処理は、シリコン単結晶基板の表面に生じたダメージ層を除去するために行われる。この化学エッチング処理後に、メカノケミカルポリッシングにより鏡面研磨を行い、さらに最終洗浄を施す。
次に、上述の工程により得られたシリコン単結晶基板の主表面に、例えば図1に示す気相成長装置11を使用して、シリコンエピタキシャル層を気相成長させる工程について説明する。
まず、{110}面から最近接の<100>軸方向へ0.5°以上3°以下傾斜させたオフアングルを有するシリコン単結晶基板Wを、反応容器12内に投入し、その主表面が上を向くように、サセプタ13上面の座ぐり13a内に載置する。
ここで、反応容器12内には、シリコン単結晶基板Wが投入される前段階から、気相成長用ガス導入管14及びパージガス導入管15をそれぞれ介して水素ガスが導入されている。
次いで、サセプタ13上のシリコン単結晶基板Wを加熱装置17a、17bにより加熱し、シリコン単結晶基板Wの主表面に形成されている自然酸化膜を除去するための気相エッチングを行う。この温度としては、例えば、1050℃〜1200℃程度が適当である。
気相エッチング後、シリコン単結晶基板Wを降温して所望の成長温度に設定し、気相成長用ガス導入管14を介してシリコン単結晶基板Wの主表面上に原料ガス(例えば、トリクロロシラン)及び、パージガス導入管15を介してパージガス(例えば、水素)を略水平に供給することによってシリコン単結晶基板Wの主表面上にシリコンエピタキシャル層を気相成長して、ヘイズレベルが0.18ppm以下のシリコンエピタキシャルウェーハを製造する。
その後、シリコンエピタキシャルウェーハを降温し、反応容器12外へと搬出する。
以下、実施例を挙げて本発明を具体的に説明するが、本発明の実施態様はこれらに限定されるものではない。
以下に示す実施例1、2、比較例1〜4のシリコン単結晶基板(直径200mm、p型)に、厚さ約5μmのシリコンエピタキシャル層を気相成長させてシリコンエピタキシャルウェーハを得た。
[実施例1]
主表面が{110}面から最近接の<100>軸方向に1°傾斜したオフアングルを有するシリコン単結晶基板を使用した。
[実施例2]
主表面が{110}面から最近接の<100>軸方向に3°傾斜したオフアングルを有するシリコン単結晶基板を使用した。
[比較例1]
主表面の面方位が{110}丁度のシリコン単結晶基板を使用した。
[比較例2]
主表面が{110}面から最近接の<100>軸方向に6°傾斜したオフアングルを有するシリコン単結晶基板を使用した。
[比較例3]
主表面が{110}面から最近接の<111>軸方向に1°傾斜したオフアングルを有するシリコン単結晶基板を使用した。
[比較例4]
主表面が{110}面から最近接の<111>軸方向に3°傾斜したオフアングルを有するシリコン単結晶基板を使用した。
気相成長後のシリコンエピタキシャルウェーハの主表面について、暗室内集光灯下におけるヘイズの発生状態を目視観察したところ、実施例1、実施例2ではヘイズが観察されず、比較例1、比較例2、比較例3、比較例4ではヘイズが観察された。
また、表1には、レーザー散乱光検出装置を用いて検出されたヘイズのレベルをエピタキシャルウェーハ毎に示す。図2は、表1に基づくヘイズのレベルを示している。この図2の縦軸はヘイズレベル(ppm)を示し、横軸は、{110}面から最近接の<100>軸方向へ傾斜させた角度を示している。なお、比較例3、比較例4は、図面の関係上省略している。
Figure 2005039111
以上の結果より、実施例1、2のように、主表面が{110}面から最近接の<100>軸方向へ0.5°以上3°以下傾斜させたオフアングルを有するシリコン単結晶基板に気相成長させた場合には、ヘイズレベルを0.18ppm以下にすることができ、このレベルのヘイズは目視で観察されないことから、シリコンエピタキシャルウェーハの主表面の全体においてヘイズの発生が抑制されたことがわかる。
これに対し、{110}面から最近接の<100>軸方向へのオフアングルが0.5°未満、あるいは、3°より大きい場合には、比較例1、2のようにヘイズレベルが0.18ppmより大きくなり、暗室内集光灯下でヘイズが目視で観察されるようになる。
{110}面から最近接の<100>軸方向へのオフアングルが0.5°以上1°未満の場合には、図2に示すようにヘイズレベルのオフアングル依存性が比較的大きいので、オフアングルが少し変化してもヘイズレベルが大きく変わる。このため、上記主表面のオフアングルが1°以上3°以下のシリコン単結晶基板を用いることにより、ヘイズレベルがより安定したシリコンエピタキシャルウェーハを製造することができる。
また、オフアングルの傾斜方向が{110}面から最近接の<111>軸方向の場合は、オフアングル角度が1°又は3°であっても表1に示すようなヘイズレベルとなり、暗室内集光灯下でヘイズが目視で観察される。
なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で適宜変更可能である。
例えば、上記実施の形態では枚葉式の気相成長装置を使用して、本発明に係るシリコンエピタキシャルウェーハの製造方法を行う例について説明したが、これに限らず、多数枚式(バッチ式)の気相成長装置を使用しても良い。
また、上記実施の形態で説明した気相成長装置11は、いわゆるリフトピン方式のサセプタを備えた構成としても良い。
気相成長装置を示す模式的な正面断面図である。 ヘイズのレベルを{110}面から最近接の<100>軸方向へのオフアングルに対して示した図である。
符号の説明
11 気相成長装置
W シリコン単結晶基板

Claims (2)

  1. {110}面から最近接の<100>軸方向へ0.5°以上3°以下傾斜させたオフアングルを有するシリコン単結晶基板の主表面上に、ヘイズレベルが0.18ppm以下のシリコンエピタキシャル層を形成してなることを特徴とするシリコンエピタキシャルウェーハ。
  2. {110}面から最近接の<100>軸方向へ0.5°以上3°以下傾斜させたオフアングルを有するシリコン単結晶基板の主表面上に、ヘイズレベルが0.18ppm以下のシリコンエピタキシャル層を気相成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
JP2003275967A 2003-07-17 2003-07-17 シリコンエピタキシャルウェーハ及びその製造方法 Expired - Fee Related JP4423903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003275967A JP4423903B2 (ja) 2003-07-17 2003-07-17 シリコンエピタキシャルウェーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003275967A JP4423903B2 (ja) 2003-07-17 2003-07-17 シリコンエピタキシャルウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005039111A true JP2005039111A (ja) 2005-02-10
JP4423903B2 JP4423903B2 (ja) 2010-03-03

Family

ID=34212439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003275967A Expired - Fee Related JP4423903B2 (ja) 2003-07-17 2003-07-17 シリコンエピタキシャルウェーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4423903B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904487B1 (ko) * 2006-09-05 2009-06-24 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼 및 그 제조 방법
US7579261B2 (en) 2005-09-22 2009-08-25 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
US7659207B2 (en) 2005-09-22 2010-02-09 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
US7922813B2 (en) 2005-09-22 2011-04-12 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP2011216780A (ja) * 2010-04-01 2011-10-27 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ、シリコンエピタキシャルウェーハの製造方法、貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ
JP2011224658A (ja) * 2010-04-14 2011-11-10 Samsung Electronics Co Ltd レーザビームを利用した基板の加工方法
KR101625135B1 (ko) 2010-05-20 2016-05-27 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662765B1 (ko) 2018-08-02 2024-05-02 삼성전자주식회사 기판과 이를 포함하는 집적회로 소자 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0826891A (ja) * 1994-07-21 1996-01-30 Sumitomo Sitix Corp 半導体基板とその製造方法
JPH08139027A (ja) * 1994-11-14 1996-05-31 Sumitomo Sitix Corp 半導体基板の製造方法
JP2000260711A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体基板製造方法
JP2001253797A (ja) * 2000-03-09 2001-09-18 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2002050579A (ja) * 2000-05-25 2002-02-15 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体基板の製造方法及びその使用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0826891A (ja) * 1994-07-21 1996-01-30 Sumitomo Sitix Corp 半導体基板とその製造方法
JPH08139027A (ja) * 1994-11-14 1996-05-31 Sumitomo Sitix Corp 半導体基板の製造方法
JP2000260711A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体基板製造方法
JP2001253797A (ja) * 2000-03-09 2001-09-18 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2002050579A (ja) * 2000-05-25 2002-02-15 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体基板の製造方法及びその使用

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659207B2 (en) 2005-09-22 2010-02-09 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
US7579261B2 (en) 2005-09-22 2009-08-25 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7922813B2 (en) 2005-09-22 2011-04-12 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7989073B2 (en) 2006-09-05 2011-08-02 Sumco Corporation Epitaxial silicon wafer and fabrication method thereof
EP1898450A3 (en) * 2006-09-05 2011-01-19 Sumco Corporation Epitaxial silicon wafer and fabrication method thereof
KR100904487B1 (ko) * 2006-09-05 2009-06-24 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼 및 그 제조 방법
US8152919B2 (en) 2006-09-05 2012-04-10 Sumco Corporation Epitaxial silicon wafer and fabrication method thereof
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
JP5212472B2 (ja) * 2008-06-10 2013-06-19 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
US8815710B2 (en) 2008-06-10 2014-08-26 Sumco Corporation Silicon epitaxial wafer and method for production thereof
JP2011216780A (ja) * 2010-04-01 2011-10-27 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ、シリコンエピタキシャルウェーハの製造方法、貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ
JP2011224658A (ja) * 2010-04-14 2011-11-10 Samsung Electronics Co Ltd レーザビームを利用した基板の加工方法
KR101625135B1 (ko) 2010-05-20 2016-05-27 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼 및 그 제조방법

Also Published As

Publication number Publication date
JP4423903B2 (ja) 2010-03-03

Similar Documents

Publication Publication Date Title
TWI435962B (zh) 經磊晶塗覆之半導體晶圓及製造經磊晶塗覆之半導體晶圓之裝置與方法
WO2011074453A1 (ja) SiCエピタキシャルウェハ及びその製造方法
US8287649B2 (en) Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same
JP5232719B2 (ja) エピタキシャル被覆された半導体ウェハの製造方法
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP4423903B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
WO2011013280A1 (ja) シリコンウェーハの熱処理方法
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3888416B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2006024840A (ja) 燐化ガリウムウェーハのベベリング方法
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP2005311108A (ja) 気相成長装置
JP2006120939A (ja) シリコンエピタキシャルウェーハの製造方法
JP2010040876A (ja) 半導体ウェーハの製造方法
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法
WO2023181586A1 (ja) 窒化アルミニウム単結晶基板、及び窒化アルミニウム単結晶基板の製造方法
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法
JP2003203890A (ja) シリコンウェーハの製造方法
JP5565012B2 (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent or registration of utility model

Ref document number: 4423903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees