KR100904487B1 - 에피택셜 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

에피택셜 실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR100904487B1
KR100904487B1 KR1020070089803A KR20070089803A KR100904487B1 KR 100904487 B1 KR100904487 B1 KR 100904487B1 KR 1020070089803 A KR1020070089803 A KR 1020070089803A KR 20070089803 A KR20070089803 A KR 20070089803A KR 100904487 B1 KR100904487 B1 KR 100904487B1
Authority
KR
South Korea
Prior art keywords
plane
silicon wafer
epitaxial
wafer
inclination angle
Prior art date
Application number
KR1020070089803A
Other languages
English (en)
Other versions
KR20080022060A (ko
Inventor
타카유키 도히
신지 나카하라
마사야 사쿠라이
마사토 사카이
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20080022060A publication Critical patent/KR20080022060A/ko
Application granted granted Critical
Publication of KR100904487B1 publication Critical patent/KR100904487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/901—Levitation, reduced gravity, microgravity, space
    • Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(과제)｛110｝웨이퍼에 있어서, 100nm 이하의 LPD 측정 가능하게 하여, 표면 러프니스(roughness)의 열화를 방지하고, 표면 상태를 판단 가능하게 하여, 웨이퍼의 품질 평가를 가능하게 한다.
(해결 수단) 실리콘 단결정의｛110｝면을 기울인 면을 주면으로 하는 실리콘 웨이퍼에 에피택셜층을 성장시킨 에피택셜 실리콘 웨이퍼로서,
에피택셜층을 성장시키는 실리콘 웨이퍼는, 상기｛110｝면을 기울이는 경사각도 방위가, 이｛110｝면에 대하여 평행한 ＜100＞방위로부터 ＜110＞방향에 대하여 0°보다 크고 45°보다 작은 범위로 설정되어 이루어진다.
Figure R1020070089803
에피택셜, 실리콘, 웨이퍼, 단결정

Description

에피택셜 실리콘 웨이퍼 및 그 제조 방법 {EPITAXIAL SILICON WAFER AND FABRICATION METHOD THEREOF}
본 발명은, 에피택셜 실리콘 웨이퍼 및 그 제조 방법에 관한 것으로, 특히｛110｝을 기울인 면을 주면(主面)으로 하는 실리콘 웨이퍼를 이용하는데 매우 적합한 기술에 관한 것이다.
최근, 실리콘 단결정의 주면이｛110｝면 또는 그 근방으로 되는, 소위｛110｝실리콘 웨이퍼를 이용한 반도체 집적회로 소자의 실현성이 높아지고 있다. 이｛110｝실리콘 웨이퍼는, MOSFET의 채널 방향의 캐리어 이동도가 종래부터 사용되고 있던｛100｝웨이퍼에 비해 높아질 가능성이 있는 것으로, 로직계 디바이스로의 적용이 전망되고 있다.
[특허 문헌 1]　일본공개특허공보 2004－265918호
{110｝실리콘 웨이퍼에 에피택셜층을 성막한 에피택셜 웨이퍼는, 에피택셜 성장 후의 웨이퍼 표면 러프니스(roughness)가,｛100｝웨이퍼에 에피택셜층을 성막한 에피택셜 웨이퍼보다도 열화한다는 문제가 있었다.
이 표면 러프니스 열화의 영향은, 표면 검사기에서의 헤이즈(HAZE) 레벨 열화의 원인이 되어, 고정밀도품 대응으로서 특히 표면의 미소 사이즈 LPD(Light Point Defect)를 측정하는데 있어서, 노이즈로서 측정치에 큰 영향을 끼쳐 버린다.
그 결과, 상기의 노이즈값으로의 영향에 의해,｛110｝에피택셜 웨이퍼에 있어서는, 웨이퍼 표면의 검사시에, 100nm 사이즈 이하의 LPD를 측정하는 것이 어려운 상황이며, 이 때문에, 웨이퍼 표면 상태를 인식하지 못하고, 웨이퍼의 품질 평가를 행할 수 없다는 문제가 있었다.
본 발명은, 상기의 사정을 감안하여 이루어진 것으로, 이하의 목적을 달성하려고 하는 것이다.
즉,｛110｝웨이퍼에 있어서, 표면 러프니스의 향상을 도모하는 것이다.
본 발명의 에피택셜 실리콘 웨이퍼는, 실리콘 단결정의｛110｝면을 기울인 면을 주면으로 하는 실리콘 웨이퍼에 에피택셜층을 성장시킨 에피택셜 실리콘 웨이퍼로서,
에피택셜층을 성장시키는 실리콘 웨이퍼는, 상기｛110｝면을 기울이는 경사각도 방위가, 이｛110｝면에 대하여 평행한 ＜100＞방위로부터 ＜110＞방향에 대하여 0°보다 크고 45°보다 작은 범위로 설정되어 이루어짐으로써 상기 과제를 해결했다.
또한, 다른 본 발명에 있어서, 상기｛110｝면을 기울이는 경사 각도가 상기｛110｝면으로부터 0°보다 크고 10°이하의 범위로 설정되는 것이 보다 바람직하다.
또한, 다른 본 발명은, 상기 에피택셜 실리콘 웨이퍼 표면을 레이저 표면 검사기로 측정하여, 검출되는 LPD의 최소 사이즈가 65nm 이상 100nm 이하로 하는 것이다.
또한, 본 발명의 에피택셜 실리콘 웨이퍼의 제조 방법에 있어서, 실리콘 단결정의｛110｝면을 기울인 면을 주면으로 하는 실리콘 웨이퍼에 에피택셜층을 성장시키는 에피택셜 실리콘 웨이퍼의 제조 방법으로서,
인상한 단결정으로부터 에피택셜층을 성장시키는 실리콘 웨이퍼를 슬라이스 할 때에,
상기｛110｝면을 기울이는 경사각도 방위가 이｛110｝면에 대하여 평행한 ＜100＞방위로부터 ＜110＞방향에 대하여 0°보다 크고 45°보다 작은 범위가 되도록 슬라이스하는 슬라이스 각도를 설정하여 이루어지는 수단을 채용할 수도 있다.
또한, 다른 본 발명에 있어서는, 상기｛110｝면을 기울이는 경사 각도가 상기｛110｝면으로부터 0°보다 크고 10°이하의 범위가 되도록 상기 슬라이스 각도를 설정하여 이루어질 수 있다.
여기서, 경사각도 방위가 상기의 범위보다 큰 경우에는, 표면 러프니스가 커져 버려, 레이저 표면 검사기에 의한 측정에서, 적어도 100nm 사이즈 이하의 LPD를 검출할 수 없게 되기 때문에 바람직하지 않다.
또한 일 예로서, 경사각도 방위(경사 방향)은, (110) 면을 기울일 때에,［001］방위로부터 ＜110＞ 방향 중,
(수 1)
의 방향으로 기울이는 플러스 방향의 범위 0∼45°및,
(수 2)
의 방향으로 기울이는 마이너스 방향의 범위 0∼45°를 모두 포함하는 것이다.
또한, 경사각도 방위(경사 방향)는, 0°를 포함함과 아울러, 45°를 포함하지 않는 것이 바람직하고, 보다 바람직하게는, 경사각도 방위(경사 방향)는, 0°를 포함하지 않고, 또한, 20°이하로 할 수 있다.
경사각도 방위로서 30°보다 더 큰 ＜111＞방향으로 설정하면 급격하게 테라스의 단차(높이)가 증가하여, 헤이즈(haze), 표면의 거칠함으로서 검출된다.
상기의 각도로 기울이는 것에 의해, 과제인 LPD 측정이 가능하게 될 뿐만이 아니라, 어떠한 MOSFET를 형성해도 양호한 특성을 얻을 수 있다.
본 발명에 있어서, 상기｛110｝면을 기울이는 경사 각도가 상기｛110｝면으로부터 0∼10°범위로 설정되는 것이 보다 바람직하고, 보다 바람직하게는, 0°보다 크고 10°이하의 범위로 설정할 수 있으며, 이에 의해,｛110｝면에 있어서의 스텝(step) 간격이 좁아져, 평탄성이 보다 뛰어나고, LPD의 측정이 가능하며, 표면의 스텝과, 파티클 및 결함을 분리 계측할 수 있는 에피택셜 웨이퍼를 얻을 수 있다.
여기서,｛110｝면을 기울이는 경사 각도가 10°보다 크게 되면, 테라스폭이 작아지기 때문에 에피택셜 공정에서의 스텝 성장이 저해되어, 에피택셜 공정에서의 안정된 스텝 형성이 어렵게 된다고 생각할 수 있기 때문에 바람직하지 않다.
또한, 경사 각도를 0°, 즉, {110｝면을 저스트(just)로 설정했을 경우에는, 스텝의 존재는 없기 때문에 평탄한 면을 얻을 수 있다.
또한, 경사 각도가 10°보다 크게 되면 단원자층 스텝 단차(0.192nm)에 대하여, 테라스폭이 작아져 스텝 성장이 저해되는 것 및,｛110｝면과 다른 면이 생길 가능성이 있기 때문에 바람직하지 않다.
본 발명은, 상기 에피택셜 실리콘 웨이퍼 표면을, 레이저 표면 검사기로 측정하여, 검출되는 LPD의 최소 사이즈(검출한계치)가 100nm 이하이며, 적어도 100nm 이상의 LPD를 측정 가능한 것이 바람직하고, 보다 바람직하게는 65nm 이상의 LPD를 측정 가능함으로써, 에피택셜층을 성장시킨 웨이퍼 표면에 있어서, 그 표면 상태를 판단하여, 웨이퍼 품질 평가를 정확하게 실시하는 것이 가능해진다.
MOSFET(Metal-Oxide-Semiconductor Field Effect　Transistor)가 형성되는 실리콘 웨이퍼 기판에는, 지금까지｛100｝방위의 웨이퍼 또는,｛100｝에서 4°정도 기울여진 웨이퍼가 사용되어 왔지만, MOSFET에 있어서, 특허 문헌 1에 기재된 바와 같이, 웨이퍼에 경사각도 방위(경사 방향 각도)를 형성하면 테라스가 발생하여, 스텝에 평행한 일 방향에 대해서는, 이동도의 개선이 보이는 것이 알려져 있다.
또한, 특허 문헌 1에는, ＜100＞방향으로 경사시킨 웨이퍼에 있어서, 에피택셜 성장을 실시함으로써, 러프니스가 저감된다는 기재가 있다.
그렇지만, 특허 문헌 1과는 달리, 에피택셜 성장 후에 LPD 측정기에서, 파티클, 결함 및, 돌기를, 러프니스와 구별하여 선별 가능한 것이 요구되고, 또한, 웨이퍼상에 형성되는 소자 디바이스의 캐리어의 흐름 방향에서, 일 방향 뿐만 아니라 모든 방향에 있어서 좋은 특성을 얻을 수 있는 것이 요구되는, 양질인 에피택셜 웨이퍼에 있어서는, 본원 발명과 같이, 경사각도를 ＜100＞방향으로부터 ＜110＞방향으로 0°보다 크고 45°보다 작게 회전한 방향으로 0°보다 크고 10°이하의 범위가 되도록 축을 기울이는 기판에 에피택셜을 성장시키는 것이 바람직하다.
본 발명에 의하면,｛110｝면을 기울인 웨이퍼에 있어서, 표면 러프니스의 레벨이 양호하게 되어, 종래 측정할 수 없었던, 적어도 100nm 사이즈 이하, 특히, 65nm 이상으로 되는 미소 사이즈 LPD 측정이 가능해진다는 효과를 가져올 수 있다.
(발명을 실시하기 위한 최선의 형태)
이하, 본 발명에 따른 에피택셜 실리콘 웨이퍼 및 그 제조 방법의 제1 실시 형태를, 도면에 기초하여 설명한다.
도1 은 본 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼의 경사 각도 방위(경사 방향 각도) 및 경사 각도를 설명하는 모식적인 사시도이며, 도2, 도3 은, 본 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼를 나타내는 모식적인 평면도이며, 도4 는 본 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼의 제조 방법을 나타내는 플로우 차트이며, 도면에 있어서, 부호 W는, 실리콘 웨이퍼이다.
　　　본 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼는, 도2 에 나타내는 바와 같이,｛110｝면을 기울인 면을 주면으로 하는 것으로,｛110｝면을 기울이는 경사각도 방위(경사 방향)가, 이｛110｝면에 대하여 평행한 ＜100＞방위로부터 ＜110＞방향에 대하여 0°보다 크고 45°보다 작은 범위로 설정되고,｛110｝면을 기울이는 경사 각도(오프(off)각)가 상기｛110｝면으로부터 0°보다 크고 10°이하의 범위, 보다 바람직하게는 0°보다 크고 4°이하의 범위로 설정되어 이루어지는 것이다.
　　　보다 상세하게 설명하면, 본 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼는, 도1, 도3 에 나타내는 바와 같이, (110) 면(W1)을 기울인 면(W2)을 주면으로 하는 것으로, (110) 면(W1)을 기울이는 경사각도 방위(경사 방향)(G1)가, 도3 에 있어서 사선을 그은 범위, 즉, 상기 (110) 면(W1)에 대하여 평행한 ＜100＞방위인
(수 5)
로부터
(수 6)
방향에 대해서의 각도ψ가, 0<ψ<45°범위로 설정되고, (110) 면(W1)을 기울이는 경사 각도(ξ)가 상기 (110)면으로부터의 0<ξ≤10°범위, 보다 바람직하게는 0<ξ≤4°범위로 설정되어 이루어지는 것이다.
즉, 도1 에 나타내는 바와 같이, (110) 면(W1)의 법선(M0)을 경사각도 방위(경사 방향)(G1)를 향하여, 경사 각도(ξ)만큼 기울인 법선(M0')을 법선으로 하는 면(W2)이 주면으로 되어 있다.
　　　또한, 본 실시 형태의 실리콘 웨이퍼에 있어서, 도3 에 나타내는 바와 같이, 오리엔테이션 플랫(orientation flat) 또는 노치(N)가
(수 7)
방향으로 형성되는 것이 가능하다.
노치(N)의 위치는 정해진 것이 아니라, 어느 결정 방위로도 형성은 가능하고, ＜110＞방향으로 형성되는 것이 일반적이다(SEMI　M1－1106). 설정한 경사각도 방위(경사 방향)(G1)에 맞추어 노치(N)를 소정 위치에 형성하는 것도 가능하다.
이러한 에피택셜 실리콘 웨이퍼의 제조 방법은, 도4 에 나타내는 바와 같이, 단결정 인상 공정(S1), 면방위 조건 설정 공정(S2), 잉곳 절단 공정(S3), 슬라이스 공정(S4), 표면 처리 공정(S5), 에피택셜 성장 공정(S6), 표면 측정 공정(S7)을 갖는다.
도4 에 나타내는 단결정 인상 공정(S1)에 있어서는, CZ법(쵸크랄스키법)에 의해, 실리콘 융액에 실리콘 단결정인 종(seed) 결정을 접촉시켜 인상하여, 무전이화(無轉移化)하기 위한 네크부, 확경하기 위한 어깨부(숄더부), 웨이퍼로 하는 직동부, 축경부(縮徑部)(보텀부)의 각 부분을 제조함으로써 행해진다. 여기서, 인상된 단결정은, 직동부에 있어서, 인상축방향(축선방향)이, 도1 에 나타내는 법선(M0)과 일치하는 방향이 되도록 설정되고, 후공정에서 슬라이스된 웨이퍼가,｛110｝면을 기울인 면이 주면이 되도록 되어 있다. 구체적으로는, 종 결정의 실리콘 용탕에 접촉하는 면이, (110) 면이 되도록 설정된다.
도4 에 나타내는 단결정 인상 공정(S1)에서 인상된 단결정에 대하여, 도4 에 나타내는 면방위 조건 설정 공정(S2)에 있어서, 최종 제품이 되는 웨이퍼의 사양에 기초하여, 상술한 경사각도 방위(경사 방향)(G1)의 각도(ψ) 및 경사 각도(ξ)를 설정한다.
이 때, 후술하는 바와 같이, 잉곳 절단 공정(S3), 슬라이스 공정(S4)에 있어서의 가공 조건을 각각 설정한다.
그 다음으로, 도4 에 나타내는 잉곳 절단 공정(S3)에 있어서, 인상한 단결정을 축방향으로 분할하여, 원통연삭 등의 표면 처리를 하고, 원주형(圓柱形)의 잉곳으로 한다. 동시에, 단결정 또는 잉곳을 X선 회절법이나 광상법 등에 의한 해석 장치에 의해, 그 결정 방위를 특정함과 아울러, 예를 들면,
(수 7)
로 여겨지는 위치에, 노치(N)를 형성한다.
이 잉곳을 성형할 때에, 단결정 직동부의 곡(曲)표면(원통면)을 연삭 등에 의해 표면 처리하지만, 이 때, 잉곳의 중심선(중심축)이 도1 에 나타내는 법선(M0)과 일치하는 방향이 되도록 설정되고, 후속 공정인 슬라이스 공정(S4)에 있어서, 웨이퍼의 주면이,｛110｝면을 기울인 면이 되도록 되어 있다.
도5 는 본 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼의 슬라이스 공정을 설명하기 위한 사시도이다.
그 다음으로, 도4 에 나타내는 슬라이스 공정(S4)에 있어서, 잉곳을 와이어 소(wire saw; 10)에 의해 슬라이스 하여 실리콘 웨이퍼(W)로 한다.
와이어 소(10)는, 장척(長尺)인 와이어가 복수개의 홈 롤러간에 코일 형상으로 감아 걸쳐진 장치이며, 도5 에 나타내는 바와 같이, CZ법에 의해 인상된 단결정 실리콘으로부터 분할된 잉곳(I)을 다수매의 실리콘 웨이퍼로 와이어 절단하는 장치 이다.
와이어 소(10)는, 도면에 있어서 정면에서 볼 때 삼각형상으로 배치된 3개의 그루브 롤러(12A, 12B, 12C)를 갖고 있다. 이러한 그루브 롤러(12A, 12B, 12C)간에는, 1개의 와이어(11a)가 서로 평행 및 일정 피치로 감아 걸쳐 있다. 이에 의해, 그루브 롤러(12A, 12B, 12C)간에 와이어 열(11)이 출현된다. 와이어 열(11)은, 3개의 그루브 롤러(12A, 12B, 12C)간에서 구동 모터에 의해 왕복 주행된다. 하측에 배치된 2개의 그루브 롤러(12A, 12B)의 중간이, 잉곳(I)을 절단하는 와이어열(11)의 잉곳 절단 위치로 되어 있다.
잉곳(I)은, 카본 베드(슬라이스 베이스(slice base))(19a)를 통하여, 잉곳(I)을 승강하는 승강대(19)에 고정되어 있다. 잉곳 절단 위치의 양측의 상방에는, 지액(砥液)을 와이어열(11)상에 연속 공급하는 지액공급부(20)가 배설되어 있다. 이러한 그루브 롤러(12A, 12B, 12C)는 원통 형상으로 그들의 외주면은, 우레탄 고무로 이루어지는 소정 두께의 라이닝재로 피복되고, 각 라이닝재의 외주면에는, 각각 와이어 홈이 형성되어 있다.
와이어(11a)는 직경 160㎛의 피아노선으로 Zn도금이 실시되어 있다. 이 와이어(11a)는, 도시하지 않은 인출 장치의 보빈으로부터 도출되어, 공급측의 가이드 롤러를 통하여, 이들의 그루브 롤러(12A, 12B, 12C)에 걸쳐진 후, 도출측의 가이드 롤러를 통하여, 도시하지 않은 권취 장치의 보빈에 권취된다. 보빈의 각 회전축은 구동 모터의 대응하는 출력 축에 각각 연결되어 있다. 각 구동 모터를 동기하여 구동하면, 각 보빈이 회전하여, 와이어(11a)가 왕복 주행한다.
도5 에 나타내는 바와 같이, 와이어 소(10)에서는, 지액을 지액공급부로부터 와이어열(11)로 공급하면서, 구동 모터에 의해 인출 장치의 보빈을 회전하여, 와이어(11a)를 그루브 롤러(12A, 12B, 12C)에 공급한다. 이와 동시에, 구동 모터에 의해 권취 장치의 보빈을 회전하여, 그루브 롤러(12A, 12B, 12C)를 통해 와이어(11a)를 권취한다. 그 때, 일정한 주기로 각 보빈의 회전 방향을 변경하여, 와이어(11a)를 왕복 주행시킨다. 이 와이어열(11)의 왕복 주행 중, 상방으로부터 잉곳(I)을 와이어열(11)쪽으로 밀어 붙인다. 이에 의해, 잉곳(I)이 다수매의 웨이퍼로 절단된다. 와이어열(11)의 왕복 주행시에, 지액 중의 유리(遊離)된 지립(砥粒)이 와이어열(11)의 와이어(11a)에 의해 절단홈의 바닥부에 마찰되고, 그 바닥부가 연삭작용에 의해 서서히 깎여져, 최종적으로 다수매의 실리콘 웨이퍼로 절단된다.
본 실시 형태의 슬라이스 공정(S4)에 있어서는, 잉곳 절단 위치의 양측에 위치하는 2개의 그루브 롤러(12A, 12B)의 평행한 축선(M1, M2)과 잉곳(I)의 축선(M3)이, 각각, 도1 에 나타내는 법선(M0, M0')과 일치하는 방향이 되도록 설정되고, 후공정에서 슬라이스된 웨이퍼가,｛110｝면을 기울인 면을 주면으로 하도록 되어 있다. 구체적으로는, 그루브 롤러(12A, 12B)의 평행한 축선(M1, M2)이 도1 에 나타내는 법선(M0)과 일치하는 방향으로 되고, 잉곳(I)의 축선(M3)이 도1 에 나타내는 법선(M0')과 일치하는 방향이 되도록, 그리고, 경사각도 방위(경사방향)(G1, G2)이 축선(M1, M2)으로 형성되는 평면과 평행이 되도록 하여, 카본 베드(19a)를 통해 잉곳(I)을 승강대(19)에 고정한다. 이 승강대(19)는, 그루브 롤러(12A, 12B)의 평행한 축(M1, M2)으로 형성되는 평면(절단 위치의 와이어열(11)에 평행이 된다)에 대 하여 그 법선 방향으로 이동하도록 설정된다.
이 후, 슬라이스한 실리콘 웨이퍼에 대하여, 표면 처리 공정(S5)으로서 베베링(beveling), 랩(lap), 연삭, 에칭, 경면 연마(polishing) 등의 제 공정을 행한다.
표면 처리 공정(S5) 후에, 에피택셜 성장 공정(S6)에 있어서, 실리콘 웨이퍼 표면에, 에피택셜층을 성장시킨다.
이 때, 에피택셜 조건으로서는, 예를 들면, 막두께 1∼6㎛(3㎛), 성막 속도 1.5∼3.5㎛/min(2.5㎛/min), 온도 범위 1050∼1200℃(1130℃)로 하여 에피택셜층을 성장시킨다.
또한, 웨이퍼 투입에서 에피택셜 프로세스 완료까지, H2 가스는 메인 가스로서 계속 도입되고 있으며, TCS(트리클로로실란), SiH4 (모노실란), SiH2Cl2(디클로로실란), SiCl4 (사염화규소) 등의 성막 가스를 에피택셜 성장로에 공급하기 전에 있어서, 예를 들면 승온 중간 등에, 수소 가스를 공급하는 수소 베이크(bake), 또는, 염산 가스에 의한 HCl 에치(etch) 처리를 행하는 것도 가능하다.
본 실시 형태의 에피택셜 실리콘 웨이퍼 및 그 제조 방법에 의하면, 표면 러프니스의 레벨은, RMS로 0.15nm 이하로 양호한 레벨이 되어, 후술하는 레이저 표면 검사기에 의한 측정 시에 문제가 되는 헤이즈도 저감되게 된다. 따라서, 적어도 100nm사이즈 이하에서의 미소 사이즈 LPD 측정도 가능해진다.
이하, 본 발명에 따른 에피택셜 실리콘 웨이퍼 및 그 제조 방법의 제2 실시 형태를, 도면에 기초하여 설명한다.
본 실시 형태에 따른 에피택셜 실리콘 웨이퍼 및 그 제조 방법에 있어서는, 면방위 조건 설정 공정(S2), 잉곳 절단 공정(S3), 슬라이스 공정(S4)에 관한 점이, 전술한 제1 실시 형태와 그 제조 방법에 있어서 다를 뿐이며, 동등한 구성에는 동일한 부호를 붙여 그 설명을 생략한다.
도6 은, X선 해석법을 나타내는 설명도이며, 도7 은, 본 실시 형태에 있어서의 잉곳 절단 공정을 설명하는 모식적인 정면도이다.
본 실시 형태의 잉곳 절단 공정(S3)에 있어서, 인상된 단결정을 축방향으로 분할하고, 원통연삭 등의 표면 처리를 하여, 원주형의 잉곳으로 한다. 동시에, 단결정 또는 잉곳을 X선 회절법이나 광상법 등에 의한 해석 장치에 의해, 그 결정 방위를 특정함과 아울러, 노치(N)를 형성한다.
이 잉곳을 성형할 때에, 단결정 직동부의 곡표면(원통면)을 연삭 등에 의해 표면 처리하지만, 이때, 잉곳의 중심선(중심축)이 도1 에 나타내는 법선(M0')과 일치하는 방향이 되도록 설정되고, 후공정에서 슬라이스된 웨이퍼가,｛110｝면을 기울인 면이 주면이 되도록 되어 있다.
X선 회절법이란, 결정 격자면에서 회절된 회절X선 패턴 또는 강도를 기록하는 방법이다. 이 회절법에 의한 절단면의 결정 방위의 측정은, 디프랙토미터(diffractometer)로 칭해지는 계수관을 이용한 X선 회절장치로 행해진다. 디프랙토미터는, 주로, X선을 발생시키는 X선 발생 장치, X선의 반사 각도를 측정하는 고니오미터(goniometer), X선 강도를 측정하는 계수 장치, 이들을 제어하여 계수치 의 연산을 실시하는 제어 연산 장치라는 4개의 장치로 구성된다.
X선 발생 장치로부터 조사된 X선의 입사 빔, 반사 빔 및 반사면의 법선이 모두 같은 평면상에 있고, X선의 반사 강도가 최대가 될 때, 브래그(Bragg)의 조건으로 칭해지는
2dsinθ=nλ
의 식이 성립한다. 여기서, λ는 조사된 단색 X선의 파장, d는 반사면(h, k, l)의 격자면 간격, θ는 브래그(Bragg)각, n은 반사 차수, h, k, l은 밀러(Miller) 지수이다.
이 조건을 이용하여 절단면과 기준 결정면(110)과의 결정 방위의 기울기를 측정한다. 우선, 자료대를 절단면과 입사 빔이 이루는 각이 브래그각이 되도록 설정하여, X선을 조사한다. 다음으로, 자료대를 중심으로 계수관을 회전시켜, X선강도가 가장 강해지는 계수관의 회전각(Ψ1)를 구한다. 동일하게 절단면의 법선을 축으로 하여 자료를 90도, 180도, 270도로 회전시켰을 때의 각각의 각도에 있어서의 계수관의 회전각(Ψ2, Ψ3, Ψ4)을 구한다.
여기서, 도6 에 나타내는 바와 같이, XY축에 있어서의 절단면의 결정 방위와, 기준 결정면(110)의 결정 방위, 바꾸어 말하면 잉곳(I)의 인상축(원통 가공 회전 중심축 또는 잉곳(I)의 선단면의 결정 방위)과의 기울기를 α, β로 하면, 각각(1) 식, (2) 식으로 나타난다.
α=(Ψ1－Ψ3)/2 　　　　(1)
β=(Ψ2－Ψ4)/2 　　　　(2)
절단면과 기준 결정면(110)과의 최대의 결정 방위의 기울기(φ)는 다음의(3) 식에 의해 구해진다.
tan2φ=tan2α+tan2β　　(3)
또한, 이(3) 식은, 측정치α, β의 각각의 값이 5도 이하일 때, 다음의(4) 식과 같이 간략화할 수 있다.
Φ2 =α2＋β2　　　　　(4)
이렇게 하여, 절단면의 결정 방위의 측정이 종료하면, 다음에 이 측정치에 기초하여, 연산에 의해 계측된 기준 결정면(W2)에 직교하는 결정 방위(M0')를 측정하고, 이 결정 방위와 동일 방향으로 연장되는 축(M0')을 중심으로 하여, 도7 에 나타내는 바와 같이, 원통연삭용의 연삭휠(H)에 의해 원통연삭을 실시한다. 이 때, 축(M0')은 실제의 잉곳(I)의 현재의 중심축(인상축)(M0)에 대하여, 상기 XY방향으로 α,β만큼 경사져 있다. 이 α,β가, 면방위 조건 설정 공정(S2)에 있어서,ψ,ξ로서 설정된다. 원통연삭 후의 잉곳(I)의 직경은 약 300mm이다. 그 후, 원통연삭된 잉곳(I)은, 노치 가공이 실시되어, 도5 에 나타내는 바와 같이, 카본 베드(슬라이스 베이스)(19a)에 고착된다.
본 실시 형태의 슬라이스 공정(S4)에 있어서는, 잉곳 절단 위치의 양측에 위치하는 2개의 그루브 롤러(12A, 12B)의 평행한 축선(M1, M2)과 잉곳(I)의 축선(M3)이, 각각, 도1 에 나타내는 법선(M0')과 일치하는 방향이 되도록 설정되고, 후공정에서 슬라이스된 웨이퍼가,｛110｝면을 기울인 면이 주면이 되도록 되어 있다. 구 체적으로는, 그루브 롤러(12A, 12B)의 평행한 축선(M1, M2)이 도1 에 나타내는 법선(M0')과 일치하는 방향으로 되고, 잉곳(I)의 축선(M3)이 도1 에 나타내는 법선(M0')과 일치하는 방향이 되도록, 카본 베드(19a)를 통하여 잉곳(I)을 승강대(19)에 고정한다. 이 승강대(19)는, 그루브 롤러(12A, 12B)의 평행한 축선(M1, M2)으로 형성되는 평면(절단 위치의 와이어열(11)에 평행이 된다)에 대하여 그 법선 방향으로 이동하도록 설정된다.
이에 의해, 면 W2를 주면으로 하는 실리콘 웨이퍼를 슬라이스 할 수 있다.
본 실시 형태의 면방위 조건 설정 공정(S2)에 있어서는, 상기의 잉곳 절단 공정(S3), 슬라이스 공정(S4)에 있어서의 각도를 미리 설정하게 된다.
또한, 단결정 인상 공정(S1)에 있어서, 인상축을 법선(M0')과 일치하도록 제조하는 것도 가능하다. 또한, 단결정 인상 공정(S1)에 있어서, 인상축을 법선(MO')와 비교하여 크거나 내지 작은 것으로 설정한 상태로 인상을 실시하고, 그런 후, 제1 실시 형태의 슬라이스 공정(S4)에 나타낸 처리를 실시함으로써, 실리콘의 손실도 적고, 큰 경사각(ξ)에 대응하는 웨이퍼도 작성 가능하다.
또한, 상기의 각 실시 형태에 있어서는, 슬라이스 공정(S4)에 있어서, 와이어 소에 의한 슬라이스를 설명했지만, 본원 발명과 같이 결정 방향이 설정 가능하면, 이외에도, 어떠한 슬라이스 수단도 적응 가능하다. 또한, 와이어 소에 관해서도 상기의 구성과 다른 구성이어도 결정 방향을 설정할 수 있으면 어떠한 구성에서도 적응 가능하다는 것은 분명하다. 또한, X선 해석에 관해서도 상기의 구성 이외에도 적응 가능하다.
(실시예)
이하, 본 발명의 실시예에 대하여 설명한다.
본 발명에 따른 실시 형태와 같이, (110) 면을 주면으로 하는 φ300mm 실리콘 단결정을 인상하여, 경사각(ξ)을 0.5°로 하고 경사각도 방위(경사 방향 각도)을 변화시켜 에피택셜 실리콘 웨이퍼를 작성하여, 그 표면 러프니스를 조사했다. 이 때의 결정 방위 및 그 결과를 도8, 도9 에 나타낸다.
여기서, 에피택셜 성장 공정(S6)에 있어서의 에피택셜 조건으로서는, 성막 가스 TCS(트리클로로시란), 막두께 3㎛, 성막 속도 2.5㎛/min, 온도 1130℃로 하여 에피택셜층을 성장시켰다.
와이어 소로 슬라이스할 때의 슬라이스 각도의 설정에 있어서는, 와이어 롤에 대한 실리콘 잉곳의 결정축방향을 상기의 경사각 및 경사각도 방위(경사 방향 각도)로 되도록 설정해서 웨이퍼를 슬라이스했다.
또한, 이들의 실리콘 웨이퍼에 있어서의 경사각도 방위(경사 방향 각도)(ψ)와, 레이저 표면 검사기에 의한 LPD의 측정을 실시했다. 그 결과를 표 1에 나타낸다.
레이저 표면 검사기의 모드는, 예를 들면, KLA-Tencor사의 SP-2에 있어서, HTO(High Throughput Oblique Mode)모드로 고생산성 조건을 선택하고, 또한, 검출 채널을 와이드(wide), 내로우(narrow), 또는 그의 컴포지트(composite)로 선택함으로써, 65nm 이상의 LPD를 측정하는 것이 가능해진다.
경사 각도 방위 65nm LPD 비고
저스트(just) 측정 가능
[001]-45° 측정 불가능 Haze 요인 노이즈 있음
[001]-20° 측정 가능
[001] 측정 가능
[001]+20° 측정 가능
[1-11] 측정 불가능 Haze 요인 노이즈 있음
[1-10] 측정 불가능 Haze 요인 노이즈 있음
이들의 결과로부터, 경사 각도 방위(경사 방향 각도)(ψ)을 0＜ψ<45°으로 했을 경우에, 표면 러프니스가 RMS 0.15nm가 되고, 또한, 100nm사이즈 이하의 LPD, 특히, 65nm정도의 LPD를 검출하는 것이 가능해지는 것을 알 수 있다.
또한, 표면 러프니스가, ψ가 0∼45°정도의 범위에서는, 거의 변하지 않는것에 대하여, ψ가 45°를 초과하면 급격하게 악화하고 있는 것을 알 수 있다.
또한, ＜100＞방위를 기준으로 하여 경사각도 방위를 변동시켜 갔을 경우, 경사각도 0°(저스트)를 포함하여, ＋／－20도의 범위에서는 (110) 표면 러프니스는 최소가 되고, 45°에서 RMS 0.15nm(=(100) 러프니스 레벨)를 약간 초과하는 정도로 악화하는 것을 알 수 있었다.
(수식 내용의 기재)
(수 1)
[1-10]
(수 2)
[-110]
(수 3)
[001] 또는 [00-1]
(수 4)
[1-10] 또는 [-110]
(수 5)
[1-10]
(수 6)
[1-10]
도1 은 본 발명의 제1 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼의 경사각도 방위 및 경사 각도를 설명하는 모식적인 사시도이다.
도2 는 본 발명의 제1 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼를 나타내는 모식적인 평면도이다.
도3 은 본 발명의 제1 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼를 나타내는 모식적인 평면도이다.
도4 는 본 발명의 제1 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼의 제조 방법을 나타내는 플로우 차트이다.
도5 는 본 발명의 제1 실시 형태에 있어서의 에피택셜 실리콘 웨이퍼의 슬라이스 공정을 설명하기 위한 사시도이다.
도6 은 X선 해석법을 나타내는 설명도이다.
도7 은 본 발명의 제2 실시 형태에 있어서의 잉곳 절단 공정을 설명하는 모식적인 정면도이다.
도8 은　본 발명에 따른 실시예에 있어서의 결정 방위를 나타내는 설명도이다.
도9 는　본 발명에 따른 실시예에 있어서의 표면 러프니스의 결과를 나타내는 그래프이다.
(도면의 주요 부분에 대한 부호의 설명)
W : 실리콘 웨이퍼　
W2 : 주면

Claims (5)

  1. 실리콘 단결정의｛110｝면을 기울인 면을 주면(主面)으로 하는 실리콘 웨이퍼에 에피택셜층을 성장시킨 에피택셜 실리콘 웨이퍼로서,
    에피택셜층을 성장시키는 실리콘 웨이퍼는, 상기｛110｝면을 기울이는 경사각도 방위가, 상기｛110｝면에 대하여 평행한 ＜100＞방위로부터 ＜110＞방향에 대하여 0°보다 크고 45°보다 작은 범위로 설정되고, 또한 상기 {110} 면을 기울이는 경사 각도가 상기 {110}면으로부터 0°보다 크고 10°이하의 범위로 설정되는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼.
  2. 삭제
  3. 제1항에 있어서,
    상기 에피택셜 실리콘 웨이퍼 표면을, 레이저 표면 검사기로 측정하여, 검출되는 LPD의 최소 사이즈가 65nm 이상 100nm 이하로 하는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼.
  4. 실리콘 단결정의｛110｝면을 기울인 면을 주면으로 하는 실리콘 웨이퍼에 에피택셜층을 성장시키는 에피택셜 실리콘 웨이퍼의 제조 방법으로서,
    인상한 단결정으로부터 에피택셜층을 성장시키는 실리콘 웨이퍼를 슬라이스 할 때에,
    상기｛110｝면을 기울이는 경사각도 방위가 이｛110｝면에 대하여 평행한 ＜100＞ 방위로부터 ＜110＞ 방향에 대하여 0°보다 크고 45°보다 작은 범위가 되고, 상기 {110} 면을 기울이는 경사 각도가 상기 {110} 면으로부터 0°보다 크고 10°이하의 범위가 되도록 슬라이스하는 슬라이스 각도를 설정하는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼의 제조 방법.
  5. 삭제
KR1020070089803A 2006-09-05 2007-09-05 에피택셜 실리콘 웨이퍼 및 그 제조 방법 KR100904487B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006240866 2006-09-05
JPJP-P-2006-00240866 2006-09-05
JP2007228717A JP5023900B2 (ja) 2006-09-05 2007-09-04 エピタキシャルシリコンウェーハ
JPJP-P-2007-00228717 2007-09-04

Publications (2)

Publication Number Publication Date
KR20080022060A KR20080022060A (ko) 2008-03-10
KR100904487B1 true KR100904487B1 (ko) 2009-06-24

Family

ID=38668785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070089803A KR100904487B1 (ko) 2006-09-05 2007-09-05 에피택셜 실리콘 웨이퍼 및 그 제조 방법

Country Status (7)

Country Link
US (2) US7989073B2 (ko)
EP (1) EP1898450A3 (ko)
JP (1) JP5023900B2 (ko)
KR (1) KR100904487B1 (ko)
CN (1) CN101168851B (ko)
DE (1) DE07017348T1 (ko)
TW (1) TWI376434B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925359B1 (ko) * 2006-09-06 2009-11-09 가부시키가이샤 섬코 에피택셜 웨이퍼 및 그 제조 방법
JP5029234B2 (ja) 2006-09-06 2012-09-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
DE102008026784A1 (de) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
DE102009004557B4 (de) * 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
CN101994157A (zh) * 2010-03-22 2011-03-30 浙江星宇电子科技有限公司 一种开单晶1*0参考面的方法
JP5359991B2 (ja) * 2010-05-20 2013-12-04 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP6256413B2 (ja) * 2015-05-27 2018-01-10 信越半導体株式会社 半導体ウェーハの評価方法
JP6502399B2 (ja) * 2017-02-06 2019-04-17 Ｊｘ金属株式会社 単結晶シリコンスパッタリングターゲット
KR102662765B1 (ko) 2018-08-02 2024-05-02 삼성전자주식회사 기판과 이를 포함하는 집적회로 소자 및 그 제조 방법
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP7218710B2 (ja) * 2019-11-07 2023-02-07 株式会社Sumco レーザー表面検査装置の座標位置特定精度校正方法および半導体ウェーハの評価方法
CN111364097A (zh) * 2020-04-15 2020-07-03 晶科能源有限公司 一种定向凝固铸锭的单晶硅籽晶、硅锭、硅块、硅片及其制备方法和应用
US20230326752A1 (en) 2022-04-08 2023-10-12 Sumco Corporation Flat epitaxial wafer having minimal thickness variation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039111A (ja) * 2003-07-17 2005-02-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2559798B1 (fr) 1984-02-17 1986-11-07 Esswein Sa Lave-linge dont la cuve contient de l'eau a une faible hauteur au-dessus du fond du tambour
US5289721A (en) * 1990-09-10 1994-03-01 Nippondenso Co., Ltd. Semiconductor pressure sensor
JPH08274033A (ja) * 1995-04-04 1996-10-18 Hitachi Ltd 気相成長方法および装置
DE19825051A1 (de) * 1998-06-04 1999-12-09 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Herstellung eines zylinderförmigen Einkristalls und Verfahren zum Abtrennen von Halbleiterscheiben
JP2000269288A (ja) * 1999-03-15 2000-09-29 Shin Etsu Handotai Co Ltd シリコンウエーハの結晶欠陥検出法および結晶欠陥評価法ならびに酸化膜耐圧特性評価法
US6458202B1 (en) * 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
JP3888416B2 (ja) * 2000-03-09 2007-03-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP4142332B2 (ja) 2002-04-19 2008-09-03 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶シリコンの製造方法、単結晶シリコンウェーハの製造方法、単結晶シリコン製造用種結晶、単結晶シリコンインゴットおよび単結晶シリコンウェーハ
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
US20050217560A1 (en) 2004-03-31 2005-10-06 Tolchinsky Peter G Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP4951914B2 (ja) * 2005-09-28 2012-06-13 信越半導体株式会社 （１１０）シリコンウエーハの製造方法
DE102008026784A1 (de) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039111A (ja) * 2003-07-17 2005-02-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法

Also Published As

Publication number Publication date
KR20080022060A (ko) 2008-03-10
JP2008091891A (ja) 2008-04-17
EP1898450A3 (en) 2011-01-19
TW200831721A (en) 2008-08-01
US20080057323A1 (en) 2008-03-06
CN101168851B (zh) 2011-04-20
EP1898450A2 (en) 2008-03-12
US7989073B2 (en) 2011-08-02
US20110239931A1 (en) 2011-10-06
TWI376434B (en) 2012-11-11
DE07017348T1 (de) 2008-07-31
US8152919B2 (en) 2012-04-10
JP5023900B2 (ja) 2012-09-12
CN101168851A (zh) 2008-04-30

Similar Documents

Publication Publication Date Title
KR100904487B1 (ko) 에피택셜 실리콘 웨이퍼 및 그 제조 방법
EP1953808A1 (en) Method for producing epitaxial wafer and epitaxial wafer
US6566267B1 (en) Inexpensive process for producing a multiplicity of semiconductor wafers
JP2007096323A (ja) 研磨されない半導体ディスクおよび研磨されない半導体ディスクを製造する方法
JP2008091887A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP4089354B2 (ja) エピタキシャルウェーハとその製造方法
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
WO2021132491A1 (ja) Ｉｉｉ族窒化物単結晶基板およびその製造方法
EP1868235A1 (en) Method and apparatus for evaluating semiconductor wafer and semiconductor wafer manufacturing method
JP4092993B2 (ja) 単結晶育成方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
CN113544817B (en) Method for producing silicon epitaxial wafer and silicon epitaxial wafer
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
JP7230746B2 (ja) 単結晶シリコンの酸素濃度又は炭素濃度の測定方法
US11990336B2 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
JP6614298B2 (ja) シリコンウェーハの製造方法
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
JP2006049740A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 9