JP2007096323A - 研磨されない半導体ディスクおよび研磨されない半導体ディスクを製造する方法 - Google Patents

研磨されない半導体ディスクおよび研磨されない半導体ディスクを製造する方法 Download PDF

Info

Publication number
JP2007096323A
JP2007096323A JP2006263190A JP2006263190A JP2007096323A JP 2007096323 A JP2007096323 A JP 2007096323A JP 2006263190 A JP2006263190 A JP 2006263190A JP 2006263190 A JP2006263190 A JP 2006263190A JP 2007096323 A JP2007096323 A JP 2007096323A
Authority
JP
Japan
Prior art keywords
semiconductor disk
semiconductor
disk
grinding
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006263190A
Other languages
English (en)
Inventor
Wolfgang Hensel
ヘンゼル ヴォルフガング
Rudolf Lehner
レーナー ルードルフ
Helmut Dr Schwenk
シュヴェンク ヘルムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2007096323A publication Critical patent/JP2007096323A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】研磨されない半導体ディスクの表面品質を改善し、その上に製造される素子の、より小さな線幅を可能にする。
【解決手段】研磨されない半導体ディスクを製造する方法が以下のステップ、すなわち:(a)半導体材料から単結晶を成長させ、(b)該単結晶を円筒研削し、(c)該単結晶から半導体ディスクを切断し、(d)該半導体ディスクのエッジを丸み付けし、(e)該半導体ディスクの少なくとも片面を表面研削し、(f)該半導体ディスクをエッチング媒体により処理し、(g)該半導体ディスクを最終的にクリーニングするというステップを有しているようにした。

Description

本発明は、研磨されない半導体ディスクを製造する方法に関する。さらに本発明は、前面と背面とを有する研磨されない半導体ディスクに関する。
背景技術によれば、半導体ディスク、いわゆるウェーハは、連続する多数のプロセスステップで製造される。プロセスステップは一般に以下のグループに分けられる:
a)半導体材料から単結晶を製造する(結晶成長)、
b)半導体単結晶を個々のディスクに切断する(ウェーハリング、スライシング)、
c)半導体ディスクを機械的に加工する、
d)半導体ディスクを化学的に加工する、
e)半導体ディスクを化学機械的に加工する。
それに加えて、多数の副次ステップ、例えば洗浄、測定および包装が存在する。
半導体単結晶の製造は一般に溶融物からの単結晶の引き上げ(CZ法もしくはチョクラルスキー法)または多結晶の半導体材料から成る棒の再結晶(FZ法もしくはフローティングゾーン法)により実施される。
切断法として、ワイヤスライシングならびに内孔式スライシングが公知である。
マルチワイヤスライシング(multi−wire slicing:MWS)では、多数の半導体ディスクが1回の作業工程で結晶片から切断される。ワイヤソーは、2つまたはそれよりも多くのワイヤガイドローラに巻き掛けられているソーワイヤにより形成されるワイヤガッタを有している。ソーワイヤは切断砥粒で覆われていることができる(ダイヤモンドワイヤ−MWS)。固く結合された切断砥粒を備えていないソーワイヤを有するワイヤソーの使用時、切断砥粒は懸濁液の形で切断工程中供給される(スラリー−MWS)。切断工程時、結晶片を、平行に相並んで位置するワイヤ区分の形でソーワイヤが配置されているワイヤガッタが通過する。ワイヤガッタの通過は送り装置により生ぜしめられる。送り装置は結晶片をワイヤガッタに向けて案内するか、またはワイヤガッタを結晶片に向けて案内する。
内孔式スライシング(Innenlochsaegen)、いわゆる内周刃式スライシングでは、円形の形状を有し、その外周面で緊締システム内に緊締され、中央に円形の孔(内孔)を有し、しかもその孔の内周領域に切断ライニング、いわゆる内周刃を有する回転式のソーディスクと、アダプタ装置によりホルダ内に固定されており、調節機構を介して所定の切断位置にもたらされ、そこに保持される切断したい結晶片とが相対運動させられる。この相対運動により、切れ刃は半径方向で結晶片を、最終的に半導体ディスクが切り離されるまで通過する。
機械的な加工は、スライシングに起因する波打ちの除去、比較的粗いスライシングプロセスにより結晶に損傷を受けた表面層またはソーワイヤにより汚染された表面層の除去、とりわけ半導体ディスクのグローバルな平坦化のために役立つ。ここでは、連続的な片面研削法(single−side grinding:SSG)および同時的な両面研削法(double−disk grinding:DDG)ならびにラッピングが使用される。
片面研削時、半導体ディスクは背面で下敷き(チャック)上に保持され、前面でカップ型研削ホイール(Topfschleifscheibe)またはそれほど使用されてはいないが外周研削ホイール(Aussenschleifscheibe)により、下敷きおよび研削ホイールの回転下およびゆっくりとした半径方向での調節下で平坦化される。
同時的な両面研削時、半導体ディスクは自由に浮動式に、対向して位置する共線状のスピンドルに取り付けられた2つの研削ホイールの間で同時に両面で加工され、その際、ほぼ強制力から自由に、軸方向で、前面および背面に作用するウォータクッション(ハイドロスタティック式の原理)またはエアクッション(エアロスタティック式の原理)の間で案内され、かつ半径方向でルーズに、周囲を取り巻く薄いガイドリングまたは個別的な半径方向のスポークにより、そこから飛び出さないように保持される。
さらに、研削ホイールの粒度および結合剤次第で、研削は粗研(Grobschleifen)と細研(Feinschleifen)とに分けられる。
本発明の枠内で、細研とは、人造樹脂で結合された研削砥粒(レジンボンド)と、#1500(メッシュ)およびそれよりも細かい(より大きなメッシュ数)研削砥粒粒度とを有する研削ホイールが使用されることを意味している。
粗研に関して言えば、粗研とは、#1500よりも小さな研削砥粒粒度を有する研削ホイールの使用下での研削ステップと解される。
この種の研削ホイールは例えばディスコ社にて入手可能である。研削砥粒粒度の表示は日本工業規格JIS R 6001:1998に基づいている。
ラッピング時、半導体ディスクは、研磨材を含む懸濁液の供給下で、大抵の場合鋼から成っており、かつラッピング材のより良好な分配のための通路を有する上下の作業盤の間で、所定の圧力下で運動され、それにより半導体材料が除去される。半導体ディスクはその際、「走行盤(Laeuferscheibe)」の、適当に寸法設定された切欠き内に位置する。その際、走行盤は内外の駆動歯車により回転され、半導体ディスクはそれにより、駆動パラメータにより規定された幾何学的な軌道上を案内される。圧力は一般に、空気圧式、液圧式または電気式に作業する力伝達装置を介して上側の作業盤から半導体ディスクに、かつ作業盤と半導体ディスクとの間に存在するラッピング材に伝達される。
場合によっては存在する機械的なマーク、例えば方位指定切欠き(オリエンテーションノッチ)またはディスク縁部の実質的に直線的な平坦部(オリエンテーションフラット)を含む半導体ディスクのエッジは一般にやはり加工される(エッジラウンディング、エッジ−ノッチ−グラインディング)。このために、異形成形された研削ホイールによる従来慣用の研削ステップ、連続的または周期的な工具送りを有するベルト研削法(Bandschleifverfahren)または統合されたエッジラウンディング法(1回のステップでのエッジ研削およびエッジ研磨)が使用される。
化学的な加工ステップのグループはクリーニングステップおよびエッチングステップを、特に異物の除去、損傷を受けた表面層の除去および表面粗さの減少のために有している。エッチング時、アルカリ性の媒体、特にNaOH(水酸化ナトリウム)、KOH(水酸化カリウム)またはTMAH(テトラメチルアンモニウムヒドロキシド)をベースとするアルカリ性の媒体によるエッチングステップや、酸性の媒体、特にHNO/HF(硝酸/フッ化水素酸)の混合物をベースとする酸性の媒体によるエッチングステップまたはそのようなエッチングステップの組み合わせが使用される。時々プラズマエッチングのような別のエッチング法も使用される。
化学機械的な加工ステップのグループは、部分的に化学的な反応と部分的に機械的な材料除去(アブレーション)とにより、表面を、ローカルフラットネス、ナノトポロジおよび表面粗さに関して平滑化し、表面の残留損傷を除去する研磨ステップを有している。研磨は一般に単数または複数の前研磨ステップ(除去研磨)と、曇りなしの研磨ステップ(仕上げ研磨)と、場合によってはさらに中間ステップ(「バフポリッシュ」)とを有している。
独国特許出願公開第10215960号明細書に記載された半導体ディスクを製造する方法では、以下のプロセスシーケンスが使用される:
a)半導体単結晶をディスクに切断する、
b)半導体ディスクの前面および背面をラッピングする、
c)半導体ディスクの前面および背面をエッチングする、
d)半導体ディスクの少なくとも前面を細研する、
e)半導体ディスクの前面および背面をエッチングする、
f)半導体ディスクを研磨する。
CMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)での使用のための半導体ディスクの製造時、独国特許出願公開第10215960号明細書のステップf)に示されているように、すべての公知の方法では、これらの素子の製造のための出発材料のグローバルフラットネス、ローカルフラットネスおよびナノトポロジに関する高度な要求を満たすために、半導体ディスクの少なくとも前面の最終的な研磨が予定されている。
パワーエレクトロニクスでの使用もしくはディスクリート素子の製造のための半導体ディスクの製造のために、これらの方法はそれに対して過度に手間がかかり、非経済的である。
それゆえ、そのような使用のために意図されている半導体ディスクは一般に、単結晶からの切断後、ラッピングされ、エッチング媒体で処理される。半導体ディスクの研磨はその際予定されていない。半導体ディスクの平坦性および光沢に関する要求の達成は専らラッピングおよびエッチングにより試みられる。
米国特許第6063301号明細書からは例えば、スライシング−ラッピング−エッチングというプロセス順序を有する方法が公知である。
この方法の欠点は、ラッピングが深く結晶格子の内部まで損傷に至る点にある。このことは一般に、損傷を取り除くために、後続のエッチング時の高められた材料除去を必要とする。高いエッチング除去は半導体ディスクのフラットネスの悪化に至る。
アメリカ合衆国特許第5899744号明細書には、スライシング−エッチング−ラッピング−エッチングというシーケンスが記載されている。ここでは、ラッピング時に必要な材料除去が、既にラッピングステップの前に半導体ディスクの第1のエッチング処理を実施することにより減じられるはずである。
この方法も、2つのエッチングステップによる半導体ディスクのフラットネスのさらなる悪化が予測され得るので不都合である。
ラッピングステップが予定されているすべての公知の方法では、少なくとも100nmの、製造される半導体ディスクの劣悪な表面粗さが報告される。
独国特許出願公開第10237247号明細書では、単結晶から半導体ディスクを切断し、半導体ディスクをエッチング媒体による処理にかけ、引き続いてクリーニングすることが提案される。その際、研削、ラッピングまたは研磨のような別の機械的な加工ステップは予定されていない。この方法により、少なくとも70%の反射率を有する、光沢エッチングされた半導体ディスクが製造される。
半導体ディスクの反射率は実質的に、光が所定の角度(40°〜80°)の下で半導体ディスクに向けて放射され、反射された割合が測定されることにより決定される。
上記文献でも、0.1〜0.5μmという満足の行かない表面粗さを有する半導体ディスクが開示されている。
この方法の別の欠点は、ここでも高いエッチング除去が予定されており、半導体ディスクの表面のフラットネスもしくは微細構造の悪化に結び付く点にある。この微細構造は、50〜2000μmの長さスケールでの、視覚的に認識可能な粗さ変動により特徴付けられ、当業者の間では「オレンジピール(Orange Peel)」構造としても知られている。
表面のこのような微細構造は、素子の製造中の光リソグラフィ技術によるプロセス時に可能な線幅の制限に至る。この線幅とは、素子全体の2つの対象物の最小の間隔、例えば隣接する2つの導体路の、対向して位置するエッジ間の間隔を意味している。
独国特許出願公開第10215960号明細書 米国特許第6063301号明細書 米国特許第5899744号明細書 独国特許出願公開第10237247号明細書
本発明の課題は、研磨されない半導体ディスクの表面品質を改善し、その上に製造される素子の、より小さな線幅を可能にすることである。
上記課題を解決するために本発明の方法では、冒頭で述べた、研磨されない半導体ディスクを製造する方法が以下のステップ、すなわち:(a)半導体材料から単結晶を成長させ、(b)該単結晶を円筒研削し、(c)該単結晶から半導体ディスクを切断し、(d)該半導体ディスクのエッジを丸み付けし、(e)該半導体ディスクの少なくとも片面を表面研削し、(f)該半導体ディスクをエッチング媒体により処理し、(g)該半導体ディスクを最終的にクリーニングするというステップを有しているようにした。さらに上記課題を解決するために本発明の構成では、冒頭で述べた、前面と背面とを有する研磨されない半導体ディスクにおいて、少なくともその前面が研削されており、前面および背面がエッチングされており、該半導体ディスクが、95%またはそれよりも大きい反射能を少なくともその前面に有しており、3nmまたはそれよりも小さい表面粗さを少なくともその前面に有しており、80〜2500μmの厚さを有しており、3mmの周辺部除外領域に基づき、5μmまたはそれよりも小さいグローバルフラットネス値GBIRを有しており、かつ0.8μmまでの光リソグラフィ分解能を有しており、さらにその前面および背面にそれぞれ0.5〜3nmの厚さの自然酸化膜層を有しているようにした。
本発明の課題は上記の通り、冒頭で述べた、研磨されない半導体ディスクを製造する方法が以下のステップ、すなわち:(a)半導体材料から単結晶を成長させ、(b)該単結晶を円筒研削し、(c)該単結晶から半導体ディスクを切断し、(d)該半導体ディスクのエッジを丸み付けし、(e)該半導体ディスクの少なくとも前面を表面研削し、(f)該半導体ディスクをエッチング媒体により処理し、(g)該半導体ディスクを最終的にクリーニングするというステップを有していることにより解決される。
本発明による方法のステップa)では、まず単結晶が半導体材料から結晶成長により製造される。
その際、単結晶は有利にはFZ法に従って製造される。
この方法は同様に、CZ法で成長させられた結晶のためにも適している。
有利には半導体材料としてシリコンが使用される。
単結晶は有利には1−0−0、1−1−0または1−1−1の結晶方位を有している。
有利には、単結晶に成長中ドーパントが供給されることにより、単結晶がドープされる。
有利には、単結晶がp型またはn型にドープされており、軸方向および半径方向で±10%またはそれよりも小さい抵抗の変化を伴った、0.001〜100000Ω・cmの抵抗を有している。
p型にドープされた単結晶の場合、FZ法により成長させられた1−0−0単結晶に成長中例えばジボランが供給され、50Ω・cmの抵抗値が達成される。
引き続いて、本発明による方法のステップ(b)で、背景技術による単結晶の円筒研削が実施される。
有利には、円筒研削された単結晶の直径は75〜300mmである。
その後、ステップ(c)で、半導体ディスクが、円筒研削された単結晶から切断される。
有利には、単結晶からの半導体ディスクの切断は、背景技術によるワイヤソーを用いて実施される。
ただし、内孔式ソーを用いた単結晶からの半導体ディスクの切断も有利である。
700μmおよびそれよりも大きな厚さの半導体ディスクの製造時、内孔式ソーを用いた半導体ディスクの切断はより経済的であり、それゆえワイヤスライシングに対して特に有利である。
引き続いて、半導体ディスクのエッジがステップd)で丸み付けられる。
有利には、半導体ディスクのエッジはその際横断面で見て円形の形状を有している。この円形の形状は一般に2つのパラメータにより特徴付けられる。1つのパラメータは円半径であり、もう1つのパラメータは、円周と、半導体ディスクの表面に対して平行な線とが交わる点における円の接線が、前記線と共に形成する角度である。
引き続いて、ステップ(e)で、半導体ディスクの少なくとも前面が研削される。
有利には半導体ディスクの背面も研削される。
半導体ディスクはつまり研削後、研削された前面とスライシングされた背面とを有しているか、または両面で研削されている。
材料除去は有利には、単結晶からの半導体ディスクの切断に起因する加工変質層(Subsurface−Damage)が完全に除去されるように選択される。
半導体ディスクの研削は、両面を研削する場合、有利にはシーケンシャルに、すなわち連続的に実施される。
同時的な両面の研削(DDG)も有利である。
研削はその際その都度2つのステップ、すなわち半導体ディスクの片面(前面)または両面(前面および背面)の粗研と引き続いての細研とを有している。
粗研は有利には#100〜1000の研削砥粒粒度の研削ホイールにより実施される。
細研時、有利には#2000〜8000の研削砥粒粒度の研削ホイールが使用される。
粗研時の材料除去は半導体ディスクの片面で有利には5〜100μmの範囲、有利には20〜60μmの範囲である。
細研時、材料除去は半導体ディスクの片面で有利には2〜50μmの範囲、有利には5〜20μmの範囲である。
本発明による方法のステップ(c)で、半導体ディスクが内孔式ソーを用いて切断される場合、ステップ(e)での半導体ディスクの両面の研削が有利である。内孔式ソーを用いて切断される半導体ディスクにおいて、前面だけが研削されると、このことは、半導体ディスクの背面で、半導体ディスクの表面下の、ワイヤスライシングに比して大きな結晶損傷(加工変質層)が、エッチング媒体による後続の処理により完全に除去されず、残留ダメージが半導体ディスクの背面に残されることにつながり得る。この残留ダメージは、素子製造時のプロセス、特に熱的なプロセス中に、より大きな欠陥、ひいては素子の機能への影響に至り、最悪の場合、素子の失陥にまで至り得る。
表面研削後、半導体ディスクは本発明による方法のステップ(f)でエッチング媒体により処理される。
それにより、半導体ディスクの両面を研削する事例では、研削ステップにより残された加工変質層が除去され、また片面を研削する事例では、研削により半導体ディスクの一方の面に残された加工変質層と、スライシングにより他方の面に残された加工変質層とが除去される。
有利には、半導体ディスクが酸性のエッチング媒体により処理される。
酸性のエッチング媒体による半導体ディスクの処理時の材料除去は有利には、半導体ディスクの各面で5〜100μmである。
特に有利なのは、半導体ディスクの各面で10〜20μmの材料除去である。
エッチングステップは有利にはHF/HNO(フッ化水素酸/硝酸)から成る混合物により実施される。
HF/HNOは特に、先行の機械的な加工ステップ(ワイヤスライシング、研削)により惹起された金属汚染を半導体ディスクの表面から除去するために適している。
さらに、ステップ(f)の枠内で、蒸留水による洗浄ステップ、湿式化学的な、有利にはHO/O(水/オゾン)を用いて実施される親水化ならびに乾燥ステップが有利である。
有利には、親水化が半導体ディスクの乾燥後に気相中でO供給により実施される。
親水化により、自然酸化膜が半導体ディスクの両面に形成される。それにより、半導体ディスクの表面は保護され、処理装置との後続の接触時に圧痕が発生するリスクは減じられる。
有利には、この自然酸化膜層の厚さは0.5〜3nmである。
有利には、ステップ(f)でのエッチング媒体による半導体ディスクの処理後、半導体ディスクのフラットネスパラメータ(例えばグローバルフラットネスGBIR)および厚さの測定が実施される。
さらに、半導体ディスクのバルク抵抗値を測定することは有利である。
このことは、それにより、そのフラットネスおよび/またはその抵抗に関して所定の公差範囲内にない半導体ディスクが排除され得るという利点を有している。
さらに、半導体ディスクを所定の抵抗および/または所定の厚さを有するグループで測定することは有利である。
半導体ディスクの測定もしくは処理時、測定したい半導体ディスクと、半導体ディスクを搬送する材料(典型的には例えばポリウレタン)との接触が発生し、かつ半導体ディスクの表面の親水性にもかかわらず、半導体のある種の汚染、例えば半導体ディスク上の圧痕(例えば搬送ベルトまたはチャック、つまり半導体ディスクを保持するために適したキャリアのチャックによる汚染)、パーティクル、金属汚染(主として搬送ベルトとの直接的な接触による汚染)またはまだクリーニングされていないなお汚染された表面を有する半導体ディスクにおける先行の測定工程による交差汚染の可能性が排除しきれないために、測定後、半導体ディスク上の前記パーティクルおよび圧痕を除去するための最終的なクリーニングステップが必要である。
それゆえ、本発明による方法のステップ(g)で、半導体ディスクの最終的なクリーニングが実施される。
有利には、クリーニングは一連のシーケンス、すなわち界面活性剤を有する浴内での半導体ディスクのクリーニング−洗浄−金属汚染を除去するためのHF水溶液(場合によりOを含む。)中での処理−湿式化学的にまたはガス供給により実施される別の親水化−半導体ディスクの乾燥というシーケンスを有している。
HF水溶液中での処理により、先行の測定ならびに処理装置により惹起され得る金属汚染は半導体ディスクの表面から除去される。
HF水溶液の濃度は有利には0.2〜5%である。
目視可能な欠陥を認識して、そのような欠陥を有する半導体ディスクを排除することができるように、有利には最終的なクリーニング後、半導体ディスクの目視検査が実施される。
引き続いて、半導体ディスクは包装され、発送のために準備されることができる。
本発明による方法の特別な利点は、本発明による方法が、研磨される半導体ディスクを製造する背景技術に比して安価な方法であり、それにもかかわらず、本発明による方法により製造される半導体ディスクの、研磨される半導体ディスクに実質的に匹敵する表面品質が達成される点にある。このことは本発明により、これまで一般的なラッピングが研削ステップにより代替されることにより達成される。
本発明による方法により製造される半導体ディスクは、研削され、エッチングされた少なくとも一方の面に、3nmまたはそれよりも小さい表面粗さを有している。このことは、「スライシングされ、ラッピングされ、かつエッチングされた半導体ディスク」の背景技術(粗さ100nmまたはそれよりも大きい)に対する明らかな改善を示す。
スライシングされ、ラッピングされ、かつエッチングされた半導体ディスクの製造方法に対して、本発明による方法では、相対的に僅かなエッチング除去が必要である。このことは、高いエッチング除去時の半導体ディスクの微細構造の悪化(「オレンジピール」)が回避されることにつながる。
同時にその際、「スライシングされ、ラッピングされ、かつエッチングされた半導体ディスク」の背景技術よりも良好なフラットネスパラメータが達成される。
さらに、本発明による方法により、80〜100μmの厚さを有する薄い半導体ディスクを製造することも可能である。このことは背景技術によるスライシング−ラッピング−エッチングというプロセスシーケンスでは不可能である。
本発明の課題は上記の通り、冒頭で述べた、前面と背面とを有する研磨されない半導体ディスクにおいて、少なくともその前面が研削されており、前面および背面がエッチングされており、該半導体ディスクが、95%またはそれよりも大きい反射能を少なくともその前面に有しており、3nmまたはそれよりも小さい表面粗さを少なくともその前面に有しており、80〜2500μmの厚さを有しており、3mmの周辺部除外領域に基づき、5μmまたはそれよりも小さいグローバルフラットネス値GBIRを有しており、かつ0.8μmまでの光リソグラフィ分解能を有しており、さらにその前面および背面にそれぞれ0.5〜3nmの厚さの自然酸化膜層を有していることによっても解決される。
半導体ディスクの厚さは素子プロセスのためのその都度の要求に相当し、有利には100〜500μmである。
グローバルフラットネス値GBIRは有利には0.5〜3μmである。
半導体ディスクは有利には単結晶のシリコンから成るディスクである。
グローバルフラットネスは、規定すべき周辺部除外領域を除いた、半導体ディスクの表面全体に関するものであり、グローバルフラットネス値GBIR(「global backsurface−referenced ideal plane/range=半導体ディスクの前面全体に関する、背面を基準とした理想平面からの正負のずれの値)により示される。GBIRは従来慣用の名称TTV(「total thickness variation」=全厚さばらつき)に相当する。
少なくとも0.8μmの光リソグラフィ分解能(photolithographisches Aufloesungsvermoegen)とは、本発明による半導体ディスクが、電子的な素子を0.8μmまでの線幅でもって光リソグラフィ技術により製造するために適していることと解されることができる。
有利には、本発明による半導体ディスクは、少なくともその前面に、98%またはそれよりも大きい反射能(Reflektivitaetsvermoegen)を有している。
有利には、本発明による半導体ディスクは、目視検査により認識可能な損傷、引っかき傷、プラスチック磨耗片または別の欠陥を有していない。
さらに、本発明による半導体ディスクでは、視準光による視覚的な観察時に、有利にはパーティクルが目視不能である。
有利には、半導体ディスクの背面がやはり研削され、エッチングされている。
さらに、本発明による半導体ディスクは有利には、VPD−TXRF(Vapor Phase Decomposition−Total Reflection X−Ray Fluorescence Analysis:気相分解−全反射蛍光X線分析)またはVPD−ICP−MS(四重極質量分析計による誘導結合プラズマ質量分析)による測定時、1013cm−2またはそれよりも小さい金属汚染、有利には5×10−1013cm−2の金属汚染を有している。
金属汚染は有利には銅、ニッケルまたはカルシウムによる汚染である。
有利には、半導体ディスクの伝導型(Leitungstyp)がp型またはn型であり、バルク中に1−0−0、1−1−0または1−1−1の結晶方位、0.001〜100000Ω・cmの抵抗範囲および±10%よりも小さい抵抗公差を有している。
0.5〜3nmの自然酸化膜層の厚さは、本発明による半導体ディスクでは、有利には偏光解析法により測定されている。
有利には、半導体ディスクは横断面で見て円形の形状をそのエッジに有しており、この円形の形状は一方では円半径により、他方では、円周と、半導体ディスクの表面に対して平行な線とが交わる点における円の接線が、前記線と共に形成する角度により特徴付けられている。
半導体ディスクの製造時、以下のプロセスパラメータが選択される:
425μmの厚さでのワイヤスライシング;面毎に50μmの研削除去、ただし粗研により30μmおよび細研により20μm;面毎に12.5μmの材料除去を伴うエッチング処理。
その際、製造される半導体ディスクの以下のパラメータが生じる:
−GBIR:1.5μm±1μm;
−厚さ:300μm±10μm;
−反射率:99%±0.7%;
−AFM(Atomic Force Microscope:原子間力顕微鏡)により測定される、50μmまでの長さスケールの短波の表面粗さ:3nm±1nm;
−2mmまでの長さスケールの長波の表面粗さ:30nm±3nm(オレンジピール);
−エッジ形状:150μmのエッジ円半径および32°の接線角。

Claims (31)

  1. 研磨されない半導体ディスクを製造する方法において、該方法が以下のステップ、すなわち:(a)半導体材料から単結晶を成長させ、(b)該単結晶を円筒研削し、(c)該単結晶から半導体ディスクを切断し、(d)該半導体ディスクのエッジを丸み付けし、(e)該半導体ディスクの少なくとも片面を表面研削し、(f)該半導体ディスクをエッチング媒体により処理し、(g)該半導体ディスクを最終的にクリーニングするというステップを有していることを特徴とする、研磨されない半導体ディスクを製造する方法。
  2. 単結晶をステップ(a)でFZ法により成長させる、請求項1記載の方法。
  3. 単結晶をステップ(a)でCZ法により成長させる、請求項1記載の方法。
  4. 結晶が1−0−0、1−1−0または1−1−1の結晶方位を有しており、半導体材料としてシリコンを使用する、請求項1から3までのいずれか1項記載の方法。
  5. 単結晶に成長中ドーパントを供給する、請求項1から4までのいずれか1項記載の方法。
  6. 単結晶の直径が円筒研削後75〜300mmである、請求項1から5までのいずれか1項記載の方法。
  7. ステップ(c)での単結晶からの半導体ディスクの切断をワイヤソーにより実施する、請求項1から6までのいずれか1項記載の方法。
  8. 単結晶からの半導体ディスクの切断を内孔式ソーにより実施する、請求項1から6までのいずれか1項記載の方法。
  9. ステップ(e)での表面研削が、5〜100μmの材料除去時に#100〜1000(メッシュ)の粒径の研削ホイールによる粗研と、2〜50μmの材料除去時に#2000〜8000(メッシュ)の粒径の研削ホイールによる細研とを有している、請求項1から8までのいずれか1項記載の方法。
  10. 粗研時の材料除去が20〜60μmであり、細研時の材料除去が5〜20μmである、請求項9記載の方法。
  11. ステップ(e)での半導体ディスクの表面研削時に、半導体ディスクの前面および背面を研削する、請求項1から10までのいずれか1項記載の方法。
  12. 半導体ディスクの表面研削を連続的に実施する、請求項11記載の方法。
  13. 半導体ディスクの表面研削を同時的に両面で実施する、請求項11記載の方法。
  14. ステップ(f)での半導体ディスクの処理時に、酸性のエッチング媒体を使用し、その際の材料除去が5〜100μmである、請求項1から13までのいずれか1項記載の方法。
  15. 材料除去が10〜20μmである、請求項14記載の方法。
  16. エッチング媒体としてHF/HNOから成る混合物を使用する、請求項14または15記載の方法。
  17. ステップ(f)がさらに、蒸留水による洗浄ステップ、半導体ディスクの湿式化学的な親水化ならびに乾燥ステップを有している、請求項14から16までのいずれか1項記載の方法。
  18. 親水化を半導体ディスクの乾燥後O供給により実施する、請求項17記載の方法。
  19. ステップ(f)でのエッチング媒体による半導体ディスクの処理後、半導体ディスクのフラットネスパラメータおよび厚さの測定ならびにバルク抵抗値の測定を実施する、請求項1から18までのいずれか1項記載の方法。
  20. 半導体ディスクがそのフラットネスまたはその抵抗に関して所定の公差範囲内にない場合、該半導体ディスクを排除する、請求項19記載の方法。
  21. 半導体ディスクを、所定の抵抗を有するグループ内で測定する、請求項19記載の方法。
  22. 半導体ディスクを、所定の厚さを有するグループ内で測定する、請求項19または21記載の方法。
  23. ステップ(g)での半導体ディスクの最終的なクリーニングが、界面活性剤を有する浴内での半導体ディスクのクリーニング、洗浄、HF水溶液中での処理、湿式化学的にまたはガス供給により実施される親水化ならびに半導体ディスクの乾燥を有している、請求項1から22までのいずれか1項記載の方法。
  24. ステップ(g)での半導体ディスクの最終的なクリーニング後、半導体ディスクの目視検査を実施する、請求項1から23までのいずれか1項記載の方法。
  25. 前面と背面とを有する研磨されない半導体ディスクにおいて、少なくともその前面が研削されており、前面および背面がエッチングされており、該半導体ディスクが、95%またはそれよりも大きい反射能を少なくともその前面に有しており、3nmまたはそれよりも小さい表面粗さを少なくともその前面に有しており、80〜2500μmの厚さを有しており、3mmの周辺部除外領域に基づき、5μmまたはそれよりも小さいグローバルフラットネス値GBIRを有しており、かつ0.8μmまでの光リソグラフィ分解能を有しており、さらにその前面および背面にそれぞれ0.5〜3nmの厚さの自然酸化膜層を有していることを特徴とする、研磨されない半導体ディスク。
  26. 半導体ディスクが単結晶シリコンから成るディスクである、請求項25記載の半導体ディスク。
  27. 半導体ディスクが、目視検査により検出され得る損傷、引っかき傷、プラスチック磨耗片または別の欠陥を有していない、請求項25または26記載の半導体ディスク。
  28. 半導体ディスク上に、視準光による視覚的な観察時に、パーティクルが目視不能である、請求項25から27までのいずれか1項記載の半導体ディスク。
  29. 半導体ディスクの背面がやはり研削され、エッチングされている、請求項25から28までのいずれか1項記載の半導体ディスク。
  30. 半導体ディスクが、1013cm−2またはそれよりも小さい濃度の金属汚染を有している、請求項25から29までのいずれか1項記載の半導体ディスク。
  31. 半導体ディスクの伝導型がp型またはn型であり、バルク中に1−0−0、1−1−0または1−1−1の結晶方位、0.001〜100000Ω・cmの抵抗範囲および±10%よりも小さい抵抗公差を有している、請求項25から30までのいずれか1項記載の半導体ディスク。
JP2006263190A 2005-09-29 2006-09-27 研磨されない半導体ディスクおよび研磨されない半導体ディスクを製造する方法 Pending JP2007096323A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005046726A DE102005046726B4 (de) 2005-09-29 2005-09-29 Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung

Publications (1)

Publication Number Publication Date
JP2007096323A true JP2007096323A (ja) 2007-04-12

Family

ID=35853786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006263190A Pending JP2007096323A (ja) 2005-09-29 2006-09-27 研磨されない半導体ディスクおよび研磨されない半導体ディスクを製造する方法

Country Status (7)

Country Link
US (2) US7754009B2 (ja)
JP (1) JP2007096323A (ja)
KR (1) KR100790926B1 (ja)
CN (1) CN100521094C (ja)
DE (1) DE102005046726B4 (ja)
SG (1) SG131054A1 (ja)
TW (1) TWI334622B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200360A (ja) * 2008-02-22 2009-09-03 Tkx:Kk シリコン部材の表面処理方法
JP2010269974A (ja) * 2009-05-21 2010-12-02 Sumco Corp シリコンウェーハの加工方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5025508B2 (ja) * 2008-01-30 2012-09-12 東京エレクトロン株式会社 ポリシリコン膜の除去方法および記憶媒体
US8329046B2 (en) * 2009-02-05 2012-12-11 Asia Union Electronic Chemical Corporation Methods for damage etch and texturing of silicon single crystal substrates
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009051008B4 (de) * 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102011082857B4 (de) * 2011-09-16 2020-02-20 Siltronic Ag Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung wenigstens dreier Werkstücke
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN104425274A (zh) * 2013-09-03 2015-03-18 北大方正集团有限公司 一种dmos晶体管的制备方法及dmos晶体管
CN104733337B (zh) * 2013-12-23 2017-11-07 有研半导体材料有限公司 一种用于分析硅片体内金属沾污的测试方法
CN104051584A (zh) * 2014-06-25 2014-09-17 中国科学院半导体研究所 蓝宝石图形衬底晶片及制备方法
US20160282278A1 (en) * 2015-03-23 2016-09-29 Cummins Inc. Chemical cleanliness test method prior to surface treatment
JP6557625B2 (ja) * 2016-03-23 2019-08-07 東芝メモリ株式会社 基板の生産方法、および基板の生産システム
CN113483722B (zh) * 2021-08-24 2024-01-26 西安奕斯伟材料科技股份有限公司 硅片边缘粗糙度检测治具及检测方法
CN114566417B (zh) * 2021-11-26 2024-07-23 杭州盾源聚芯半导体科技有限公司 一种硅电极的再生加工方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381934A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd ウエハおよびその製造方法
JPH07226428A (ja) * 1994-02-11 1995-08-22 Shin Etsu Handotai Co Ltd シリコン結晶中の酸素析出量の評価方法
JPH11219926A (ja) * 1997-11-20 1999-08-10 Interuniv Micro Electronica Centrum Vzw 半導体基板表面からの有機汚染物の除去方法
JP2001015459A (ja) * 1999-06-30 2001-01-19 Mitsubishi Materials Silicon Corp 両面研磨ウェーハの製造方法
JP2001076981A (ja) * 1999-09-03 2001-03-23 Mitsubishi Materials Silicon Corp 半導体ウェーハおよびその製造方法
JP2002022901A (ja) * 2000-07-13 2002-01-23 Seiko Instruments Inc 熱遮蔽素子とその製造方法
WO2002075816A1 (fr) * 2001-03-19 2002-09-26 Shin-Etsu Handotai Co.,Ltd. Pile solaire et son procede de fabrication
JP2004356252A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583374B2 (ja) * 1977-06-15 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶の処理方法
EP0460437B1 (en) * 1990-05-18 1997-09-10 Fujitsu Limited Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device composed of the substrate
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP3828176B2 (ja) * 1995-02-28 2006-10-04 コマツ電子金属株式会社 半導体ウェハの製造方法
US6063301A (en) * 1997-08-01 2000-05-16 Seiko Epson Corporation Crystal display processing method and crystal wafer manufacturing method
JP3620683B2 (ja) * 1996-12-27 2005-02-16 信越半導体株式会社 半導体ウエーハの製造方法
US6248651B1 (en) * 1998-06-24 2001-06-19 General Semiconductor, Inc. Low cost method of fabricating transient voltage suppressor semiconductor devices or the like
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6230720B1 (en) * 1999-08-16 2001-05-15 Memc Electronic Materials, Inc. Single-operation method of cleaning semiconductors after final polishing
DE19960823B4 (de) * 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
KR100792774B1 (ko) * 2000-06-29 2008-01-11 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
US6443817B1 (en) * 2001-02-06 2002-09-03 Mccarter Technology, Inc. Method of finishing a silicon part
KR100434541B1 (ko) * 2001-08-24 2004-06-05 삼성전자주식회사 광스캐너 및 그 제조방법
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
JP4549589B2 (ja) * 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR20030035152A (ko) * 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
DE10215960A1 (de) 2002-04-11 2002-10-17 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben
DE10237247B4 (de) 2002-08-14 2004-09-09 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silicium
TW200411759A (en) * 2002-09-18 2004-07-01 Memc Electronic Materials Process for etching silicon wafers
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381934A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd ウエハおよびその製造方法
JPH07226428A (ja) * 1994-02-11 1995-08-22 Shin Etsu Handotai Co Ltd シリコン結晶中の酸素析出量の評価方法
JPH11219926A (ja) * 1997-11-20 1999-08-10 Interuniv Micro Electronica Centrum Vzw 半導体基板表面からの有機汚染物の除去方法
JP2001015459A (ja) * 1999-06-30 2001-01-19 Mitsubishi Materials Silicon Corp 両面研磨ウェーハの製造方法
JP2001076981A (ja) * 1999-09-03 2001-03-23 Mitsubishi Materials Silicon Corp 半導体ウェーハおよびその製造方法
JP2002022901A (ja) * 2000-07-13 2002-01-23 Seiko Instruments Inc 熱遮蔽素子とその製造方法
WO2002075816A1 (fr) * 2001-03-19 2002-09-26 Shin-Etsu Handotai Co.,Ltd. Pile solaire et son procede de fabrication
JP2004356252A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200360A (ja) * 2008-02-22 2009-09-03 Tkx:Kk シリコン部材の表面処理方法
JP2010269974A (ja) * 2009-05-21 2010-12-02 Sumco Corp シリコンウェーハの加工方法

Also Published As

Publication number Publication date
US7754009B2 (en) 2010-07-13
CN100521094C (zh) 2009-07-29
SG131054A1 (en) 2007-04-26
CN1941290A (zh) 2007-04-04
TWI334622B (en) 2010-12-11
US20070072423A1 (en) 2007-03-29
KR100790926B1 (ko) 2008-01-03
DE102005046726B4 (de) 2012-02-02
TW200802566A (en) 2008-01-01
DE102005046726A1 (de) 2006-03-16
KR20070036723A (ko) 2007-04-03
US20100237474A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
JP2007096323A (ja) 研磨されない半導体ディスクおよび研磨されない半導体ディスクを製造する方法
JP4369378B2 (ja) 半導体ウェーハ、該半導体ウェーハを製造するための装置および方法
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
JP5538253B2 (ja) 半導体ウェハの製造方法
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
KR20060111869A (ko) 반도체 웨이퍼 제조방법, 절단작업을 위한 절단방법 및이에 사용되는 와이어 소
WO2011021691A1 (ja) エピタキシャルシリコンウェーハの製造方法
US20100006081A1 (en) Method for manufacturing silicon matter for plasma processing apparatus
JP5707682B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2004096112A (ja) 半導体ウェーハの処理法
JP2001196334A (ja) 多数の半導体ウェーハの製造法
JP2010021394A (ja) 半導体ウェーハの製造方法
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
CN110140195B (zh) 硅晶圆的研磨方法、硅晶圆的制造方法和硅晶圆
JP3648239B2 (ja) シリコンウエハの製造方法
JP3651440B2 (ja) シリコンウェーハの評価方法及びそのエッチング液
EP2192609A1 (en) Method of producing wafer for active layer
JP5578409B2 (ja) 半導体ウェーハ製造方法
JP2021005626A (ja) 単結晶シリコンの抵抗率測定方法
TWI853209B (zh) 自半導體材料的圓柱形錠生產晶圓的方法
JP2011031387A (ja) 結晶スライス方法
US20240234125A9 (en) Method for producing discs from a cylindrical rod made of a semiconductor material
KR20130080321A (ko) 실리콘 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090904

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100812

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100817

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100913

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110428