KR100792774B1 - 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼 - Google Patents

반도체 웨이퍼의 가공방법 및 반도체 웨이퍼 Download PDF

Info

Publication number
KR100792774B1
KR100792774B1 KR1020027017969A KR20027017969A KR100792774B1 KR 100792774 B1 KR100792774 B1 KR 100792774B1 KR 1020027017969 A KR1020027017969 A KR 1020027017969A KR 20027017969 A KR20027017969 A KR 20027017969A KR 100792774 B1 KR100792774 B1 KR 100792774B1
Authority
KR
South Korea
Prior art keywords
etching
acid
semiconductor wafer
wafer
polishing
Prior art date
Application number
KR1020027017969A
Other languages
English (en)
Other versions
KR20030031009A (ko
Inventor
타카시 니혼마츠
마사히코 요시다
요시노리 사사키
마사히토 사이토
토시아키 타카쿠
타다히로 카토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20030031009A publication Critical patent/KR20030031009A/ko
Application granted granted Critical
Publication of KR100792774B1 publication Critical patent/KR100792774B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Abstract

본 발명은, 면취(面取)공정, 래핑공정, 에칭공정, 경면연마공정을 실시하는 반도체웨이퍼의 가공방법에 있어서, 에칭공정을 알칼리에칭후 산에칭하는 것으로 하고, 그때, 산에칭을 불산, 질산, 인산, 물로 이루어진 산에칭액으로 행하는 반도체웨이퍼의 가공방법, 및 면취, 평면연삭, 에칭, 경면연삭하는 공정으로 이루어진 반도체웨이퍼의 가공방법에 있어서, 에칭공정을 상기와 같이 행하는 반도체웨이퍼의 가공방법, 및 평탄화공정, 에칭공정, 경면연마공정을 실시하는 반도체웨이퍼의 가공방법에 있어서, 상기 에칭공정은 상기와 같이 행하고, 경면연마공정은 상기 산에칭후 이면연마공정을 실시하고, 그 후 표면연마공정을 실시하는 반도체웨이퍼의 가공방법이다. 이렇게 함으로써 웨이퍼의 평탄도, 표면거칠기 및 에이퍼 이면의 상태도 양호한 반도체웨이퍼의 가공방법을 제공할 수 있다.
반도체웨이퍼, 에칭공정, 알카리에칭, 산에칭

Description

반도체 웨이퍼의 가공방법 및 반도체 웨이퍼{METHOD FOR PROCESSING SEMICONDUCTOR WAFER AND SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼, 특히, 단결정 실리콘웨이퍼의 제조공정에서 발생하는 웨이퍼 표면의 가공변질층을 화학에칭에 의해 제거하는 방법의 개선, 및 단결정 실리콘웨이퍼의 제조방법에서 발생하는 웨이퍼 이면상태의 개선에 관한 것이다.
종래, 반도체 경면웨이퍼의 제조공정은, 통상 실리콘등의 단결정봉을 슬라이스하고 얻어진 반도체 웨이퍼에 적어도 면취(面取), 래핑, 에칭, 경면연마 및 세정·건조하는 공정으로 구성된다. 이와 같은 반도체 경면웨이퍼 제조공정의 일례를 도 3에 나타내었다. 이들 공정은 목적에 따라서, 그 일부 공정이 교체되거나, 복수회 반복되거나, 또는 열처리, 연삭등 다른 공정이 부가, 치환되기도 하면서 여러 가지 공정이 실시된다. 예컨대, 연마공정이 3단계 정도로 이루어지거나 평면연삭공정이 연마공정 전에 부가되는 일이 있다.
통상, 에칭은 슬라이스, 면취, 래핑과 같은 기계적 가공시에 도입되는 표면가공변질층을 제거하는 목적으로, 래핑공정과 같은 평탄화공정후에 에칭공정이 실시된다. 예컨대, 불산, 질산, 초산, 물로 이루어진 혼합산수용액으로 웨이퍼 표면에서 수~수십 ㎛ 에칭하는 산에칭공정이 흔히 쓰인다.
산에칭에 의하면, 가공변질층은 제거되나 웨이퍼 평탄도는 에칭 부위가 많을수록 손상되기 쉽다. 특히, 웨이퍼 주변부는 다른 부분보다 에칭량이 크서 평탄도 악화가 두드러진다. 또한 산에칭시 화학반응에 의해 유해한 NOX가 발생하는 문제등도 있다.
이러한 문제들을 회피하기 위해, 알칼리에칭이 사용되기도 한다. 그러나 에칭액으로서 알칼리계 에칭용액을 사용해 에칭하면, 래핑후 평탄도는 그대로 유지되나, 웨이퍼 표면에 국소적으로 깊이가 수 ㎛로, 크기가 수~수십㎛인 피트가 형성되기 쉽다. 이것은 래핑공정에서 발생되는 국소적인 기계적 가공변형의 큰 부분이 알칼리에칭의 이방성에 의해 다른 부분보다 깊이 에칭되어 피트가 형성되는 것으로 생각되고 있다.
상기와 같이, 산에칭에서는 에칭에 의해 웨이퍼 평탄도가 악화하고, 알칼리에칭에서는 깊은 피트가 형성되므로, 이들을 제거하려면 경면연마의 연마부위(연마량)(硏磨代)를 크게 할 필요가 있다. 그러나 연마 부위를 크게 함으로써 연마에 의해 평탄도를 악화시키기도 하고, 연마공정의 생산성을 대폭 저하시키기도 한다.
그래서, 본원 출원인은, 예전에 일본 특개평11-233485호에서 나타낸 바와 같이, 에칭공정을 알칼리에칭후 산에칭을 가하고, 이때, 알칼리에칭의 에칭부위를 불산, 질산, 초산, 물의 혼합산수용액에 의한 산에칭의 에칭 부위보다 크게 함으로써 해결을 꾀하여 평탄화는 충분히 달성할 수 있었으나, 경며연마웨이퍼(Polished Wafer, PW)를 얻기 위한 연마 부위의 감소화는 충분하다고 할 수 없었다. 요즘은 더욱 고평탄도화가 요구되기도 하므로, 연마 부위의 감소화가 더욱 중요해졌다.
그 때문에, 연마공정 직전에 (평면)연삭공정을 실시하고 그 후에 웨이퍼표면을 연마함으로써 연마시간 단축이나 외주변형을 방지하는 기술이 고안되었다. 그러나, 연삭에 의한 연삭조흔 잔류나 연삭손상의 제어가 어려워, 연삭손상을 3㎛ 이하로 억제하기는 힘들었다.
또한, 웨이퍼 가공공정에서 웨이퍼 이면휘도(광택도)의 저하 및 기복(2㎜ 이상의 주기를 갖는 면거칠기)의 발생, 나아가 저저항률 결정에서 생기기 쉬운 블루스테인(이하, 간단하게 스테인이라고도 함)이라 일컫는 오염이 쉽게 생긴다는 것이 밝혀졌다. 특히 에칭공정의 조건에 따라서는(예컨대 에칭 부위를 적게 한 경우), 웨이퍼 이면의 광택도는 15에서 20% 정도로 저하하기도 했다.
그리고, 본 발명에서 말하는 웨이퍼(이면)의 광택도는, JIS Z 8741(경면광택도 측정방법)을 참고로 하고, 동 규격에서 지정한 경면광택도계(글로스미터SD)를 사용하여, 동법에 준한 방법으로 측정했다. 즉, 대물위치에 아무것도 두지 않은 상태의 휘도를 편의상 0%로 가정하고, 경면화된 웨이퍼의 광택도는 100%로 하는 설정조건으로 평가했다.
종래, 웨이퍼의 표면과 이면 양면에 경면연마를 실시하는 일은 있지만, 이면을 완전히 경면화한 경우(광택도를 거의 100%로 한 경우), 파티클이 부착하기 쉽고 또한 재이탈하기 쉬운 것이나 웨이퍼를 흡착하는 정전첵 등의 접촉면적 문제 등이 있어, 광택도를 어느 정도로 저하시킬 필요가 있었다. 디바이스공정 등에도 좌우되나 일반적으로 30~60% 정도의 광택도가 바람직하다.
통상 웨이퍼 이면의 광택도는 에칭공정에서 주로 결정된다. 고평탄도를 갖는 웨이퍼를 얻으려면 에칭공정에서 에칭 부위를 적게 하는 것이 바람직하다. 상기 알칼리에칭후 산에칭하는 방법으로는, 종래 알칼리에칭의 에칭부위로 양면에서 10~30㎛, 특히 20㎛, 산에칭의 에칭부위로서 양면에서 5~20㎛, 특히 10㎛ 정도로 에칭하는 것이 바람직하고, 에칭공정 전체로 양면에서 약 30~40㎛의 에칭부위가 되었다. 이로써 광택도 40% 정도까지 조정가능했는데, 더욱 에칭부위를 적게 하려면 광택도가 저하하여 20%이하가 되어 문제가 되기도 했다. 따라서 알칼리에칭 후, 산에칭을 실시하는 반도체웨이퍼의 가공방법을 실시한 경우, 특히 이면측의 품질이 문제가 되었다.
따라서 본 발명은 상기와 같은 문제점을 감안하여 이루어진 것으로, 웨이퍼의 평탄도를 유지하면서 기계적 가공변형층을 제거하고, 표면거칠기를 개선하며, 특히 국부적인 깊은 피트를 더욱 얕게, 매끄러운 凹凸형상을 가지며, 파티클이나 오염이 발생하기 어려운 에칭표면을 갖는 화학에칭웨이퍼(Chemical etche Wafer, CW)를 제작하여, 경면연마공정에서 연마부위를 감소시킴과 동시에, 웨이퍼 이면의 품질(광택도, 기복, 스테인)도 양호하게 할 수 있는 반도체웨이퍼의 가공방법과 가공된 반도체웨이퍼를 제공함에 그 주된 목적이 있다.
상기 목적을 해결하기 위한 본 발명의 반도체웨이퍼 가공방법의 발명은, 단결정봉을 슬라이스하여 얻어진 반도체웨이퍼에, 적어도 면취(面取)공정, 래핑공정, 에칭공정, 경면연마공정을 실시하는 반도체웨이퍼의 가공방법에 있어서, 상기 에칭 공정에서는 알칼리에칭후 산에칭을 행하며, 이때, 산에칭을 불산, 질산, 인산, 물로 이루어진 산에칭액으로 행하는 것을 특징으로 한다.
이와 같이, 에칭공정에 있어서, 래핑후 웨이퍼에 대해 먼저 알칼리에칭을 행하여 래핑후 평탄도를 유지하면서 기계적 가공변형층을 제거하고, 이어, 산에칭을 행함으로써 알칼리에칭후에 잔류하는 국부적인 깊은 피트와, 표면거칠기나 예리한 凹凸형상을 개선할 수 있다.
이때, 산에칭을 불산, 질산, 인산, 물로 이루어진 산에칭액으로 행하면, 종래 사용되던 불산, 질산, 초산계 산에칭액보다도 기복(2㎜ 이상의 주기를 갖는 면거칠기)이 작아지고, 피트깊이도 얕게 만들 수 있다. 따라서 연마공정에서 연마부위를 작게 할 수 있어 연마공정의 생산성 향상을 도모할 수 있다. 더욱이, 연마부위를 삭감함으로써 연마공정에서 평탄도 열화를 억제할 수 있어, 고평탄도를 갖는 웨이퍼 제조가 보다 용이해진다. 이는 인산이 갖고 있는 점도에 기인하여, 피트내에 혼합산 약품이 들어가기 어려워지고, 피트내 에칭속도를 다른 평면보다도 늦게 하기 때문인 것으로 생각된다.
또한 본 발명은, 단결정봉을 슬라이스하여 얻어진 반도체웨이퍼에, 적어도 면취(面取)공정, 평면연삭공정, 에칭공정, 경면연마공정을 실시하는 반도체웨이퍼의 가공방법에 있어서, 상기 평면연삭공정은 에칭공정보다 먼저 행하고, 상기 에칭공정에선 알칼리에칭후 산에칭을 행하며, 이때, 산에칭을 불산, 질산, 인산, 물로 이루어지는 산에칭액으로 행하는 것을 특징으로 한다.
그리고 이 경우, 상기 반도체 제조방법에 있어서, 나아가 래핑공정을 추가하 고, 래핑공정, 평면연삭공정, 에칭공정의 순서로 가공하는 것이 바람직하다.
이와 같이, 본 발명에서는 종래의 래핑공정 대신에 완전하게 평면연삭공정으로 대체하거나, 또는 래핑공정을 추가하여 에칭공정보다 먼저 평면연삭공정을 실시함으로써 래핑에 의해 국부적으로 발생하던 큰 기계적 가공변형층을 현저히 줄일 수 있어, 깊은 피트 발생을 억제할 수 있다.
그리고 평면연삭공정에서는 래핑공정에 비해 웨이퍼 형상을 비교적 용이하게 제어할 수 있으며, 같은 형상을 안정적으로 얻을 수 있다. 그리고 여러 웨이퍼 사이의 두께 불균일함도 억제할 수 있다.
평면연삭은 랩후 웨이퍼를 에칭해도 여전히 남아 있는 피트를 제거할 수도 있다. 그래서 에칭공정후 평면연삭공정을 행하는 것도 고려할 수 있으나, 평면연삭에서는 연삭조흔이라고 일컫는 무늬가 웨이퍼 표면에 남게 된다. 이 연삭조흔을 없애기 위해 연마공정에서 연마부위를 많게 할 필요가 있으며, 웨이퍼 평탄도를 악화시키게 되는 것이 밝혀졌다. 그래서 본 발명에서는 평면연삭공정은 에칭공정보다 앞서 실시하기로 했다. 특히, 래핑공정을 편입시킨 공정에서는 래핑공정, 평면연삭공정, 에칭공정의 순서로 공정을 수행하는 것이 바람직하다.
그리고 면취(面取)공정은 평면연삭공정후에 실시하는 것이 바람직하다. 또한 래핑공정이 있는 경우, 래핑공정의 전단계에 배치하는 것이 바람직하다. 이는, 래핑공정에서는 랩슬러리를 사용하나 웨이퍼에 면취(面取)를 하지 않은 경우, 상기 랩슬러리가 웨이퍼 중앙부에 들어가기 어려워, 웨이퍼 외주부가 극단적으로 뭉개지기도 하기 때문에다. 또한 래핑공정 및 평면연삭공정이 있는 경우는, 면취(面取)공 정을 복수개소로(적어도 2개소) 배치되면 더욱 바람직하다. 즉, 면취공정은 특히 한정되는 것은 아니며, 그 목적에 따라서 가장 적절한 공정 사이에 배치하면 되고, 면취공정을 교체하거나, 또한 여러 위치에 가해도 된다.
또한, 평면연삭공정에서는 웨이퍼의 표면과 이면 양면을 연삭해도 되며, 또한, 표면(한 면을 경면연마할 경우, 연마공정에서 연마면측)만을 편면연삭해도 된다. 특히 래핑공정을 평면연삭공정전에 행할 경우, 연마공정에서 연마할 연마면만을 연삭하는 편면연삭이 바람직하다. 이는 연마후 최종경면웨이퍼의 이면(연삭하지 않은 면)이 종래 사용되던 웨이퍼의 이면과 같은 광택도나 거칠기를 갖게 되기 때문이다.
최종적인 경면웨이퍼를 양면 경면웨이퍼로 할 경우, 평면연삭공정에서 양면연삭을 실시하는 것이 바람직하다. 이 경우 래핑공정은 반드시 필요한 것은 아니다. 래핑공정을 없애면 공정수도 줄고, 또한 연마공정에서도 웨이퍼의 표면과 이면 양면 모두 연마 부위를 적게 할 수 있어 바람직하다. 즉, 연마공정에서 연마할 면을 평면연삭한다. 다만 최종연마웨이퍼의 이면형상에 특별한 규격이 없으면, 평면연삭공정에서 양면연삭을 실시하고, 연마공정에서 편면연마해도 고평탄도를 갖는 웨이퍼를 얻을 수 있다.
다음으로, 본 발명에서는 평면연삭공정후에 행하여지는 에칭공정에서, 평면연삭공정에서 발생한 연삭조흔을 제거해야 한다. 이 연삭조흔도 일종의 기계적 가공변형층으로서, 약 6㎛ 정도의 변형이 가해진 것으로 생각된다. 따라서 이 평면연삭을 행한 웨이퍼를 알칼리에칭하면, 래핑공정후 알칼리에칭했을 때 나타나는 국부 적인 깊은 피트의 발생은 방지할 수 있으나, 평면연삭을 실시한 연삭조흔 부분이 잔류 또는 강조(强調)되어 피트상이 되는 일이 있었다.
그래서 에칭공정에서도 이와 같은 연삭조흔에 의한 피트가 발생하는 일이 없도록 알칼리에칭과 산에칭을 조합하고, 웨이퍼 평탄도를 유지한 채로 변형을 제거하도록 했다. 즉, 에칭공정에서는 우선 알칼리에칭한후 산에칭을 행하기로 했다. 이와 같이, 에칭공정에서는 평면연삭후 웨이퍼에 대해 우선 알칼리에칭을 실시하고, 평면연삭 평탄도를 유지하면서 기계적 가공변형층을 제거하고, 이어서 산에칭을 실시함으로써 평탄도를 유지하면서 알칼리에칭후에 남은 연삭조흔과 표면거칠기나 예리한 凹凸형상을 개선할 수 있다. 이때, 알칼리에칭의 에칭부위를 산에칭의 에칭부위보다 크게 하는 것이 바람직하다.
그리고 이때, 산에칭을 불산, 질산, 인산, 물로 이루어지는 산에칭액을 이용하여 행하면, 종래 일반적으로 이용되는 불산, 질산, 초산계 산에칭액에 의한 산에칭보다도 더욱 기복이 작아지고, 연삭조흔에 의한 피트도 얕게 할 수 있다. 따라서 나중의 연마공정에서 연마부위를 작게 할 수 있어, 연마공정의 생산성 향상을 꾀할 수 있다. 그리고 연마부위를 삭감함으로써 연마공정에서 웨이퍼 평탄도 열화를 억제하여, 고평탄도를 갖는 웨이퍼를 제조하는 것이 더욱 쉬워진다.
또한 본 발명은, 단결정봉을 슬라이스하여 얻어지는 반도체웨이퍼에, 적어도 평탄화공정, 에칭공정, 경면연마공정을 시행하는 반도체웨이퍼 가공방법에 있어서, 상기 평탄화공정을 에칭공정보다 전단계로 하고, 상기 에칭공정은 알칼리에칭후 산에칭을 행하는 것으로 하며, 그 때, 산에칭을 불산, 질산, 인산, 물로 이루어진 산 에칭액으로 행하며, 상기 경면연마공정은 상기 산에칭후 이면연마공정을 행하고, 그후 표면연마공정을 행하는 것을 특징으로 하는 반도체웨이퍼의 가공방법이다.
이와 같이, 경면연마공정에 있어서, 산에칭후 이면연마공정을 행하고, 그 후에 표면연마공정을 행함으로써 웨이퍼 이면의 품질(광택도, 기복, 스테인)도 양호하게 할 수 있다. 또한 이면연마공정을 표면연마전에 배치함으로써, 이면의 기복의 전사가 웨이퍼 표면에 일어나는 일이 감소하고 표면연마의 연마 부위도 더욱 작게 할 수 있으며, 나노토포그래피 수준의 凹凸도 사라지고, 연마에 의한 평탄도 저하도 억제할 수 있어, 고평탄도를 갖는 웨이퍼를 얻을 수 있다는 이점이 있다. 그리고 연마부위를 감소시킬 수 있기 때문에 연마공정의 생산성을 현저히 향상시킬 수 있다.
이 경우, 상기 평탄화공정은 래핑공정 및/또는 평면연삭공정으로 할 수 있다.
이와 같이, 본 발명의 가공방법에서는, 평탄화공정을 래핑공정 및/또는 평면연삭공정으로 할 수 있고, 그 후의 에칭공정, 경면연마공정에서 웨이퍼 형상, 평탄도가 유지되는 동시에 연삭조흔이 효율적으로 제거되므로, 고평탄도이면서 표면거칠기나 凹凸이 개선된 웨이퍼로 가공할 수 있다.
이 경우, 상기 이면연마공정은, 광택도가 35~50%의 광택도가 되도록 연마하는 것이 바람직하다.
이와 같이 광택도가 35~50%의 광택도가 되도록 연마하면, 파티클이 발생하거나 웨이퍼를 흡착하는 정전첵등으로 접촉면적이 문제되는 일이 없다.
그리고 평면연삭공정에 있어서는, 웨이퍼 외주부 두께가 두꺼워지도록 연삭하는 것이 바람직하다.
평면연삭에서는 고평탄도를 갖는 웨이퍼를 가공할 수 있으나, 연마 후 웨이퍼를 더 고평탄도로 하기 위해서는, 연마시 연마부위 1㎛에 대해 약 0.06㎛만큼 외주부(주변보다 5㎜ 정도의 범위로)가 두꺼운 웨이퍼를 마련하는 것이 바람직하다. 이것은 평면연삭공정보다 나중공정인 에칭공정 및 연마공정에서 웨이퍼 주변부쪽이 그 두께가 얇아지기 쉽기 때문이다. 평면연삭공정에서는, 이러한 외주부를 두껍게 한 형상으로 제어하면서, 또한 안정적으로 제조할 수 있어, 결과적으로 연마후 고평탄도의 웨이퍼를 얻을 수 있다. 또한 웨이퍼 사이의 두께 불균일함도 억제할 수 있다.
이 경우, 상기 에칭공정에서 전체의 에칭부위를 양면에서 30㎛이하로 하는 것이 바람직하다.
이와 같이 에칭 부위를 양면에서 30㎛이하로 함으로써 고평탄도의 웨이퍼를 얻을 수 있다. 특히, 에칭에 의해 웨이퍼의 외주변형이 생기는 것을 방지할 수 있다.
또한, 본 발명에서는 경면연마공정에서 연마 부위를 7㎛이하로 할 수 있다.
본 발명의 경면연마공정에서는, 상기 에칭공정에서 기복이 작고 피트가 매우 얕은 웨이퍼를 얻을 수 있으며, 연마부위를 7㎛이하로 지극히 작게 할 수 있어, 고평탄도의 경면웨이퍼를 얻을 수 있으며, 연마공정의 생산성을 현저히 향상할 수 있다.
그리고 이 경우, 양호한 연마면을 얻으려면, 연마 부위는 2㎛이상으로 하는 것이 바람직하다.
본 발명의 에칭에서, 산에칭액의 조합(調合)시 조성비는, 불산 농도가 5~15중량%, 인산 농도가 10~40중량%인 것이 바람직하다.
이와 같이, 연마 부위(硏磨代)를 감소시키기 위해 래핑 또는 연삭후 알칼리에칭으로 생긴 피트 깊이를 얕게 하려면, 산에칭액의 조합(調合)시 (초기 농도)중 불산 농도가 5~15중량이하, 인산 농도가 10~40중량%범위내인 것이 바람직하다. 이 조건하에서는, 에칭액의 점도가 적절하여 피트 깊이를 얕게 하는 효과가 큰 동시에, 인산과 불산이 반응하는 부반응의 영향이 적고 안정적으로 실리콘표면 에칭을 실시할 수 있다.
그리고 이 경우, 산에칭액은 실리콘을 농도 10g/L 이상 용해한 것이 바람직하다.
이와 같이 실리콘의 용해량을 많게 설정하면, 원래 액체상태로 하는 데 액체의 교환량을 줄일 수 있다. 결과적으로, 에칭액의 농도제어가 용이하고, 산에칭 상태를 안정화시킬 수 있다. 또한 기복등의 품질도 개선할 수 있다.
이 경우, 산에칭액 사용시 조성비는, 불산 농도가 1~7중량%, 인산 농도가 18~33중량%인 것이 바람직하다.
초기 농도(조합시 농도)는 상기 농도범위가 바람직하나, 실제로 웨이퍼를 에칭할 때의 조성비(사용시 농도)는 불산농도가 1~7중량%, 인산 농도가 18~33중량%인 것이 바람직하다. 이와 같은 범위에서 에칭을 실시하면 피트도 얕아지고, 또한 면 상태도 양호한 웨이퍼를 얻을 수 있다. 불산은 에칭처리를 반복함으로써 서서히 감소하나 불산 농도가 1중량% 이하가 되면 에칭효과가 너무 작아진다. 상기 농도를 벗어난 경우, 약품의 일부 또는 전부를 교환하여 에칭함으로써 안정적으로 처리할 수 있다.
본 발명에서 알칼리에칭의 알칼리에칭액은, NaOH수용액 또는 KOH수용액인 것이 바람직하다.
이와 같은 에칭액으로 하면, 에칭처리효과가 더 한층 확실히 발휘되고, 고평탄도를 갖는 웨이퍼가 되며, 에칭부위의 제어도 비교적 용이하게 이루어지며, 저비용으로 조정 가능하다.
다음으로, 본 발명의 방법으로 가공된 반도체웨이퍼는, 알칼리에칭을 행하여, 래핑후 또는 연삭후의 평탄도를 유지하면서 기계적 가공변형층을 제거하며, 이어, 인산 함유 산에칭을 행함으로써 알칼리에칭면 특유의 깊은 피트부분의 에칭이 억제되고, 표면거칠기나 예리한 凹凸형상이 개선된 반도체웨이퍼이다. 특히, 피트깊이나 기복이 개선되고, 더욱 평탄한 반도체웨이퍼가 된다. 또한 웨이퍼 이면의 품질(광택도, 기복, 스테인)도 양호한 반도체웨이퍼로 할 수 있다.
그리고 본 발명의 반도체웨이퍼는, 화학에칭된 반도체웨이퍼(CW)로서 피트 깊이의 최대치가 4㎛ 이하, 기복이 0.05㎛ 이하, 광택도가 20~70%인 것이다.
이와 같이 본 발명에서는 지극히 피트 깊이가 얕은 화학에칭된 반도체웨이퍼를 제조할 수 있다.
또한, 상기 CW를 사용하여 상기 7㎛이하의 경면연마를 행함으로써 표면이 경 면연마된 반도체웨이퍼(PW)는, SFQR max가 0.1㎛이하이면서 경면연마된 다른 면이 피트 깊이 최대치 4㎛이하, 기복 0.05㎛이하, 광택도가 20~70%인 반도체웨이퍼를 제공할 수 있다.
CW의 피트 깊이를 얕게 할 수 있으므로 이 웨이퍼 표면을 연마할 경우, 연마 부위를 현저히 작게 할 수 있다. 연마부위가 증가하면 평탄도 악화(특히 웨이퍼 주변부의 뭉개짐) 등이 발생하기 쉬우나, 연마 부위를 적게 함으로써 이를 방지할 수 있으며, SFQR max도 0.1㎛ 이하인 현저히 고평탄도의 웨이퍼를 만들 수 있다. 또한 웨이퍼 이면의 광택도도 종래의 웨이퍼와 마찬가지로 제어할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면 알칼리에칭후에 인산계 혼합산을 사용함으로써 인산 첨가에 의한 고점도화 효과를 통해 알칼리에칭면 특유의 깊은 피트부분의 에칭이 억제되고 평활한 면을 얻게 되며, 경면연마 부위를 삭감할 수 있어 연마공정의 생산성이 향상한다. 또한 기복이 개선되고 경면연마후 평탄도가 대폭 향상한다. 또한 경면연마에서 제거 부위를 감소할 수 있으므로, 연마공정에서 평탄도의 열화도 억제할 수 있어 고평탄도를 갖는 웨이퍼를 용이하게 제조할 수 있따.
또한 웨이퍼의 평탄도를 유지하면서 기계적 가공변형층을 제거하고, 표면거칠기를 개선하여, 특히 발생하는 피트 깊이를 더욱 얕게 하고 매끄러운 凹凸형상을 갖는 화학에칭웨이퍼를 제작하고, 경면연마공정에서 연마 부위를 표면전체에서 4㎛ 정도로까지 감소시킨 반도체웨이퍼의 제조방법과 가공된 반도체웨이퍼를 제공할 수 있다. 따라서 경면연마의 생산성과 웨이퍼평탄도의 향상이 가능하고, 경면연마공정 의 비용절약과 품질 향상을 꾀할 수 있다.
또한 웨이퍼이면의 광택도나 블루스테인이라 일컫는 표면 오염을 방지할 수 있다.
도 1은 단결정봉에서 반도체경면웨이퍼를 가공하여 제조하는 공정을 나타낸 플로우도이다. 도 1(a)는 본 발명의 제조공정 예를 나타낸 플로우도이다. 도1(b)는 본 발명의 다른 제조공정을 나타낸 플로우도이다.
도 2는 본 발명의 이면연마공정을 갖는 반도체웨이퍼의 가공방법을 나타낸 플로우도이다.
도 3은 종래의 제조공정 예를 나타낸 플로우도이다.
이하, 본 발명의 실시형태를 표와 도면을 참조하면서 설명한다. 그러나 본 발명은 이들에 한정되는 것은 아니다.
본 발명자는 웨이퍼의 래핑후 평탄도를 유지하는 동시에, 파티클이나 오염이 발생하기 어려운 에칭표면을 갖춘 화학에칭웨이퍼를 제작하는 반도체웨이퍼의 가공방법, 특히 에칭방법을 여러 가지로 검토한 결과, 우선 래핑후 평탄도를 유지하면서 변형층을 제거하기 위해 알칼리에칭을 실시하고, 거기서 남은 깊은 피트나 표면거칠기 또는 기복을 개선하기 위해 산에칭, 특히 종래 사용되어 온 불산, 질산, 초산의 혼합수용액(초산계 혼합산이라고도 함)이 아니라, 불산, 질산, 인산의 혼합수용액(인산계 혼합산이라고도 함)을 산에칭액으로 채용한 산에칭을 행하는 것을 안 출하고, 그 처리조건을 구명하여 본 발명을 완성하였다.
우선, 알칼리에칭의 기본적인 처리조건은, 예컨대 지름 8인치(200㎜) 웨이퍼를 #1200인 랩 지립(砥粒)으로 래핑한후, 85℃, 농도 50% NaOH수용액으로 알칼리에칭을 행하면 된다. 그리고 알칼리에칭의 에칭 부위로는, 양면에서 10~30㎛가 적절한 범위이다. 특히, 국부적인 깊은 피트의 깊이가 최소치에 근접하고, TTV, Ra도 그다지 악화하지 않는 조건으로는 약 20㎛ 정도가 바람직하다고 한다.
여기서, 국부적인 깊은 피트란 래핑시에, 랩 지립이 웨이퍼 표면에 꽂혀 형성된 피트가 알칼리에칭에 의해 그 크기나 깊이가 커진 것이다. 따라서 래핑시에 사용하는 랩 지립의 굵기에도 약간 영향을 받는다. 그리고 알칼리 농도가 낮으면, 피트 깊이는 증대하는 경향이 있는 한편, 알칼리 농도가 높을 때는 피트 깊이를 얕게 할 수도 있으나, 그러려면, 에칭 부위를 크게 할 필요가 있어 효율이 떨어진다. 그리고, 이 피트 깊이는 광학현미경의 초점심도에 의해 구할 수 있는데, 이 피트를 제거하려면 후공정인 경면연마공정에서 연마할 필요가 있다. 따라서 경면연마량은 이와 같이 깊은 피트 깊이의 최대치 이상으로 할 필요가 있어, 가능한 한 피트를 얕게 하는 것이 바람직하다.
여기서, TTV[Total Thickness Variation](㎛)란 1개의 웨이퍼 가운데서 가장 두꺼운 위치와 가장 얇은 위치의 두께 차이를 가리키는 수치로, 웨이퍼 평탄도의 지표가 된다.
또한 Ra(㎛)는 중심선평균거칠기라고 하며, 가장 흔히 사용되는 표면거칠기 패러미터의 일종이다.
다음으로 산에칭액의 조성을 조사, 검토하였다.
종래 사용되어 온 불산, 질산, 초산으로 이루어진 초산계 혼합산을 대신하여 불산, 질산, 인산으로 이루어진 인산계 혼합산을 검토하였다.
즉, 산에칭액은 표면거칠기를 개선할 수 있는 불산과 질산을 주체로 하여, 이에 혼합하는 액체로서 통상 이용되는 초산 대신 인산을 사용한 것이다. 그 이유는, 인산은 강한 산중에서도 안정적이고, 인산이 가진 점도의 영향에 의해 피트내에 유입된후 새 액체의 공급을 중단시켜 피트내 에칭을 다른 평면에서보다 늦게 할 수 있다는 생각에서 였으며, 정성적으로 그 경향을 파악할 수 있었다.
그래서 불산, 질산, 인산의 조합비율을 검토했다.
표 1은 지름 8인치 웨이퍼를 평탄도의 개선 및 슬라이스에 의한 기계적 가공변질층을 제거하기 위해 랩 지립 굵기 #1200을 사용하여 양면에서 60㎛ 래핑한 후, 양면에서 20㎛ 알칼리에칭한 웨이퍼(이하, 피가공웨이퍼라고도 함)를 불산, 질산, 인산, 물로 이루어진 혼합산수용액으로 산에칭한 경우의 산의 조합비율과 산에칭한 웨이퍼의 국부적인 깊은 피트깊이 및 표면상태를 관찰한 결과를 나타낸다.
시험번호 1~13은, 불산, 질산, 인산의 조합비율을 변화시킨 경우, 시험번호 14,15는 종래의 불산, 질산, 초산의 혼합수용액을 사용한 경우이다.
이들 에칭액에 실리콘 11g/L을 용해시켜 에칭액을 안정화한후, 피가공웨이퍼를 양면에서 10㎛ 에칭하여, 피트깊이, 면상태를 평가하였다.
시험번호 조제비율(용량비) 조합시 (초기)농도(중량%) 평가항목
HF HNO3 H3PO4 CH3COOH HF HNO3 H3PO4 CH3COOH H2O 피트깊이(㎛) 면상태
50중량% 70중량% 85중량% 100 중량%
1 1 4 4 - 4.3 29.4 42.1 - 24.2 3.0 *1 △
2 1 3 3 - 5.5 28.6 40.9 - 25.0 3.0 *1 ○
3 1 3 2 - 6.6 34.1 32.5 - 26.8 3.0 ◎
4 2 6 3 - 7.3 37.6 26.9 - 28.2 4.4 ◎
5 1 2 2 - 7.9 27.0 38.9 - 26.2 3.2 ◎
6 1 3 1 - 8.1 42.1 20.1 - 29.7 4.2 ◎
7 3 6 2 - 11.3 38.9 18.6 - 31.2 4.0 ◎
8 1 1 1 - 13.6 23.4 33.5 - 29.5 3.0 ○
9 2 1 2 - 16.3 14.1 40.2 - 29.4 5.4 *2 △
10 2 2 1 - 16.9 29.2 20.9 - 33.0 4.3 △
11 3 1 3 - 17.5 10.1 43.1 - 29.3 5.8 *2 △
12 4 1 4 - 18.1 7.8 44.7 - 29.4 5.6 *2 △
13 4 4 1 - 19.3 33.2 11.9 - 35.6 5.2 △
14 1 2 - 1 11.5 39.4 - 20.8 28.3 7.4 ◎
15 1 3 - 2 7.7 39.7 - 27.9 24.7 7.1 ◎
*1:거의 에칭되지 않음(에칭레이트가 느림)
*2:면이 거칠어 피트깊이를 정확히 평가할 수 없음.
면상태: ◎ 매우 양호, ○양호, △ 다소 문제
이 시험의 결과로부터, 피트깊이에 대해서는, 초산을 인산으로 바꿈으로써 크게 개선할 수 있음이 드러나고, 특히 초산의 경우 피트깊이가 7㎛ 정도였던 것이 인산으로 바꾸자 피트깊이가 3~4㎛ 정도가 되었다. 또한, 인산 농도(중량%)가 클수록 피트가 작다고 생각할 수 있었다.
상기와 같이 피트깊이에 대해서는, 인산의 효과가 크다는 것을 알 수 있다.
면상태에 대해서는, 시험번호 9.11,12에서처럼, 불산농도(중량%)가 질산 농도보다 큰 경우는, 표면이 까칠까칠한 상태로 되어 표면이 흐려져 광택도가 저하했다. 불산이 너무 짙거나 또는 질산이 너무 연하면 면상태가 나빠진다. 또한 시험번 호1과 같이 불산 농도가 질산 농도보다 훨씬 낮으면 에칭이 이루어지지 않는다(거의 반응하지 않는다). 따라서, (불산나/질산)비는 1/7 이상으로 하는 것이 바람직하다. 이와 같이 에칭되지 않는(거의 반응하지 않는) 상태에서는, 웨이퍼 표면이 원래 알칼리에칭의 면상태가 되며, 깊은 피트 및 표면거칠기가 거친 상태가 남게 된다. 또한 비록 에칭을 계속할 경우, 피트는 작아지나 에칭시간이 너무 길어져서 조업상 문제가 된다. 또한 인산 농도가 40중량% 이상이어도 에칭이 느릴 때가 있다. 이것은 불산과 인산의 부반응등의 영향에 의해 에칭이 진행되지 않게 되기 때문인 것으로 생각된다.
이상을 고려하면, 특히, (불산/질산) 비는 1/2 정도로, 인산 농도가 40중량% 이하가 되면 매우 양호한 면상태를 갖는 웨이퍼를 얻을 수 있다. 광택도도 에칭시간의 조정으로 20~70%로 광범위하게 조정할 수 있다.
여기서, 표1의 면상태는, 비주얼에 의한 외관검사를 실시하고, 표면이 까칠까칠하여 광택도가 저하하는 상태나 알칼리에칭의 면상태가 남은 상태이며, 그대로의 표면상태로는 사용하기 곤란한 것을 △(다소 문제)로 표시했다. 알칼리에칭의 면상태가 남게 되는 경우는 에칭시간을 장시간으로 함으로써, 면상태의 개선이 가능하나 조업상 문제가 있다. 또한 표면이 까칠까칠해져도, 피트깊이는 작아지므로, 웨이퍼 양면을 연마할 경우의 원료웨이퍼로서 사용할 수도 있다. 표면은 에칭되고 광택도는 양호하나, 여전히 얼룩무늬가 남은 경우를 ○(양호)로 표시했다. 이것들은 별다른 문제없이 사용할 수 있다. 그리고 광택도도 향상하고 종래의 초산계 혼합산과 동등하며 제품으로서 요망되는 광택도 범위로 조정 가능한 것을 ◎(매우 양 호)로 표시했따. 또한, 피트깊이는 웨이퍼 표면을 스캔하고, 피트가 있는 부분에서 광학현미경의 초점심도에 의해 구한 값으로, 얻어진 피트깊이의 최대치를 나타낸 것이다.
이들, 피트깊이 및 면상태로부터 바람직한 인산계 혼합산의 농도범위는, 조합시 초기농도로서, 불산(HF)가 5~15중량%, 질산(HNO3)가 20~45중량%, 인산(H3PO4 )이 10~40중량%, 나머지 물(H2O) 정도가 된다.
이는 조합시 불산 농도를 5중량%이하로 하면 에칭효과(반응성)가 나빠진다. 또한 15중량%이상이면 질산과의 관련상 면상태가 나빠진다. 질산에 대해서는, 특히 명확한 견해는 얻지 못했으나, 불산, 인산과의 관계로부터 20~45중량%의 범위가 바람직할 것으로 생각된다. 특히 (HF/HNO3)비가 1/(2~7)이 바람직하다. 인산에 대해서는 10중량%이하가 되면 피트 개선효과가 적어지고, 40중량% 이상이 되면 불산이나 물등과의 부반응이 증가해 에칭이 불안정해지고, 결국에는 에칭효과가 없어지기도 하여 면상태가 나빠지게 된다.
산에칭의 에칭 부위로는, 양면에서 5~20㎛가 적절한 범위이다. 특히 양면에서 10㎛ 정도가 피트를 얕게 하고 평탄도도 유지한 채로 표면을 매끄럽게 에칭할 수 있다. 이는, 인산이 갖는 점도의 영향으로 래핑에 의한 피트나 연삭조흔부분의 피트내에 혼합산이 들어가기 어려워져, 피트내 에칭속도를 다른 평면보다 느리게 하고 있기 때문인 것으로 생각된다.
다음으로, 실제 에칭중의 각 조성비에 대해서 확인했다. 조합시는, 상기 농 도범위가 바람직하나, 실제로는 에칭중에 조성이 변화한다. 실리콘웨이퍼를 에칭하면 약품중 각 조성은, 불산농도는 감소, 질산 농도는 서서히 감소, 인산 농도는 거의 불변이며, 물의 농도는 증가하는 경향이 있다. 특히, 에칭 개시직후는 조성이 불안정하다.
그래서 에칭액을 안정시키기 위해 미리 혼합산에 실리콘을 용해시켜 두는 것이 바람직하다. 이 실리콘 용해를 했을 때의 조성(실제 사용할 때의 조성)을 확인했다.
표 2는 실리콘 용해량을 0~20g/L로 변화시켰을 때의 에칭액중의 각 성분농도를 나타낸 것이다. 조합시(초기) 에칭액 조성은 시험번호 13과 같이 50중량%의 불산, 70중량%의 질산, 85중량%의 인산을 용량비로 1:3:2로 조합한 인산계 혼합산을 사용하고, 이에 실리콘을 용해했을 때 실제 에칭조성이 어떻게 변화하는지 확인한 것이다.
또한 이 실리콘 용해량에 의해, 기복이나 주변 뭉개짐도 크게 개선할 수 있는 것이 확인되었기 때문에, 표 2에 나타낸 각 에칭액을 사용하여 #1200의 랩 지립으로 래핑하고, 양면에서 20㎛ 알칼리에칭한 웨이퍼를 양면에서 10㎛ 산에칭하여 기복을 평가했다. 그 결과를 표 2에 병기했다.
실리콘 용해량 (g/L) 실리콘 용해후의 에칭액 조성 기복(㎛)
HF (중량%) HNO3 (중량%) H3PO4 (중량%) H2O (중량%) 기타 부생성물 H3SiF6 등
1 0 6.6 34.1 32.5 26.9 - 0.104
2 5 5.3 32.8 32.7 27.6 1.6 0.065
3 10 4.0 31.6 32.9 28.3 3.2 0.044
4 15 2.6 30.2 33.1 29.1 5.0 0.034
5 20 1.2 29.0 32.6 30.6 6.6 0.029

표 2에서 알 수 있듯이, 미리 실리콘을 용해해 둠으로써 조합시 농도(초기 농도)는 변화한다. 50중량%의 불산, 70중량%의 질산, 85중량%의 인산을 용량비로 1:3:2로 조합한 인산계 혼합산에서는, 사용시 에칭조성은 거의 불산 농도가 1~7중량% 정도, 질산은 25~33중량%, 인산은 18~33중량% 정도가 되어, 이러한 조성범위로 사용하는 것이 바람직하다. 또한 실리콘용해를 10g/L 이상으로 하면 기복이 0.05㎛ 이하로 매우 양호한 웨이퍼를 제조할 수 있으므로 더욱 바람직하다. 실리콘 용해량은 많을수록 기복을 작게 할 수 있다.
여기서, 기복(Waviness)이란 측정개시 지점과 측정종료 지점의 높이를 일치시켜 높이의 원점으로 삼고, 2㎜피치로 원점으로부터의 변위량의 절대값 Y1에서 Y29를 측정하고, 그 평균값 Y를 기복으로 정의한다.
기복의 측정장치에는, (주)고사카연구소에서 제조한 만능표면형상측정기(SE-3F형)을 사용했다. 측정방법은 웨이퍼(지름 200㎜)의 표면 중앙부 60㎜를 촉침으로 그어, 섬세한 표면거칠기 성분을 제외한 형상성분만 측정한다.
또한 실리콘을 10g/L 이상 용해해 두면 에칭조성이 안정화한다. 조합한 직후의 에칭액은 반응성이 불안정하다. 어느 정도 실리콘을 미리 용해해 둠으로써 반응 성 및 에칭액의 조성이 안정화한다. 또한 실리콘 용해를 하지 않은 조합직후의 농도에 에칭조성을 복귀시키는 데는 에칭액을 거의 전량 교환할 필요가 있으나, 실리콘 용해한 후의 상태로 복귀하는 것은 용이하여, 실리콘 용해가 이루어지지 않은 에칭액을 부분적으로 교환(추가)하기만 하면 되고, 용액 교환량을 줄일 수 있다. 결과적으로 에칭액의 농도, 불균일함도 감소하면서 제어도 용이해져, 산에칭상태를 안정화할 수 있다.
이상 말한 바와 같이, 인산을 포함한 혼합산을 산에칭에 사용함으로써 종래의 초산계 혼합산에칭보다 하기의 점에서 우수함이 밝혀졌다.
즉,
1)피트 깊이를 종래의 알칼리에칭+ 초산계 혼합산에칭보다 얕게 할 수 있다.
2)평활화의 효율이 높다
3)기복성분이 적다
4)표면거칠기가 미세해져 광택도가 커진다.
각종 에칭방법과 얻어진 웨이퍼의 품질, 특성의 관계를 표 3에 정리해 비교했다. 덧붙이자면, 인산계 산용액만으로 에칭한 경우, 에칭 부위를 크게 하면 초산계 산용액만으로 에칭한 경우와 마찬가지로 평탄도가 나빠지는 경향이 있다. 또한 에칭속도도 느려 생산성이 좋지 않다. 본 발명과 같이 (알칼리+인산계) 에칭액으로 처리함으로써 인산계로 처리하는 에칭 부위가 감소되어, 상기 문제도 개선할 수 있어 더욱 연마공정의 연마부위를 현저히 감소시킬 수 있으므로 바람직하다. 이상에서 본 발명의 우위성이 분명해진다.
에칭액의 종류 웨이퍼의 품질
평탄도 기복 PW 연마 부위 이면상태
알칼리용액(NOH 또는 KOH) ◎(좋음) ◎(작음) ×(많음) ×(거칠음)
산용액(초산계) ×(나쁨) ×(큼) ○(적음) ◎(매끄러움)
조합(알칼리+초산계) ○ ○ △ △
본 발명(알칼리+인산계) ○ ◎ ◎ ○
[주]초산계(불산+질산+초산), 인산계(불산+질산+인산)
그리고 에칭부위(에칭에 의한 제거 부위)는 너무 많으면 알칼리에칭 및 산에칭을 실시하는 에칭에 의해서도 웨이퍼 외주 뭉개짐이 생기기 쉽다. 따라서 에칭공정에서는 양면에서 10~30㎛ 정도로 종래의 제거 부위보다 적게 하는 편이 좋다. 바람직하게는 알칼리에칭으로 양면에서 15㎛, 산에칭은 양면에서 5㎛ 정도로 한다.
이상에 말한 본 발명의 알칼리에칭+인산계 혼합산에칭의 2 단계 화학에칭에 의하면, 피트 깊이의 최대값이 4㎛이하, 2㎜ 피치의 기복의 PV값이 0.05㎛이하, 그리고 광택도 범위가 20~70%인 반도체웨이퍼를 용이하게 안정적으로 제조할 수 있다.
또한 본 발명자는 경면연마공정전에 가공변형 및 이에 기인하는 피트등의 잔류가 적은 웨이퍼의 제조방법, 특히 에칭공정이나 그 전공정을 여러 가지 검토한 결과, 래핑공정 대신, 또는 래핑공정후에 평면연삭공정을 편입시킴으로써, 슬라이싱 또는 래핑에 의해 생기던 변형층을 아주 적게 하고 고평탄도를 유지한 웨이퍼를 얻고, 다시 알칼리에칭을 실시하여 평면연삭에서 잔류하는 변형층 및 연삭조흔을 제거하고, 다시 남은 연삭조흔에 의한 피트를 개선하기 위해 불산, 질산, 인산 혼 합수용액을 산에칭액으로 삼고 산에칭을 행하는 것을 생각해 내어, 처리조건을 구명해 본 발명을 완성했다.
도 1은 본 발명의 단결정봉을 가공하여 반도체 경면웨이퍼를 제조하는 일련의 플로우도이다. 도 1(a)는 평면연삭공정, 에칭공정의 순서로 된 플로우도이며, 도 1(b)는 래핑공정을 전단계로 배치한 평면연삭공정, 에칭공정의 순서로 된 플로우도이다.
도 1(a)는 래핑공정을 완전히 평면연삭공정으로 대체한 경면웨이퍼의 제조공정으로, 단결정봉을 슬라이스공정에서 슬라이스하여 웨이퍼를 얻고 평면연삭공정에서 평면연삭시켜 평탄도의 개선 및 슬라이스공정에서 생긴 기계적 가공변질층을 제거한다. 다음으로, 면취공정에서 웨이퍼에 면취가공을 실시하고 에칭공정을 시작한다. 에칭은 우선 알칼리에칭을 실시하여 변형층이나 연삭조흔을 제거하거나 얕게 하고, 이어, 인산계 혼합산으로 산에칭을 행하여 연삭조흔을 얕게 한다. 이때, 알칼리에칭의 에칭 부위를 산에칭의 에칭 부위보다 크게 하는 것이 바람직하다. 이어서 경면연마공정에서 경면연마를 실시하고, 세정·건조공정에서 세정·건조시켜 고평탄도를 갖는 경면웨이퍼를 제작할 수 있다.
도 1(b)는 평면연삭공정 전단계에 래핑공정을 부가한 경면웨이퍼의 제조공정으로, 단결정봉을 슬라이스공정에서 슬라이스하고 웨이퍼를 얻고, 1차 면취공정에서 웨이퍼에 러프하게 면취가공을 실시한 후, 래핑공정에서 랩하고, 평탄도 개선 및 슬라이스공정에서 생긴 기계적 가공변질층을 제거한다. 이어, 평면연삭공정에서 평면연삭을 가하여 더욱 평탄도를 개선한다. 다음으로, 2차 면취공정에서 마무리 면취가공을 실시하고 에칭공정을 시작한다. 에칭은 우선 알칼리에칭을 실시하여 변형층이나 연삭조흔을 제거하고, 이어, 인산계 혼합산으로 산에칭을 실시하여 연삭조흔을 얕게 한다. 이때, 알칼리에칭의 에칭 부위를 산에칭의 에칭 부위보다 크게 하는 것이 바람직하다. 이어서 경면연마공정에서 경면연마를 실시하고, 세정·건조공정에서 세정·건조시켜 고평탄도를 갖는 경면웨이퍼를 제작할 수 있다.
우선, 평면연삭의 표준적인 조건으로는 스핀들 회전수: 4000~7000rpm, 웨이퍼 회전수: 5~9rpm(가공시), 3~7rpm(스파크아웃시), 지석(砥石) 이동속도:0.1~0.3㎛ /sec가 바람직하다.
사용하는 지석은 영탄성률이 높은 것이 좋고, 평면연삭장치는 지석이 중심 절입된 인피드형 평면연삭장치가 바람직하다.
평면연삭장치로는 양면을 동시에 연삭하는 양면연삭장치나 한 면씩, 또는 한 면만을 연삭하는 장치가 있는데, 특히 장치 형태를 한정하지는 않는다.
평탄도 개선 및 슬라이스에 의한 기계적 가공변질층을 제거하기 위해서는 일반적으로 양면에서 40~60㎛(편면 20~30㎛)의 연삭이면 된다.
여기서, 래핑공정에서는 랩 지립의 영향에 의해 국지적인 깊은 손상(피트)가 형성되었으나, 평면연삭에서는 상기 국부적인 기계적 가공변형도 적도록 가공 가능하게 된다.
그러나 평면연삭공정의 조건에도 약간 영향을 받지만, 평면연삭에서는 연삭조흔이 남게 된다. 이 연삭조흔은 지석이 연삭된 흔적이 웨이퍼표면에 금 무늬로 남은 것이다.
그래서 상술한 바와 같은 에칭을 실시한다. 우선 알칼리에칭을 실시하여 변형층이나 연삭조흔을 제거하고, 이어, 인산계 혼합산으로 산에칭하여 연삭조흔을 얕게 한다. 이어서 경면연마공정에서 경면연마를 실시하고, 세정·건조공정에서 세정·건조하여 고평탄도를 갖는 경면웨이퍼를 제작할 수 있다.
이상 일련의 공정에 의해 가공하여 제조한 웨이퍼는 피트등이 매우 얕고, 또는 완전히 존재하지 않으며, 우선 기복 성분도 적다. 표면거칠기도 섬세해져 광택도가 커진다. 따라서 연마공정에서 연마 부위(제거 부위)를 현저히 적게 할 수 있어 고평탄도를 갖는 웨이퍼를 높은 생산성으로 얻을 수 있다.
한편 상술한 바와 같이, 웨이퍼가공공정에서 웨이퍼 이면휘도(광택도)의 저하 및 기복의 발생, 나아가 저저항률 결정에 생기기 쉬운 블루스테인(이하, 간단히 스테인이라고도 함)이라 일컫는 오염이 생기기도 한다. 에칭공정의 조건(예컨데, 에칭 부위를 적게 한 경우)에 따라서는 웨이퍼 이면의 광택도는 15에서 20% 정도로 저하하기도 했다.
따라서 본 발명자는 이 문제를 해결하고자 경면연마공정에서, 상기 산에칭 후 이면연마공정을 행하고, 그 후 표면연마공정을 행할 것을 생각해 냈다.
이하, 본 발명의 이면연마를 행하는 경우에 대해서 설명한다. 도 2는 본 발명의 이면연마공정을 갖는 반도체웨이퍼를 가공하는 방법을 예시한 일련의 플로우도이다. 상술한 도 1의 반도체웨이퍼의 가공방법에 덧붙여서, 웨이퍼 표면을 경면연마하는 표면연마공정전에 이면연마공정이 행하여 지는 것이 이 방법의 특징이다.
슬라이스공정에서는 종래의 방법 및 장치를 사용하면 된다. 예컨데, 와이어 쏘나 내주에 블레이드가 달린 슬라이스장치를 사용해, 워프가 적게 슬라이스하는 것이 바람직하다. 특히 워프(휨)를 10㎛ 이하로 억제하도록 슬라이스한다.
면취공정도 종래 사용하는 방법 및 장치를 이용하면 된다. 슬라이스후 이른 단계에서 모가 떨어지거나 깨어지지 않도록 외주의 각을 둥글게 하는 베베링(beveling)가공(면취가공)을 실시하고, 그후 표면연마공정까지 면취부를 경면화하는 면취가공을 행하는 것이 바람직하다.
특히, 면취공정은 평면연삭공정후에 실시하는 것이 바람직하다. 래핑공정이 있는 경우는 래핑공정전에 배치하는 것이 바람직하다. 물론, 면취공정을 복수 개소에 가해도 된다. 본안에서는 래핑전에 1차 면취공정, 및 평면연삭후에 2차 면취, 이면연마후에 경면 면취공정을 가한 예를 나타내었다.
평탄화공정에서는 래핑공정만, 또는 평면연삭공정만으로도 되나, 상술한 바와 같이 평면연삭공정 쪽이 기계적 변형이 적고, 또한 래핑공정에 비해 웨이퍼 형상을 비교적 용이하게 제어할 수 있으며, 같은 형상을 안정적으로 얻을 수 있어 바람직하다. 래핑공정후에 평면연삭공정을 가하고, 래핑공정, 평면연삭공정, 에칭공정의 순서로 가공해도 된다.
그리고 평면연삭에서는 깊은 피트를 제거하는 것도 가능하다. 따라서 에칭공정후 연마공정전에 평면연삭공정을 가하는 경우도 고려할 수 있으나, 평면연삭에서는 연삭조흔이라 일컫는 무늬가 남게 된다. 또한 연삭에 의한 손상도 수㎛ 정도 남게 된다. 따라서 이 연삭조흔을 없애기 위해 연마공정에서 연마 부위를 크게 할 필요가 있다. 따라서 본 발명에서는 평면연삭공정은 에칭공정 전에 실시한다. 특히, 래핑공정을 그대로 남긴 공정에서는 래핑공정, 평면연삭공정, 에칭공정의 순서로 실시하는 것이 바람직하다. 이렇게 함으로써 래핑에 기인한 깊은 피트를 제거할 수 있으며, 평면연삭에 기인한 연삭조흔을 제거 또는 얕게 할 수 있다.
평탄화공정의 조건으로는, 래핑공정의 경우, #1200~#1500 정도의 래핑 지립을 이용하여 평탄화하는 것이 바람직하다. 랩 부위(래핑에 의한 제거 부위)는 양면에서 40~60㎛ 정도면 된다. 바람직하게는 #1200의 래핑 지립으로 양면에서 40㎛, 다시 #1500번으로 양면에서 20㎛의 2단 랩을 실시하는 것이 바람직하다. 이렇게 후단계에는 #1500이라는 섬세한 지립을 포함한 랩슬러리를 사용하는 것이 바람직하다.
래핑에 이어 평면연삭을 실시할 경우, #1500~#4000 정도의 지립과 지석을 사용하는 것이 바람직하다. 연삭 부위(평면연삭에 의한 제거 부위)는 편면으로 약 10㎛ 정도면 된다. 평면연삭에 사용하는 지석은 영탄성률이 높은 것, 연삭장치는 연삭석이 중심절입된 인피드형 연삭장치가 바람직하다.
평탄화공정에서 평면연삭을 이용하면, 예컨데, 변형이 적은 연삭공정 후에도 연삭조흔이 남게 된다. 연삭조흔도 일종의 기계적 가공변형층으로 약간의 변형(손상)이 들어 있다고 생각할 수 있다. 따라서 이 평면연삭을 실시한 웨이퍼를 알칼리에칭하면, 래핑공정후에 알칼리에칭했을 때 나타난 국지적인 피트는 방지할 수 있으나, 평면연삭을 실시한 연삭조흔 부분이 잔류 또는 강조되어 피트 성상이 되기도 한다.
종래에도 고평탄도를 갖는 웨이퍼를 얻기 위해 평면연삭을 연마전에 하기도 했으나, 이렇게 하면 연삭조흔이 남게 되는 등의 문제가 있다. 본 발명에서는 표면연마전의 공정에서 평면연삭을 실시해도, 그 형상을 유지한 채 에칭 및 연마하여 연삭조흔을 제거할 수 있다.
즉, 본 발명의 에칭공정에서는, 상술한 바와 같이, 에칭공정에서 우선 알칼리에칭한후 산에칭을 행하는 것으로 하였다. 그리고 산에칭으로서 불산, 질산, 인산, 물로 이루어진 산에칭을 행함으로써, 기복이 작아지고, 연삭조흔도 얕게 할 수 있다.
이면연마공정은 산에칭후 표면연마공정 전에 실시한다. 이면의 광택도 조정만이라면, 에칭후 어느 공정에서 실시해도 무방하나(예컨대 표면연마공정 후에 실시해도 된다), 산에칭후 표면연마공정전에 실시하면, 이면연마에 의한 웨이퍼이면의 기복 성분도 개선된 상태로 표면연마되므로 이면형상의 전사등의 영향을 가능한 억제할 수 있고, 나노토포그래피 수준의 凹凸도 경감되며, 평탄도가 높은 상태를 유지한 채로 표면을 연마할 수 있다. 또한 이로써 웨이퍼이면의 광택도 조절은 물론이고, 블루스테인 제거등도 이루어져 이면품질이 양호한 웨이퍼를 제조할 수 있다. 이면광택도는 35~50%로 하는 것이 바람직하다. 이를 위해서는 연마 부위(연마에 의한 제거 부위)는 편면으로 0.4㎛이하 0.05㎛이상, 바람직하게는 0.1㎛에서 0.3㎛ 정도가 바람직하다.
표면연마공정은 연마에 의한 외주 변형이 생기지 않는 조건에서 연마하면 특히 한정되지 않는다. 그러나 특히 복수 단계로 연마할 경우, 표면측 전체에서 연마 부위가 4㎛이하가 되도록 하는 것이 바람직하다. 다만 양호한 경면을 얻으려면 1㎛ 정도는 연마하는 것이 바람직하다.
이와 같이 연마 부위를 억제함으로써 그 이전 공정의 평탄도를 유지한 채로 고평탄도를 갖는 웨이퍼를 제조할 수 있다.
특히, 본 발명의 표면(경면)연마공정에서는 상기 에칭공정에서 기복이 작고, 연삭조흔(연삭조흔에 의한 피트)도 매우 얕은 웨이퍼를 얻으므로, 연마 부위를 매우 작게 할 수 있으며, 고평탄도를 갖는 경면웨이퍼를 얻을 수 있다. 또한 이면연마공정을 연마전에 배치함으로써, 이면의 기복의 전사가 웨이퍼 표면에 일어나는 일이 감소하고 표면연마의 연마부위도 더욱 작게 할 수 있다. 그 결과, 나노토포그래피 수준의 凹凸도 경감되고 연마에 의한 평탄도 저하도 억제할 수 있어, 고평탄도를 갖는 웨이퍼를 얻을 수 있다는 이점이 있다. 또한 연마 부위를 감소시킬 수 있으므로 연마공정의 생산성을 현저히 향상시킬 수 있다.
이하, 본 발명의 실시예와 비교예를 들어 구체적으로 설명한다. 그러나 본 발명은 이들에 한정되는 것은 아니다.
(실시예1)
상기 고찰의 결과, 피트깊이, 면상태, 에칭레이트, 에칭액의 안정성등을 고려할 때, 조합비로서 50중량%의 불산: 70중량%의 질산: 85중량%의 인산=1:3:2의 에칭액, 즉, HF=6.6중량%, HNO3=34.0중량%, H3PO4=32.5중량%, 나머지 H2 O(26.9중량%), 실리콘용해량=19g/L로 이루어진 에칭액이 바람직한 것을 알 수 있었다. 이하에 상기 산에칭액을 사용한 실시예를 설명한다.
지름 200㎜(8인치)인 랩웨이퍼(랩 지립 굵기:#1200)을 사용하여 다음 에칭처리를 실시했다. 상기 랩웨이퍼의 TTV는 약 0.8㎛였다.
우선, 알칼리에칭은 에칭 부위 목표량을 양면에서 20㎛로 하고, 농도 50중량%의 NaOH수용액에 85℃로 450초간 침지했다. 다음으로, 친수화 처리로서 0.3%의 과산화수소수에 침지한 후, 마지막으로 상기 50중량% 불산:70중량% 질산:85중량% 인산=1:3:2(용적비)로 이루어진 혼합산으로 에칭 부위 목표량을 양면에서 10㎛로 삼고 용액온도 25℃로 산에칭을 실시했다. 에칭을 종료한 것에 대해서는, 평탄도(TTV), 표면거칠기(Ra), 기복, 피트깊이, 광택도를 측정하여 에칭 효과를 조사했다. 그 결과를 표4에 나타낸다.
(비교예1)
산에칭액을 종래의 초산계 혼합산인 50중량% 불산:70중량% 질산: 100중량% 초산=1:2:1(용적비)로 이루어진 혼합산을 사용한 것 외는 실시예1과 같은 조건으로 에칭했다. 그 결과를 표4에 병기하였다.
알칼리에칭→산에칭 후의 웨이퍼(CW)의 품질
처리 갯수 TTV(㎛) Ra(㎛) 기복(㎛) 피트깊이(㎛) 광택도(%)
실시예1 150 0.92 0.16 0.029 3.2 40
비교예1 50 1.01 0.23 0.034 6.0 36
표 4를 보면, 실시예1(인산계 혼합산)에서는 평탄도(TTV)나 기복이 아주 양 호한 웨이퍼를 얻을 수 있었다. 또한 피트깊이도 매우 작은 웨이퍼가 제조되었다. 광택도는 종래와 비슷한 값이고, 규격 범위로 조정가능한 것을 알 수 있다. 또한 웨이퍼 면취부분의 표면거칠기(Ra)도 양호하고, 경면면취등의 부하가 감소하는 등의 효과도 있다.
다음으로, 상기 실시예 1 및 비교예 1의 CW표면을 연마했다. 연마 부위는 표면측 전체에서 7㎛(목표치)로 하였다. 연마조건은 연마장치:낱장식 연마장치, 연마포:부직포형 연마포, 연마제:콜로이달실리카 연마제(pH=10.5)를 사용해 연마했다.
연마품에 대해 TTV 및 SFQ max를 측정하고, 외관을 검사했다.
여기서 SFQR(Site Front least-sQuares Range)란, 평탄도에 관해 표면기준의 평균평면을 사이트마다 산출하고, 그 면에 대한 凹凸의 최대범위를 나타낸 값으로, SFQR max는 웨이퍼 상의 전 사이트의 SFQR 중 최대치를 나타낸다.
결과를 표 5에 나타낸다. 또한 비교예 1에 대해서는 다시 연마를 실시하고 외관 이상이 보이지 않을 때까지 연마했다(비교예1b).
처리갯수 TTV(㎛) SFQR max(㎛) 외관 연마 부위(㎛)_
실시예1 150 0.68 0.095 이상없음 6.97
비교예1 50 0.70 0.125 피트 남음 6.95
비교예1b 50 0.78 0.161 이상없음 9.90
여기서, 평탄도TTV 및 SFQR max의 측정은, ADE사가 제조한 플랫니스측정기(U/G9500, U/S9600)을 사용하고, 표면거칠기(Ra)의 측정은 (주)고사카연구소가 제조한 만능표면형상측정기(SE-3C형)을 사용했다.
또한 평탄도SFQR max는, ADE사가 제조한 플랫니스측정기를 사용하고, 20㎜×20㎜ 구역에서 평가했다. 외관에 대해서는 피트 유무를 현미경으로 확인했다.
상기 결과로부터 알 수 있듯이, 실시예 1에서는 연마 부위 7㎛ 이하의 연마로, 고평탄도 및 외관이상(피트)이 없는 웨이퍼를 제조할 수 있었다. 이것은, 알칼리에칭→인산함유 산에칭을 실시하고, 에칭후 피트깊이를 종래에 비해 작게 함으로써 달성할 수 있었다. 또한 연마 부위를 적게 할 수 있음으로써 연마효율 향상을 꾀할 수 있는 동시에, 연마에 의한 외주 변형을 방지하고, 웨이퍼 외주의 평탄도가 우수한 웨이퍼를 제조할 수 있다.
이상에 말한 바와 같이, CW는 알칼리에칭, 인산함유 산에칭으로 함으로써, 평탄도 및 피트깊이가 개선된다. 또한 기복도 작은 웨이퍼를 얻을 수 있다. 광택도는 비교예, 실시예 모두 같은 정도로 조정된다.
PW는, 비교예에서는 외관이상이 있고, 연마 부위가 부족한 것을 알 수 있다. 통상, 에칭 후 피트를 완전히 없애기 위해, 피트깊이+3㎛ 정도의 과잉 연마가 필요하다. 연마량이 증가하여 가공시간도 길어져 버린다. 또한 비교예를 보면 알 수 있듯이, SFQR max는 연마 부위가 증가하면 나빠진다. 연마 부위는 적은 게 바람직하다. 인산함유 산에칭에서는 연마 부위를 작게 할 수 있고, SFQR max 등의 평탄도를 좋게 한 경면연마웨이퍼를 제조할 수 있었다.
(실시예2)
도 1(b)에 나타내는 것과 같은 공정에 의해 경면웨이퍼를 제작했다. 지름 약 200㎜의 잉곳을 슬라이스, 1차 면취하고, 그 후 랩슬러리(랩 지립 굵기 #1200)을 사용하고, 래핑한 웨이퍼(랩웨이퍼라고 함)을 사용하여 다음 조건으로 평면연삭을 실시했다.
평면연삭은 인피드형 편면연삭장치를 사용하고, 스핀들회전수 5500rpm, 웨이퍼회전수 7rpm, 지석 이동속도 0.2㎛/sec로 실시했다. 그 후, 2차 면취를 실시했다.
상기 평면연삭후 웨이퍼의 평탄도(TTV)는 대략 0.6㎛였다.
다음으로, 알칼리에칭은 에칭 부위 목표를 양면에서 20㎛으로 하고, 상기 웨이퍼를 농도 50중량%의 NaOH수용액에 85℃로 450초간 침지하고 에칭하였다. 다음으로 친수화처리로서 0.3%의 과산화수소수에 침지한 후, 50중량%의 불산:70중량%의 질산:85중량%의 인산=1:3:2(용량비)로 이루어진 혼합산으로 에칭 부위 목표를 양면에서 10㎛로 하여 용액온도 25℃에서 산에칭하였다.
산에칭을 종료한 것에 대해서는, 평탄도(TTV), 표면거칠기(Ra), 기복, 외관검사(및 피트깊이), 웨이퍼 이면의 광택도를 측정하고, 평면연삭+에칭의 효과를 조사했다.
TTV의 측정은, ADE사가 제조한 플랫니스측정기(U/G9500, U/S9600)을 사용했다. Ra의 측정은, (주)고사카연구소가 제조한 만능표면형상측정기(SE-3C형)을 사용하고, 웨이퍼 중앙부분을 측정했다.
기복은, 측정기시 시점과 측정종료 시점의 높이의 차이를 일치시켜 높이의 원점으로 삼고, 2㎜ 피치로 원점으로부터의 변위량의 절대값 Y1에서 Y29를 측정하고, 그 평균값을 기복으로 정의한다. 기복의 측정장치에는 (주)고사카연구소가 제조한 만능표면형상측정기(SE-3F형)을 사용했다. 측정은 웨이퍼 중앙부분 60㎜를 촉침으로 긁어, 섬세한 표면거칠기 성분을 제외한 형상성분만 측정했다.
외관검사에 대해서는 피트 유무를 현미경으로 관찰했다.
피트가 관찰된 경우, 피트 깊이를 확인했다. 피트 깊이는 광학현미경의 초점심도에 의해 구했다. 피트깊이는 복수개 평가한 웨이퍼의 최대값으로 나타낸다.
광택도는 웨이퍼이면에 대하여 도요세이키가 제조한 글로스미터SD에 의해 구했다.
이상의 결과를 표 6에 나타낸다.
처리 갯수 TTV(㎛) Ra(㎛) 기복(㎛) 피트깊이(㎛) 광택도(%)
실시예2 28 0.60 0.12 0.051 1.0 35
비교예2 50 1.01 0.23 0.060 6.0 36
다음으로, 상기 에칭 종료 후의 웨이퍼를 경면연마했다. 먼저 평면연삭한 측의 면을 연마하고, 연마 부위는 목표치 4㎛로 하였다.
연마조건은, 연마장치:낱장식 연마장치, 연마포:부직포형 연마포, 연마제:콜로이달실리카 연마제(pH=10.5)를 사용해 연마했다.
연마한 웨이퍼에 대해, TTV 및 SFQR max를 측정하고 외관검사를 실시했다.
SFQR의 측정은 ADE사가 제조한 플랫니스측정기를 사용하고, 사이트의 크기를 20㎜×20㎜의 구역으로 평가했다. 결과를 표 7에 나타낸다.
처리 갯수 TTV(㎛) SFQR max(㎛) 외관검사 연마 부위(㎛)
실시예2 28 0.71 0.120 이상없음 4.00
비교예2-a 50 0.70 0.125 피트 남음 4.00
비교예2-b 50 0.78 0.161 이상없음 9.90
상기 결과로부터 알 수 있듯이, 실시예 2에서는 연마 부위 4㎛ 이하의 연마로, 고평탄도 및 외관이상(연삭조흔이나 피트)가 없는 웨이퍼를 제조할 수 있었다. 이것은 에칭, 특히 알킬리에칭 전에 평면연삭을 실시하고, 다시 에칭공정으로 알칼리에칭 후에, 인산을 포함한 혼합산의 산에칭을 실시함으로써 달성할 수 있었다.
(비교예2)
실시예 2와 마찬가지로, 지름 200㎜의 랩웨이퍼(랩 지립 굵기:#1200)을 사용하여 다음으로 에칭처리를 실시했다. 에칭은, 알칼리에칭 및 불산, 질산, 초산계 혼합산을 사용한 산에칭의 2단계로 실시했다.
알칼리에칭은, 에칭 부위 목표를 양면에서 20㎛으로 하고, 상기 웨이퍼를 농도 50중량%의 NaOH수용액에 85℃에서 450초간 침지하고 에칭하였다. 다음으로 친수화처리로서 0.3%의 과산화수소수에 침지한 후, 50중량%의 불산:70중량%의 질산:100중량%의 초산=1:2:1(용량비)로 이루어진 혼합산으로 에칭 부위 목표를 양면에서 10㎛로 하고 용액온도 25℃에서 산에칭을 실시했다.
에칭을 종료한 것에 대해서는 평탄도(TTV), 표면거칠기(Ra), 기복, 외관검사(및 피트깊이), 광택도를 측정했다. 그 결과를 표6에 병기했다.
다음으로, 상기 에칭종료 후의 웨이퍼를 경면연마했다. 연마 부위는 목표 4 ㎛로 하였다. 연마조건은 실시예2와 동일하다.
연마한 웨이퍼에 대해서, TTV 및 SFQR max를 측정하고, 외관검사를 실시했다. 결과를 표 7에 병기했다.
상기 결과로부터 알 수 있듯이, 비교예2에서는 연마 부위4㎛에서는 피트가 존재했다(표7:비교예2-a).
다시 연마를 계속하여, 피트가 없어질 때까지 연마했다(표7:비교예2-b). 그 결과 표면측 전체에서 약 10㎛ 연마함으로써 피트는 사라졌으나, 평탄도가 약간 나빠졌다.
(실시예3)
도 2에 나타낸 것과 같은 공정에 의해 경면웨이퍼를 제조했다. 지름 200㎜, 저항률 0.02Ω·㎝의 단결정봉(잉곳)을 와이어쏘에 의해 슬라이스하고, 1차 면취를 실시한 후, 랩슬러리(랩 지립 굵기 #1200)을 사용하여 양면에서 40㎛ 래핑했다. 다음으로, 랩슬러리의 랩 지립 굵기 #1500으로 교체하고, 다시 양면에서 20㎛ 래핑하였다.
다음으로 평면연삭을 실시하였다. 평면연삭은 인피드혀여 편면연삭장치를 사용하고, 표면을 #4000의 연삭석을 사용해 편면 10㎛ 연삭하였다. 평면연삭의 조건은 스핀들회전수 5000rpm, 웨이퍼회전수:7rpm, 지석 이동속도:0.2㎛/sec으로 실시했다. 그 후 2차 면취를 실시했다.
이 단계에서, 종래는 래핑시에는 랩 지립의 영향에 의해 국지적인 손상(피트)이 형성되었으나, 평면연삭에서는 이 국지적인 기계적 가공변형이 적게 가공되 었다. 이 평면연삭후의 웨이퍼 평탄도(TTV)는 약 0.6㎛였다.
다음으로, 에칭공정으로서 처음에 알칼리에칭은, 에칭 부위 목표를 양면에서 15㎛로 하고, 상기 웨이퍼를 농도 50중량%의 NaOH수용액에 85℃로 침지하고 에칭하였다. 다음으로 친수화처리로서 0.3%의 과산화수소수에 침지한 후, 50중량%의 불산:70중량%의 질산:85중량%의 인산=1:3:2(용량비)로 이루어진 혼합산으로 에칭 부위 목표를 양면에서 5㎛로 하여 용액온도 25℃에서 산에칭을 실시했다.
다음으로 웨이퍼 이면을 연마했다.
연마조건은 연마장치:낱장식 연마장치, 연마포:부직포형 연마포, 연마제:콜로다일실리카 연마제(pH=10.5)를 사용해 연마했다. 연마 부위는 0.1㎛로 실시했다.
그리고, 이 연마 부위는 광택도에 따라서는 0.05~0.3㎛ 정도로 할 수도 있다.
다음으로 웨이퍼 외주부의 면취부분을 경면연마했다.
이와 같은 공정을 종료한 웨이퍼 표면을 경면연마했다. 연마는 복수 단계(1차 연마, 2차 연마, 마무리 연마의 3단계)로 실시했다. 표면측 전체의 연마 부위는 목표치 3㎛로 했다. 주된 연마조건은 연마장치:낱장식 연마장치, 연마포:부직포형 연마포, 연마제:콜로이달실리카 연마제(pH=10.5)를 사용해 연마했다.
연마한 웨이퍼에 대해, TTV 및 SFQR max, 이면광택도, 외관검사 및 나노토포그래피 확인을 실시했다.
TTV 및 SFQR의 측정은 ADE사가 제조한 플랫니스측정기(U/G9500, U/S9600)을 사용했다. SFQR의 측정은 ADE사가 제조한 플랫니스측정기를 사용하고, 사이트의 크 기를 20㎜×20㎜의 구역에서 평가했다.
외관검사에 대해서는 피트 유무를 현미경으로 관찰했다.
피트가 관찰된 경우, 피트깊이를 확인했다. 피트깊이는 광학현미경의 초점심도에 의해 구했다. 또한 웨이퍼 이면에 대해 비주얼로 스테이 등의 발생을 확인했다.
광택도는 JIS Z 8741(경면광택도 측정방법)을 참고로 하여, 동 규격에서 지정한 경면광택도계(그로스미터SD)를 사용하여 동법에 준한 방법에 의해 측정했다.
나노토포그래피(나노토폴로지라고도 함)는 파장이 0.1㎜에서 20㎜ 정도로 진폭이 수㎚에서 100㎚ 정도인 凹凸을 뜻하고, 그 평가법으로는 1변이 0.1㎜에서 10㎜ 정도인 정방형, 또는 지름이 0.1㎜에서 10㎜ 정도인 원형의 블럭 범위(이 범위는 WINDOW SIZE 따위로 불림)의 영역에서, 웨이퍼 표면의 요철의 높낮이 차(P-V치;peak to valley)를 평가한다. 상기 P-V치는 Nanotopography Height 따위로도 불린다. 나노토포그래피로는, 특히 평가한 웨이퍼면내에 존재하는 凹凸의 최대값이 작을 것이 요구된다. 본 실시예에서는 10㎜의 정방형으로 복수의 블럭범위를 평가하여, 그 PV치의 최대값으로 평가했다. 결과를 표 8에 나타낸다.
TTV(㎛) SFQR max(㎛) 이면광택도(%) 외관검사 나노토포그래피(㎚)
실시예3 0.70 0.118 41 표면, 이면 모두 이상 없음 50.0
비교예3 0.78 0.160 36 이면에 스테인이 확인됨 103.2
상기 결과로부터 알 수 있듯이, 실시예 3에서는 연마 부위 4㎛ 이하의 연마로, 고평탄도이며 외관이상(연삭조흔이나 피트 및 이면의 불루스테인)이 없는 웨이 퍼를 제조할 수 있었다. 특히 나노토포그래피 수준의 미소한 요철이 개선되어 바람직한 것을 알 수 있다.
이것은 에칭, 특히 알칼리에칭 전에 평면연삭을 실시하고, 다시 에칭공정에서 알칼리에칭 후에, 인산을 포함한 혼합산 에칭을 한 것, 및 이면을 연마한 것에 의해 달성할 수 있었다. 또한 웨이퍼 이면의 상태도 스테인등을 나타나지 않고, 광택도도 적당한 값으로 제어되어 양호했다.
(비교예3)
도 3에 나타낸 바와 같은 공정으로 경면웨이퍼를 제조하였다. 실시예 3과 마찬가지로, 지름 200㎜, 저항률 0.02Ω·㎝의 단결정봉(잉곳)을 와이어쏘에 의해 슬라이스하고, 1차 면취를 실시한 후, 랩슬러리(랩 지립 굵기 #1200)을 사용하여, 양면에서 40㎛ 래핑하였다. 다음으로 랩슬러리의 랩 지립 굵기 #1500으로 바꾸어, 다시 양면에서 20㎛ 래핑을 실시했다.
다음으로 에칭처리를 하였다. 에칭은, 알칼리에칭 및 불산, 질산, 초산계 혼합산을 사용한 산에칭의 2단계로 실시했다.
알칼리에칭은, 에칭 부위 목표를 양면에서 20㎛로 하고, 상기 웨이퍼를 농도 50중량%의 NaOH수용액에 85℃로 450초간 침지하고 에칭을 하였다. 다음으로 친수화처리로서 0.3%의 과산화수소수에 침지한 후, 50중량%의 불산:70중량%의 질산:100중량%의 초산=1:2:1(용량비)로 이루어진 혼합산으로 에칭 부위 목표를 양면에서 10㎛로 하여 용액온도 25℃로 산에칭을 실시했다.
이와 같은 공정을 종료한 웨이퍼의 표면을 실시예3과 마찬가지로 경면연마했다. 연마는 복수 단계(1차 연마, 2차 연마, 마무리연마의 3단계)로 실시했다. 전체 연마 부위는 목표 3㎛로 했다. 주된 연마조건은, 연마장치:낱장식 연마장치, 연마포:부직포형 연마포, 연마제:콜로이달실리카 연마제(pH=10.5)를 사용해 연마했다.
연마한 웨이퍼에 대해, 실시예3과 마찬가지로 TTV 및 SFQR max, 이면광택도, 외관검사 및 나노토포그래피의 확인을 실시했다. 결과를 표 8에 병기했다.
상기 결과로부터 알 수 있듯이, TTV, SFQR max 및 나노토포그래피 모두 실시예3보다 열악한 값을 보이고 있다. 또한, 저항률이 낮은 이 웨이퍼에서는 스테인이 발견되었다.
그리고, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시로서, 본 발명의 특허청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 마찬가지 작용효과를 나타내는 것이면, 어떠한 것일지라도 본 발명의 기술적 범위에 포함된다.
예컨대, 상기 실시예보다 평탄도가 높은 랩웨이퍼를 이용하여 에칭하면, 상기 실시예의 평탄도보다 좋은 것이 만들어진다. 즉, 본 발명에서 에칭에 의한 평탄도의 악화는 적게 할 수 있으나, TTV의 절대치는 랩웨이퍼의 품질의 영향도 받는 것이다.
또한 피트깊이에 대해서도, 랩시에 사용되는 랩 지립의 굵기에 약간 영향을 받는다. 통상, 래핑공정에서는 #1200 정도의 랩 지립이 쓰이나 #1500의 랩 지립을 사용함으로써 더욱 피트깊이를 개선할 수 있다.
또한 본 실시예에서는, 고평탄도를 갖는 웨이퍼를 얻을 조건으로서, 알칼리에칭으로 양면에서 약 20㎛, 산에칭으로 양면에서 약 10㎛의 에칭 부위로 에칭하는 것을 예로 들었으나, 에칭 부위는 이에 한정되지 않고, 래핑후의 웨이퍼 상태등에 따라서 알칼리에칭 비율을 더 낮추어도 되고, 전체적인 에칭 부위를 적게 할 수도 있다. 원하는 웨이퍼 품질에 따라서 알칼리에칭 및 산에칭의 비율을 조절함으로써, 고평탄도를 갖고 피트깊이가 얕은 웨이퍼를 제조할 수 있다.
또한 예컨대 본 실시예에서는, 주로 편면만 고도로 경면화한 웨이퍼의 제조에 대해 설명했으나, 본 발명은 이에 한정되지 않고, 양면을 고도로 경면화한 웨이퍼의 제조에도 적용할 수 있다. 알칼리에칭, 인산 함유 산에칭에 의해 얻어진 CW는 표면과 이면 양면 모두 피트깊이가 개선되므로, 양면을 연마하는 경우에도 연마 부위를 적게 할 수 있고, 편면과 동일하게 고평탄도를 갖는 웨이퍼로 가공해낼 수 있다.
특히, 도 1(a)에 나타낸 바와 같은 래핑공정을 생략한 공정으로 실시하는 것이 바람직하고, 평면연삭공정에서 양면연삭장치를 이용하여 양면을 연삭하면 된다. 그 후 알칼리에칭, 인산함유 산에칭한 웨이퍼는, 표면과 이면 양면 모두 피트깊이가 개선되어 있으므로 양면을 연마할 경우에도 연마 부위는 적게 할 수 있으며, 편면과 마찬가지로 고평탄도를 갖는 웨이퍼로 가공해낼 수 있다.
또 예컨데, 상기 실시형태에서는, 지름 200㎜(8인치) 실리콘웨이퍼를 제조하는 경우만 예를 들었으나, 본 발명은 이에 한정되지 않고, 지름 4~16인치 또는 그 이상의 실리콘단결정에도 적용할 수 있다.

Claims (26)

  1. 단결정봉을 슬라이스하여 얻어지는 반도체웨이퍼에, 적어도 면취(面取)공정, 래핑공정, 에칭공정, 경면연마공정을 실시하는 반도체웨이퍼의 가공방법에 있어서,
    상기 에칭공정에서는 알칼리에칭후 산에칭을 행하며, 이때, 산에칭을 불산, 질산, 인산, 물로 이루어진 산에칭액으로 행하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  2. 단결정봉을 슬라이스하여 얻어지는 반도체웨이퍼에, 적어도 면취(面取)공정, 평면연삭공정, 에칭공정, 경면연마공정을 실시하는 반도체웨이퍼의 가공방법에 있어서,
    상기 평면연삭공정을 에칭공정보다 전에 행하고, 상기 에칭공정에서는 알칼리에칭후 산에칭을 행하며, 이때, 산에칭을 불산, 질산, 인산, 물로 이루어진 산에칭액으로 행하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  3. 제 2항에 있어서, 상기 반도체웨이퍼의 가공방법에 다시 래핑공정을 추가하고, 래핑공정, 평면연삭공정, 에칭공정의 순서로 가공을 행하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  4. 단결정봉을 슬라이스하여 얻어지는 반도체웨이퍼에, 적어도 평탄화공정, 에 칭공정, 경면연마공정을 실시하는 반도체웨이퍼의 가공방법에 있어서,
    상기 평탄화공정을 에칭공정보다 전단계로 하고, 상기 에칭공정에서는 알칼리에칭후 산에칭을 행하며, 이때, 산에칭을 불산, 질산, 인산, 물로 이루어진 산에칭액으로 행하고, 상기 경면연마공정은 상기 산에칭후 이면연마공정을 실시하고, 그후 표면연마공정을 실시하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  5. 제 4항에 있어서, 상기 평탄화공정은 래핑공정 및/또는 평면연삭공정인 것을 특징으로 하는 반도체웨이퍼 가공방법.
  6. 제 4항에 있어서, 상기 이면연마공정은 광택도가 35~50%가 되도록 연마하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  7. 제 2항에 있어서, 상기 평면연삭공정에 의해 웨이퍼 외주부의 두께가 두꺼워지도록 연삭하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  8. 제 3항에 있어서, 상기 평면연삭공정에 의해 웨이퍼 외주부의 두께가 두꺼워지도록 연삭하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  9. 제 5항에 있어서, 상기 평면연삭공정에 의해 웨이퍼 외주부의 두께가 두꺼워지도록 연삭하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서, 상기 에칭공정에서 전체 에칭 부위를 양면에서 30㎛이하로 하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  11. 제 1항 내지 제 9항 중 어느 한 항에 있어서, 상기 경면연마공정에서 연마 부위를 7㎛이하로 하는 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  12. 제 1항 내지 제 9항중 어느 한 항에 있어서, 상기 산에칭액의 조합시 조성비는 불산 농도가 5~15중량%, 인산 농도가 10~40중량%인 것을 특징으로 하는 반도체웨이퍼 가공방법.
  13. 제 10항에 있어서, 상기 산에칭액의 조합시 조성비는 불산 농도가 5~15중량%, 인산 농도가 10~40중량%인 것을 특징으로 하는 반도체웨이퍼 가공방법.
  14. 제 1항 내지 제 9항 중 어느 한 항에 있어서, 상기 산에칭액이 실리콘을 농도 10g/L 이상 용해한 것임을 특징으로 하는 반도체웨이퍼 가공방법.
  15. 제 1항 내지 제 9항 중 어느 한 항에 있어서, 상기 산에칭액의 사용시 조성비는, 불산 농도가 1~7중량%, 인산 농도가 18~33중량%인 것을 특징으로 하는 반도체웨이퍼 가공방법.
  16. 제 14항에 있어서, 상기 산에칭액의 사용시 조성비는, 불산 농도가 1~7중량%, 인산 농도가 18~33중량%인 것을 특징으로 하는 반도체웨이퍼 가공방법.
  17. 제 1항 내지 제 9항 중 어느 한 항에 있어서, 상기 알칼리에칭의 알칼리에칭액이 NaOH수용액 또는 KOH수용액임을 특징으로 하는 반도체웨이퍼 가공방법.
  18. 제 1항 내지 제 9항 중 어느 한 항에 기재한 방법에 의해서 가공된 것을 특징으로 하는 반도체웨이퍼.
  19. 제 12항에 기재한 방법에 의해서 가공된 것을 특징으로 하는 반도체웨이퍼.
  20. 제 13항에 기재한 방법에 의해서 가공된 것을 특징으로 하는 반도체웨이퍼.
  21. 제 14항에 기재한 방법에 의해서 가공된 것을 특징으로 하는 반도체웨이퍼.
  22. 제 15항에 기재한 방법에 의해서 가공된 것을 특징으로 하는 반도체웨이퍼.
  23. 제 16항에 기재한 방법에 의해서 가공된 것을 특징으로 하는 반도체웨이퍼.
  24. 제 17항에 기재한 방법에 의해서 가공된 것을 특징으로 하는 반도체웨이퍼.
  25. 화학에칭된 반도체웨이퍼로서, 피트깊이의 최대치가 4㎛이하, 기복이 0.05㎛ 이하, 광택도가 20~70%인 것을 특징으로 하는 반도체웨이퍼.
  26. 표면이 경면연마된 반도체웨이퍼로서, SFQR max가 0.1㎛이하이며, 또한 경면연마된 다른 면의 피트깊이 최대치가 4㎛이하, 기복이 0.05㎛이하, 광택도가 20~70%인 것을 특징으로 하는 반도체웨이퍼.
KR1020027017969A 2000-06-29 2001-06-25 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼 KR100792774B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000196946 2000-06-29
JPJP-P-2000-00196946 2000-06-29
JPJP-P-2000-00333480 2000-10-31
JP2000333480 2000-10-31
PCT/JP2001/005401 WO2002001616A1 (fr) 2000-06-29 2001-06-25 Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur

Publications (2)

Publication Number Publication Date
KR20030031009A KR20030031009A (ko) 2003-04-18
KR100792774B1 true KR100792774B1 (ko) 2008-01-11

Family

ID=26595013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027017969A KR100792774B1 (ko) 2000-06-29 2001-06-25 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼

Country Status (5)

Country Link
US (1) US7332437B2 (ko)
EP (1) EP1313135A1 (ko)
KR (1) KR100792774B1 (ko)
TW (1) TW514976B (ko)
WO (1) WO2002001616A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057394A (ko) * 2016-12-20 2019-05-28 가부시키가이샤 사무코 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895949B2 (ja) * 2001-07-18 2007-03-22 株式会社東芝 Ｃｍｐ用スラリー、およびこれを用いた半導体装置の製造方法
JP4192482B2 (ja) * 2002-03-22 2008-12-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
JP4795614B2 (ja) 2002-10-23 2011-10-19 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板及びその製造方法
JP2004356252A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
DE10328845B4 (de) * 2003-06-26 2005-10-20 Siltronic Ag Verfahren zur Oberflächenbehandlung einer Halbleiterscheibe
KR100558164B1 (ko) * 2003-06-30 2006-03-10 삼성전자주식회사 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JPWO2005055302A1 (ja) * 2003-12-05 2007-06-28 株式会社Sumco 片面鏡面ウェーハの製造方法
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
US7514016B2 (en) * 2004-07-30 2009-04-07 Hitachi Global Storage Technologies Netherlands, Bv Methodology of chemical mechanical nanogrinding for ultra precision finishing of workpieces
JP2006100799A (ja) 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
US7355173B2 (en) * 2005-01-06 2008-04-08 Systems On Silicon Manufacturing Co., Pte. Ltd. Delineation of wafers
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR100827574B1 (ko) * 2005-08-17 2008-05-07 가부시키가이샤 사무코 실리콘 웨이퍼의 제조 방법
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
US20070105483A1 (en) * 2005-11-04 2007-05-10 Honeywell International Inc. Methods and apparatus for discrete mirror processing
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
EP1981072A4 (en) * 2006-01-31 2009-01-21 Sumco Corp METAL PROCESS FOR SINGLE WAFER
JP2007204286A (ja) 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
KR100914605B1 (ko) * 2007-12-27 2009-08-31 주식회사 실트론 나노토포그라피가 개선된 웨이퍼 제조 방법
JP5297321B2 (ja) * 2008-10-07 2013-09-25 Ｈｏｙａ株式会社 磁気ディスク用ガラス基板の製造方法
JPWO2011105255A1 (ja) * 2010-02-26 2013-06-20 株式会社Sumco 半導体ウェーハの製造方法
US20180114691A1 (en) * 2013-08-07 2018-04-26 SolarWorld Americas, Inc. Methods for etching as-cut silicon wafers and producing solar cells
US20150040983A1 (en) * 2013-08-07 2015-02-12 Solarworld Industries America, Inc. Acidic etching process for si wafers
CN106736881A (zh) * 2016-12-28 2017-05-31 苏州爱彼光电材料有限公司 晶片表面加工处理方法
CN109830564B (zh) * 2018-12-06 2021-01-01 中建材浚鑫科技有限公司 一种太阳能电池片的背抛光工艺
CN109545663A (zh) * 2018-12-12 2019-03-29 中国电子科技集团公司第四十六研究所 一种高平坦度的硅腐蚀片加工工艺
CN113496887B (zh) * 2020-04-03 2023-06-02 重庆超硅半导体有限公司 一种集成电路用硅片的均匀腐蚀方法
JP2022044159A (ja) * 2020-09-07 2022-03-17 株式会社ディスコ 原始ウエーハの加工方法
CN113206007B (zh) * 2021-04-30 2022-02-22 中锗科技有限公司 一种磷化铟衬底的制备方法
CN113539793A (zh) * 2021-07-15 2021-10-22 江苏晟驰微电子有限公司 一种功率芯片投料前表面处理工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135464A (ja) 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH11233485A (ja) 1997-12-09 1999-08-27 Shin Etsu Handotai Co Ltd 半導体ウエーハの加工方法および半導体ウエーハ
JP2000150431A (ja) * 1998-11-06 2000-05-30 Shin Etsu Handotai Co Ltd 半導体ウエーハおよびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680654B2 (ja) 1989-05-29 1994-10-12 信越半導体株式会社 シリコン半導体ウエーハのエッチング方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
US5340437A (en) * 1993-10-08 1994-08-23 Memc Electronic Materials, Inc. Process and apparatus for etching semiconductor wafers
JP3183123B2 (ja) * 1995-08-30 2001-07-03 信越半導体株式会社 エッチング装置
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3522475B2 (ja) 1996-03-11 2004-04-26 三菱住友シリコン株式会社 シリコンウェーハ表面粗さ制御用のエッチャント
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
JP3430499B2 (ja) 1996-08-09 2003-07-28 三菱住友シリコン株式会社 半導体ウェ−ハおよびその製造方法
JPH1092777A (ja) * 1996-09-12 1998-04-10 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
JPH11135474A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体鏡面ウェハおよびその製造方法
EP0928017B1 (en) * 1997-12-09 2014-09-10 Shin-Etsu Handotai Co., Ltd. Semiconductor wafer processing method
JPH11288858A (ja) 1998-01-30 1999-10-19 Canon Inc Ｓｏｉ基板の再生方法及び再生基板
JP3444183B2 (ja) 1998-03-13 2003-09-08 信越半導体株式会社 半導体ウエーハの製造方法およびこの方法で製造される半導体ウエーハ
US6600557B1 (en) * 1999-05-21 2003-07-29 Memc Electronic Materials, Inc. Method for the detection of processing-induced defects in a silicon wafer
US6338805B1 (en) * 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
US6514423B1 (en) * 2000-02-22 2003-02-04 Memc Electronic Materials, Inc. Method for wafer processing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135464A (ja) 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH11233485A (ja) 1997-12-09 1999-08-27 Shin Etsu Handotai Co Ltd 半導体ウエーハの加工方法および半導体ウエーハ
JP2000150431A (ja) * 1998-11-06 2000-05-30 Shin Etsu Handotai Co Ltd 半導体ウエーハおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057394A (ko) * 2016-12-20 2019-05-28 가부시키가이샤 사무코 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
KR102117362B1 (ko) 2016-12-20 2020-06-01 가부시키가이샤 사무코 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
US20030171075A1 (en) 2003-09-11
US7332437B2 (en) 2008-02-19
TW514976B (en) 2002-12-21
KR20030031009A (ko) 2003-04-18
WO2002001616A1 (fr) 2002-01-03
EP1313135A1 (en) 2003-05-21

Similar Documents

Publication Publication Date Title
KR100792774B1 (ko) 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
EP0774776B1 (en) Process for recovering substrates
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
KR100909140B1 (ko) 반도체웨이퍼의 제조방법 및 웨이퍼
JP5358531B2 (ja) 半導体ウェーハの製造方法
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
US7851375B2 (en) Alkaline etchant for controlling surface roughness of semiconductor wafer
KR100701342B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
KR20100047802A (ko) 반도체 웨이퍼 양면 연마 방법
KR102117362B1 (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
US20090311949A1 (en) Method for producing semiconductor wafer
KR100706683B1 (ko) 실리콘 웨이퍼의 가공 방법
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP3503444B2 (ja) 半導体ウエーハのエッチング工程を有する半導体ウエーハの製造方法
JP3551300B2 (ja) 高平坦度ウェーハの製造方法
JP2004022677A (ja) 半導体ウエーハ
JP6717353B2 (ja) レーザマーク付きシリコンウェーハの製造方法
KR101350714B1 (ko) 마스크 블랭크용 기판의 연마 방법과 마스크 블랭크용 기판과 마스크 블랭크
JP2003007672A (ja) シリコン半導体ウェーハのエッチング方法
JP2023113270A (ja) 半導体ウェーハの製造方法
JP2003282509A (ja) シリコンウェーハの製造方法
KR101581469B1 (ko) 웨이퍼 연마방법
KR20020034475A (ko) 반도체급 웨이퍼 제조방법
KR20030042858A (ko) 실리콘 웨이퍼 연마 장치 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee