WO2002001616A1 - Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur - Google Patents

Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur Download PDF

Info

Publication number
WO2002001616A1
WO2002001616A1 PCT/JP2001/005401 JP0105401W WO0201616A1 WO 2002001616 A1 WO2002001616 A1 WO 2002001616A1 JP 0105401 W JP0105401 W JP 0105401W WO 0201616 A1 WO0201616 A1 WO 0201616A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
acid
polishing
wafer
semiconductor wafer
Prior art date
Application number
PCT/JP2001/005401
Other languages
English (en)
French (fr)
Inventor
Takashi Nihonmatsu
Masahiko Yoshida
Yoshinori Sasaki
Masahito Saitoh
Toshiaki Takaku
Tadahiro Kato
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US10/312,750 priority Critical patent/US7332437B2/en
Priority to KR1020027017969A priority patent/KR100792774B1/ko
Priority to EP01941214A priority patent/EP1313135A1/en
Publication of WO2002001616A1 publication Critical patent/WO2002001616A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Definitions

  • the present invention relates to an improvement in a method for removing a process-affected layer on a wafer surface by chemical etching, which is generated in a manufacturing process of a semiconductor wafer, particularly a single crystal silicon wafer, and a method for manufacturing a single crystal silicon wafer. ⁇ ⁇ ⁇ ⁇ Improvement of the condition of the back side of the wafer. Background art
  • the manufacturing process of semiconductor mirror wafers usually consists of slicing a single crystal rod such as silicon, chamfering the obtained semiconductor wafer, rubbing, etching, mirror polishing, washing and drying.
  • FIG. 3 shows an example of a manufacturing process of such a semiconductor mirror wafer.
  • various steps are performed by replacing some of the steps, repeating a plurality of times, or adding or replacing other steps such as heat treatment and grinding.
  • the polishing process may be performed in about three stages, or a surface grinding process may be added before the polishing process.
  • the etching is carried out after the flattening step such as the rubbing step, for the purpose of removing the deteriorated layer of the surface processing introduced during the mechanical processing such as slicing, chamfering and lapping.
  • the flattening step such as the rubbing step
  • an acid etching step of etching several to several tens of ⁇ m from the wafer surface with a mixed acid aqueous solution composed of hydrofluoric acid, nitric acid, acetic acid, and water is usually performed.
  • the work-affected layer is removed, but the flatness of the wafer is easily damaged as the etching allowance increases.
  • the amount of etching is larger at the periphery of Eha than at other parts, and the flatness is significantly deteriorated.
  • harmful NO x is generated by a chemical reaction during acid etching.
  • the acid etching deteriorates the flatness of the wafer due to the etching, and the alkaline etching forms deep pits. To remove these, it is necessary to increase the polishing allowance for mirror polishing. is there. However, by increasing the polishing allowance, the flatness may be degraded by polishing, and the productivity of the polishing process is greatly reduced.
  • the applicant of the present application has to perform acid etching after the etching step, and at that time, carry out alkali etching.
  • the problem was solved by making the cost larger than the etching allowance of acid etching using a mixed solution of hydrofluoric acid, nitric acid, acetic acid, and water.
  • the mirror polishing wafer The reduction of the polishing allowance to obtain Pol i shed Wafer (PW) was not always sufficient. In recent years, even higher flatness has been demanded, so reducing the polishing allowance has become even more important.
  • the e-backside brightness decreases and undulations (surface roughness with a period of 2 mm or more) occur. It was clarified that dirt easily formed.
  • the glossiness of the back surface of the wafer may be reduced from 15 to 20%.
  • the gloss of the wafer (back side) referred to in the present invention is determined by referring to JIS Z 8741 (method for measuring specular gloss), using a specular gloss meter (gloss meter SD) specified in the standard. It was measured by a method according to In other words, the brightness when no object was placed at the objective position was assumed to be 0% for convenience, and the gloss condition of the mirrored wafer was evaluated to be 100%.
  • the glossiness of the backside of the wafer is mainly determined by the etching process.
  • the etching allowance for annealed etching is 10 to 30 ⁇ on both sides, particularly 20 ⁇ m, and the etching allowance for acid etching is 5 to 20 ⁇ m on both sides.
  • the glossiness can be adjusted to about 40%, but if the etching allowance is further reduced, the glossiness is reduced to 20% or less, which may be a problem. Therefore, when a semiconductor wafer processing method in which acid etching is performed after alkali etching is performed, there is a case where the quality of the back surface side is particularly problematic. Disclosure of the invention
  • the present invention has been made in view of such problems, and it has been found that, while maintaining the flatness of the wafer, the mechanically processed strained layer is removed, the surface roughness is improved, and particularly, a locally deep pit is formed.
  • a chemical etching wafer which has a shallower, smoother irregular shape, and has a jetting surface that is less likely to generate particles and contamination, and reduces the polishing allowance in the mirror polishing process.
  • Semiconductor wafers that improve the quality (gloss, undulation, and stin) of the backside of the wafer. It is a main object of the present invention to provide a processing method of a wafer and a processed semiconductor wafer.
  • the invention of a method for processing a semiconductor wafer according to the present invention is a semiconductor wafer obtained by subjecting a semiconductor wafer obtained by slicing a single crystal rod to at least a chamfering step, a lapping step, an etching step, and a mirror polishing step.
  • acid etching is performed after the alkali etching in the etching step, and the acid etching is performed with an acid etching liquid composed of hydrofluoric acid, nitric acid, phosphoric acid, and water. .
  • the wafer after lapping is first subjected to alkali etching to remove the mechanically processed strained layer while maintaining the flatness after rubbing, and then to perform acid etching to perform alkali etching. It can improve the local deep pits left after etching, the surface roughness and the sharp concave shape.
  • the acid etching is performed with an acid etching solution composed of hydrofluoric acid, nitric acid, phosphoric acid, and water, the swelling of the conventional hydrofluoric acid, nitric acid, and acetic acid acid etching solutions (with a period of 2 mm or more) Surface roughness) and the pit depth can be reduced.
  • the polishing allowance in the polishing step can be reduced, and the productivity of the polishing step can be improved. Furthermore, by reducing the polishing allowance, the deterioration of the flatness in the polishing process is suppressed, and the manufacture of wafers having high flatness is further facilitated. This is probably due to the viscosity of the phosphoric acid, which makes it difficult for the mixed acid chemical solution to enter the pit and makes the etching rate in the pit slower than in other planes.
  • the present invention is a method for processing a semiconductor wafer, comprising subjecting a semiconductor wafer obtained by slicing a single crystal rod to at least a chamfering step, a plane grinding step, an etching step, and a mirror polishing step, wherein the surface grinding step is The etching step is performed before the etching step, and the etching step is performed by acid etching after alkali etching. At this time, the acid etching is performed with an acid etching solution composed of hydrofluoric acid, nitric acid, phosphoric acid, and water.
  • a lapping step is further added, and processing is performed in the order of the lapping step, the surface grinding step, and the etching step.
  • a lapping process is performed locally before the etching process by adding a tool or rubbing process that completely replaces the conventional lapping process with the surface grinding process.
  • the large mechanical work strain layer, which has been formed, can be significantly reduced, and the occurrence of deep pits can be suppressed.
  • the wafer shape can be controlled relatively easily compared to the lapping process, and the same shape can be obtained stably. Furthermore, variations in thickness between the wafers can be suppressed.
  • the plane grinding step is performed before the etching step.
  • the step incorporating the rubbing step it is preferable to perform the steps in the order of the lapping step, the surface grinding step, and the etching step.
  • the chamfering step is preferably performed after the surface grinding step. If there is a lapping step, it is preferable to put it before the lapping step. This is because lap slurry is used in the rubbing step, but if the eaves are not chamfered, it becomes difficult for the lap slurry to enter the center of the eaves, and the outer periphery of the eaves may be drooped extremely. If there is a lapping step and a plane polishing step, it is more preferable to insert a plurality of chamfering steps (at least two). In other words, the chamfering step is not particularly limited, and may be inserted between steps optimal for the purpose. The chamfering step may be replaced or added to a plurality of places.
  • the front and back surfaces of the wafer may be ground, or only the surface (if one side is mirror-polished, only the polishing side in the polishing step) may be ground on one side.
  • the rubbing step is performed before the surface grinding step
  • single-side grinding in which only the polished surface to be polished in the polishing step is preferably performed. This is the back side of the final mirror-finished wafer after polishing. This is because the unsharpened surface) has the same light selectivity and roughness as those of the conventionally used ⁇ rear surface of the wafer ⁇ .
  • the final mirror surface is to be a double-sided mirror surface, it is preferable to perform double-side grinding in the surface grinding step. In this case, a rubbing step is not always necessary. Eliminating the lapping step is preferable because the number of steps can be reduced, and the polishing step can be reduced on both the front and back surfaces of the wafer in the polishing step. That is, the surface to be polished in the polishing step is surface ground. However, if there is no particular specification for the backside shape of the final polished wafer, a wafer with high flatness can be obtained even if both sides are ground in the surface grinding step and one side is polished in the polishing step.
  • grinding streaks generated in the surface grinding step must be removed.
  • This grinding streak is also a type of mechanically deformed layer, which is considered to have a distortion of about 6 m. Therefore, when the wafer subjected to this surface grinding is arc-etched, it is possible to prevent the occurrence of local deep pits that appeared when the force rushing was performed after the rubbing process. In some cases, streaks remained or were emphasized and formed pits.
  • the acid etching is performed using an acid etching solution composed of hydrofluoric acid, nitric acid, phosphoric acid, and water
  • the acid etching using a generally used hydrofluoric acid, nitric acid, and acetic acid-based acid etching solution is performed.
  • the undulation is smaller than that of the etching, and the pit due to the grinding streak can be made shallower. Therefore, the polishing allowance in the subsequent polishing process is small. And the productivity of the polishing process can be improved. Further, by reducing the polishing allowance, the deterioration of the flatness of the wafer during the polishing process is suppressed, and the manufacture of the wafer having a high flatness is further facilitated.
  • the present invention provides a method for processing a semiconductor wafer in which a semiconductor wafer obtained by slicing a single crystal rod is subjected to at least a flattening step, an etching step, and a mirror polishing step.
  • the etching step is to perform acid etching after alkaline etching, and at this time, the acid etching is performed with an acid etching solution composed of hydrofluoric acid, nitric acid, phosphoric acid, and water, and the mirror polishing step is performed as described above.
  • the mirror polishing process by performing the acid polishing, performing the back surface polishing process, and then performing the surface polishing process, it is possible to improve the quality (gloss, undulation, and sting) of the wafer back surface. . Also, by inserting the backside polishing step before the frontside polishing, the transfer of the backside undulation to the wafer surface is reduced, the polishing allowance for the frontside polishing can be further reduced, the nanotopography level unevenness is eliminated, and the flatness due to polishing is reduced. This is advantageous in that a decrease in surface roughness can be suppressed and a wafer with high flatness can be obtained. Further, since the polishing allowance can be reduced, the productivity of the polishing step can be remarkably improved.
  • the flattening step can be a rubbing step and a Z or surface grinding step.
  • the flattening step can be a lapping step and / or a surface grinding step, and the shape and flatness of the wafer are maintained in the subsequent etching step and mirror polishing step.
  • the wafer can be processed into a wafer having high flatness and improved surface roughness and unevenness.
  • polishing is performed so that the glossiness is 35 to 50%.
  • the surface grinding step it is desirable to perform the polishing so that the outer peripheral portion of the wafer becomes thicker.
  • Surface grinding can process wafers with high flatness, but to achieve higher flatness of the wafer after polishing, the outer circumference is about 0.06 ⁇ per 1 ⁇ m of polishing allowance during polishing. It is preferable to prepare an eee with a thicker part (within a range of about 5 mm from the periphery). This is because the thickness of the periphery of the wafer is likely to be smaller in the etching step and the polishing step, which are steps subsequent to the surface grinding step. In the surface grinding step, such an outer peripheral portion can be controlled to have a thickened shape and can be manufactured stably. As a result, a wafer having a high flatness can be obtained after polishing. Also, the thickness variation between the wafers can be suppressed.
  • the entire etching allowance in the etching step be 30 ⁇ or less on both sides.
  • etching allowance 30 m or less on both sides, a wafer with high flatness can be obtained. In particular, it is possible to prevent the sag of the wafer from sagging due to etching.
  • the polishing allowance in the mirror polishing step can be made 7 ⁇ m or less.
  • the polishing allowance can be extremely reduced to 7 ⁇ m or less, and a high flatness can be achieved. Specular surface wafers can be obtained, and the productivity of the polishing process can be significantly improved.
  • the polishing allowance is 2 ⁇ m or more.
  • the composition ratio of the acid etching solution when prepared is preferably a hydrofluoric acid concentration of 5 to 15% by weight and a phosphoric acid concentration of 10 to 40% by weight.
  • the hydrofluoric acid concentration at the time of preparing the acid etching solution is 5 to 10%. 15% by weight or less and phosphoric acid concentration in the range of 10 to 40% by weight.
  • it is within the range.
  • the viscosity of the etching liquid is appropriate, the effect of reducing the pit depth is high, and the influence of the side reaction of the reaction between phosphoric acid and hydrofluoric acid is small. It can be carried out.
  • the acid etching solution dissolves silicon at a concentration of 10 g, L or more.
  • the amount of silicon dissolved is set to be large in this way, the amount of liquid exchange can be reduced in order to return to the original liquid state.
  • the concentration of the etching liquid can be easily controlled, and the acid etching state can be stabilized.
  • the quality of undulations can be improved.
  • composition ratio at the time of use of an acid etchant 1-7 wt% hydrofluoric acid concentration is preferably phosphoric acid concentration is 1 8-3 3 weight 0/0.
  • the initial concentration (concentration at the time of preparation) is preferably within the above-mentioned concentration range, but the composition ratio (concentration at the time of use) when actually etching the wafer is such that the hydrofluoric acid concentration is 1 to 7% by weight and the phosphoric acid concentration is It is preferably 18 to 33% by weight. If etching is performed in such a range, the pit becomes shallower and the surface condition can be improved. Hydrofluoric acid gradually decreases by repeating the etching process, but when the hydrofluoric acid concentration is less than 1% by weight, the etching effect becomes too small. When the concentration is out of the above range, a part of or the whole of the chemical solution is replaced and the etching is performed so that a stable process can be performed.
  • the alkaline etching solution for the alkaline etching is preferably a NaOH aqueous solution or a KOH aqueous solution.
  • the etching effect is more reliably exhibited, the wafer becomes a wafer having a high flatness, the etching allowance can be relatively easily controlled, and the adjustment can be performed at low cost.
  • the semiconductor wafer processed by the method of the present invention is subjected to alkali etching to remove the mechanically processed strained layer while maintaining flatness after rubbing or grinding, and then performing acid etching containing phosphoric acid.
  • alkali etching to remove the mechanically processed strained layer while maintaining flatness after rubbing or grinding
  • acid etching containing phosphoric acid As a result, a semiconductor wafer is provided in which etching of a deep pit portion peculiar to an alkali-etched surface is suppressed, and the surface roughness and the shape of sharp irregularities are improved. In particular, pit depth and swell are improved, The semiconductor wafer becomes even flatter. Furthermore, semiconductor wafers with good quality (glossiness, undulation, stin) on the backside of the wafer can be obtained.
  • the semiconductor wafer according to the present invention is a semiconductor wafer that has been chemically etched.
  • a chemically etched semiconductor wafer having an extremely small pit depth can be manufactured.
  • the semiconductor wafer (PW) whose surface is mirror-polished by performing the above-mentioned mirror polishing of 7 m or less using the above CW has a SFQ Rmax of not more than 0.1 ⁇ and the other side having the mirror-polished surface.
  • the semiconductor wafer can have a maximum pit depth of 4 ⁇ m or less, a waviness of 0.05 / xm or less, and a gloss of 20 to 70%.
  • the polishing allowance can be significantly reduced when polishing the surface of this wafer. Deterioration of flatness (especially sagging around the wafer) is likely to occur if the polishing allowance increases, but this can be prevented by reducing the polishing allowance, and the SFQR max is remarkably less than 0.1 ⁇ m. A wafer with high flatness was obtained. Also, the glossiness of the back surface of the wafer can be controlled in the same manner as the conventional wafer.
  • etching of a deep pit portion peculiar to the alkali-etched surface is suppressed due to the effect of increasing the viscosity by adding phosphoric acid.
  • a smooth surface can be obtained, the mirror polishing allowance can be reduced, and the productivity of the polishing process is improved.
  • the undulation is improved, and the flatness after mirror polishing is greatly improved.
  • FIG. 1 is a flow chart showing a process of manufacturing a semiconductor mirror surface wafer from a single crystal rod.
  • FIG. 1 (a) is a flowchart showing an example of the manufacturing process of the present invention.
  • FIG. 1B is a flowchart showing another manufacturing process of the present invention.
  • FIG. 2 is a flow chart showing a method for processing a semiconductor wafer having a backside polishing step according to the present invention.
  • FIG. 3 is a flowchart showing an example of a conventional manufacturing process. BEST MODE FOR CARRYING OUT THE INVENTION
  • the present inventors have studied various processing methods for semiconductor wafers, particularly etching methods, which maintain the flatness of the wafer after lapping and produce a chemically etched wafer having an etching surface that is unlikely to generate particles and contamination. As a result, first of all, re-etching was performed to remove the strained layer while maintaining the flatness after rubbing, and then acid etching was performed to improve the remaining deep pits, surface roughness or undulation, especially in the conventional case.
  • a mixed aqueous solution of hydrofluoric acid, nitric acid, and acetic acid (sometimes referred to as an acetic acid-based mixed acid)
  • a mixed aqueous solution of hydrofluoric acid, nitric acid, and phosphoric acid (sometimes referred to as a phosphoric acid-based mixed acid) is used as an etching solution.
  • the basic processing conditions of alkaline etching are as follows. For example, after lapping an 8-inch (200 mm) diameter wafer with # 120 lap abrasive, 85 ° C, concentration of 50% NaOH Alkali etching may be performed with an aqueous solution.
  • An appropriate etching allowance for the alkaline etching is 10 to 30 ⁇ on both sides.
  • the local deep pit depth is close to the minimum value, and TTV and Ra do not deteriorate much. It is said that the preferable condition is about 20 ⁇ m.
  • the local deep pit is a pit formed by lapping abrasive grains piercing the surface of the wafer during lapping, and the size and depth of the pit are increased by alkali etching. Therefore, it slightly affects the number of lap abrasive grains used during lapping.
  • the alkali concentration is low, the pit depth tends to increase.
  • the alkali concentration is high, the pit depth can be made shallow. Must be more inefficient.
  • the depth of this pit is determined by the depth of focus of the optical microscope. To remove this pit, it is necessary to polish it in a mirror polishing step that is a subsequent step. Therefore, the amount of mirror polishing needs to be equal to or more than the maximum value of such a deep pit depth, so that the pit should be as shallow as possible.
  • TTV Total Thickness Variation
  • Ra ( ⁇ m) is the center line average roughness, which is one of the most commonly used surface roughness parameters.
  • the acid etching liquid is mainly composed of hydrofluoric acid and nitric acid capable of improving the surface roughness, and the liquid to be mixed with this is usually phosphoric acid in which acetic acid is used.
  • phosphoric acid is stable even in strong acids, and due to the viscosity of phosphoric acid, after entering the pit, the supply of new liquid is cut off and the This is because we thought that we could make the etching slower than other planes, and we could qualitatively grasp the tendency.
  • Table 1 shows that 8-inch wafers were wrapped at 60 ⁇ m on both sides using lap abrasive # 12 00 to improve the flatness and mechanically processed by slicing.
  • ⁇ ⁇ alkali-etched wafer (hereinafter referred to as Observation of local deep pit depth and surface condition of acid-etched wafers when acid-etched with a mixed acid aqueous solution consisting of hydrofluoric acid, nitric acid, phosphoric acid, and water The result.
  • Test numbers 1 to 13 are for the case where the mixing ratio of hydrofluoric acid, nitric acid and phosphoric acid is changed, and test numbers 14 and 15 are for the case of a conventional mixed aqueous solution of hydrofluoric acid, nitric acid and acetic acid.
  • the wafer to be processed was etched 10 m on both sides, and the pit depth and surface condition were evaluated.
  • the effect of phosphoric acid is large for the pit depth.
  • the surface condition when the hydrofluoric acid concentration (% by weight) is higher than the nitric acid concentration as in Test Nos. 9, 11 and 12, the surface becomes rough and the surface becomes cloudy and the gloss decreases. Oops. If the hydrofluoric acid is too concentrated or the nitric acid is too thin, the surface condition will deteriorate. Therefore, it is preferable to perform etching in a state where the concentration of hydrofluoric acid is lower than that of nitric acid. If the hydrofluoric acid concentration is much lower than the nitric acid concentration, as in Test No. 1, etching is not performed (there is almost no reaction).
  • the (hydrofluoric acid Z nitric acid) ratio is preferably set to 1 to 7 or more.
  • the surface of the wafer is the original state of the alkali etching, and a deep pit and a state with a rough surface remain.
  • the pit becomes smaller, but the etching time becomes very long, which is a problem in operation.
  • etching may be slow even at a phosphoric acid concentration of 40% by weight or more. This is thought to be due to the fact that etching does not proceed due to the side reaction of hydrofluoric acid and phosphoric acid.
  • the ratio of (hydrofluoric acid / nitric acid) is about 1/2, and if the concentration of phosphoric acid is 40% by weight or less, a very good surface state can be obtained.
  • the glossiness could be adjusted over a wide range from 20 to 70% by adjusting the etching time.
  • the surface condition in Table 1 is a condition in which the surface is visually inspected, the surface becomes rough, the glossiness is reduced, and the surface condition of the aluminum force leaching remains. Then, those that were difficult to use were marked as ⁇ (somewhat difficult). If the surface state after re-etching remains, it is possible to improve the surface state by lengthening the etching time, but it is difficult to operate. Even if the surface is rough, the pit depth is small, so it can be used as a raw material for polishing both sides of the wafer. When the surface was etched and the glossiness was good, but a slightly mottled pattern remained, it was rated as ⁇ (good). this Can be used without any particular problem.
  • the pit depth is a value obtained by scanning the surface of the wafer and calculating the depth of focus of an optical microscope at a certain portion of the pit, and indicates the maximum value of the obtained pit depth.
  • the concentration range of preferably-phosphate-based mixed acid, the initial concentration at formulation, hydrofluoric acid (HF) is 5-1 5 wt%
  • the remainder water (H 2 O) of about is 5-1 5 wt%
  • the etching effect deteriorates.
  • the content is more than 15% by weight, the surface condition becomes worse due to the relationship with nitric acid.
  • the range of 20 to 45% by weight is considered preferable in view of the relationship with hydrofluoric acid and phosphoric acid.
  • the (HF / HNOa) ratio is preferably 1 Z (2 to 7).
  • the appropriate etching allowance for acid etching is 5 to 20 ⁇ on both sides.
  • the surface can be etched smoothly while maintaining the flatness at a depth of about 10 ⁇ m on both sides while maintaining the flatness. This is because, due to the viscosity of the phosphoric acid, mixed acids are less likely to enter the pits due to rubbing and the pits at the grinding streak, and the etching speed in the pits is lower than in other planes. It is thought that there is.
  • each composition ratio during the actual etching was confirmed.
  • the above concentration range is preferable, but the composition actually changes during etching.
  • the composition of the chemical solution tends to decrease the concentration of hydrofluoric acid, the concentration of nitric acid gradually, the concentration of phosphoric acid hardly changes, and the concentration of water.
  • the composition is unstable immediately after the start of etching.
  • Table 2 shows the concentration of each component in the etching solution when the amount of silicon dissolved was varied from 0 to 20 g / L.
  • Etchant Test No. 1 3 the same 5 0 wt 0/0 off Tsu acid during preparation (initial), 7 0 wt% nitric acid, 1 8 5% by weight volume ratio-phosphate: 3: Formulation 2
  • the concentration (initial concentration) at the time of dissolving silicon changes in advance.
  • the etching composition during use is approximately It is about 1 to 7% by weight, nitric acid is about 25 to 33% by weight, and phosphoric acid is about 18 to 33% by weight.
  • silicon dissolution is 10 g ZL or more, the waviness is as low as 0.05 ⁇ m or less, so that a very good wafer can be manufactured. The larger the amount of silicon dissolved, the smaller the swell.
  • the waviness (W aviness), and the height of the origin by matching the height of the measurement end point and the measurement start point, a Y 29 measured from the absolute value of the displacement amount from the origin at 2 mm pitch,
  • the average value ⁇ is defined as swell.
  • a universal surface profiler (SE-3F type) manufactured by Kosaka Laboratory Co., Ltd. was used as the undulation measuring device.
  • the measuring method is to trace the center of the surface of the wafer (diameter 200 mm) 60 mm with a stylus and measure only the shape components excluding the fine surface roughness components. If silicon is dissolved in an amount of 10 g / L or more, the etching composition is stabilized. The reactivity of the etching liquid immediately after the preparation is unstable. By dissolving a certain amount of silicon in advance, the reactivity and the composition of the etching solution are stabilized.
  • the depth of the pit can be made shallower than the conventional allying and acetic acid mixed acid etching.
  • Table 3 summarizes the relationships between the various etching methods and the quality and characteristics of the obtained wafers.
  • etching allowance (etching allowance) is too large, alkali etching and acid etching In addition, the outer periphery of the wafer is easily sagged by the etching performed. Therefore, in the etching step, it is better to set the both sides to about 10 to 30 / im, which is smaller than the conventional allowance.
  • the thickness is about 15 ⁇ m on both sides by using a force jetting method, and about 5 ⁇ m on both sides by an acid etching method.
  • the maximum value of the pit depth is 4 m or less, and the undulation PV value of the 2 mm pitch is reduced. 0.05 m or less and gloss range of 20 to 70 ° /.
  • Semiconductor wafer can be easily and stably manufactured.
  • the inventors of the present invention have studied various methods of manufacturing a wafer in which processing distortion and residual pits and the like due to the processing are small before the mirror polishing step, particularly the etching step and the preceding steps.
  • the strain layer generated by slicing or lapping is extremely reduced, a wafer with high flatness is obtained, and alkali etching is performed, and the surface is left after grinding.
  • the idea was to perform acid etching using a mixed aqueous solution of hydrofluoric acid, nitric acid and phosphoric acid as an acid etching solution. The present invention was completed by investigating the processing conditions.
  • FIG. 1 is a series of flow charts for manufacturing a semiconductor mirror-finished wafer by processing a single crystal rod of the present invention.
  • FIG. 1 (a) is a flow diagram including a surface grinding process and an etching process in order
  • FIG. 1 (b) is a flow diagram including a surface grinding process and a etching process in which a lapping process is added before the process.
  • Figure 1 (a) shows a mirror wafer manufacturing process in which the lapping process has been completely replaced with a surface grinding process.
  • a single crystal rod is sliced in the slicing process to obtain a wafer, and the surface grinding process is performed. Improve flatness and remove mechanically damaged layers generated in the slicing process.
  • the wafer is chamfered and the etching process starts.
  • Etching is performed by first removing the strained layer and grinding streak by applying force leaching to make it shallow, and then performing acid etching with a phosphoric acid-based mixed acid to make the polishing streak shallow.
  • mirror polishing is performed in a mirror polishing step, and washing and drying are performed in a washing and drying step, whereby a mirror wafer having a high flatness can be manufactured.
  • Fig. 1 (b) shows the process of manufacturing a mirror-finished wafer with a lapping process added before the surface grinding process.
  • a single crystal rod is sliced in the slicing process to obtain a wafer, and the primary chamfering process is converted to the wafer. After roughening, it is wrapped in a lapping process to improve flatness and remove mechanically damaged layers generated in the slicing process. Subsequently, in the surface grinding process, the surface is ground to further improve the flatness. Next, finish chamfering is performed in the secondary chamfering process, and the etching process starts.
  • Etch first with alkaline Cutting is performed to remove the strained layer and grinding marks, and then acid etching is performed with a phosphoric acid-based mixed acid to reduce the grinding marks. At this time, it is preferable to make the etching allowance of the alkali etching larger than the etching allowance of the acid etching. Subsequently, mirror polishing is performed in a mirror polishing process, and washing and drying are performed in a washing and drying process to produce a high flatness mirror-finished wafer.
  • the standard conditions of surface grinding are as follows: Spindle speed: 400 to 700 rpm, ⁇ Each speed: 5 to 9 rpm (during machining), 3 to 7 rpm (during spark-out) Grindstone feed speed: 0.1 to 0.3 ⁇ m Z sec is preferred.
  • the grindstone to be used is preferably of a high Young's modulus type, and the surface grinder is preferably an infeed type surface grinder in which the grindstone has a central cut.
  • Examples of the surface grinding device include a double-head grinding device for grinding both surfaces simultaneously and a device for grinding one surface or one surface only, but the form of the device is not particularly limited.
  • etching as described above is performed. First, remove the distorted layer and the grinding streak by performing the force leaching, and then perform the acid etching with a phosphoric acid-based mixed acid to reduce the grinding streak. Subsequently, mirror polishing is performed in a mirror polishing step, and washing and drying are performed in a washing and drying step, whereby a high flatness mirror wafer can be manufactured.
  • a wafer manufactured by processing through the above series of steps has very shallow or completely nonexistent pits, and has a small undulation component.
  • the surface roughness becomes finer and the gloss increases. Therefore, the polishing allowance (removal allowance) in the polishing process can be significantly reduced, and a wafer with high flatness can be obtained with high productivity.
  • the present inventors have conceived that in order to solve this problem, in the mirror polishing process, a back surface polishing process is performed after the acid etching, and then a surface polishing process is performed.
  • FIG. 2 is a series of flowcharts illustrating a method for processing a semiconductor wafer having a backside polishing step according to the present invention.
  • a feature of this method is that a back surface polishing step is performed before the front surface polishing step of mirror polishing the surface of the wafer.
  • a conventional method and apparatus may be used.
  • a slicing device with an inner peripheral blade of a wire saw, and perform slicing so as to reduce warp.
  • slice so that the warp (sledge) is kept to 10 ⁇ m or less.
  • a conventional method and apparatus may be used.
  • beveling rounding
  • beveling is performed to round off the corners of the outer periphery to prevent chipping and chipping, and then chamfering to mirror the chamfered part before the surface polishing process. Is preferred.
  • the chamfering step is preferably performed after the surface grinding step. If there is a rubbing step, it is preferably inserted before the lapping step.
  • a plurality of chamfering steps may be provided. In this case, an example was shown in which a primary chamfering step was performed before lapping, a secondary chamfering after surface grinding, and a mirror chamfering step after backside polishing.
  • a surface grinding step may be added after the lapping step, and the processing may be performed in the order of the lapping step, the plane polishing step, and the etching step.
  • the surface grinding step is performed before the etching step.
  • the rubbing step it is preferable to perform the rubbing step, the surface grinding step, and the etching step in this order.
  • the flattening step in the case of the rubbing step, it is preferable to perform flattening using lapping abrasive grains of about # 1200 to # 15000.
  • the lapping allowance (removal allowance by wrapping) may be about 40 to 60 ⁇ m on both sides. It is preferable to carry out a two-step lapping of 40 / ⁇ ⁇ ⁇ on both surfaces with # 1200 lapping abrasive grains and further, 20 ⁇ on # 2 with # 125. Thus, in the latter stage, it is preferable to use a lap slurry containing # 150 and fine abrasive grains.
  • abrasive grains When surface grinding is performed after rubbing, it is preferable to use abrasive grains of about # 150000 to # 400000.
  • the grinding allowance (removal allowance by surface grinding) should be about 1 ⁇ per side.
  • the grinding wheel used for surface grinding is preferably a high Young's modulus, and the grinding device is preferably an infeed type grinding device in which the grinding wheel has a central cut.
  • etching and polishing can be performed while maintaining the shape to remove grinding marks. That is, in the etching step of the present invention, as described above, the acid etching is first performed after the alkali etching is performed in the etching step. More acid By performing acid etching of the ting with hydrofluoric acid, nitric acid, phosphoric acid, and water, the undulation can be reduced and the grinding marks can be reduced.
  • the backside polishing step is performed after the acid etching and before the frontside polishing step.
  • it can be carried out in any step after the etching (for example, it may be carried out after the surface polishing step), but it must be carried out after the acid etching and before the surface polishing step. If, for example, the surface of the wafer is polished with the undulation component on the back side improved by the back side polishing, the influence of the back side shape transfer, etc. can be reduced as much as possible, and the unevenness at the nanotopography level is also reduced.
  • the surface can be polished while maintaining a high flatness state.
  • the polishing allowance (removal allowance by polishing) on one side is preferably 0.4 / im or less, 0.05 ⁇ or more, and more preferably about 0.1 ⁇ m to 0.3 ⁇ .
  • the surface polishing step is not particularly limited as long as it is polished under conditions in which the outer peripheral sag due to polishing does not occur. However, particularly when polishing is performed in a plurality of stages, it is preferable that the polishing allowance be 4 / X m or less on the entire surface side. However, it is desirable to polish about 1 m to obtain a good mirror surface.
  • the wedge is small in the etching step, and the grinding streaks (pits due to the grinding streaks) are very shallow. It is possible to reduce the size and obtain a mirror surface wafer with high flatness.
  • the back surface polishing step is performed before the polishing, the transfer of the undulation on the back surface is less likely to occur on the wafer surface, and the polishing allowance for the surface polishing can be further reduced. As a result, there is the advantage that unevenness at the nanotopography level is reduced, the flatness is not reduced by polishing, and a wafer with high flatness can be obtained. Further, since the polishing allowance can be reduced, the productivity of the polishing step can be remarkably improved.
  • the following etching process was performed using a 200 mm (8 inch) diameter lap wafer (lap abrasive grain number: # 1200).
  • the TTV of this lap-a-eha was approximately 0.8 ⁇ m.
  • the etching allowance was set to 20 ⁇ on both sides, and the substrate was immersed in a 50% by weight aqueous Na aP solution at 85 ° C for 450 seconds.
  • the acid etching was performed at a liquid temperature of 25 ° C with a mixed acid consisting of After etching, the flatness (TTV), surface roughness (R a), undulation, pit depth, and gloss were measured to investigate the effect of etching. The results are shown in Table 4.
  • Example 1 phosphoric acid-based mixed acid
  • TTV flatness
  • a wafer with a very small pit depth could be manufactured.
  • the glossiness became the same value as the conventional one, and it was found that the glossiness could be adjusted within the standard range.
  • the surface roughness (R a ) of the wafer chamfered part is good, and there are also effects such as a reduction in load such as mirror chamfering.
  • polishing allowance was set at 7 ⁇ (target value) for the entire surface side.
  • the TTV and SFQRmax of the polished product were measured, and the appearance was inspected.
  • SFQR SiteFrontleast—sQuaresRange
  • SFQR SiteFrontleast—sQuaresRange
  • the flatness ⁇ ⁇ V and the SFQ Rmax were measured using a flatness measuring instrument (UZG950, U / S9600) manufactured by ADE, and the surface roughness (Ra) was measured.
  • the measurement was performed using a universal surface profiler (SE-3C type) manufactured by Kosaka Laboratory Co., Ltd.
  • the flatness SFQRmaX was evaluated in a 20 mm X 20 mm area using a flatness measuring device manufactured by ADE. The appearance was checked with a microscope for the presence of pits.
  • Example 1 eno with high flatness and no appearance abnormality (pit) was produced by polishing with a polishing allowance of 7 ⁇ m or less. This was achieved by performing alkali etching ⁇ acid etching containing phosphoric acid and reducing the pit depth after the etching compared to the conventional method.
  • the polishing allowance can be reduced, the polishing efficiency can be improved, the sagging of the outer periphery due to polishing can be prevented, and the wafer having excellent flatness of the outer periphery of the wafer can be manufactured.
  • the flatness and pit depth of CW are improved by alkali etching and phosphoric acid-containing acid etching.
  • a wafer with little swell can be obtained.
  • the gloss can be adjusted to the same degree in both the comparative example and the example.
  • PW has an abnormal appearance in the comparative example, indicating that the polishing allowance is insufficient.
  • excessive polishing with a pit depth of about +3 ⁇ m is required to completely eliminate the pit after etching.
  • Increasing the polishing amount also increases the processing time.
  • SFQ Rmax becomes worse as the polishing allowance increases. It is preferable that the polishing cost is small. Polishing allowance is reduced with phosphoric acid-containing acid etching. As a result, a mirror-polished wafer with improved flatness, such as SF QRmax, could be manufactured.
  • a mirror-finished wafer was manufactured by the steps shown in FIG. 1 (b).
  • the ingot with a diameter of about 200 mm is sliced, first chamfered, and then wrap slurry is used (lap abrasive grain count # 12000), and the next lapping is performed using the wrapped ⁇ ha (called wrap ⁇ aha).
  • Surface grinding was performed under such conditions.
  • the surface grinding was performed using a single-sided grinding machine of the infeed type at a spindle rotation speed of 550 rpm, ⁇ Eno ⁇ rotation speed of 7 rpm, and a grinding wheel feed rate of 0.2 inZ sec. After that, secondary chamfering was performed.
  • the flatness (TTV) of the wafer after this surface grinding was about 0.6 // m.
  • the etching allowance target is set to 20 ⁇ on both sides, and the above-mentioned wafer is immersed in a 50% by weight NaOH aqueous solution. Etching was performed by immersion in C for 450 seconds.
  • the acid etching was performed at a liquid temperature of 25 ° C with a mixed acid of 10 / Xm as the etching allowance target on both sides.
  • a flatness measuring instrument (U / G950, U / S9600) manufactured by ADE was used.
  • the Ra was measured using a universal surface profiler (SE-3C type) manufactured by Kosaka Laboratory Co., Ltd. at the center of the wafer.
  • the swell is defined as the height origin by matching the difference between the height at the measurement start time and the measurement end time, and Y 2 g is measured from the absolute value of the displacement from the origin at a pitch of 2 mm, and the average value is calculated. Is defined as swell.
  • the undulation measuring device used was a universal surface profiler (3 £ -3 type) manufactured by Kosaka Laboratory Co., Ltd. The measurement was performed by tracing the central portion of the wafer 60 mm with a stylus, and only the shape components excluding the fine surface roughness components were measured. Regarding the appearance inspection, the presence or absence of pits was observed with a microscope.
  • the pit depth was checked.
  • the pit depth was determined by the depth of focus of the optical microscope.
  • the pit depth is indicated by the maximum value of the wafer evaluated for a plurality of sheets.
  • the glossiness of the back surface of the wafer was measured by a Daryo meter SD manufactured by Toyo Seiki.
  • the wafer after completion of the etching was mirror-polished.
  • the surface on the side where the surface was previously ground was polished, and the polishing allowance was set at the target value of 4 ⁇ m.
  • TTV and SFQRmax of the polished wafer were measured, and the appearance was inspected.
  • the SFQR was measured using a flatness measuring device manufactured by ADE, and the size of the site was evaluated using a 20 mm ⁇ 20 mm area. Table 7 shows the results. (Table 7)
  • Example 2 a wafer having a high flatness and no abnormal appearance (grinding marks or pits) could be manufactured by polishing with a polishing allowance of 4 / X m or less. This has been achieved by performing surface grinding before etching, especially alkali etching, and etching with mixed acid containing phosphoric acid after all-force re-etching in the etching process.
  • the next etching treatment was performed using a lap wafer having a diameter of 200 mm (lap abrasive grain number: # 1200).
  • the etching was performed in two steps: alkali etching and acid etching using a mixed acid of hydrofluoric acid, nitric acid, and acetic acid.
  • the alkaline etching was performed by immersing the above-mentioned wafer in a 50 wt% NaOH aqueous solution at 85 ° C. for 450 seconds for etching with a target of etching allowance of 20 ⁇ m on both sides.
  • a hydrophilization treatment after immersion in 0.3% hydrogen peroxide water, the weight was 50%. /.
  • the polishing allowance was set at 4 ⁇ m.
  • the polishing conditions are the same as in Example 2. TTV and SFQ Rmax of the polished wafer were measured, and the appearance was inspected. The results are shown in Table 7.
  • a mirror surface wafer was manufactured by a process as shown in FIG.
  • a single crystal rod (ingot) having a diameter of 200 mm and a resistivity of 0.02 ⁇ ⁇ cm is sliced with a wire saw and subjected to primary chamfering, followed by lap slurry (lap abrasive grain count # 120) 0) and wrapped at 40 ⁇ m on both sides.
  • lap slurry lap abrasive grain count # 120
  • the lap slurry was switched to lap abrasive # 1500, and lapping of 20 ⁇ m was performed on both sides.
  • the polishing allowance can be set to about 0.05 to 0.3 ⁇ depending on the glossiness.
  • polishing was performed in multiple stages (primary polishing, secondary polishing, and final polishing).
  • the polishing allowance for the entire front side was set at 3 ⁇ m.
  • a flatness meter (UZG950, U / S9600) manufactured by ADE was used.
  • the size of the site was evaluated in an area of 20 mm ⁇ 2 O mm using a flatness measuring device manufactured by ADE.
  • the presence or absence of pits was observed with a microscope.
  • the pit depth was checked. The pit depth was determined by the depth of focus of the optical microscope. In addition, the occurrence of stin etc. was confirmed visually on the back of the wafer.
  • Nanotopography also called nanotopology refers to unevenness with a wavelength of about 0.1 mm to 20 mm and an amplitude of about several nm to 100 nm. Is within a square block range of 0.1 mm to 10 mm or a circular block range of 0.1 mm to 10 mm in diameter (this range is called WINDOW SIZE, etc.). The difference (PV value; peak to valley) is evaluated. This PV value is also called Nanotopography Height or the like. As for nanotopography, the maximum value of the irregularities existing in the wafer surface evaluated especially was small. Is desired. In this example, a plurality of block ranges were evaluated with a 10 mm square, and the maximum PV value was evaluated. Table 8 shows the results.
  • Example 3 a wafer having a polishing allowance of 4 / X m or less, a high flatness and a wafer having no abnormal appearance (grinding streaks, pits, and blue streaks on the back surface) were obtained.
  • a wafer having a polishing allowance of 4 / X m or less, a high flatness and a wafer having no abnormal appearance (grinding streaks, pits, and blue streaks on the back surface) were obtained.
  • a wafer having a polishing allowance of 4 / X m or less a high flatness and a wafer having no abnormal appearance (grinding streaks, pits, and blue streaks on the back surface) were obtained.
  • a wafer having a polishing allowance of 4 / X m or less, a high flatness and a wafer having no abnormal appearance (grinding streaks, pits, and blue streaks on the back surface) were obtained.
  • a wafer having no abnormal appearance grinding streaks, pits, and blue
  • a mirror surface wafer was manufactured by the process shown in FIG.
  • a single crystal rod (ingot) having a diameter of 200 mm and a resistivity of 0.02 ⁇ ⁇ cm was sliced with a wire saw, subjected to primary chamfering, and then lap slurry (ingot).
  • lap slurry Using a lapping abrasive grain count of # 1200), wrapping was performed at 40 ⁇ m on both sides.
  • the lap slurry was switched to lap abrasive # 150, and 20 ⁇ m rubbing was performed on both sides.
  • an etching process was performed.
  • the etching was performed in two steps: alkali etching and acid etching using a mixed acid of hydrofluoric acid, nitric acid, and acetic acid.
  • the etching margin was set to 20 m on both sides, and the above wafer was immersed in a 50 wt% NaOH aqueous solution at 85 ° C. for 450 seconds for etching.
  • polishing was performed in multiple stages (primary polishing, secondary polishing, and final polishing).
  • the overall polishing cost was set at 3 ⁇ m.
  • TTV, SFQRmaX and nanotopography are all inferior to those of Example 3.
  • stin was observed in this wafer with low resistivity.
  • etching is performed using a lap wafer having a higher flatness than that of the above-described embodiment, a product having better flatness than the above-described embodiment can be manufactured. That is, although the deterioration of the flatness due to the etching can be reduced in the present invention, the absolute value of TTV is also affected by the quality of the lap wafer.
  • the pit depth is also slightly affected by the lapping abrasive used during lapping. Normally, a lap abrasive of about # 1200 is used in the rubbing process, but the pit depth can be further improved by using a lap abrasive of # 150.
  • the conditions for obtaining a wafer with high flatness are alkaline
  • the example of etching with both sides at about 20 ⁇ m by acid etching with acid etching at both sides with an etching rate of about 10 / m was illustrated, the etching rate is not limited to this, and depending on the state of the wafer after lapping, etc. The rate of re-etching may be lower, or the overall etching allowance may be reduced.
  • the production of ENO whose one surface is highly mirror-finished
  • the present invention is not limited to this, and can be applied to the production of EHA, whose both surfaces are highly mirror-finished.
  • CW obtained by alkali etching and phosphoric acid-containing acid etching has an improved pit depth on both the front and back surfaces, so the polishing allowance can be reduced even when polishing both surfaces. It can also be processed into wafers with high flatness.
  • the polishing allowance can be reduced even when polishing both sides. It can be processed into a wafer with high flatness.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Description

明 細 書 半導体ゥエーハの加工方法おょぴ半導体ゥエーハ
技術分野
本発明は、 半導体ゥェ一ハ、 特に単結晶シリ コンゥエーハの製造工程において 発生するゥエーハ表面の加工変質層を化学ェツチングにより除去する方法の改善、 およぴ単結晶シリ コンゥエーハの製造方法において発生するゥエーハ裏面状態の 改善に関する。 背景技術
従来、 半導体鏡面ゥエーハの製造工程は、 通常、 シリ コン等の単結晶棒をスラ イスし、 得られた半導体ゥエーハに少なく とも面取り、 ラッビング、 ェツチング、 鏡面研磨および洗浄 · 乾燥する工程から構成されている。 このよ うな半導体鏡面 ゥエーハの製造工程の一例を図 3に示す。 これらの工程は目的により、 その一部 の工程が入れ替えられたり、 複数回繰り返されたり、 あるいは熱処理、 研削等他 の工程が付加、 置換されたり して、 種々の工程が行われる。 例えば、 研磨工程が 3段程度で行われたり、 平面研削工程が研磨工程の前に付加されたりすることが ある。
通常、 エッチングは、 スライス、 面取り、 ラッピング等の機械的加工時に導入 される表面加工変質層の除去を目的とし、 ラッビング工程等の平坦化工程の後に エッチング工程が行われる。 例えば、 フッ酸、 硝酸、 酢酸、 水からなる混酸水溶 液により ゥエーハ表面より数〜数十 μ mェツチングする酸ェツチング工程が通常 である。 ·
酸エッチングによれば、 加工変質層は除去されるが、 ゥエーハの平坦度はエツ チング代が多い程損なわれ易い。 特にゥエーハの周辺部は他の部分よりエツチン グ量が大きく、 平坦度の悪化が著しい。 また、 酸エッチング時の化学反応により 有害な N O x が発生する等の問題もある。
これらの問題を回避するため、 アル力リェツチングが用いられる場合もある。 しかし、 エッチング液としてアルカリ系のェツチング溶液を用いてエッチングを 行う と、 ラッピング後の平坦度はそのまま維持されるものの、 ゥエーハ表面に局 所的に深さが数 μ mで、大きさが数〜十数 X mのピッ トが形成され易い。 これは、 ラッビング工程で発生する局所的な機械的加工歪みの大きな部分がアル力リェッ チングの異方性により、 他の部分より深くエッチングされ、 ピッ トが形成される と考えられている。
上記のように、 酸エッチングでは、 エッチングによりゥエーハの平坦度が悪化 してしまい、 アルカリエッチングでは、 深いピッ トが形成されるため、 これらを 除去するには鏡面研磨の研磨代を大きくする必要がある。 しかし、 研磨代を多く することで研磨により平坦度を悪化させてしまうことがあるし、 研磨工程の生産 性を大巾に低下させてしまう。
そこで、 本願出願人は、 先に特開平 1 1一 2 3 3 4 8 5号で開示したように、 ェツチング工程をアル力リェツチングの後、 酸エッチングを行うものとし、 その 際、 アルカリエッチングのエッチング代を、 フッ酸、 硝酸、 酢酸、 水の混酸水溶 液による酸エッチングのエッチング代よりも大きくすることで解決を図ったとこ ろ、 平坦化は十分達成することができたものの、 鏡面研磨ゥェーハ （Pol i shed Wafer, P W ) を得るための研磨代の低減化は必ずしも十分でなかった。 近年で はさらなる高平坦度化も要求されているので、 研磨代の低減化が一層重要になつ ている。
そのため、 研磨工程直前に （平面） 研削工程を行いその後ゥエーハ表面を研磨 することで研磨時間の短縮や外周ダレの防止を行う技術が考えられた。 しかし、 研削による研削条痕の残留や研削ダメージの制御が難しく、 研削ダメージを 3 μ m以下とすることは困難であった。
さらに、 ゥエーハ加工工程においてゥエーハ裏面輝度 （光沢度） の低下及びう ねり （ 2 m m以上の周期の面粗さ） の発生、 更には低抵抗率結晶で生じ易いプル ースティン （以下単にスティンということがある） といわれ ¾汚れが生じ易いこ とが明らかになった。 特にエッチング工程の条件によっては （例えばエッチング 代を少なく した場合）、 ゥエーハ裏面の光沢度は 1 5から 2 0 %程度に低下して しまうことがあった。 なお、 本発明でいうゥェーハ （裏面） の光沢度は、 JIS Z 8741 (鏡面光沢度測 定方法） を参考にし、 同規格で指定の鏡面光沢度計 （グロスメーター S D ) を使 用、 同法に準じた方法によ り測定した。 すなわち対物位置に何も置かない状態の 輝度を便宜上 0 %と仮想し、 鏡面化されたゥエーハの光沢度を 1 0 0 %とする設 定条件で評価した。
従来、 ゥエーハの表裏両面に鏡面研磨を行うことはあったが、 裏面を完全な鏡 面した場合 （光沢度 1 0 0 %近くにした場合）、 パーティクルが付着しやすく又 再離脱しゃすいことやゥエーハを吸着する静電チヤック等の接触面積などの問題 があり、 光沢度をある程度の範囲に低下させる必要があった。 デバイス工程等に もよるが一般的に 3 0〜 6 0 %程度の光沢度が好ましい。
通常ゥエーハ裏面の光沢度は、 エッチング工程で主に決められてしまう。 高平 坦度なゥエーハを得るためにはェツチング工程でのェツチング代を少なくするこ とが好ましい。 前記アルカリエッチングの後、 酸エッチングする方法では、 従来 ァノレカリエッチングのエッチング代として両面で 1 0〜 3 0 μ πι、特に 2 0 μ m、 酸エッチングのエッチング代として、 両面で 5〜 2 0 / m、 特に Ι Ο μ m程度で エッチングすることが好ましく、 ェツチング工程全体で両面で約 3 0〜 4 0 / m のェツチング代であった。これにより光沢度 4 0 %程度まで調整可能であつたが、 更にエッチング代を少なく しょう とすると光沢度が低下してしまい 2 0 %以下に なり問題となることがあった。 従ってアルカリエッチングの後、 酸エッチングを 行なう半導体ゥエーハの加工方法を行った場合、 特に裏面側の品質が問題となる ことがあった。 発明の開示
そこで、 本発明はこのような問題点に鑑みなされたもので、 ゥエーハの平坦度 を維持しつつ、 機械的加工歪み層を除去し、 表面粗さを改善し、 特に局所的な深 いピッ トをより浅く、 滑らかな凹凸形状を持ち、 パーティクルや汚染の発生しに くぃェツチング表面を有する化学ェツチングゥエーハ （Chemi cal etched Wafer， C W ) を作製し、 鏡面研磨工程における研磨代を減少させることができるととも に、 ゥエーハ裏面の品質 （光沢度、 うねり、 スティン） も良好にする半導体ゥェ ーハの加工方法と加工された半導体ゥエーハを提供することを主たる目的とする。 上記課題を解決するため本発明に関する半導体ゥエーハの加工方法の発明は、 単結晶棒をスライスして得た半導体ゥエーハに、 少なく とも面取り工程、 ラッピ ング工程、 エッチング工程、 鏡面研磨工程を施す半導体ゥエーハの加工方法にお いて、 前記エッチング工程をアルカリエッチングの後、 酸エッチングを行うもの とし、 その際、 酸エッチングをフッ酸、 硝酸、 リン酸、 水からなる酸エッチング 液で行うことを特徴としている。
このように、 エッチング工程において、 ラッピング後のゥエーハに対して先ず アルカリエツチングを行って、 ラッビング後の平坦度を維持しつつ機械的加工歪 み層を除去し、 次いで酸エッチングを行うことにより、 アルカリエッチング後に 残る局所的な深いピッ トと、表面粗さや鋭利な凹 ώ形状を改善することができる。 その際、 酸エッチングをフッ酸、 硝酸、 リ ン酸、 水からなる酸エッチング液で 行う と、 従来使用されていたフッ酸、 硝酸、 酢酸系酸エッチング液よりもうねり ( 2 m m以上の周期の面粗さ） が小さくなり、 ピッ ト深さも浅くすることができ る。 従って研磨工程における研磨代を小さくすることができ、 研磨工程の生産性 の向上を図ることができる。 さらに、 研磨代を削減することにより、 研磨工程で の平坦度の劣化が抑えられ、 高平坦度を有するゥエーハの製造がより一層容易に なる。 これは、 リ ン酸が持っている粘度が起因となり、 ピッ ト内に混酸の薬液が 入り難くなり、 ピッ ト内のエッチング速度を他の平面より も遅く しているためと 考えられる。
また本発明は、 単結晶棒をスライスして得た半導体ゥエーハに、 少なく とも面 取り工程、 平面研削工程、 ェツチング工程、 鏡面研磨工程を施す半導体ゥエーハ の加工方法であって、 前記平面研削工程はエッチング工程より前に行われ、 前記 エッチング工程はアルカリエッチングの後、 酸エッチングを行うものとし、 その 際、 酸エッチングをフッ酸、 硝酸、 リ ン酸、 水からなる酸エッチング液で行なう ことを特徴としている。
そしてこの場合、 前記半導体の製造方法において、 さらにラッピング工程を加 え、 ラッピング工程、 平面研削工程、 エッチング工程の順序で加工を行うことが 好ましい。 このように、 本発明では、 従来のラッピング工程の代わりに完全に平面研削ェ 程に置き換えるカ あるいはラッビング工程を加えてェツチング工程より前で平 面研削工程を行うことで、 ラッビングによって局所的に発生していた大きな機械 的加工歪層を著しく少なくすることができ、 深いピッ トの発生を抑えることがで きる。
そして平面研削工程では、 ラッピング工程に比べ、 ゥエーハ形状を比較的容易 に制御でき、 同じ形状を安定的に得ることができる。 さらにゥエーハ間の厚さの バラツキも抑えることができる。
平面研削はラップ後のゥエーハをエッチングしてもなお残留しているピッ トを 除去することも可能である。 そこでエッチング工程の後に平面研削工程を行うこ とも考えられるが、 平面研削では、 研削条痕と言われる模様がゥエーハ表面に残 つてしまう。 この研削条痕を消すために研磨工程での研磨代を多くする必要があ り、 ゥエーハの平坦度を悪化させてしまうことが判った。 そこで、 本発明では平 面研削工程はェッチング工程の前に行うことにした。 特にラッビング工程を組み 入れた工程ではラッピング工程、 平面研削工程、 エッチング工程の順に工程を行 うことが好ましい。
なお、 面取り工程は平面研削工程の後に実施するのが好ましい。 またラッピン グ工程がある場合、 ラッピング工程の前段に入れるのが好ましい。 これは、 ラッ ビング工程ではラップスラリーを用いるがゥエーハに面取りをしていない場合、 このラップスラリーがゥエーハ中央部に入り込みづらくなり、 ゥエーハ外周部が 極端にダレてしまうことがあるためである。 また、 ラッピング工程および平面研 削工程がある場合は、 面取り工程を複数箇所 （少なく とも 2箇所） に入れるとよ り好ましい。 つまり面取り工程は特に限定されるものではなくその目的により最 適な工程間に入れれば良く、 面取り工程を入れ替えたり、 また複数箇所に加えた りしてもよい。
また、 平面研削工程ではゥエーハの表裏両面を研削してもよく、 また表面 （片 面を鏡面研磨する場合、 研磨工程での研磨面側） のみを片面研削しても良い。 特 にラッビング工程を平面研削工程の前に行う場合、 研磨工程で研磨する研磨面の みを研削する片面研削が好ましい。 これは研磨後の最終鏡面ゥ ーハの裏面 （研 削されていない面） が従来から使用されているゥエーハの裏面と同様な光択度ゃ 粗さの状態になるためである。
最終的な鏡面ゥエーハを両面鏡面ゥエーハとする場合は、 平面研削工程で両面 研削を行うのが好ましい。 この場合ラッビング工程は必ずしも必要でなくなる。 ラッピング工程をなくせば工程も減り、 また研磨工程でもゥエーハの表裏両面と も研磨代を少なくできるので好ましい。 つまり研磨工程で研磨する面を平面研削 する。 但し最終研磨ゥエーハの裏面形状に特に規格がなければ、 平面研削工程で 両面研削をし、 研磨工程で片面研磨しても高平坦度なゥエーハが得られる。
次に、 本発明では平面研削工程の後に行われるエッチング工程で、 平面研削ェ 程で発生した研削条痕を除去しなければならない。 この研削条痕も一種の機械的 加工歪み層で、 およそ 6 m程度の歪みが入っていると考えられる。 従って、 こ の平面研削を行ったゥエーハをァルカリェツチングすると、 ラッビング工程の後 にアル力リェツチングした時に現われていた局所的な深いピッ トの発生は防止で きるものの、 平面研削を行った研削条痕の部分が残留または強調されてピッ ト状 になってしまうことがあった。
そこで、 ェツチング工程でもこのような研削条痕によるピッ トが発生しないよ うに、 アルカリエッチングと酸エッチングを組み合せ、 ゥエーハの平坦度を維持 したまま、 歪みを除去するようにした。 すなわち、 エッチング工程では、 まずァ ルカリエッチングした後、 酸エッチングを行うことにした。 このように、 エッチ ング工程では、平面研削後のゥェ一ハに対して先ずアル力リェツチングを行って、 平面研削後の平坦度を維持しつつ機械的加工歪み層を除去し、 次いで酸ェッチン グを行うことにより、 平坦度を維持しつつアル力リェツチング後に残る研削条痕 と表面粗さや鋭利な凹凸形状を改善することができる。 この際、 アルカリエッチ ングのエッチング代を酸ェツチングのエッチング代よりも大きくすることが好ま しい。
そしてこの際、 酸エッチングをフッ酸、 硝酸、 リン酸、 水からなる酸エツチン グ液を用いて行う と、 従来一般的に用いられているフッ酸、 硝酸、 酢酸系の酸ェ ッチング液による酸ェツチングよりもさらにうねりが小さくなり、 研削条痕によ るピッ トも浅くすることができる。 従って、 後の研磨工程における研磨代を小さ くすることができ、 研磨工程の生産性の向上を図ることができる。 さらに、 研磨 代を削減することにより、 研磨工程でのゥエーハの平坦度の劣化が抑えられ、 高 平坦度を有するゥエーハの製造がより一層容易になる。
また本発明は、 単結晶棒をスライスして得た半導体ゥエーハに、 少なく とも平 坦化工程、 エッチング工程、 鏡面研磨工程を施す半導体ゥエーハの加工方法にお いて、 前記平坦化工程をエッチング工程より前段とし、 前記エッチング工程はァ ルカリエッチングの後、 酸エッチングを行うものとし、 その際、 酸エッチングを フッ酸、 硝酸、 リ ン酸、 水からなる酸エッチング液で行ない、 前記鏡面研磨工程 は前記酸エッチング後、 裏面研磨工程を行ない、 その後表面研磨工程を行うこと を特徴とする半導体ゥエーハの加工方法である。
このよ うに、 鏡面研磨工程において、 酸エッチング後、 裏面研磨工程を行い、 その後に表面研磨工程を行うことにより、 ゥエーハ裏面の品質 （光沢度、 うねり、 スティン） も良好なものとすることができる。 また裏面研磨工程を表面の研磨前 に入れることにより、 裏面のうねりの転写がゥエーハ表面に起こることが減少し 表面研磨の研磨代も更に小さくでき、ナノ トポグラフィ レベルの凹凸もなくなり、 研磨による平坦度の低下も抑えられ、 高平坦度なゥエーハが得られるという利点 がある。 さらに研磨代を低減できることから研磨工程の生産性を著しく向上させ ることができる。
この場合、 前記平坦化工程はラッビング工程および Zまたは平面研削工程とす ることができる。
このように、 本発明の加工方法では、 平坦化工程をラッピング工程および/ま たは平面研削工程とすることができ、 その後のエッチング工程、 鏡面研磨工程に おいてゥエーハの形状、 平坦度が維持されるとともに研削条痕が効率良く除去さ れるため、 高平坦度であり、 かつ表面粗さや凹凸が改善されたゥエーハに加工す ることができる。
この場合、 前記裏面研磨工程は、 光沢度が 3 5〜 5 0 %の光沢度になるように 研磨することが好ましい。
このよ うに光沢度が 3 5〜 5 0 %の光沢度になるように研磨すれば、 パーティ クルが発生することや、 ゥエーハを吸着する静電チヤック等のための接触面積が 問題となることはない。
さらに、 平面研削工程においては、 ゥエーハ外周部の厚さが厚くなるように研 削することが望ましい。
平面研削では高平坦度のゥエーハを加工することができるが、 研磨後のゥエー ハをより高平坦度にするには、 研磨時の研磨代 1 μ mに対しおよそ 0 . 0 6 μ ιη ほど外周部 （周辺より 5 m m程度の範囲で） が厚いゥエーハを用意することが好 ましい。 これは平面研削工程より後の工程であるエッチング工程および研磨工程 でゥエーハの周辺部の方が厚さが薄く成り易いからである。 平面研削工程では、 このような外周部を厚く した形状に制御し、 かつ安定して製造することができ、 結果として研磨後に高平坦度のゥエーハを得ることができる。 またゥエーハ間の 厚さのパラツキも抑えることができる。
この場合、 前記ェツチング工程での全体でのェツチング代を両面で 3 0 μ πι以 下とするが好ましい。
このようにエッチング代を両面で 3 0 m以下とすることにより、 高平坦度な ゥエーハを得ることができる。 特にエッチングによるゥエーハの外周ダレが生じ ることを防ぐことができる。
また、 本発明では、 鏡面研磨工程における研磨代を 7 μ m以下とすることがで きる。
本発明の鏡面研磨工程においては、 上記エッチング工程において、 うねりが小 さく、 ピッ トが非常に浅いゥエーハが得られているので、 研磨代を 7 μ m以下と 極めて小さくすることができ、 高平坦度の鏡面ゥエーハを得ることができ、 研磨 工程の生産性を著しく向上させることができる。
なお、 この場合、 良好な研磨面を得るには、 研磨代は 2 μ m以上とするのが好 ましい。
本発明のエッチングにおける、 酸エッチング液の調合時の組成比は、 フッ酸濃 度が 5 〜 1 5重量％、 リン酸濃度が 1 0 〜 4 0重量％であることが好ましい。 このように、 研磨代を減らすためにラッピングあるいは研削後のアルカ リエツ チングで生じたピッ トの深さを浅くするには、 酸エッチング液の調合時 （初期濃 度） のフッ酸濃度が 5 ~ 1 5重量％以下で、 リ ン酸濃度が 1 0 ~ 4 0重量％の範 囲内であることが好ましい。 この条件下では、ェツチング液の粘度が適切となり、 ピッ トの深さを浅くする効果が高いと共に、 リ ン酸とフッ酸が反応する副反応の 影響が少なく、 安定したシリ コン表面のエッチングを行うことができる。
そしてこの場合、 酸エッチング液がシリ コンを濃度 1 0 g , L以上溶解したも のであることが好ましい。
このよ うにシリ コンの溶解量を多く設定すると、 元の液状態にするのに液の交 換量を減らすことができる。結果として、ェツチング液の濃度制御が容易となり、 酸エッチング状態を安定化させることができる。 また、 うねり等の品質も改善で きる。
この場合、 酸エッチング液の使用時の組成比は、 フッ酸濃度が 1 〜 7重量％、 リン酸濃度が 1 8 〜 3 3重量0 /0であることが好ましい。
初期濃度 （調合時の濃度） は前記濃度範囲が好ましいが、 実際にゥエーハをェ ツチングする時の組成比 （使用時の濃度） は、 フッ酸濃度が 1 〜 7重量％、 リ ン 酸濃度が 1 8 ~ 3 3重量％であることが好ましい。 このよ うな範囲でェツチング を行う とピッ トも浅くなり、 また面状態も良好なゥエーハを得る事ができる。 フ ッ酸はェツチング処理を繰り返す事で徐々に減少していくがフッ酸濃度が 1重 量％以下となるとエッチング効果が小さくなりすぎる。 上記濃度を外れた場合、 薬液の一部又は全部を交換するようにしエッチングを行なうことで安定した処理 を行なうことができる。
本発明におけるアルカリエッチングのアルカリエッチング液は、 N a O H水溶 液または K O H水溶液であることが望ましい。
このよ うなエッチング液とすると、 エッチング処理効果がより一層確実に発揮 され、 高平坦度を有するゥエーハとなり、 エッチング代の制御も比較的容易に行 えるし、 低コス トで調整することができる。
次に本発明の方法によって加工された半導体ゥエーハは、 アルカリエッチング を行って、 ラッビング後あるいは研削後の平坦度を維持しつつ機械的加工歪み層 が除去され、 次いでリン酸含有酸エッチングを行うことにより、 アルカリエッチ ング面特有の深いピッ ト部分のエッチングが抑制され、 表面粗さや鋭利な凹凸形 状が改善された半導体ゥエーハである。 特に、 ピッ ト深さやうねりが改善され、 より一層平坦な半導体ゥヱーハとなる。 さらに、 ゥエーハ裏面の品質 （光沢度、 うねり、 スティン） も良好な半導体ゥエーハとすることができる。
さらに本発明に係る半導体ゥエーハは、 化学ェツチングされた半導体ゥエーハ
( C W) であって、 ピッ ト深さの最大値が 4 μ m以下、 うねり力 S O . 0 5 μ ιη以 下、 光沢度が 2 0〜 7 0 %であるというものである。
このように本発明では、 極めてピッ ト深さの小さい化学エッチングされた半導 体ゥエーハを製造することができる。
また、 上記 C Wを用い、 前記 7 m以下の鏡面研磨を行なうことにより、 表面 が鏡面研磨された半導体ゥエーハ （P W) は、 S F Q Rm a xが 0 . Ι μ πι以下 でかつ、 鏡面研磨された他方の面がピッ ト深さの最大値が 4 μ m以下、 うねりが 0 . 0 5 /x m以下、 光沢度が 2 0 ~ 7 0 %である半導体ゥエーハを提供すること カ できる。
CWのピット深さを小さくできたことにより、 このゥエーハの表面を研磨する 場合、 研磨代を著しく少なくすることができる。 研磨代が増えると平坦度の悪化 (特にゥエーハ周辺部のダレ） 等が発生しやすいが、 研磨代を少なくすることで これを防止することができ、 S F Q R m a xも 0 . 1 μ m以下の著しく高平坦度 のゥエーハとすることができた。 またゥエーハ裏面の光沢度も従来のゥエーハと 同様に制御することができる。
以上説明したよ うに、 本発明によれば、 アルカリエッチング後にリ ン酸系混酸 を用いることで、 リ ン酸添加による高粘度化効果により、 アルカリエッチ面特有 の深いピッ ト部分のエッチングが抑制され、 平滑な面が得られ、 鏡面研磨代を削 減でき、 研磨工程の生産性が向上する。 またうねりが改善され、 鏡面研磨後の平 坦度が大幅に向上する。 さらに鏡面研磨での取り代を減少できるので、 研磨工程 での平坦度の劣化も抑えられ高平坦度のゥエーハを容易に製造することができる t さらにゥエーハの平坦度を維持しつつ、 機械的加工歪み層を除去し、 表面粗さ を改善し、 特に発生するピッ トの深さをより浅く し、 滑らかな凹凸形状の化学ェ ツチングゥエーハを作製し、 鏡面研磨工程における研磨代を表面全体で 4 β m位 まで減少させた半導体ゥエーハの製造方法と加工された半導体ゥエーハを提供す ることができる。従って鏡面研磨の生産性とゥエーハ平坦度の向上が可能となり、 鏡面研磨工程のコス トダウンと品質の向上を図ることができる。
またゥエーハ裏面の光沢度やブルースティンとよばれる表面の汚れを防止する ことができる。 図面の簡単な説明
図 1は、 単結晶棒から半導体鏡面ゥエーハを加工して製造する工程を示したフ ロー図である。 図 1 ( a ) は本発明の製造工程の例を示したフロー図である。 図 1 ( b ) は本発明の別の製造工程を示したフロー図である。
図 2は、 本発明の裏面研磨工程を有する半導体ゥエーハの加工方法を示したフ ロー図である。
図 3は、 従来の製造工程の例を示したフロー図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を表と図面を参照しながら説明するが、 本発明はこ れらに限定されるものではない。
本発明者等は、 ゥエーハのラッピング後の平坦度を維持すると共に、 パーティ クルや汚染の発生し難いェツチング表面を有する化学エッチングゥエーハを作製 する半導体ゥエーハの加工方法、特にェツチング方法を種々検討した結果、先ず、 ラッビング後の平坦度を維持しつつ歪み層を除去するためにアル力リエッチング を行い、 そこで残った深いピッ トや表面粗さあるいはうねりを改善するために酸 エッチング、 特に従来使用されてきたフッ酸、 硝酸、 酢酸の混合水溶液 （酢酸系 混酸ということがある） ではなく、 フッ酸、 硝酸、 リ ン酸の混合水溶液 （リ ン酸 系混酸ということがある） を酸ェツチング液とした酸ェツチングを行うことを発 想し、 処理条件を究明して本発明を完成させた。
先ず、 アルカリエッチングの基本的な処理条件は、 例えば、 直径 8インチ （ 2 0 0 m m ) ゥエーハを # 1 2 0 0のラップ砥粒でラッピング後、 8 5 °C、 濃度 5 0 % N a O H水溶液でアルカ リエッチングを行えばよい。 そして、 アルカリエツ チングのエッチング代としては、 両面で 1 0〜 3 0 μ πιが適切な範囲である。 特 に、 局所的な深いピッ トの深さが最小値に近く、 T T V、 R aもさほど悪化しな い条件としては、 約 2 0 μ mが好ましいとされている。
ここで、 局所的な深いピッ トとは、 ラッピング時に、 ラップ砥粒がゥエーハ表 面に突き刺さることで形成されたピッ トが、 アルカリエッチングにより、 その大 きさや深さが増大したものである。 従って、 ラッピング時に用いるラップ砥粒の 番手にも若干影響する。 また、 アルカリ の濃度が低いと、 ピッ ト深さは増大する 傾向がある一方、 アルカ リ の濃度が高い場合には、 ピッ ト深さを浅くすることも できるが、 そのためには、 エッチング代を多くする必要があり、 効率が悪い。 そ して、 このピッ トの深さは光学顕微鏡の焦点深度により求められるが、 このピッ トを除去するためには、 後工程である鏡面研磨工程で研磨する必要がある。 従つ て、 鏡面研磨量は、 このよ うな深いピッ ト深さの最大値以上とする必要があるの で、 極力ピッ トを浅くするのが望ましい。
ここで、 T T V [Total Thickness Variation ] ( μ m ) とは、 1枚のゥエー ハの中で最も厚い箇所と最も薄い箇所の厚さの差をいう数値で、 ゥエーハの平坦 度の指標である。
また R a ( μ m ) は、 中心線平均粗さといい、 最もよく使用される表面粗さパ ラメータの 1種である。
次に、 酸エッチング液の組成を調查、 検討した。
従来から使用されてきたフッ酸、 硝酸、 酢酸から成る酢酸系混酸に変えてフッ 酸、 硝酸、 リ ン酸から成るリン酸系混酸を検討した。
すなわち、酸エッチング液は、表面粗さを改善できるフッ酸と硝酸を主体とし、 これに混合する液を通常酢酸を用いるところをリ ン酸としたものである。 その理 由は、 リン酸は、 強酸中でも安定しており、 リ ン酸が持っている粘度の影響によ り、 ピッ ト内に入り込んだ後、 新液の供給を絶たれて、 ピッ ト内のエッチングを 他の平面よりも遅くすることができると考えたからであり、 定性的にその傾向を 把握することができた。
そこで、 フッ酸、 硝酸、 リ ン酸の調合比率を検討した。
表 1は、 直径 8ィンチウエーハを平坦度の改善及びスライスによる機械的加工 変質層を除去するためラップ砥粒番手 # 1 2 0 0を用い両面で 6 0 μ mラッピン グした後、 両面で 2 0 μ πχのアルカリエッチングしたゥエーハ （以下、 被加ェゥ エーハということがある） をフッ酸、 硝酸、 リン酸、 水からなる混酸水溶液で酸 ェツチングした際の酸の調合比率と酸ェツチングしたゥエーハの局所的な深いピ ッ ト深さおよび表面状態の観察結果である。
試験番号 1〜 1 3は、 フッ酸、 硝酸、 リ ン酸の調合比率を変えた場合、 試験番 号 1 4、 1 5は従来のフッ酸、 硝酸、 酢酸の混合水溶液の場合である。
これらのエッチング液にシリ コン 1 1 g / Lを溶解してエッチング液を安定化 させた後、 被加工ゥエーハを両面で 1 0 mエッチングし、 ピット深さ、 面状態 を評価した。
(表 1 )
Figure imgf000016_0001
(註 1 )：殆どエッチングされない (エッチングレートが遅い） 面状態： ◎:たいへん良好 (註 2)：面粗れでピット深さが正確に評価できない。 〇：良好
△:やや難あり
この試験の結果から、 ピッ ト深さについては、 酢酸をリ ン酸にすることで大き く改善できることがわかり、 特に酢酸ではピッ ト深さが 7 μ m程度であったもの 、 リ ン酸に置き換えるとピッ ト深さは 3〜 4 μ m程度となった。 .また、 リン酸 濃度 （重量％) が高いほどピッ トが小さいと考えられる。
上記のようにピッ ト深さについては、 リ ン酸の効果が大きいことがわかる。 面状態については、 試験番号 9、 1 1、 1 2のように、 フッ酸濃度 （重量％) が硝酸の濃度より濃い場合は、 表面がガサガサの状態となり表面が曇化し光沢度 が低下してしまった。 フッ酸が濃すぎるかまたは硝酸が薄すぎると面状態が悪く なる。 従って、 フッ酸濃度が硝酸よりも薄い状態でエッチングすることが好まし い。 また、 試験番号 1のようにフッ酸濃度が硝酸濃度よりはるかに薄いとエッチ ングされない （殆ど反応しない）。 従って、 （フッ酸 Z硝酸） 比は 1ノ 7以上とす ることが好ましい。 このようにエッチングされない （ほとんど反応しない） 状態 では、 ゥエーハ表面が元のアルカリエッチングの面状態であり、 深いピッ トおよ び表面粗さの粗い状態が残ってしまう。 また仮にエッチングを続けた場合、 ピッ トは小さくなるが、 エッチング時間が大変長いものとなり操業上問題である。 ま た、 リ ン酸濃度が 4 0重量％以上でもエッチングがおそいことがある。 これはフ ッ酸と リ ン酸の副反応等の影響によりェツチングが進まなくなるためと考えられ る。
以上のことを考慮に入れると、 特に （フッ酸/硝酸） の比は 1 / 2程度で、 リ ン酸濃度が 4 0重量％以下だと大変良好な面状態のゥエーハが得られる。 光沢度 もエッチング時間の調整で 2 0〜 7 0 %と広範囲に調整することができた。
ここで、 表 1 の面状態は、 目視による外観検査を行い、 表面がガサガサになつ てしまい光沢度が低下する状態やアル力リェツチングの面状態が残ってしまう状 態であり、 そのままの表面状態では使用が困難なものを△ (やや難あり） とした。 アル力リエッチングの面状態が残ってしまう場合はエッチング時間を長時間にす ることで、 面状態の改善は可能であるが操業上は難がある。 また表面がガサガサ になったものでも、 ピッ ト深さは小さくなつているので、 ゥエーハの両面を研磨 する場合の原料ゥエーハとして使用することも可能である。 表面はエッチングさ れ光沢度は良好なものの、 ややまだら模様が残る場合を〇 （良好） とした。 これ らは特に問題なく使用できる。 さらに光沢度も向上し従来の酢酸系混酸と同等で あり製品として要望される光沢度の範囲に調整可能なものを◎ (たいへん良好） とした。 また、 ピッ ト深さは、 ゥエーハ表面をスキャンし、 ピッ トのある部分で 光学顕微鏡の焦点深度により求めた値であり、 得られたピッ ト深さの最大値を示 したものである。
これら、 ピッ ト深さおよび面状態より、 好ましいリ ン酸系混酸の濃度範囲は、 調合時の初期濃度として、 フッ酸 （HF) が 5〜 1 5重量％、 硝酸 （HN03 ) 力 S 2 0〜 4 5重量0 /0、 リン酸 （H3 P 04 ) 力 1 0〜 4 0重量0 /0、 残り水 （H2 O) 程度である。
これは、調合時のフッ酸濃度を 5重量％以下とするとエッチング効果（反応性） が悪くなる。 また、 1 5重量％以上であると硝酸との関係で面状態が悪くなる。 硝酸については、 特に明確な知見は得られなかったものの、 フ ッ酸、 リ ン酸との 関係から 2 0〜 4 5重量％の範囲が好ましいと考えられる。 特に ( H F / H N O a ) 比が 1 Z ( 2〜 7 ) が好ましい。 リン酸については 1 0重量％以下だとピッ トの改善効果が小さくなり、 4 0重量％以上であるとフッ酸や水等との副反応が 増し、ェツチングが不安定になり、遂にはェツチング効果がなくなることがあり、 面状態が悪くなることがある。
酸エッチングのエッチング代としては、 両面で 5〜 2 0 μ ιηが適切な範囲であ る。 特に両面で 1 0 μ m程度がピッ トを浅く し、 平坦度も維持したまま、 表面を 滑らかにエッチングすることができる。 これは、 リ ン酸が持っている粘度の影響 でラッビングによるピッ トゃ研削条痕部分のピッ ト内に混酸が入り難くなり、 ピ ッ ト内のェツチング速度を他の平面よりも遅く しているためと考えられる。
次に、 実際のエッチング中の各組成比について確認した。 調合時は、 上記濃度 範囲が好ましいが、 実際にはエッチング中に組成は変化して行く。 シリ コンゥェ ーハをエッチングすると薬液中の各組成は、 フッ酸濃度は減少、 硝酸濃度は徐々 に減少、 リ ン酸濃度は殆ど変化せず、 水の濃度は増加していく傾向がある。 特に エツチング開始直後は組成が不安定である。
そこでエッチング液を安定させるために、 予め混酸にシリ コンを溶解させてお く ことが好ましい。 このシリ コン溶解をした時の組成（実際に使用する時の組成） を確認した。
表 2は、 シリ コン溶解量を 0 〜 2 0 g / Lと変化させた時のエツチング液中の 各成分濃度を示したものである。 調合時 （初期） のエッチング液組成は試験番号 1 3と同じ 5 0重量0 /0フ ッ酸、 7 0重量％硝酸、 8 5重量％リ ン酸を容量比で 1 ： 3 ： 2で調合したリン酸系混酸を用い、 これにシリ コンを溶解した時に実際のェ ツチング組成がどのように変化するかを確認したものである。
また、 このシリ コン溶解量によって、 うねりや周辺ダレも大きく改善できるこ とが確認されたため、 表 2に示した各エッチング液を用い、 # 1 2 0 0のラップ 砥粒でラッピングし、 両面で 2 0 μ mのアルカリエッチングをしたゥエーハを両 面で 1 0 μ m酸ェツチングしてうねりを評価した。 その結果を表 2に併記した。
(表 2 シリコン溶解後のエッチング液組成
シリコン溶解量 HF HN03 H3P04 Η2θ その他副生成物 うねリ
(gZレ） HaSiFe等 、 μ m)
1 0 6.6 34.1 32.5 26.9 0.104
2 5 5.3 32.8 32.7 27.6 1.6 0.065
3 10 4.0 31.6 32.9 28.3 3.2 0.044
A 15 2.6 30.2 33.1 29.1 5.0 0.034
5 20 1.2 29.0 32.6 30.6 6.6 00
0.029
表 2から判るように、予めシリ コンを溶解しておく ことにより調合時の濃度（初 期濃度） は変化する。 5 0重量％フッ酸、 7 0重量％硝酸、 8 5重量％リ ン酸を 容量比で 1 ： 3 ： 2で調合したリ ン酸系混酸では、 使用時のエッチング組成はお よそフッ酸濃度は 1〜 7重量％程度、 硝酸は 2 5〜 3 3重量％、 リン酸は 1 8〜 3 3重量％程度となっており、 このような組成範囲で使用することが好ましい。 また、 シリコン溶解を 1 0 g Z L以上すると うねりが 0. 0 5 μ m以下と大変良 好なゥエーハが製造できるのでさらに好ましい。 シリ コン溶解量は多い程、 うね りを小さくすることができる。
ここで、 うねり （W a v i n e s s ) とは、 測定開始地点と測定終了地点の高 さを一致させて高さの原点とし、 2 mmピッチで原点からの変位量の絶対値 から Y29を測定し、 その平均値 Υをうねり と定義している。
うねりの測定装置には、 （株） 小坂研究所製万能表面形状測定器 （S E— 3 F 型） を用いた。 測定方法は、 ゥエーハ （直径 2 0 0 mm) の表面の中央部 6 0 m mを触針によりなぞり、 細かい表面粗さ成分を除いた形状成分のみを測定する。 また、シリ コンを 1 0 g/L以上溶解しておく とエッチング組成が安定化する。 調合した直後のェツチング液は反応性が不安定である。 ある程度のシリコンを予 め溶解しておく ことで反応性およびエッチング液の組成が安定化する。 また、 シ リコン溶解をしていない調合直後の濃度にェツチング組成を戻すにはェツチング 液をほとんど全量交換する必要があるが、 シリ コン溶解した後の状態に戻すのは 容易で、 シリコン溶解していないエッチング液を部分的に交換 （追加） するだけ で済み、 液交換量を減らすことができる。 結果としてエッチング液の濃度、 パラ ツキも小さくなり、 かつ制御が容易になり、 酸エッチング状態を安定化させるこ とができる。
以上述べたように、 リ ン酸を含む混酸を酸ェツチングに使用することにより、 従来の酢酸系混酸ェツチングょり下記の点で優れていることが判った。
すなわち、
1 ) ピッ トの深さを従来のアル力リェツチング +酢酸系混酸ェツチングょり浅く することができる。
2 ) 平滑化の効率が高い。 3 ) うねり成分が少ない。
4 ) 表面粗さが細かくなり、 光沢度が上がる。
各種エッチング方法と得られたゥエーハの品質、 特性の関係を表 3にまとめて 比較した。 なお、 リ ン酸系の酸溶液のみでエッチングした場合、 エッチング代を 多くすると酢酸系の酸溶液のみでェツチングした場合と同様、 平坦度が悪くなる 傾向にある。 またエッチング速度も遅く生産性が良くない。 本発明のように （ァ ルカリ +リン酸系） のェツチング液で処理することにより リ ン酸系で処理するェ ツチング代が低減され、 上記問題も改善でき更に研磨工程の研磨代を著しく少な くすることができ好ましい。 以上から本発明の優位性が明らかである。
(表 3 )
Figure imgf000022_0001
[註] 酢酸系 （フ シ酸 +硝酸 +酢酸）、 リ ン酸系 （フ ッ酸 +硝酸 +リ ン酸） なお、 エッチング代 （エッチングによる取り代） は、 多すぎるとアルカリエツ チング及び酸エッチングを行うエッチングによってもゥェ一ハ外周ダレが生じ易 い。 従ってェツチング工程では両面で 1 0 ~ 3 0 /i m程度に従来の取り代より少 なくする方がよい。 好ましくはアル力リェツチングで両面で 1 5 μ m、 酸ェツチ ングで両面で 5 μ m程度にする。
以上述べた本発明のアル力リエッチング +リ ン酸系混酸ェツチングの二段階化 学エッチングによれば、 ピッ ト深さの最大値が 4 m以下、 2 m mピッチのうね りの P V値が 0 . 0 5 m以下、 かつ光沢度範囲が 2 0〜 7 0 °/。である半導体ゥ エーハを容易に安定して製造することができる。 また本発明者等は、 鏡面研磨工程前に加工歪みおよびこれに起因するピッ ト等 の残留が少ないゥエーハの製造方法、 特にエッチング工程や、 その前工程を種々 検討した結果、 ラッピング工程の代わり、 またはラッピング工程の後に平面研削 工程を組み込むことで、 スライシングあるいはラッピングによって生じていた歪 み層を極めて少なく し、 高平坦度を維持したゥエーハを得、 さらにアルカリエツ チングを行い、 平面研削で残ってしまう歪み層および研削条痕を除去し、 さらに 残った研削条痕によるピッ トを改善するために、 フッ酸、 硝酸、 リ ン酸の混合水 溶液を酸エッチング液として酸エッチングを行なうことを発想し、 処理条件を究 明して本発明を完成させた。
図 1は、 本発明の単結晶棒を加工して半導体鏡面ゥエーハを製造する一連のフ ロー図である。 図 1 ( a ) は平面研削工程、 エッチング工程の順からなるフロー 図であり、 図 1 ( b ) はラッピング工程を前に加えた平面研削工程、 エッチング 工程の順からなるフロー図である。
図 1 ( a ) は、 ラッピング工程を完全に平面研削工程に置き換えた鏡面ゥエー ハの製造工程であって、 単結晶棒をスライス工程でスライスしてゥエーハを得、 平面研削工程で平面研削にかけて、 平坦度の改善及ぴスライス工程で生じた機械 的加工変質層を除去する。 次に面取り工程でゥエーハに面取り加工を施し、 エツ チング工程に入る。 ェツチングは先ずアル力リェツチングを行って歪み層や研削 条痕を除去し、 あるいは浅く し、 次いでリ ン酸系混酸で酸エッチングを行って研 削条痕を浅くする。 この際、 アルカリエッチングのエッチング代を酸エッチング のエッチング代よりも大きくすることが好ましい。 続いて鏡面研磨工程で鏡面研 磨を施し、 洗浄 · 乾燥工程で洗浄 · 乾燥して高平坦度の鏡面ゥェ一ハを作製する ことができる。
図 1 ( b ) は、 平面研削工程の前にラッピング工程を加えた鏡面ゥエーハの製 造工程であって、 単結晶棒をスライス工程でスライスしてゥエーハを得、 1次面 取り工程でゥエーハに粗面取り加工を施した後、 ラッピング工程でラップし、 平 坦度の改善及ぴスライス工程で生じた機械的加工変質層を除去する。 続いて平面 研削工程で平面研削にかけて、 更に平坦度を良くする。 次に 2次面取り工程で仕 上げの面取り加工を施し、 エッチング工程に入る。 エッチングは先ずアルカリエ ツチングを行って歪み層や研削条痕を除去し、 次いでリ ン酸系混酸で酸ェッチン グを行って研削条痕を浅くする。 この際、 アルカリエッチングのエッチング代を 酸エッチングのエッチング代よりも大きくすることが好ましい。 続いて鏡面研磨 工程で鏡面研磨を施し、 洗浄 · 乾燥工程で洗浄 · 乾燥して高平坦度鏡面ゥエーハ を作製することができる。
先ず、 平面研削の標準的な条件としては、 スピンドル回転数 ： 4 0 0 0 〜 7 0 0 0 r p m、 ゥエーハ回転数 ： 5 ~ 9 r p m (加工時）、 3 〜 7 r p m (スパ ークアウ ト時）、 砥石送り速度 ： 0 . 1 〜 0 . 3 μ m Z s e cが好ましい。 使用する砥石は、 高ヤング率タイプのものがよく、 平面研削装置は砥石が中心 切り込みであるィンフィ一ド型の平面研削装置が好ましい。
平面研削装置としては、 両面を同時に研削する両頭研削装置や片面づっ、 また は片面のみを研削する装置があるが、 特に装置の形態は限定されない。
平坦度の改善及ぴスライスによる機械的加工変質層を除去するためには一般的 に両面で 4 0 〜 6 0 μ ηι (片面 2 0 〜 3 0 /i m ) の研削でよい。
ここで、 ラッピング工程では、 ラップ砥粒の影響により、 局所的な深いダメー ジ （ピッ ト） が形成されていたが、 平面研削ではこの局所的な機械的加工歪みも 少なく加工できるようになる。
しかし平面研削工程の条件にも若干影響されるが、 平面研削では研削条痕が残 つてしまう。 この研削条痕は、 砥石の切れ込みの跡がゥエーハ表面にすじ状に残 つたものである。
そこで前述したようなエッチングを行う。 先ずアル力リェツチングを行って歪 み層や研削条痕を除去し、 次いでリン酸系混酸で酸ェツチングを行って研削条痕 を浅くする。 続いて鏡面研磨工程で鏡面研磨を施し、 洗浄 ·乾燥工程で洗浄 · 乾 燥して高平坦度鏡面ゥェ一ハを作製することができる。
以上の一連の工程により加工して製造されたゥエーハは、 ピット等が非常に浅 く、 または完全に存在せず、 また、 うねり成分も少ない。 表面粗さも細かくなり 光沢度があがる。 従って、 研磨工程での研磨代 （取り代） を著しく少なくするこ とができ、 高平坦度のゥエーハを高い生産性で得ることができる。
—方、 前述のようにゥエーハ加工工程において、 ゥエーハ裏面輝度 （光沢度） の低下及びうねりの発生、 更には低抵抗率結晶で生じ易いブルースティン （以下 単にスティンという ことがある） といわれる汚れが生じることがある。 エツチン グ工程の条件 （例えばエッチング代を少なく した場合） によってはゥエーハ裏面 の光沢度は 1 5から 2 0 %程度に低下してしまうことがあった。
そこで、 本発明者らはこの問題を解決するため、 鏡面研磨工程において、 前記 酸エッチング後、 裏面研磨工程を行ない、 その後表面研磨工程を行なうことを発 想した。
以下に本発明の裏面研磨を行う場合につき説明する。 図 2は、 本発明の裏面研 磨工程を有する半導体ゥエーハの加工する方法を例示した一連のフロー図である。 前述の図 1の半導体ゥエーハの加工方法に加えて、 ゥエーハ表面を鏡面研磨する 表面研磨工程の前に裏面研磨工程が行われることがこの方法の特徴である。
スライス工程では従来の方法 · 装置を用いれば良い。 例えばワイヤーソーゃ内 周刃のスライス装置を用い、 ワープが少なくするようにスライスすることが好ま しい。 特にワープ （ソリ） を 1 0 μ m以下に抑えるようにスライスする。
面取り工程も、 従来からある方法及ぴ装置を用いれば良い。 スライス後早い段 階で、 カケ、 ヮレを防止するために外周の角を丸めるベペリング加工 （面取り加 ェ） を行い、 その後表面研磨工程までに面取り部を鏡面化する面取り加工を行な うのが好ましい。
特に面取り工程は平面研削工程の後に実施するのが好ましい。 ラッビング工程 がある場合はラッピング工程の前に入れるのが好ましい。 もちろん面取り工程を 複数箇所入れても良い。 本案ではラ ッピング前に 1次面取り工程、 及び平面研削 後に 2次面取り、 裏面研磨後に鏡面面取り工程を入れた例を示した。
平坦化工程では、 ラッピング工程のみ、 または平面研削工程のみでも良いが、 前述のように平面研削工程の方が機械的歪みは小さく、 またラッビング工程に比 ベ、 ゥエーハ形状を比較的容易に制御でき、 同じ形状を安定的に得ることができ 好ましい。 ラッピング工程の後に平面研削工程を加え、 ラ ッピング工程、 平面研 削工程、 ェツチング工程の順で加工を行なっても良い。
なお、 平面研削では、 深いピッ トを除去することも可能である。 従って、 エツ ：程の後、 研磨工程前に平面研削工程を入れる場合も考えられるが、 平面 研削では、 研削条痕と言われる模様が残ってしまう。 また、 研削によるダメージ も数 m程度残ってしまう。 従って、 この研削条痕を消すために研磨工程での研 磨代を多くする必要がある。 従って、 本発明では平面研削工程は、 エッチングェ 程の前に行う。 特にラッビング工程をそのまま残した工程ではラッビング工程、 平面研削工程、 エッチング工程の順に行なうことが好ましい。 こうすることによ つて、 ラッピングに起因する深いピッ トを除去できるし、 平面研削に起因する研 削条痕を除去又は浅くすることができる。
平坦化工程の条件としては、 ラッビング工程の場合、 # 1 2 0 0 ~ # 1 5 0 0 程度のラッピング砥粒を用い平坦化することが好ましい。 ラップ代 （ラッピング による取り代） は両面で 4 0〜 6 0 μ m程度で良い。 好ましくは # 1 2 0 0のラ ッピング砥粒で両面で 4 0 /ζ ιη、 更に # 1 5 0 0番で两面で 2 0 μ ιηの 2段ラッ プを行なうのが好ましい。 このように後段は、 # 1 5 0 0 と細かな砥粒を含むラ ップスラリーを用いることが好ましい。
ラッビングに続き平面研削を行なう場合、 # 1 5 0 0〜 # 4 0 0 0程度の砥粒 砥石を用いることが好ましい。 研削代 （平面研削による取り代） はおよそ片面 1 Ο μ πι程度で良い。 平面研削に使用する砥石は、 高ヤング率、 研削装置は砥石が 中心切り込みであるィンフィ一ド型の研削装置が好ましい。
平坦化工程として平面研削を用いると、 例えば歪みの少ない研削工程後でも研 削条痕が残ってしまう。 研削条痕も一種の機械的加工歪み層で、 若干の歪み （ダ メージ） が入っていると考えられる。 従って、 この平面研削を行なったゥエーハ をアルカリエッチングすると、 ラッピング工程の後にアルカリエッチングした時 に現れていた局所的なピッ トは防止できるものの、 平面研削を行った研削条痕の 部分が、 残留または強調されピッ ト状になってしまう事がある。
従来も、 高平坦度なゥエーハを得るために平面研削を研磨前にすることがあつ たが、 これでは研削条痕が残ってしまう等の問題がある。 本発明では、 表面研磨 の前の工程において平面研削を行っても、 その形状を維持したままエッチング及 び研磨して、 研削条痕を除去することができる。 . すなわち、 本発明のエッチング工程では、 前述のように、 エッチング工程でま ずアルカリエッチングをした後、 酸エッチングを行うものとした。 さらに酸エツ チングをフッ酸、 硝酸、 リ ン酸、 水からなる酸エッチングを行うことにより、 う ねりが小さくなり、 研削条痕も浅くすることができる。
裏面研磨工程は、 酸エッチングの後、 表面研磨工程前に実施する。 裏面の光沢 度の調整のみであれば、 ェツチング後のどの工程で実施することも可能であるが (例えば表面研磨工程後に実施してもよい）、 酸エッチングの後、 表面研磨工程 前に実施すれば、 裏面研磨によるゥエーハ裏面のうねり成分も改善された状態で 表面研磨されることになるので、 裏面形状の転写等の影響を極力少なくすること ができ、 ナノ トポグラフィ レベルでの凹凸も軽減され、 高平坦度な状態を維持し たまま表面を研磨することができる。 またこれにより ゥエーハ裏面の光沢度の調 節はもとより、 ブルースティ ンの除去等も行われ裏面品質の良好なゥエーハが製 造できる。裏面光沢度は 3 5〜 5 0 %とすることが好ましい。 これには研磨代（研 磨による取り代） は片面で 0 . 4 /i m以下 0 . 0 5 μ ιη以上、 好ましくは 0 . 1 μ mから 0 . 3 μ πι程度が好ましい。
表面研磨工程は、 研磨による外周ダレが生じない条件で研磨すれば特に限定さ れない。 しかし、 特に複数段で研磨する場合、 表面側全体で研磨代を 4 /X m以下 とすることが好ましい。 但し、 良好な鏡面を得るには 1 m程度は研磨するのが 望ましい。
このよ うに研磨代を抑える事で、 それ以前の工程の平坦度を維持したまま高平 坦度なゥェ一ハを製造する事ができる。
特に、 本発明の表面 （鏡面） 研磨工程においては、 前記エッチング工程におい てうねりが小さく、 研削条痕 （研削条痕によるピッ ト） も非常に浅いゥエーハが 得られているので、 研磨代を極めて小さくすることができ、 高平坦度の鏡面ゥェ ーハを得ることができる。 また裏面研磨工程を研磨前に入れたことにより、 裏面 のうねりの転写がゥエーハ表面に起こることが減少し表面研磨の研磨代も更に小 さくすることができる。 その結果、 ナノ トポグラフィ レベルの凹凸も軽減され、 研磨による平坦度の低下も抑えられ、 高平坦度なゥエーハが得られるという利点 がある。 また、 研磨代を低減できることから研磨工程の生産性を著しく向上させ ることができる。
以下、 本発明の実施例と比較例を挙げて具体的に説明するが、 本発明はこれら に限定されるものではない。 (実施例 1 )
上記考察の結果、 ピッ ト深さ、 面状態、 エッチングレート、 エッチング液の安 定性等を考慮すると、 調合比として 50重量％フッ酸： 7 0重量％硝酸： 8 5重 量％リン酸 = 1 ： 3 ： 2のエッチング液、 つまり HF = 6. 6重量。/。、 HN03 = 34. 0重量％、 H3 P 04 = 3 2. 5重量。/。、 残分 H2 O ( 2 6. 9重量。/。）、 シリコン溶解量 = 1 9 g Lにしたエッチング液が好ましいことが判った。 以下 にこの酸ェツチング液を用いた実施例を説明する。
直径 20 0 mm ( 8インチ） のラップゥエーハ （ラップ砥粒番手： # 1 2 0 0 ) を使用して次のエッチング処理を行った。 このラップゥエーハの TTVはおよそ 0. 8 μ mであった。
先ず、 アルカリエッチングは、 エッチング代目標を両面で 2 0 μπιとし、 濃度 50重量％の N a Ο Η水溶液に 8 5 °Cで 4 5 0秒間浸漬した。 次に、 親水化処理 として 0. 3 %の過酸化水素水に浸漬した後、 最後に、 上記した 50重量％フッ 酸： 70重量％硝酸： 8 5重量％リン酸 = 1 : 3 : 2 (容積比） から成る混酸で エッチング代目標を両面で 1 0 mとして液温 2 5 °Cで酸エッチングを行った。 エッチングを終了したものについては、 平坦度 （TTV)、 表面粗さ （R a )、 う ねり、 ピッ ト深さ、 光沢度を測定し、 エッチングの効果を調査した。 その結果を 表 4に示す。
(比較例 1 )
酸ェツチング液を従来の酢酸系混酸である 5 0重量％フッ酸： 7 0重量％硝 酸： 1 0 0重量％酢酸= 1 : 2 : 1 (容積比） から成る混酸を使用した以外は実 施例 1 と同条件でエッチングした。 その結果を表 4に併記した。 (表 4 )
アル力リェ チング→ ェツチ後の エーハ （CW) の品質
Figure imgf000029_0001
表 4より、 実施例 1 (リ ン酸系混酸） では平坦度 （T T V) やうねりの大変良 好なゥエーハが得られた。またピッ ト深さも非常に小さいゥエーハが製造できた。 光沢度は従来と同様な値になり、規格の範囲に調整できることがわかった。 また、 ゥエーハ面取り部の表面粗さ （R a ) もよく、 鏡面面取り等 負荷が減る等の効 果もある。
次に上記実施例 1および比較例 1の CW表面を研磨した。 研磨代は表面側全体 で 7 μ πι (目標値） とした。 研磨条件は、 研磨装置 ：枚葉式研磨装置、 研磨布 ： 不織布タイプ研磨布、 研磨剤 ： コロイダルシリ力研磨剤 （p H = 1 0 . 5 ) を用 いて研磨した。
研磨品について T T Vおよび S F Q Rmax を測定し、 外観を検査した。
ここで S F Q R ( S i t e F r o n t l e a s t — s Q u a r e s R a n g e ) とは、 平坦度に関して表面基準の平均平面をサイ ト毎に算出し、 その面 に対する凹凸の最大範囲を表した値であり、 S F Q Rmax はゥエーハ上の全サ ィ トの S F Q Rの中の最大値を表している。
結果を表 5に示す。 また、 比較例 1については更に研磨を行い外観異常が見ら れなくなるまで研磨した （比較例 l b )。 (表 5)
研磨後のゥエーハ （PW) の品質
Figure imgf000030_0001
ここで、 平坦度 Τ Τ V及び S F Q Rmaxの測定は、 ADE社製のフラッ トネ ス測定器 （UZG 9 5 0 0、 U/S 9 6 0 0 ) を用い、 表面粗さ （R a ) の測定 は、 （株） 小坂研究所製万能表面形状測定器 （S E— 3 C型） を用いた。
また、 平坦度 S F Q Rm a Xは、 A D E社製フラッ トネス測定器を用い、 2 0 mm X 2 0 mmのエリアで評価した。 外観については、 ピッ トの有無を顕微鏡で 確認した。
上記の結果から分かるように、 実施例 1では研磨代 7 μ m以下の研磨で、 高平 坦度及ぴ外観異常 （ピッ ト） のないゥエーノ、が製造できた。 これは、 アルカリエ ツチ→リ ン酸含有酸ェツチを行い、 ェツチング後のピッ ト深さを従来に比べ小さ く したことにより達成することができた。 また、 研磨代を少なくできることで、 研磨効率の向上が計れるとともに、 研磨による外周ダレを防止し、 ゥエーハ外周 の平坦度に優れたゥエーハを製造することができる。
以上述ぺたように、 CWは、 アルカリエッチング、 リ ン酸含有酸エッチングと することで、 平坦度及びピッ ト深さが改善されている。 またうねりも少ないゥェ ーハが得られる。 光沢度は比較例、 実施例とも同じ程度に調整できる。
PWは、 比較例では外観異常があり、 研磨代が足りないことがわかる。 通常、 エッチング後のピッ トを完全に無くすため、 ピッ ト深さ + 3 μ m程度の過剰な研 磨が必要である。研磨量を増やすことにより加工時間も長くなってしまう。 また、 比較例を見れば分かるように、 S F Q Rm a Xは研磨代が増えると悪くなる。 研 磨代は少ない方が好ましい。 リ ン酸含有酸ェツチングでは研磨代を少なくするこ とができ、 S F QRm a xなどの平坦度を良く した鏡面研磨ゥエーハが製造する ことができた。
(実施例 2 )
図 1 (b ) に示すような工程で鏡面ゥエーハを作製した。 直径約 2 0 0 mmの インゴッ トをスライス、 1次面取り し、 その後ラップスラリー （ラップ砥粒番手 # 1 2 0 0 ) を使用し， ラッピングしたゥエーハ （ラップゥエーハという） を使 用して、 次のような条件で平面研削を行った。
平面研削はィンフィ一ド型の片面研削装置を用い、 スピンドル回転数 5 5 0 0 r p m、 ゥエーノヽ回転数 7 r p m、 砥石送り速度 0. 2 inZ s e cで行った。 その後、 2次面取りを行った。
この平面研削後のゥエーハの平坦度 （TTV) はおよそ 0. 6 // mであった。 次に、 アルカリエッチングは、 エッチング代目標を両面で 2 0 μ πιとし、 上記 ゥエーハを濃度 5 0重量％のN a OH水溶液に 8 5。Cで 4 5 0秒間浸漬しェツチ ングを行った。 次に親水化処理として 0. 3 %の過酸化水素水に浸漬した後、 5 0重量％フッ酸： 7 0重量％硝酸： 8 5重量％リン酸= 1 : 3 : 2 (容量比） か らなる混酸でエッチング代目標を両面で 1 0 /X mとして液温 2 5°Cで酸エツチン グを行った。
酸エッチングを終了したものについては、 平坦度 （TTV)、 表面粗さ （R a )、 うねり、 外観検査 （およびピッ ト深さ）、 ゥェ一ハ裏面の光沢度を測定し、 平面 研削 +エッチングの効果を調査した。
T T Vの測定は、 AD E社製フラッ トネス測定器 （U/G 9 5 0 0、 U/ S 9 6 0 0 ) を用いた。 R aの測定は、 （株） 小坂研究所製万能表面形状測定器 （S E— 3 C型） を用い、 ゥエーハ中央部分を測定した。
うねりは、 測定開始時点と測定終了時点の高さの差を一致させて高さの原点と し、 2 mmピッチで原点からの変位量の絶対値 ェから Y 2 gを測定し、 その平均 値をうねり と定義している。 うねりの測定装置には （株） 小坂研究所製万能表面 形状測定器 （3 £— 3 型） を用いた。 測定はゥエーハの中央部分 6 0 mmを触 針によりなぞり、 細かい表面粗さ成分を除いた形状成分のみ測定した。 外観検査については、 ピッ トの有無を顕微鏡で観察した。
ピッ トが観察された場合、 ピッ ト深さを確認した。 ピッ ト深さは光学顕微鏡の 焦点深度により求めた。 ピッ ト深さは、複数枚評価したゥエーハの最大値で示す。 光沢度は、 ゥエーハ裏面について、 東洋精機製ダロスメーター S Dにより求め た。
以上の結果を表 6に示す。
(表 6 )
Figure imgf000032_0001
次に、 上記エッチング終了後のゥエーハを、 鏡面研磨した。 先に平面研削した 側の面を研磨し、 研磨代は目標値 4 μ mとした。
研磨条件は、 研磨装置； 枚葉式研磨装置、 研磨布 ； 不織布タイプ研磨布、 研磨剤 ； コロイダルシリカ研磨剤 （P H = 1 0 . 5 ) を用いて研磨した。
研磨したゥエーハについて、 T T Vおよび S F Q Rm a xを測定し、 外観検査 を行った。
S F Q Rの測定は、 A D E社製フラッ トネス測定器を用い、 サイ トの大きさを 2 0 mm X 2 0 mmのェリァで評価した。 結果を表 7に示す。 (表 7 )
Figure imgf000033_0001
上記の結果から判るように、 実施例 2では研磨代 4 /X m以下の研磨で、 高平坦 度および外観異常 （研削条痕やピッ ト） のないゥエーハが製造できた。 これはェ ツチング、 特にアルカリエッチングの前に平面研削を実施し、 さらにエッチング 工程でアル力リエッチングの後に、 リ ン酸を含む混酸の酸ェツチングしたことに より達成することができた。
(比較例 2 )
実施例 2と同様に、 直径 2 0 0 m mのラップゥェ一ハ （ラップ砥粒番手： # 1 2 0 0 ) を使用して次にエッチング処理を行った。 エッチングは、 アルカリエツ チングおよびフッ酸、 硝酸、酢酸系の混酸を用いた酸エッチングの 2段で行った。 アルカリエッチングは、 エッチング代目標を両面で 2 0 μ mとし、 上記ゥエー ハを濃度 5 0重量％の N a O H水溶液に 8 5 °Cで 4 5 0秒間浸漬しエッチングを 行った。次に親水化処理として 0 . 3 %の過酸化水素水に浸漬した後、 5 0重量。 /。 フッ酸： 7 0重量％硝酸： 1 0 0重量％酢酸 = 1 : 2 : 1 (容量比） からなる混 酸でエッチング代目標を両面で 1 0 μ mとして液温 2 5 °Cで酸エッチングを行つ た。
エッチングを終了したものについては、 平坦度 （T T V；)、 表面粗さ （R a；)、 うねり、 外観検査 （およびピッ ト深さ）、 光沢度を測定した。 その結果を表 6に 併記した。
次に、 上記エッチング終了後のゥエーハを、 鏡面研磨した。 研磨代は目標 4 μ mとした。 研磨条件は、 実施例 2と同様である。 研磨したゥエーハについて、 T T Vおよび S F Q Rm a xを測定し、 外観検査 を行った。 結果を表 7に併記した。
上記の結果から判るように、 比較例 2では研磨代 4 μ mでは、 ピッ トが存在し ていた （表 7 ： 比較例 2 — a )。
さらに研磨を続け、 ピッ トが消えるまで研磨を行った （表 7 ：比較例 2 — b )。 その結果表面側全体で約 1 0 μ m研磨することでピッ トは消えたが、 平坦度が若 干悪くなってしまった。
(実施例 3 )
図 2に示すような工程で鏡面ゥエーハを製造した。直径 2 0 0 mm,抵抗率 0 . 0 2 Ω · c mの単結晶棒 （イ ンゴッ ト） をワイヤーソ一によりスライスし、 1次 面取りを行なった後、 ラップスラリー （ラップ砥粒番手 # 1 2 0 0 ) を使用し、 両面で 4 0 μ mラッピングした。 次にラップスラリーのラップ砥粒番手 # 1 5 0 0に切り替え、 更に両面で 2 0 μ mラッピングを行なった。
次に平面研削を行なった。 平面研削はイ ンフィード型の片面研削装置を用い、 表面を # 4 0 0 0の砥石を用い片面 1 0 m研削した。 平面研削の条件は、 スピ ンドル回転数 5 5 0 0 r p m、 ゥエーハ回転数： 7 r p m、 砥石送り速度 0 . 2 μ m/ s e cで行なった。 その後 2次面取りを行なった。
この段階で、 従来はラッピング時には、 ラップ砥粒の影響により、 局所的なダ メージ （ピッ ト） が形成されていたが、 平面研削ではこの局所的な機械的加工歪 みも少なく加工できた。 この平面研削後のゥエーハの平坦度 （T T V) はおよそ 0 . 6 ju mであった。
次に、 エッチング工程として、 初めにアルカリエッチングは、 エッチング代目 標を両面で 1 5 i mとし、 上記ゥェ一ハを濃度 5 0重量％の N a O H水溶液に 8 5 °Cで浸漬しエッチングを行った。 次に親水化処理として 0 . 3 %の過酸化水素 水に浸漬した後、 5 0重量0 /0フッ酸： 7 0重量％硝酸： 8 5重量％リン酸 = 1 ： 3 ： 2 (容量比） からなる混酸でエッチング代目標を両面で 5 μ πιとして液温 2 5 °Cで酸ェッチングを行った。
次にゥエーハ裏面を研磨した。 研磨条件は、 研磨装置：枚葉式研磨装置、 研磨布 ： 不織布タイプ研磨布、 研磨 剤： コロイダルシリ力研磨剤 （p H = 1 0. 5 ) を用いて研磨した。 研磨代は 0. 1 μ mで行なつた。 .
なお、 この研磨代は光沢度によっては 0 . 0 5〜 0. 3 μ ιη程度とすることも できる。
次に、 ゥエーハ外周部の面取り部分を鏡面研磨した。
このような工程を終了したゥエーハの表面を鏡面研磨した。 研磨は複数段 （一 次研磨、 2次研磨、 仕上げ研磨の 3段） で行なった。 表面側全体の研磨代は目標 3 μ mとした。 主な研磨条件は、 研磨装置 ： 枚葉式研磨装置、 研磨布 ： 不織布タ ィプ研磨布、 研磨剤 ： コロイダルシリカ研磨剤 （p H= 1 0. 5 ) を用いて研磨 した。
研磨したゥエーハについて、 T T Vおよび S F Q Rm a X、 裏面光沢度、 外観 検査及びナノ トポグラフィの確認を行った。
T TV及ぴ S F Q Rの測定は、 AD E社製フラッ トネス測定器 （UZG 9 5 0 0、 U/S 9 6 0 0 ) を用いた。 S F Q Rの測定は、 AD E社製フラッ トネス測 定器を用い、 サイ トの大きさを 2 0 mmX 2 O mmのエリアで評価した。
外観検査については、 ピッ トの有無を顕微鏡で観察した。
ピッ トが観察された場合、 ピッ ト深さを確認した。 ピッ ト深さは光学顕微鏡の 焦点深度により求めた。 またゥエーハ裏面について目視によりスティン等の発生 を確認した。
光沢度は、 JIS Z 8741 (鏡面光沢度測定方法） を参考にし、 同規格で指定の 鏡面光沢度計 （ダロスメータ一 S D) を使用、 同法に準じた方法により測定した。 ナノ トポグラフィー （ナノ トポロジーとも言われる） は、 波長が 0. 1 mmか ら 2 0 mm程度で振幅が数 n mから 1 0 0 n m程度の凹凸のことであり、 その評 価法としては 1辺が 0. 1 mmから 1 0 mm程度の正方形、 または直径が 0. 1 mmから 1 0 mm程度の円形のプロック範囲 （この範囲は WINDOW SIZE等と 呼ばれる） の領域で、 ゥエーハ表面の凹凸の高低差 （P-V値； peak to valley) を評価する。 この P-V値は Nanotopography Height等とも呼ばれる。 ナノ トポ グラフィ一としては、 特に評価したゥエーハ面内に存在する凹凸の最大値が小さ いことが望まれている。 本実施例では 1 0 m mの正方形で複数のプロック範囲を 評価し、 その P V値の最大値で評価した。 結果を表 8に示す。
(表 8 )
Figure imgf000036_0001
上記の結果から分かるように、 実施例 3では研磨代 4 /X m以下の研磨で、 高平 坦度であり外観異常 （研削条痕やピッ ト及ぴ裏面のブルースティン） のないゥェ ーハが製造できた。 特にナノ トポグラフイーレベルの微小な凹凸も改善され、 好 ましい事がわかる。
これはエッチング、 特にアルカリエッチングの前に平面研削を実施し、 さらに ェツチング工程でアル力リェツチングの後に、 リ ン酸を含む混酸のエッチングを したこと、 及ぴ裏面を研磨したことにより達成することができたものである。 ま たゥエーハ裏面の状態もスティン等は見られず、 光沢度も適当な値に制御され良 好であった。
(比較例 3 )
図 3に示すような工程で鏡面ゥエーハを製造した。 実施例 3 と同様に、 直径 2 0 0 m m , 抵抗率 0 . 0 2 Ω · c mの単結晶棒 （イ ンゴッ ト） をワイヤーソ一に よりスライスし、 1次面取りを行なった後、 ラップスラリー （ラップ砥粒番手 # 1 2 0 0 ) を使用し、 両面で 4 0 μ mラッピングした。 次にラップスラリーのラ ップ砥粒番手 # 1 5 0 0に切り替え、更に両面で 2 0 μ mラッビングを行なった。 次にエッチング処理を行った。 エッチングは、 アルカリエッチングおよぴフッ 酸、 硝酸、 酢酸系の混酸を用いた酸エッチングの 2段で行った。 アルカリエッチングは、 エッチング代目標を両面で 2 0 mとし、 上記ゥエー ハを濃度 5 0重量％のN a O H水溶液に 8 5 °Cで 4 5 0秒間浸潰しェツチングを 行った。次に親水化処理として 0 . 3 %の過酸化水素水に浸漬した後、 5 0重量％ フッ酸： 7 0重量％硝酸： 1 0 0重量％酢酸= 1 : 2 : 1 (容量比） からなる混 酸でェツチング代目標を両面で 1 0 μ mとして液温 2 5 °Cで酸ェツチングを行つ た。
このよ うな工程を終了したゥエーハの表面を実施例 3 と同様に鏡面研磨した。 研磨は複数段 （一次研磨、 2次研磨、 仕上げ研磨の 3段） で行なった。 全体の研 磨代は目標 3 μ mとした。 主な研磨条件は、研磨装置：枚葉式研磨装置、研磨布 ： 不織布タイプ研磨布、 研磨剤 ： コロイダルシリカ研磨剤 （p H = 1 0 . 5 ) を用 いて研磨した。
研磨したゥエーハについて、 実施例 3 と同様に T T Vおよび S F Q R m a x 、 裏面光沢度、 外観検査及びナノ トポグラフィの確認を行った。 結果を表 8に併記 した。
上記の結果から分かるように、 T T V、 S F Q R m a Xおよぴナノ トポグラフ ィーとも実施例 3よりも劣った値となっている。 また、 抵抗率の小さいこのゥェ ーハではスティンが見られた。
なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は、 例示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同一な 構成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発明の 技術的範囲に包含される。
例えば、 上記実施例より平坦度の高いラップゥエーハを用い、 エッチングすれ ば、 上記実施例の平坦度より良いものが製造できる。 つまり本発明でエッチング による平坦度の悪化は少なくできるものの、 T T Vの絶対値はラップゥエーハの 品質にも影響されるものである。
また、 ピッ ト深さについても、 ラップ時に使用されるラップ砥粒の番手にも若 干影響される。 通常、 ラッビング工程では # 1 2 0 0程度のラップ砥粒が用いら れ.るが、 # 1 5 0 0のラップ砥粒の使用により、 さらにピッ ト深さは改善できる。 また、 本実施例では、 高平坦度なゥエーハが得られる条件として、 アルカリエ ツチングで両面で約 2 0 μ m 酸エッチングで両面で約 1 0 / mのエッチング代 でエッチングすることを例示したが、 エッチング代はこれに限らず、 ラッピング 後のゥエーハの状態等によ り、 アル力リエッチングの割合をもっと低く してもよ いし、 全体的なエッチング代を少なくすることも可能である。 要望されるゥエー ハ品質に応じ、アル力リェツチングおよぴ酸ェツチングの割合を調節することで、 高平坦度でありピッ ト深さの浅いゥエーハが製造できる。
さらに例えば本実施例では、 主に片面のみを高度に鏡面化したゥエーノ、の製造 について述べたが、 本発明はこれに限らず、 両面を高度に鏡面化したゥエーハの 製造にも適応できる。 アルカリエッチング、 リ ン酸含有酸エッチングにより得ら れた C Wは、 表裏両面ともピッ ト深さは改善されているため、 両面を研磨する場 合にも研磨代は少なくすることができ、 片面と同じく高平坦度を有するゥエーハ に加工することができる。
特に、 図 1 ( a ) に示すようなラッピング工程を省略した工程で行うのが好ま しく、 平面研削工程で両頭研削装置を用い両面を研削すればよい。 その後アル力 リエッチング、 リ ン酸含有酸エッチングしたゥエーハは、 表裏両面ともピッ ト深 さは改善されているため、 両面を研磨する場合にも研磨代は少なくすることがで き、 片面と同じく高平坦度を有するゥエーハに加工することができる。
また例えば、 上記実施形態においては、 直径 2 O O m m ( 8インチ） のシリ コ ンゥエーハを製造する場合につき例を挙げて説明したが、 本発明はこれには限定 されず、直径 4 〜 1 6インチあるいはそれ以上のシリ コン単結晶にも適用できる。

Claims

請 求 の 範 囲
1 . 単結晶棒をスライスして得た半導体ゥエーハに、 少なく とも面取り工程、 ラ ッビング工程、 エッチング工程、 鏡面研磨工程を施す半導体ゥエーハの加工方法 において、 前記エッチング工程をアルカリエッチングの後、 酸ェツチングを行う ものとし、 その際、 酸エッチングをフッ酸、 硝酸、 リ ン酸、 水からなる酸エツ ング液で行う ことを特徴とする半導体ゥエーハの加工方法。
2 . 単結晶棒をスライスして得た半導体ゥエーハに、 少なく とも面取り工程、 平 面研削工程、 ェツチング工程、 鏡面研磨工程を施す半導体ゥエーハの加工方法で あって、 前記平面研削工程はエッチング工程より前に行われ、 前記エッチングェ 程はアルカリエッチングの後、 酸エッチングを行うものとし、 その際、 酸エッチ ングをフッ酸、 硝酸、 リン酸、 水からなる酸エッチング液で行なうことを特徴と する半導体ゥエーハの加工方法。
3 . 前記半導体ゥエーハの加工方法において、 さらにラッピング工程を加え、 ラ ッビング工程、 平面研削工程、 エッチング工程の順序で加工を行うことを特徴と する請求項 2に記載の半導体ゥエーハの加工方法。
4 . 単結晶棒をスライスして得た半導体ゥエーハに、 少なく とも平坦化工程、 ェ ツチング工程、 鏡面研磨工程を施す半導体ゥエーハの加工方法において、 前記平 坦化工程をエッチング工程より前段とし、 前記エッチング工程はアル力リエツチ ングの後、 酸エッチングを行うものとし、 その際、 酸エッチングをフッ酸、 硝酸、 リン酸、 水からなる酸エッチング液で行ない、 前記鏡面研磨工程は前記酸エッチ ング後、 裏面研磨工程を行ない、 その後表面研磨工程を行うことを特徴とする半 導体ゥエーハの加工方法。
5 . 前記平坦化工程はラッビング工程および/または平面研削工程であることを 特徴とする請求項 4に記載の半導体ゥエーハの加工方法。
6 . 前記裏面研磨工程は、 光沢度が 3 5〜 5 0 %の光沢度になるように研磨する ことを特徴とする請求項 4または請求項 5に記載の半導体ゥエーハの加工方法。
7 . 前記平面研削工程によりゥエーハ外周部の厚さが厚くなるように研削するこ とを特徴とする請求項 2、 請求項 3、 請求項 5及び請求項 6に記載した半導体ゥ ヱーハの加工方法。
8 . 前記ェッチング工程での全体でのェツチング代を両面で 3 0 /x m以下とする ことを特徴とする請求項 1ないし請求項 7のいずれか 1項に記載の半導体ゥェ ハの加工方法。
9 . 前記鏡面研磨工程における研磨代を 7 μ πι以下とすることを特徴とする請求 項 1ないし請求項 8のいずれか 1項に記載した半導体ゥエーハの加工方法。
1 0 . 前記酸エッチング液の調合時の組成比は、 フッ酸濃度が 5 ~ 1 5重量％、 リン酸濃度が 1 0〜 4 0重量％であることを特徴とする請求項 1ないし請求項 9 のいずれか 1項に記載した半導体ゥエーハの加工方法。
1 1 . 前記酸エッチング液がシリ コンを濃度 1 0 g / L以上溶解したものである ことを特徴とする請求項 1ないし請求項 1 0 のいずれか 1項に記載した半導体ゥ エーハの加工方法。
1 2 . 前記酸エッチング液の使用時の組成比は、 フッ酸濃度が 1 ~ 7重量。 /0、 リ ン酸濃度が 1 8〜 3 3重量％であることを特徴とする請求項 1ないし請求項 1 1 のいずれか 1項に記載した半導体ゥエーハの加工方法。
1 3 . 前記アル力リェツチングのアル力リェツチング液が N a O H水溶液または K O H水溶液であることを特徴とする請求項 1ないし請求項 1 2のいずれか 1項 に記載した半導体ゥエーハの加工方法。
1 4. 請求項 1ないし請求項 1 3のいずれか 1項に記載した方法によつて加工さ れたことを特徴とする半導体ゥェーハ。
1 5. 化学エッチングされた半導体ゥエーハであって、 ピッ ト深さの最大値が 4 μ m以下、 うねりが 0. 0 5 μ m以下、 光沢度が 2 0〜 7 0 %であることを特徴 とする半導体ゥエーハ。
1 6. 表面が鏡面研磨された半導体ゥエーハであって、 3 <3 1 111 & :^が0. 1 μ πι以下でかつ、 鏡面研磨された他方の面がピッ ト深さの最大値が 4 μ πι以下、 うねりが 0. 0 5 μ m以下、 光沢度が 2 0〜 7 0 %であることを特徴とする半導 体ゥエーノヽ。
PCT/JP2001/005401 2000-06-29 2001-06-25 Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur WO2002001616A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/312,750 US7332437B2 (en) 2000-06-29 2001-06-25 Method for processing semiconductor wafer and semiconductor wafer
KR1020027017969A KR100792774B1 (ko) 2000-06-29 2001-06-25 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
EP01941214A EP1313135A1 (en) 2000-06-29 2001-06-25 Method for processing semiconductor wafer and semiconductor wafer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000196946 2000-06-29
JP2000-333480 2000-10-31
JP2000333480 2000-10-31
JP2000-196946 2000-10-31

Publications (1)

Publication Number Publication Date
WO2002001616A1 true WO2002001616A1 (fr) 2002-01-03

Family

ID=26595013

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/005401 WO2002001616A1 (fr) 2000-06-29 2001-06-25 Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur

Country Status (5)

Country Link
US (1) US7332437B2 (ja)
EP (1) EP1313135A1 (ja)
KR (1) KR100792774B1 (ja)
TW (1) TW514976B (ja)
WO (1) WO2002001616A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328845A1 (de) * 2003-06-26 2005-02-10 Siltronic Ag Verfahren zur nasschemischen Oberflächenbehandlung einer Halbleiterscheibe
EP1501119A4 (en) * 2002-04-30 2007-01-17 Shinetsu Handotai Kk METHOD FOR MANUFACTURING SEMICONDUCTOR WAFERS AND PLATEBOARD
KR100706683B1 (ko) * 2003-12-10 2007-04-12 가부시키가이샤 섬코 실리콘 웨이퍼의 가공 방법
CN109545663A (zh) * 2018-12-12 2019-03-29 中国电子科技集团公司第四十六研究所 一种高平坦度的硅腐蚀片加工工艺

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895949B2 (ja) * 2001-07-18 2007-03-22 株式会社東芝 Ｃｍｐ用スラリー、およびこれを用いた半導体装置の製造方法
JP4192482B2 (ja) * 2002-03-22 2008-12-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
JP4795614B2 (ja) 2002-10-23 2011-10-19 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板及びその製造方法
JP2004356252A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
KR100558164B1 (ko) * 2003-06-30 2006-03-10 삼성전자주식회사 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법
JP4273943B2 (ja) 2003-12-01 2009-06-03 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR100797734B1 (ko) * 2003-12-05 2008-01-24 가부시키가이샤 섬코 편면 경면 웨이퍼의 제조 방법
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
US7514016B2 (en) * 2004-07-30 2009-04-07 Hitachi Global Storage Technologies Netherlands, Bv Methodology of chemical mechanical nanogrinding for ultra precision finishing of workpieces
JP2006100799A (ja) 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
US7355173B2 (en) * 2005-01-06 2008-04-08 Systems On Silicon Manufacturing Co., Pte. Ltd. Delineation of wafers
KR100827574B1 (ko) * 2005-08-17 2008-05-07 가부시키가이샤 사무코 실리콘 웨이퍼의 제조 방법
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
US20070105483A1 (en) * 2005-11-04 2007-05-10 Honeywell International Inc. Methods and apparatus for discrete mirror processing
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
CN101379599B (zh) * 2006-01-31 2011-05-04 胜高股份有限公司 晶片的单片式蚀刻方法
JP2007204286A (ja) 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
KR100914605B1 (ko) * 2007-12-27 2009-08-31 주식회사 실트론 나노토포그라피가 개선된 웨이퍼 제조 방법
JP5297321B2 (ja) * 2008-10-07 2013-09-25 Ｈｏｙａ株式会社 磁気ディスク用ガラス基板の製造方法
WO2011105255A1 (ja) * 2010-02-26 2011-09-01 株式会社Sumco 半導体ウェーハの製造方法
US20150040983A1 (en) * 2013-08-07 2015-02-12 Solarworld Industries America, Inc. Acidic etching process for si wafers
US20180114691A1 (en) * 2013-08-07 2018-04-26 SolarWorld Americas, Inc. Methods for etching as-cut silicon wafers and producing solar cells
JP6327329B1 (ja) * 2016-12-20 2018-05-23 株式会社Sumco シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
CN106736881A (zh) * 2016-12-28 2017-05-31 苏州爱彼光电材料有限公司 晶片表面加工处理方法
CN109830564B (zh) * 2018-12-06 2021-01-01 中建材浚鑫科技有限公司 一种太阳能电池片的背抛光工艺
CN113496887B (zh) * 2020-04-03 2023-06-02 重庆超硅半导体有限公司 一种集成电路用硅片的均匀腐蚀方法
JP2022044159A (ja) * 2020-09-07 2022-03-17 株式会社ディスコ 原始ウエーハの加工方法
CN113206007B (zh) * 2021-04-30 2022-02-22 中锗科技有限公司 一种磷化铟衬底的制备方法
CN113539793A (zh) * 2021-07-15 2021-10-22 江苏晟驰微电子有限公司 一种功率芯片投料前表面处理工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306897A (ja) * 1996-03-11 1997-11-28 Mitsubishi Materials Shilicon Corp シリコンウェーハ表面粗さ制御用のエッチャント
JPH1055990A (ja) * 1996-08-09 1998-02-24 Mitsubishi Materials Shilicon Corp 半導体ウェ−ハおよびその製造方法
JPH11233485A (ja) * 1997-12-09 1999-08-27 Shin Etsu Handotai Co Ltd 半導体ウエーハの加工方法および半導体ウエーハ
JPH11288858A (ja) * 1998-01-30 1999-10-19 Canon Inc Ｓｏｉ基板の再生方法及び再生基板
JP2000150431A (ja) * 1998-11-06 2000-05-30 Shin Etsu Handotai Co Ltd 半導体ウエーハおよびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680654B2 (ja) 1989-05-29 1994-10-12 信越半導体株式会社 シリコン半導体ウエーハのエッチング方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
US5340437A (en) * 1993-10-08 1994-08-23 Memc Electronic Materials, Inc. Process and apparatus for etching semiconductor wafers
JP3183123B2 (ja) * 1995-08-30 2001-07-03 信越半導体株式会社 エッチング装置
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
JPH1092777A (ja) * 1996-09-12 1998-04-10 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
JPH11135474A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体鏡面ウェハおよびその製造方法
JPH11135464A (ja) 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
EP0928017B1 (en) * 1997-12-09 2014-09-10 Shin-Etsu Handotai Co., Ltd. Semiconductor wafer processing method
JP3444183B2 (ja) 1998-03-13 2003-09-08 信越半導体株式会社 半導体ウエーハの製造方法およびこの方法で製造される半導体ウエーハ
US6600557B1 (en) * 1999-05-21 2003-07-29 Memc Electronic Materials, Inc. Method for the detection of processing-induced defects in a silicon wafer
US6338805B1 (en) * 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
US6514423B1 (en) * 2000-02-22 2003-02-04 Memc Electronic Materials, Inc. Method for wafer processing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306897A (ja) * 1996-03-11 1997-11-28 Mitsubishi Materials Shilicon Corp シリコンウェーハ表面粗さ制御用のエッチャント
JPH1055990A (ja) * 1996-08-09 1998-02-24 Mitsubishi Materials Shilicon Corp 半導体ウェ−ハおよびその製造方法
JPH11233485A (ja) * 1997-12-09 1999-08-27 Shin Etsu Handotai Co Ltd 半導体ウエーハの加工方法および半導体ウエーハ
JPH11288858A (ja) * 1998-01-30 1999-10-19 Canon Inc Ｓｏｉ基板の再生方法及び再生基板
JP2000150431A (ja) * 1998-11-06 2000-05-30 Shin Etsu Handotai Co Ltd 半導体ウエーハおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1501119A4 (en) * 2002-04-30 2007-01-17 Shinetsu Handotai Kk METHOD FOR MANUFACTURING SEMICONDUCTOR WAFERS AND PLATEBOARD
CN100365774C (zh) * 2002-04-30 2008-01-30 信越半导体株式会社 半导体晶片的制造方法及晶片
DE10328845A1 (de) * 2003-06-26 2005-02-10 Siltronic Ag Verfahren zur nasschemischen Oberflächenbehandlung einer Halbleiterscheibe
DE10328845B4 (de) * 2003-06-26 2005-10-20 Siltronic Ag Verfahren zur Oberflächenbehandlung einer Halbleiterscheibe
KR100706683B1 (ko) * 2003-12-10 2007-04-12 가부시키가이샤 섬코 실리콘 웨이퍼의 가공 방법
CN109545663A (zh) * 2018-12-12 2019-03-29 中国电子科技集团公司第四十六研究所 一种高平坦度的硅腐蚀片加工工艺

Also Published As

Publication number Publication date
KR100792774B1 (ko) 2008-01-11
TW514976B (en) 2002-12-21
US20030171075A1 (en) 2003-09-11
KR20030031009A (ko) 2003-04-18
US7332437B2 (en) 2008-02-19
EP1313135A1 (en) 2003-05-21

Similar Documents

Publication Publication Date Title
WO2002001616A1 (fr) Procede de traitement d&#39;une plaquette de semi-conducteur et plaquette de semi-conducteur
EP0774776B1 (en) Process for recovering substrates
JP4517867B2 (ja) シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
TWI285924B (en) Method for manufacturing silicon wafer
JP5600867B2 (ja) 半導体ウェーハの製造方法
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
KR100701342B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP2007204286A (ja) エピタキシャルウェーハの製造方法
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
KR100706683B1 (ko) 실리콘 웨이퍼의 가공 방법
JP3066750B2 (ja) 半導体ウェーハの製造方法
JPH11171693A (ja) シリコンウエーハのエッチング方法およびシリコンウエーハ用エッチング液
JP6717353B2 (ja) レーザマーク付きシリコンウェーハの製造方法
JP4424039B2 (ja) 半導体ウェーハの製造方法
JP4492293B2 (ja) 半導体基板の製造方法
JP2003163335A (ja) 貼り合わせウェーハの製造方法
JP2001085648A (ja) 貼り合わせウエーハの製造方法および貼り合わせウエーハ
CN104347357A (zh) 减薄替代抛光及后序清洗的衬底加工方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
JPH11233485A (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2010153844A (ja) 活性層用ウェーハの製造方法
WO2023234005A1 (ja) 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10312750

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020027017969

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2001941214

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027017969

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001941214

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2001941214

Country of ref document: EP