JP2023113270A - 半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP2023113270A JP2023113270A JP2022015495A JP2022015495A JP2023113270A JP 2023113270 A JP2023113270 A JP 2023113270A JP 2022015495 A JP2022015495 A JP 2022015495A JP 2022015495 A JP2022015495 A JP 2022015495A JP 2023113270 A JP2023113270 A JP 2023113270A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polishing
- mirror
- chamfering
- notch portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000005498 polishing Methods 0.000 claims abstract description 145
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 129
- 239000004744 fabric Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 abstract description 17
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 231
- 238000012545 processing Methods 0.000 description 31
- 238000007517 polishing process Methods 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 11
- 238000003825 pressing Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000003754 machining Methods 0.000 description 2
- 238000004439 roughness measurement Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
少なくとも、ウェーハノッチ部を有するウェーハの周縁部を研削して、ウェーハエッジ部及び前記ウェーハノッチ部を含む面取り部を形成する面取り工程と、前記ウェーハの両方の主面を研磨する両面研磨工程と、前記面取り部を研磨して鏡面化する鏡面面取り工程と、前記両方の主面の少なくとも一方を鏡面研磨する鏡面研磨加工工程とを含み、
前記鏡面面取り工程が、
前記両面研磨工程前に前記面取り部の前記ウェーハノッチ部を研磨する第1の鏡面面取り加工と、
前記両面研磨工程後に前記ウェーハノッチ部及び前記ウェーハエッジ部を研磨する第2の鏡面面取り加工と
を含み、
前記ウェーハノッチ部の端面は、
前記ウェーハの一方の主面から連続すると共に該一方の主面から傾斜した第1の傾斜部と、
前記ウェーハのもう一方の主面から連続すると共に該もう一方の主面から傾斜した第2の傾斜部と、
前記ウェーハの最外周部を構成する端部と
を含み、
前記第2の鏡面面取り加工において、前記ウェーハノッチ部の前記端面の前記第1の傾斜部、前記第2の傾斜部及び前記端部の全てを研磨し、
前記第2の鏡面面取り加工の前記ウェーハノッチ部の研磨レートを、前記第1の鏡面面取り加工の前記ウェーハノッチ部の研磨レートより小さくすることを特徴とする半導体ウェーハの製造方法を提供する。
少なくとも、ウェーハノッチ部を有するウェーハの周縁部を研削して、ウェーハエッジ部及び前記ウェーハノッチ部を含む面取り部を形成する面取り工程と、前記ウェーハの両方の主面を研磨する両面研磨工程と、前記面取り部を研磨して鏡面化する鏡面面取り工程と、前記両方の主面の少なくとも一方を鏡面研磨する鏡面研磨加工工程とを含み、
前記鏡面面取り工程が、
前記両面研磨工程前に前記面取り部の前記ウェーハノッチ部を研磨する第1の鏡面面取り加工と、
前記両面研磨工程後に前記ウェーハノッチ部及び前記ウェーハエッジ部を研磨する第2の鏡面面取り加工と
を含み、
前記ウェーハノッチ部の端面は、
前記ウェーハの一方の主面から連続すると共に該一方の主面から傾斜した第1の傾斜部と、
前記ウェーハのもう一方の主面から連続すると共に該もう一方の主面から傾斜した第2の傾斜部と、
前記ウェーハの最外周部を構成する端部と
を含み、
前記第2の鏡面面取り加工において、前記ウェーハノッチ部の前記端面の前記第1の傾斜部、前記第2の傾斜部及び前記端部の全てを研磨し、
前記第2の鏡面面取り加工の前記ウェーハノッチ部の研磨レートを、前記第1の鏡面面取り加工の前記ウェーハノッチ部の研磨レートより小さくすることを特徴とする半導体ウェーハの製造方法である。
まず、本発明の半導体ウェーハの製造方法で製造することができる半導体ウェーハの例を説明する。
次に、本発明の半導体ウェーハの製造方法を、図4を参照しながら例を挙げて説明する。なお、以下では、図1~図3に示した半導体ウェーハを再度参照しながら説明する。
スライス、面取り工程、ラッピング及びエッチングの各処理を順次行って得たウェーハノッチ部を有するウェーハに対して、第1の鏡面面取り加工を行った。面取り工程では、ウェーハエッジ部及びウェーハノッチ部を含む面取り部を形成し、ウェーハノッチ部は、図2及び図3に概略的に示す形状を有していた。第1の鏡面面取り加工では、キズ等を十分に除去できる取り代を確保する条件下で、ステージ1及びステージ2の2段階で、ウェーハノッチ部のみの研磨を行った。具体的には、以下の表1に示す条件で、第1の鏡面面取り加工を行った。
従来の半導体ウェーハ製造と同様に、スライス、面取り工程、ラッピング、エッチング、主面の両面研磨、第2の鏡面面取り加工、主面の鏡面研磨加工工程の各処理を順次行って、4枚のウェーハを得た。すなわち、比較例では、両面研磨の前に鏡面面取り加工を行わなかった。そして、比較例の鏡面面取り工程では、キズ等を十分に除去できる取り代を確保するため、及び実施例と同程度の時間で半導体ウェーハを製造するために、ウェーハノッチ部に対し、加工時間、研磨布回転数及び研磨布押付圧力は、以下の表3に示すように、いずれも実施例の第1の鏡面面取り加工の条件と同じに設定して、鏡面面取り加工を行った。なお、スライス、面取り工程、ラッピング及びエッチングの各処理は、実施例と同様の条件で行った。また、主面の両面研磨も、実施例1と同様に、上記の表2に示す条件で行った。
比較例2では、以下の表4に示すように、第2の鏡面面取り加工の条件を第1の鏡面面取り加工の条件と同じとしたこと以外は実施例と同様にして、4枚のウェーハを得た。このようにして得られた4枚のウェーハに対して、実施例と同様にウェーハノッチ部粗さの測定を行い、平均粗さを算出した。得られた測定データからの粗さ算出方法についても実施例と同様であり、前記選択エリアも実施例と同位置、同面積で選択した。
Claims (3)
- 半導体ウェーハを製造する方法であって、
少なくとも、ウェーハノッチ部を有するウェーハの周縁部を研削して、ウェーハエッジ部及び前記ウェーハノッチ部を含む面取り部を形成する面取り工程と、前記ウェーハの両方の主面を研磨する両面研磨工程と、前記面取り部を研磨して鏡面化する鏡面面取り工程と、前記両方の主面の少なくとも一方を鏡面研磨する鏡面研磨加工工程とを含み、
前記鏡面面取り工程が、
前記両面研磨工程前に前記面取り部の前記ウェーハノッチ部を研磨する第1の鏡面面取り加工と、
前記両面研磨工程後に前記ウェーハノッチ部及び前記ウェーハエッジ部を研磨する第2の鏡面面取り加工と
を含み、
前記ウェーハノッチ部の端面は、
前記ウェーハの一方の主面から連続すると共に該一方の主面から傾斜した第1の傾斜部と、
前記ウェーハのもう一方の主面から連続すると共に該もう一方の主面から傾斜した第2の傾斜部と、
前記ウェーハの最外周部を構成する端部と
を含み、
前記第2の鏡面面取り加工において、前記ウェーハノッチ部の前記端面の前記第1の傾斜部、前記第2の傾斜部及び前記端部の全てを研磨し、
前記第2の鏡面面取り加工の前記ウェーハノッチ部の研磨レートを、前記第1の鏡面面取り加工の前記ウェーハノッチ部の研磨レートより小さくすることを特徴とする半導体ウェーハの製造方法。 - 前記半導体ウェーハを、シリコンウェーハとすることを特徴とする請求項1に記載の半導体ウェーハの製造方法。
- 前記第1及び第2の鏡面面取り加工での前記ウェーハノッチ部の研磨において、前記ウェーハノッチ部に円形研磨布をウェーハ面に対して垂直にして入り込ませて研磨を行うことを特徴とする請求項1又は請求項2に記載の半導体ウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022015495A JP7131724B1 (ja) | 2022-02-03 | 2022-02-03 | 半導体ウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022015495A JP7131724B1 (ja) | 2022-02-03 | 2022-02-03 | 半導体ウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7131724B1 JP7131724B1 (ja) | 2022-09-06 |
JP2023113270A true JP2023113270A (ja) | 2023-08-16 |
Family
ID=83188048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022015495A Active JP7131724B1 (ja) | 2022-02-03 | 2022-02-03 | 半導体ウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7131724B1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001300837A (ja) * | 2000-04-24 | 2001-10-30 | M Tec Kk | ウェーハのノッチの研摩方法及び装置 |
JP3846706B2 (ja) * | 2000-02-23 | 2006-11-15 | 信越半導体株式会社 | ウエーハ外周面取部の研磨方法及び研磨装置 |
JP2017157796A (ja) * | 2016-03-04 | 2017-09-07 | 株式会社Sumco | シリコンウェーハの製造方法およびシリコンウェーハ |
JP2018058198A (ja) * | 2016-10-03 | 2018-04-12 | 株式会社東京精密 | 面取り研削方法及び面取り研削装置 |
JP2020104210A (ja) * | 2018-12-27 | 2020-07-09 | 株式会社Sumco | ウェーハの製造方法およびウェーハ |
JP2020123610A (ja) * | 2019-01-29 | 2020-08-13 | 信越半導体株式会社 | シリコンウェーハの製造方法およびシリコンウェーハ |
JP6825733B1 (ja) * | 2020-02-19 | 2021-02-03 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
-
2022
- 2022-02-03 JP JP2022015495A patent/JP7131724B1/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3846706B2 (ja) * | 2000-02-23 | 2006-11-15 | 信越半導体株式会社 | ウエーハ外周面取部の研磨方法及び研磨装置 |
JP2001300837A (ja) * | 2000-04-24 | 2001-10-30 | M Tec Kk | ウェーハのノッチの研摩方法及び装置 |
JP2017157796A (ja) * | 2016-03-04 | 2017-09-07 | 株式会社Sumco | シリコンウェーハの製造方法およびシリコンウェーハ |
JP2018058198A (ja) * | 2016-10-03 | 2018-04-12 | 株式会社東京精密 | 面取り研削方法及び面取り研削装置 |
JP2020104210A (ja) * | 2018-12-27 | 2020-07-09 | 株式会社Sumco | ウェーハの製造方法およびウェーハ |
JP2020123610A (ja) * | 2019-01-29 | 2020-08-13 | 信越半導体株式会社 | シリコンウェーハの製造方法およびシリコンウェーハ |
JP6825733B1 (ja) * | 2020-02-19 | 2021-02-03 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7131724B1 (ja) | 2022-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3846706B2 (ja) | ウエーハ外周面取部の研磨方法及び研磨装置 | |
KR100206094B1 (ko) | 반도체 유리면웨이퍼의 제조방법 | |
EP1755156B1 (en) | Process for producing silicon wafers | |
EP1852899A1 (en) | Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer | |
US6066565A (en) | Method of manufacturing a semiconductor wafer | |
CN113439008B (zh) | 晶片制造方法以及晶片 | |
JP3828176B2 (ja) | 半導体ウェハの製造方法 | |
JPH11135464A (ja) | 半導体ウェハの製造方法 | |
US6284658B1 (en) | Manufacturing process for semiconductor wafer | |
JP2009302409A (ja) | 半導体ウェーハの製造方法 | |
CN110383427B (zh) | 晶圆的制造方法 | |
JP3943869B2 (ja) | 半導体ウエーハの加工方法および半導体ウエーハ | |
JP4492293B2 (ja) | 半導体基板の製造方法 | |
JP4066202B2 (ja) | 半導体ウェハの製造方法 | |
EP0813931A1 (en) | Method of manufacturing semiconductor wafer | |
JP7131724B1 (ja) | 半導体ウェーハの製造方法 | |
JP2021132102A (ja) | 半導体ウェーハの製造方法 | |
JP4103808B2 (ja) | ウエーハの研削方法及びウエーハ | |
WO2022219955A1 (ja) | 半導体ウェーハの製造方法 | |
JP4224871B2 (ja) | 半導体基板の製造方法 | |
WO2010016510A1 (ja) | 半導体ウェーハの製造方法 | |
JP2005158798A (ja) | 半導体ウェーハの両面研磨方法、半導体ウェーハ及びキャリアプレート | |
JP2009302478A (ja) | 半導体ウェーハの製造方法 | |
JP2022166697A (ja) | シリコンウェーハの製造方法 | |
JP5515253B2 (ja) | 半導体ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220513 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7131724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |