JP2023113270A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2023113270A
JP2023113270A JP2022015495A JP2022015495A JP2023113270A JP 2023113270 A JP2023113270 A JP 2023113270A JP 2022015495 A JP2022015495 A JP 2022015495A JP 2022015495 A JP2022015495 A JP 2022015495A JP 2023113270 A JP2023113270 A JP 2023113270A
Authority
JP
Japan
Prior art keywords
wafer
polishing
mirror
chamfering
notch portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022015495A
Other languages
English (en)
Other versions
JP7131724B1 (ja
Inventor
涼 長谷川
Ryo Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022015495A priority Critical patent/JP7131724B1/ja
Application granted granted Critical
Publication of JP7131724B1 publication Critical patent/JP7131724B1/ja
Publication of JP2023113270A publication Critical patent/JP2023113270A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】半導体ウェーハ製造における鏡面面取り工程でのウェーハノッチ部の研磨レートに起因するウェーハノッチ部の表面粗さの悪化を抑制することができる半導体ウェーハの製造方法を提供すること。【解決手段】ウェーハの周縁部を研削して、ウェーハエッジ部及びウェーハノッチ部を含む面取り部を形成する面取り工程と、両面研磨工程と、鏡面面取り工程と、鏡面研磨加工工程とを含み、鏡面面取り工程が、両面研磨工程前にウェーハノッチ部を研磨する第1の鏡面面取り加工と、両面研磨工程後にウェーハノッチ部及びウェーハエッジ部を研磨する第2の鏡面面取り加工とを含み、第2の鏡面面取り加工において、ウェーハノッチ部の端面の第1の傾斜部、第2の傾斜部及び端部の全てを研磨し、ウェーハノッチ部の研磨レートを、第1の鏡面面取り加工のウェーハノッチ部の研磨レートより小さくすることを特徴とする半導体ウェーハの製造方法。【選択図】図4

Description

本発明は、半導体ウェーハの製造方法に関する。
半導体ウェーハの製造方法として、単結晶インゴットから薄板ウェーハを切り出すスライス工程、ウェーハの周縁部のカケや割れを防止するための面取り工程、ウェーハの厚さばらつきをなくし平坦化するためのラッピング工程もしくは両面研削工程、上記のラッピングや両面研削で導入されたウェーハの歪みや汚染物を除去するためのエッチング工程、高精度なウェーハの平坦度品質やナノトポグラフィー品質を得るために表裏両方の主面を同時に研磨する両面研磨工程、面取り部を鏡面にする鏡面面取り工程、ウェーハの主面を鏡面にする鏡面研磨工程等を上記の順に行うことが一般的である。
ウェーハ周縁部の鏡面面取りは、半導体デバイスの集積度が向上するに従ってより微細な加工が求められており、面取り部を鏡面化し、粗さを改善させることによって後工程での面取り部からの発塵を抑えることにより半導体デバイスの歩留まりを向上させるのに必要な工程である。
ウェーハノッチ部の研磨は上記の鏡面面取り工程で行われる。鏡面面取り工程はウェーハノッチ部、ウェーハエッジ部の鏡面化を目的としており、そのための加工条件の調整が行われるが、加工後の粗さは、研磨布の種類、研磨スラリーの種類、加工時間、研磨布の回転速度、研磨布の押付圧力に左右される。
上記の鏡面面取り工程では鏡面面取り機の生産性維持の為、比較的研磨レートが大きい条件が使用されており、粗さが悪化する原因となっている。特許文献1によれば、加工時の負荷もしくは研磨レートが大きいほど加工後の粗さは悪化する。また、研磨を複数回行い、順次研磨レートを小さくすることで粗さが改善する。
鏡面面取り工程では通常、生産性を考慮しウェーハノッチ部、ウェーハエッジ部の加工が順を問わず同一鏡面面取機内で行われる。そのためウェーハエッジ部の研磨における加工時間を大きく上回ったウェーハノッチ部の研磨時間を設定することは、鏡面面取り機内でのウェーハ滞留時間の増大に繋がり生産性が悪化してしまう。
そのため、従来、ウェーハノッチ部の研磨時間は、ウェーハエッジ部の研磨時間程度となっており、十分な研磨取り代を得るためには研磨レートが大きすぎる加工条件を使用しなくてはならず、十分に改善されたノッチ粗さが得られていない。
特許第3846706号明細書 特許第6825733号明細書 特開2001-300837号公報
本発明は、上記問題を解決するためになされたものであり、半導体ウェーハ製造における鏡面面取り工程でのウェーハノッチ部の研磨レートに起因するウェーハノッチ部の表面粗さの悪化を抑制することができる半導体ウェーハの製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、半導体ウェーハを製造する方法であって、
少なくとも、ウェーハノッチ部を有するウェーハの周縁部を研削して、ウェーハエッジ部及び前記ウェーハノッチ部を含む面取り部を形成する面取り工程と、前記ウェーハの両方の主面を研磨する両面研磨工程と、前記面取り部を研磨して鏡面化する鏡面面取り工程と、前記両方の主面の少なくとも一方を鏡面研磨する鏡面研磨加工工程とを含み、
前記鏡面面取り工程が、
前記両面研磨工程前に前記面取り部の前記ウェーハノッチ部を研磨する第1の鏡面面取り加工と、
前記両面研磨工程後に前記ウェーハノッチ部及び前記ウェーハエッジ部を研磨する第2の鏡面面取り加工と
を含み、
前記ウェーハノッチ部の端面は、
前記ウェーハの一方の主面から連続すると共に該一方の主面から傾斜した第1の傾斜部と、
前記ウェーハのもう一方の主面から連続すると共に該もう一方の主面から傾斜した第2の傾斜部と、
前記ウェーハの最外周部を構成する端部と
を含み、
前記第2の鏡面面取り加工において、前記ウェーハノッチ部の前記端面の前記第1の傾斜部、前記第2の傾斜部及び前記端部の全てを研磨し、
前記第2の鏡面面取り加工の前記ウェーハノッチ部の研磨レートを、前記第1の鏡面面取り加工の前記ウェーハノッチ部の研磨レートより小さくすることを特徴とする半導体ウェーハの製造方法を提供する。
本発明の半導体ウェーハの製造方法によれば、生産性を維持しながら、半導体ウェーハ製造における鏡面面取り工程でのウェーハノッチ部の研磨レートに起因するウェーハノッチ部の表面粗さの悪化を抑制することができる。
例えば、前記半導体ウェーハを、シリコンウェーハとすることができる。
本発明の半導体ウェーハの製造方法によって製造できる半導体ウェーハは特に限定されないが、例えばシリコンウェーハを製造することができる。
前記第1及び第2の鏡面面取り加工での前記ウェーハノッチ部の研磨において、前記ウェーハノッチ部に円形研磨布をウェーハ面に対して垂直にして入り込ませて研磨を行うことが好ましい。
このようにすれば、鏡面面取り工程においてウェーハノッチ部を確実に研磨することができ、所望の形状、表面状態、及び粗さにすることができる。
以上のように、本発明の半導体ウェーハの製造方法によれば、半導体ウェーハを製造する際、主面の両面研磨工程の前後で鏡面面取り加工を行い、両面研磨工程の後に行なう第2の鏡面研磨加工工程においてウェーハノッチ部の端面の第1の傾斜部、第2の傾斜部及び端部の全てを研磨し、両面研磨工程の後の第2の鏡面面取り時の研磨レートを小さくすることで、生産性を維持しつつ十分な研磨取り代を得ながら、大きい研磨レートに起因するウェーハノッチ部の表面粗さ悪化を抑制することができる。したがって、ウェーハノッチ部の表面粗さに優れた半導体ウェーハを製造することができる。
本発明の半導体ウェーハの製造方法で製造できる半導体ウェーハの一例を示す概略平面図である。 面取り工程後のウェーハノッチ形状を説明する模式的な概略図である。 面取り工程後のウェーハノッチ部の一例を示す断面図である。 本発明の半導体ウェーハの製造方法の一例を示すフロー図である。 実施例及び比較例で得られた半導体ウェーハのウェーハノッチ部の表面粗さを示すグラフである。
前記の通り、鏡面面取り工程ではウェーハノッチ部、ウェーハエッジ部の鏡面化を行っており、そのための加工条件の調整が行われるが、加工後の粗さは、研磨布の種類、研磨スラリーの種類、加工時間、研磨布の回転速度、研磨布の押付圧力に左右される。
鏡面面取り工程の本来の目的は、面取り部のキズ等を除去し、粗さを改善することである。キズ等を除去するためには、一定以上の研磨取り代が求められ、取り代を増やす程加工後のキズも少なくなる。そのため研磨レートの大きい条件で鏡面面取り加工を行えば、短時間でキズ等を除去する効果が得られるが、前記の通り大きい研磨レートでの加工は粗さを悪化させることがあり、従来の半導体ウェーハの製造方法ではキズの除去と、十分な粗さの改善との両立が困難であった。
つまり、鏡面面取り工程において、ウェーハノッチ部の研磨レートによってウェーハノッチ部表面粗さが悪化することがあるため、これらの問題を解決することができるウェーハの製造方法が求められている。
本発明者は、上記目的を達成するために鋭意検討を行った。その結果、両面研磨工程の前後で鏡面面取り加工を行う条件のもとで、両面研磨工程の後に行なう第2の鏡面研磨加工工程においてウェーハノッチ部の端面の第1の傾斜部、第2の傾斜部及び端部の全てを研磨し、両面研磨工程の前に行なう第1の鏡面面取り加工におけるウェーハノッチ部の研磨レートより、両面研磨工程の後に行なう第2の鏡面研磨加工工程におけるウェーハノッチ部の研磨レートを小さくすることにより、上記課題を解決できることを見出し、本発明のウェーハの製造方法を完成させた。
即ち、本発明は、半導体ウェーハを製造する方法であって、
少なくとも、ウェーハノッチ部を有するウェーハの周縁部を研削して、ウェーハエッジ部及び前記ウェーハノッチ部を含む面取り部を形成する面取り工程と、前記ウェーハの両方の主面を研磨する両面研磨工程と、前記面取り部を研磨して鏡面化する鏡面面取り工程と、前記両方の主面の少なくとも一方を鏡面研磨する鏡面研磨加工工程とを含み、
前記鏡面面取り工程が、
前記両面研磨工程前に前記面取り部の前記ウェーハノッチ部を研磨する第1の鏡面面取り加工と、
前記両面研磨工程後に前記ウェーハノッチ部及び前記ウェーハエッジ部を研磨する第2の鏡面面取り加工と
を含み、
前記ウェーハノッチ部の端面は、
前記ウェーハの一方の主面から連続すると共に該一方の主面から傾斜した第1の傾斜部と、
前記ウェーハのもう一方の主面から連続すると共に該もう一方の主面から傾斜した第2の傾斜部と、
前記ウェーハの最外周部を構成する端部と
を含み、
前記第2の鏡面面取り加工において、前記ウェーハノッチ部の前記端面の前記第1の傾斜部、前記第2の傾斜部及び前記端部の全てを研磨し、
前記第2の鏡面面取り加工の前記ウェーハノッチ部の研磨レートを、前記第1の鏡面面取り加工の前記ウェーハノッチ部の研磨レートより小さくすることを特徴とする半導体ウェーハの製造方法である。
なお、特許文献1及び2には、ウェーハの面取り部を研磨する技術が開示されている。また、特許文献3には、ウェーハのノッチ部の研磨方法及び装置に関する技術が開示されている。しかしながら、特許文献1~3の何れも、ウェーハの両方の主面に対する両面研磨工程の前後にウェーハの面取り部の鏡面加工を行い、且つ両面研磨工程の前に行なう鏡面面取り加工におけるウェーハノッチ部の研磨レートより、両面研磨工程の後に行なう鏡面面取り加工におけるウェーハノッチ部の研磨レートを小さくすることは、記載も示唆もしていない。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
[半導体ウェーハ]
まず、本発明の半導体ウェーハの製造方法で製造することができる半導体ウェーハの例を説明する。
図1は、本発明の半導体ウェーハの製造方法で製造できる半導体ウェーハの一例を示す概略平面図である。
図1に示す半導体ウェーハWは、鏡面である第1の主面11と、その裏側の第2の主面12とを有する。半導体ウェーハWの周縁部13には、面取り部1が形成されている。面取り部1は、周縁部13に沿って形成されたウェーハエッジ部3と、ウェーハエッジ部3の一部に形成されたウェーハノッチ部2とを含む。
ここで、ウェーハノッチ部形状の詳細について、図2及び図3を参照して説明する。図2は、ウェーハノッチ部2の周縁部をウェーハWの主面11方向から見たものを示している。ウェーハノッチ部2は大まかに底部2aと直線部2bとに大別される。ここで、ノッチ底部2aとはウェーハノッチ部2の最も深い位置で輪郭が曲線の部分、ノッチ直線部2bとは底部の両端に位置する輪郭が直線になっている部分である。また、ウェーハノッチ部2の端面のウェーハ厚さ方向の断面図を図3に示す。ここで、端面とは、ウェーハWの最外周に位置し、ウェーハWの主面11及び12とおよそ垂直となる部分に相当する。断面形状は、ウェーハの一方の主面である第1の主面11から連続するとともに該第1の主面11から傾斜した第1の傾斜部21を有している。また、この面取り断面形状は、ウェーハWのもう一方の主面である第2の主面12から連続するとともに該第2の主面12から傾斜した第2の傾斜部22を有している。さらに、ウェーハWの最外周端部を構成する端部23を有している。端部23部分は従来わずかながら傾斜を有している。これら断面形状はウェーハノッチ部2の底部2a及び直線部2b、並びに図1に示すウェーハエッジ部3に共通する。
[半導体ウェーハの製造方法]
次に、本発明の半導体ウェーハの製造方法を、図4を参照しながら例を挙げて説明する。なお、以下では、図1~図3に示した半導体ウェーハを再度参照しながら説明する。
図4は、本発明の半導体ウェーハの製造方法の一例を示すフロー図である。
この例の半導体ウェーハの製造方法は、ウェーハノッチ部2を有するウェーハ1の周縁部13を研削して、ウェーハエッジ部3及びウェーハノッチ部2を含む面取り部1を形成する面取り工程と、面取り部1のウェーハノッチ部2を研磨する第1の鏡面面取り加工と、ウェーハ1の両方の主面11及び12を研磨する両面研磨工程と、ウェーハノッチ部2及びウェーハエッジ部3を研磨する第2の鏡面面取り加工と、両方の主面11及び12の少なくとも一方を鏡面研磨する鏡面研磨加工工程とを含む。すなわち、主面11及び12の両面研磨工程前に、面取り部1のウェーハノッチ部2を研磨する第1の鏡面面取り加工を行い、主面11及び12の両面研磨工程後に、面取り部1のウェーハノッチ部2及びウェーハエッジ部3の両方を研磨する第2の鏡面面取り加工を行う。また、第2の鏡面面取り加工において、ウェーハノッチ部2の端面の第1の傾斜部21、第2の傾斜部22及び端部23の全てを研磨する。そして、面取り部の第2の鏡面面取り加工のウェーハノッチ部2の研磨レートを、第1の鏡面面取り加工のウェーハノッチ部2の研磨レートより小さくする。第1及び第2の鏡面面取り加工が、面取り部を研磨して鏡面化する鏡面面取り工程に含まれる。
このような半導体ウェーハの製造方法であれば、両面研磨工程前の第1の鏡面面取り加工でウェーハノッチ部2の十分な研磨取り代が得られれば、第2の鏡面面取り加工時の研磨レートを小さくしてもウェーハノッチ部2に対し最終的に十分な研磨取り代を得ることができるため、第2の鏡面面取り加工におけるウェーハノッチ部2の研磨レートを小さくすることができる。
さらに、第2の鏡面面取り加工時のウェーハノッチ部2の研磨レートを第1の鏡面面取りのウェーハノッチ部2の研磨レートより小さくし、且つウェーハノッチ部2の端面の第1の傾斜部21、第2の傾斜部22及び端部23の全てを研磨することで、ウェーハノッチ部2の表面粗さを改善させることができる。
第1の鏡面面取り加工において、加工時の加工時間、研磨布回転速度、押付圧力は任意に設定することができるが、これらが大きいほど研磨取り代は大きくなりキズ等を除去する効果は大きくなる。
第2の鏡面面取り加工においても、加工時の加工時間、研磨布回転速度、押付圧力は任意に設定することができるが、これらが大きいほど加工後の表面粗さは悪化してしまう。従って、第2の鏡面面取り加工においてこれらを小さくすることが望ましい。第2の鏡面面取り加工におけるこれらの条件を第1の鏡面面取り加工の条件よりも小さくすることによって、第2の鏡面面取り加工のウェーハノッチ部2の研磨レートを第1の鏡面面取り加工の研磨レートよりも小さくすることができる。加工に時間がかかり生産性が悪化するのを防ぐことができる程度に、第2の鏡面面取り加工のウェーハノッチ部2の研磨レートを小さくすることが好ましい。
前記第1の鏡面面取り加工と前記第2の鏡面面取り加工とで設定する加工条件は、第2の鏡面面取り加工の方が、ウェーハノッチ部2の研磨レートが小さくなるようにしなければならないが、それぞれで任意の条件を設定して良い。これは、前記第1の鏡面面取り加工の目的が表面のキズ等を除去する目的であるのに対して、前記第2の鏡面面取り加工の目的が前記第1の鏡面面取り加工直後より粗さを改善させることにあるからであり、それらの目的が果たされていれば加工条件はそれぞれで任意であってよい。
第1の鏡面面取り加工及び第2の鏡面面取り加工は、それぞれ、1回行っても良いし、又は複数段行っても良い。
また、ウェーハノッチ部2の具体的な研磨方法として、前記第1の鏡面面取り加工においては、円形研磨布の研磨面に対してウェーハWを垂直にし、更にノッチ最深部まで研磨布を入り込ませウェーハWの面方向にトラバースさせながら研磨を行い、前記第2の鏡面面取り加工においては、前記第1の鏡面面取り加工での研磨レートより小さい加工条件で同機構の研磨行うことで、ウェーハノッチ部2を確実に研磨することができ、所望の形状、表面状態、粗さにすることができる。
また、本発明は、主面11及び12の両面研磨工程前後でウェーハエッジ部13を鏡面面取りするウェーハ製造方法において特に好適に用いることができる。前記第1の鏡面面取り加工でウェーハノッチ部2、ウェーハエッジ部3の研磨を行うことで、付着している異物を除去でき、両面研磨工程におけるキズの発生を抑制することができる。また、両面研磨工程で発生するキャリアホール内壁との接触で発生するウェーハエッジ部13のキズも前記第2の鏡面面取り加工で除去できる。このプロセスにおいて本発明は生産性において、特に効率的に用いることができ、歩留まり向上とウェーハノッチ部2の表面粗さ改善効果との双方が得られる。
本発明のウェーハの製造方法は、単結晶シリコンインゴットから得られる単結晶シリコンウェーハの製造方法において特に好適に用いることができる。
以下、図面を参照しながら具体例を示し、本発明をより詳細に説明する。なお、以下での説明では、図1~図4を再度参照する。
この例では、まず、単結晶インゴットをスライスして、ウェーハノッチ部2を有するスライスウェーハWを得る。このときの単結晶インゴットとして、後にウェーハノッチ部2となる溝が周縁部に形成された単結晶シリコンインゴットを用いることができる。本発明のウェーハの製造方法は、半導体ウェーハ、特に、単結晶シリコンインゴットから得られる単結晶シリコンウェーハの製造方法において特に好適に用いることができる。
次に、前記工程で得られたウェーハの周縁部を研削して、ウェーハエッジ部3及びウェーハノッチ部2を含む面取り部1を形成する面取り加工(面取り工程)を行う。面取り工程は、一般に行われているいずれの工程をも適用することができ、特に限定されない。この面取り加工を行った後のウェーハノッチ部形状の例が、先に説明した図2及び図3に示す形状である。
上記のように面取り工程を行った後、このウェーハWの主面11及び12にラッピング又は両面研削加工を行うことができる。ラッピングや両面研削加工は、一般に行われているいずれの工程をも適用することができ、特に限定されない。
次に、面取りやラッピング等の加工で入った加工歪みの除去のために、上記加工を施したウェーハWにエッチング加工を行うことができる。エッチング加工は、一般に行われているいずれの工程をも適用することができ、特に限定されない。
次に、本発明では、ウェーハノッチ部2の十分な研磨取り代確保のために、第1の鏡面面取り加工を行う。少なくともウェーハノッチ部2の底部2a及び直線部2b対して、円形研磨布を接触させて面取り部の鏡面研磨を行うことが望ましい。
このような第1の鏡面面取り加工では、例えば、ウェーハノッチ部2に円形研磨布をウェーハWの主面11及び12に対して垂直な角度で入り込ませるような機構を使用する。ウェーハノッチ部2に対して、所定の回転数、回転方向を持つ円形研磨布を、研磨スラリーを供給しながらウェーハノッチ部2に入り込ませ、ウェーハノッチ部2の底部2aに対して押し付けることにより研磨を行う。また加工中、円形研磨布がウェーハWの主面11及び12の面内方向左右にトラバースすることによってウェーハノッチ部2の直線部2bの研磨も十分に行う。更に加工中、ウェーハWを所定の角度に傾かせることで、図3に示す第1及び第2の傾斜部21及び22、並びに端部23の全ての研磨を十分に行うことが可能である。第1の鏡面面取り加工でのウェーハノッチ部2の研磨レートは、例えば、0.20μm/秒以上0.30μm/秒以下とすることができる。
第1の鏡面面取り加工では、ウェーハエッジ部3の鏡面研磨は任意であり、行っても良いし、行わなくてもよい。
第1の鏡面面取り加工を行った後、ウェーハWの両方の主面11及び12を研磨する両面研磨工程を行う。両面研磨工程は、一般に行われているいずれの工程をも適用することができ、特に限定されない。
両面研磨工程を行った後、ウェーハノッチ部2の表面粗さ改善及びウェーハエッジ部3の鏡面化を目的とした第2の鏡面面取り加工を行う。第2の鏡面面取り加工は、第1の鏡面面取り加工と同様の機構を使用して加工を行うことができるが、第2の鏡面面取り加工では、ウェーハノッチ部2の端面の第1の傾斜部21、第2の傾斜部22及び端部23の全てを研磨する。また、第2の鏡面面取り加工では、ウェーハノッチ部2の研磨レートを、第1の鏡面面取り加工のウェーハノッチ部2の研磨レートより小さくする。例えば、加工時間、研磨布の回転数、ウェーハへの押付圧力をいずれも第1の鏡面面取り加工の条件より小さくする。これにより加工時の負荷、研磨レートを小さくすることができる。第2の鏡面面取り加工でのウェーハノッチ部2の研磨レートは、例えば、0.10μm/秒以上0.18μm/秒以下とすることができる。ウェーハエッジ部3における鏡面面取り加工には従来と同様の条件を用いることができる。
以上に説明した第1及び第2の鏡面面取り加工が、本発明の半導体ウェーハの製造方法における鏡面面取り工程に含まれる。
最後に、ウェーハWの主面11及び12の少なくとも一方を鏡面研磨する鏡面研磨加工工程を行う。この工程は一般の手法により行えばよい。
以上のような工程を経て、製品となるウェーハWを製造する。このようなウェーハWの製造方法であれば、生産性を維持しながら、鏡面面取り工程における研磨取り代を十分に確保しつつ、小さい研磨レートによるノッチ部表面粗さの改善効果を得ることができ、より高品質なウェーハを作製することができる。
また、本発明では、上記の面取り工程の段階で、鏡面面取り工程での形状変化量を織り込んだ加工を行えばよく、上記以外の各種工程を含んでいてもよい。例えば、必要に応じて、洗浄工程や熱処理工程等を上記各工程の前後に通常の方法で行ってもよい。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
スライス、面取り工程、ラッピング及びエッチングの各処理を順次行って得たウェーハノッチ部を有するウェーハに対して、第1の鏡面面取り加工を行った。面取り工程では、ウェーハエッジ部及びウェーハノッチ部を含む面取り部を形成し、ウェーハノッチ部は、図2及び図3に概略的に示す形状を有していた。第1の鏡面面取り加工では、キズ等を十分に除去できる取り代を確保する条件下で、ステージ1及びステージ2の2段階で、ウェーハノッチ部のみの研磨を行った。具体的には、以下の表1に示す条件で、第1の鏡面面取り加工を行った。
第1の鏡面面取り加工の後、ウェーハの両方の主面を研磨する両面研磨を行った。具体的には、以下の表2に示す条件で、両面研磨を行った。
続いて、第2の鏡面面取り加工を行った。第2の鏡面面取り加工ではウェーハノッチ部の粗さを第1の鏡面面取り加工直後よりも改善させることを目的とし、ウェーハノッチ部に対する研磨レート及び負荷の小さい加工を、ステージ1及びステージ2の2段階で行った。具体的には、第1の鏡面面取り加工と同機構を用いて第1の鏡面面取り加工と同じように、図2に示すウェーハノッチ部2の底部2a及び直線2bにおける、図3に示す第1及び第2の傾斜部21及び22並びに端部23の研磨を行うがその際の加工時間、研磨布回転数及び研磨布押付圧力はいずれも第1の鏡面面取り加工の条件より小さく設定した。具体的には、以下の表1に示す条件で、第2の鏡面面取り加工を行った。従来からの製造プロセスで必須であるウェーハエッジ部の鏡面面取り加工は、従来までと同機構、同条件にてこの第2の鏡面面取り加工で行った。
Figure 2023113270000002
Figure 2023113270000003
最後に、ウェーハの主面に鏡面研磨加工工程を行った。
鏡面研磨加工工程終了後に、ウェーハノッチ部の表面粗さの測定を行った。粗さ測定にはコベルコ科研社製LSMを使用した。粗さには巨視的な粗さと、その中にある微視的な粗さが存在する。本発明における粗さは微視的な粗さを想定しており、得られた測定データを解析する際は巨視的な粗さ成分を取り除き、微視的な粗さ成分のみを評価するようにした。粗さの評価基準も複数存在するが、本発明においては、任意に選択したエリア内の粗さ総和を選択エリア面積で除したものを使用した。ここで任意の選択エリアとは、研磨による影響が十分に及ぼされている範囲を示しており、ウェーハ間での評価では同位置、同面積のエリアで評価を行うようにした。評価エリアは、ウェーハノッチ部の底部における、図3に示す第1及び第2の傾斜部21及び22、並びに端部23とし、それぞれで4枚のウェーハの平均粗さを算出した。
粗さ測定の結果、ウェーハノッチ部の底部における表面粗さは、図5及び以下の表5で示すように、第1の傾斜部21で6.85nm、第2の傾斜部22で9.42nm、端部23で4.26nmとなっていた。
(比較例1)
従来の半導体ウェーハ製造と同様に、スライス、面取り工程、ラッピング、エッチング、主面の両面研磨、第2の鏡面面取り加工、主面の鏡面研磨加工工程の各処理を順次行って、4枚のウェーハを得た。すなわち、比較例では、両面研磨の前に鏡面面取り加工を行わなかった。そして、比較例の鏡面面取り工程では、キズ等を十分に除去できる取り代を確保するため、及び実施例と同程度の時間で半導体ウェーハを製造するために、ウェーハノッチ部に対し、加工時間、研磨布回転数及び研磨布押付圧力は、以下の表3に示すように、いずれも実施例の第1の鏡面面取り加工の条件と同じに設定して、鏡面面取り加工を行った。なお、スライス、面取り工程、ラッピング及びエッチングの各処理は、実施例と同様の条件で行った。また、主面の両面研磨も、実施例1と同様に、上記の表2に示す条件で行った。
このようにして得られた4枚のウェーハに対して、実施例と同様にウェーハノッチ部粗さの測定を行い、平均粗さを算出した。得られた測定データからの粗さ算出方法についても実施例と同様であり、前記選択エリアも実施例と同位置、同面積で選択した。
Figure 2023113270000004
(比較例2)
比較例2では、以下の表4に示すように、第2の鏡面面取り加工の条件を第1の鏡面面取り加工の条件と同じとしたこと以外は実施例と同様にして、4枚のウェーハを得た。このようにして得られた4枚のウェーハに対して、実施例と同様にウェーハノッチ部粗さの測定を行い、平均粗さを算出した。得られた測定データからの粗さ算出方法についても実施例と同様であり、前記選択エリアも実施例と同位置、同面積で選択した。
Figure 2023113270000005
以下の表5に、実施例、並びに比較例1及び2で得られた各ウェーハのウェーハノッチ部の、図3に示す第1の傾斜部21、第2の傾斜部22、及び端部23の表面粗さを示す。
Figure 2023113270000006
比較例1における製造プロセスでは、製造プロセス内で主面の両面研磨後に行なった鏡面面取り加工における研磨レート、負荷が実施例と比較して大きいため、加工後の粗さが大きい(図5及び表5)。その結果、比較例1における加工後のウェーハノッチ部の表面粗さは、図5及び表5に示すように、図3に示す第1の傾斜部21で13.02nm、第2の傾斜部22で17.58nm、端部23で12.54nmであり、いずれも実施例より大きくなっており、実施例の製造プロセスで加工した場合の方が、生産性を維持しながら、ノッチ部表面粗さが改善したウェーハを作製できた。
また、比較例2における製造プロセスでは、主面の両面研磨工程の後に行なった第2の鏡面面取り加工の条件を両面研磨工程の前に行なった第1の鏡面面取り加工の条件と同じとした。その結果、比較例2における加工後のウェーハノッチ部の表面粗さは、図5及び表5に示すように、図3に示す第1の傾斜部21で10.77nm、第2の傾斜部22で10.07nm、端部23で5.25nmであり、いずれも実施例より大きくなっており、実施例の製造プロセスで加工した場合の方が、ノッチ部表面粗さが改善したウェーハを作製できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…面取り部、 2…ウェーハノッチ部、 2a…ウェーハノッチ部の底部、 2b…ウェーハノッチ部の直線部、 3…ウェーハエッジ部、 11…第1の主面、12…第2の主面、 13…ウェーハの周縁部、21…第1の傾斜部、22…第2の傾斜部、23…端部、 W…ウェーハ。

Claims (3)

  1. 半導体ウェーハを製造する方法であって、
    少なくとも、ウェーハノッチ部を有するウェーハの周縁部を研削して、ウェーハエッジ部及び前記ウェーハノッチ部を含む面取り部を形成する面取り工程と、前記ウェーハの両方の主面を研磨する両面研磨工程と、前記面取り部を研磨して鏡面化する鏡面面取り工程と、前記両方の主面の少なくとも一方を鏡面研磨する鏡面研磨加工工程とを含み、
    前記鏡面面取り工程が、
    前記両面研磨工程前に前記面取り部の前記ウェーハノッチ部を研磨する第1の鏡面面取り加工と、
    前記両面研磨工程後に前記ウェーハノッチ部及び前記ウェーハエッジ部を研磨する第2の鏡面面取り加工と
    を含み、
    前記ウェーハノッチ部の端面は、
    前記ウェーハの一方の主面から連続すると共に該一方の主面から傾斜した第1の傾斜部と、
    前記ウェーハのもう一方の主面から連続すると共に該もう一方の主面から傾斜した第2の傾斜部と、
    前記ウェーハの最外周部を構成する端部と
    を含み、
    前記第2の鏡面面取り加工において、前記ウェーハノッチ部の前記端面の前記第1の傾斜部、前記第2の傾斜部及び前記端部の全てを研磨し、
    前記第2の鏡面面取り加工の前記ウェーハノッチ部の研磨レートを、前記第1の鏡面面取り加工の前記ウェーハノッチ部の研磨レートより小さくすることを特徴とする半導体ウェーハの製造方法。
  2. 前記半導体ウェーハを、シリコンウェーハとすることを特徴とする請求項1に記載の半導体ウェーハの製造方法。
  3. 前記第1及び第2の鏡面面取り加工での前記ウェーハノッチ部の研磨において、前記ウェーハノッチ部に円形研磨布をウェーハ面に対して垂直にして入り込ませて研磨を行うことを特徴とする請求項1又は請求項2に記載の半導体ウェーハの製造方法。
JP2022015495A 2022-02-03 2022-02-03 半導体ウェーハの製造方法 Active JP7131724B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022015495A JP7131724B1 (ja) 2022-02-03 2022-02-03 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022015495A JP7131724B1 (ja) 2022-02-03 2022-02-03 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP7131724B1 JP7131724B1 (ja) 2022-09-06
JP2023113270A true JP2023113270A (ja) 2023-08-16

Family

ID=83188048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022015495A Active JP7131724B1 (ja) 2022-02-03 2022-02-03 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP7131724B1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001300837A (ja) * 2000-04-24 2001-10-30 M Tec Kk ウェーハのノッチの研摩方法及び装置
JP3846706B2 (ja) * 2000-02-23 2006-11-15 信越半導体株式会社 ウエーハ外周面取部の研磨方法及び研磨装置
JP2017157796A (ja) * 2016-03-04 2017-09-07 株式会社Sumco シリコンウェーハの製造方法およびシリコンウェーハ
JP2018058198A (ja) * 2016-10-03 2018-04-12 株式会社東京精密 面取り研削方法及び面取り研削装置
JP2020104210A (ja) * 2018-12-27 2020-07-09 株式会社Sumco ウェーハの製造方法およびウェーハ
JP2020123610A (ja) * 2019-01-29 2020-08-13 信越半導体株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP6825733B1 (ja) * 2020-02-19 2021-02-03 信越半導体株式会社 半導体ウェーハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3846706B2 (ja) * 2000-02-23 2006-11-15 信越半導体株式会社 ウエーハ外周面取部の研磨方法及び研磨装置
JP2001300837A (ja) * 2000-04-24 2001-10-30 M Tec Kk ウェーハのノッチの研摩方法及び装置
JP2017157796A (ja) * 2016-03-04 2017-09-07 株式会社Sumco シリコンウェーハの製造方法およびシリコンウェーハ
JP2018058198A (ja) * 2016-10-03 2018-04-12 株式会社東京精密 面取り研削方法及び面取り研削装置
JP2020104210A (ja) * 2018-12-27 2020-07-09 株式会社Sumco ウェーハの製造方法およびウェーハ
JP2020123610A (ja) * 2019-01-29 2020-08-13 信越半導体株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP6825733B1 (ja) * 2020-02-19 2021-02-03 信越半導体株式会社 半導体ウェーハの製造方法

Also Published As

Publication number Publication date
JP7131724B1 (ja) 2022-09-06

Similar Documents

Publication Publication Date Title
JP3846706B2 (ja) ウエーハ外周面取部の研磨方法及び研磨装置
KR100206094B1 (ko) 반도체 유리면웨이퍼의 제조방법
EP1755156B1 (en) Process for producing silicon wafers
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
US6066565A (en) Method of manufacturing a semiconductor wafer
CN113439008B (zh) 晶片制造方法以及晶片
JP3828176B2 (ja) 半導体ウェハの製造方法
JPH11135464A (ja) 半導体ウェハの製造方法
US6284658B1 (en) Manufacturing process for semiconductor wafer
JP2009302409A (ja) 半導体ウェーハの製造方法
CN110383427B (zh) 晶圆的制造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP4492293B2 (ja) 半導体基板の製造方法
JP4066202B2 (ja) 半導体ウェハの製造方法
EP0813931A1 (en) Method of manufacturing semiconductor wafer
JP7131724B1 (ja) 半導体ウェーハの製造方法
JP2021132102A (ja) 半導体ウェーハの製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
WO2022219955A1 (ja) 半導体ウェーハの製造方法
JP4224871B2 (ja) 半導体基板の製造方法
WO2010016510A1 (ja) 半導体ウェーハの製造方法
JP2005158798A (ja) 半導体ウェーハの両面研磨方法、半導体ウェーハ及びキャリアプレート
JP2009302478A (ja) 半導体ウェーハの製造方法
JP2022166697A (ja) シリコンウェーハの製造方法
JP5515253B2 (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220513

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220808

R150 Certificate of patent or registration of utility model

Ref document number: 7131724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150