JP6825733B1 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP6825733B1
JP6825733B1 JP2020026261A JP2020026261A JP6825733B1 JP 6825733 B1 JP6825733 B1 JP 6825733B1 JP 2020026261 A JP2020026261 A JP 2020026261A JP 2020026261 A JP2020026261 A JP 2020026261A JP 6825733 B1 JP6825733 B1 JP 6825733B1
Authority
JP
Japan
Prior art keywords
polishing
wafer
chamfering
semiconductor wafer
chamfered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020026261A
Other languages
English (en)
Other versions
JP2021132102A (ja
Inventor
央章 猪頭
央章 猪頭
橋本 信一
信一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2020026261A priority Critical patent/JP6825733B1/ja
Application granted granted Critical
Publication of JP6825733B1 publication Critical patent/JP6825733B1/ja
Publication of JP2021132102A publication Critical patent/JP2021132102A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】両面研磨工程でのウェーハ平坦度の悪化を抑制可能な半導体ウェーハの製造方法を提供する。【解決手段】半導体ウェーハの周縁部を研削して面取りを行う面取り研削工程と、半導体ウェーハの面取り部に対して研磨を行う第1の面取り部研磨工程と、第1の面取り部研磨工程を行った後に半導体ウェーハの両面研磨を行う両面研磨工程とを含み、研磨布に、直径10mm、重さ80gの重りを置いたときの研磨布の厚さと、直径10mm、重さ880gの重りを置いたときの研磨布の厚さとの差をΔTとしたときに、ΔTが60μmである研磨布を用いて研磨荷重を20kgfとして面取り部の研磨を行った時よりも、研磨加工中の研磨布の沈み込み量が小さくなるように、第1の面取り部研磨工程において、ΔTが60μm以下となる研磨布を選択し面取り部の研磨を行う、及び/又は、研磨荷重を20kgf以下として面取り部の研磨を行う半導体ウェーハの製造方法。【選択図】図1

Description

本発明は、半導体ウェーハの製造方法に関する。
半導体ウェーハの製造方法としては、(a)単結晶インゴットから薄板ウェーハを切り出すスライス工程、(b)ウェーハの外周部のカケや割れを防止するための面取り工程、(c)ウェーハの厚さばらつきをなくし平坦化するためのラッピング工程もしくは両面研削工程、(d)上記のラッピングや両面研削で導入されたウェーハの歪みや汚染物を除去するためのエッチング工程、(e)高精度なウェーハの平坦度品質やナノトポグラフィー品質を得るために表裏面を同時に研磨する両面研磨工程、(f)ウェーハの主面を鏡面にする鏡面研磨工程、及び(g)面取り部を鏡面にする面取り部鏡面研磨工程等を順次行うことが一般的である。
特開2015−153999号公報
上記の(b)面取り工程は、研削砥石を使用して加工が行われる。所望の面取り形状を作りこむために、砥石形状の微調整や加工条件の調整が行われるが、使用される面取り部研削用砥石がウェーハの加工とともに摩耗し、形状が変化するため、一定の形状で作りこむことは難しい。特に、面取り先端部の形状の制御は容易ではない。さらに、砥石を使用した加工では面取り部の粗さが十分小さいとは言えない。
上記の(d)エッチング工程では、近年の厳しい平坦度品質の要求を達成するために、ウェーハの平坦度維持が容易な、比較的エッチングレートの遅いエッチング条件が使用されることがある。例えば、水酸化ナトリウムや水酸化カリウム等のアルカリ系水溶液を用いた方法がシリコンウェーハの製造で広く用いられている。
しかし、特にアルカリエッチングでは、エッチング速度に結晶方位依存性があり、結晶面によってエッチングレートが異なることが知られている(例えば、特許文献1参照)。
そのため、面取り部で露出する結晶面の違いによってエッチングレートが異なり、エッチング工程を経た段階では、面取り部形状が面取り加工直後から変化しており、面取り部の形状に周内ばらつきが生じている。
上記の(e)両面研磨工程は、キャリアの円形孔にウェーハを収容し、研磨布を貼り付けた上下一対の定盤の間に挟み込み、研磨スラリーを供給するとともに、上下の定盤とキャリアを回転させることでウェーハの両面を同時に研磨する。
このようにして両面研磨を行う場合、ウェーハの最外周部がキャリアの円形孔の内側面と接触することによってキャリアを削り、ウェーハ最外周部の形状がキャリアの内側面に転写される。
上記のキャリア内側面の形状と加工するウェーハの最外周部の形状が大きく異なる場合、ウェーハとキャリア形状のマッチングが悪く、加工中のウェーハの回転が抑制され、平坦度へ悪影響を及ぼす場合がある。
さらに、ウェーハの最外周部の粗さが大きい場合も、加工中のウェーハの回転が抑制され、平坦度へ悪影響を及ぼす場合がある。
上述のように、従来の面取り工程において、面取り部の形状を制御することで、両面研磨で使用されるキャリアの円形孔内側の形状とのマッチング向上を図ってきたが、特に面取り先端部に関しては形状の作りこみが難しく十分な対応とは言えなかった。さらに、面取り工程で使用される面取り部研削用砥石がウェーハの加工とともに摩耗し形状が変化するため、面取り先端部形状の経時変化もみられる。さらに、面取り部の粗さも十分小さいとは言えない。
また、従来の面取り部の鏡面研磨は面取り部のキズ等を除去し、粗さを改善することを目的としている。面取り部の研磨に使用する研磨布の硬度が低い場合、ウェーハが研磨布に対して沈み込むため、面取り部が丸みを帯びた形状となる。そのため、面取り部先端形状の大幅な修正は困難であった。
本発明は、上記問題を解決するためになされたものであり、ウェーハの面取り部の形状や粗さに起因して発生する、両面研磨工程でのウェーハ平坦度の悪化を抑制することができる半導体ウェーハの製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、半導体ウェーハを製造する方法であって、少なくとも、前記半導体ウェーハの周縁部を研削して面取りを行う面取り研削工程と、前記半導体ウェーハの面取り部に対して研磨を行う第1の面取り部研磨工程と、前記第1の面取り部研磨工程を行った後に前記半導体ウェーハの両面研磨を行う両面研磨工程とを含み、研磨布に、直径10mm、重さ80gの重りを置いたときの研磨布の厚さと、直径10mm、重さ880gの重りを置いたときの研磨布の厚さとの差をΔTとしたときに、ΔTが60μmである研磨布を用いて研磨荷重を20kgfとして面取り部の研磨を行った時よりも、研磨加工中の研磨布の沈み込み量が小さくなるように、前記第1の面取り部研磨工程において、ΔTが60μm以下となる研磨布を選択し面取り部の研磨を行う、及び/又は、研磨荷重を20kgf以下として面取り部の研磨を行う半導体ウェーハの製造方法を提供する。
このように、ΔTが60μmである研磨布を用いて研磨荷重を20kgfとして面取り部の研磨を行った時よりも、研磨加工中の研磨布の沈み込み量が小さくなるように、半導体ウェーハの面取り部の端面を研磨(第1の面取り部研磨工程)した後で両面研磨加工を行うことで、面取り部の形状や粗さに起因して発生する、両面研磨工程でのウェーハ平坦度の悪化を抑制することができる。
このとき、前記両面研磨工程の後に第2の面取り部研磨工程を行うことが好ましい。
このように、両面研磨後にも面取り部の研磨(第2の面取り部研磨工程)を行うことで、両面研磨工程において発生した面取り部のキズ等を除去することができる。
このとき、前記半導体ウェーハは、シリコンウェーハとすることが好ましい。
本発明の半導体ウェーハの製造方法は、単結晶シリコンインゴットから得られる単結晶シリコンウェーハの製造方法において特に好適に用いることができる。
このとき、前記第1の面取り部研磨工程において、前記研磨布の研磨面に対して前記ウェーハを垂直にして前記面取り部の研磨を行うことが好ましい。
これにより、面取り部における所定の面を確実に研磨することができ、また、所望の形状にすることができる。
以上のように、本発明の半導体ウェーハの製造方法によれば、面取り先端部の形状及び粗さを改善できるため、面取り部の形状や粗さに起因して発生する両面研磨工程でのウェーハ平坦度の悪化を抑制することができる。したがって、ウェーハ平坦度の優れた半導体ウェーハを製造することができる。
実施例1による第1の面取り部研磨工程前後のウェーハ端面の傾きの円周方向の変化を示すグラフである。 実施例1及び比較例1の面取り部端面の粗さを示すグラフである。 実施例1と比較例1のウェーハの平坦度を示すグラフである。 比較例2による第1の面取り部研磨工程前後のウェーハ端面の傾きの円周方向の変化を示すグラフである。 半導体ウェーハの面取り部の断面形状を模式的に示した図である。 面取り部における端面の研磨方法の一例を示す概略図である。 面取り部端面の傾きを説明する模式的な断面図である。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、両面研磨加工において、ウェーハの面取り部の形状や粗さによっては、キャリア内でのウェーハの自転が阻害される場合があり、ウェーハの平坦度が悪化することがあるため、これらの問題を解決することができるウェーハの製造方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、半導体ウェーハを製造する方法であって、少なくとも、前記半導体ウェーハの周縁部を研削して面取りを行う面取り研削工程と、前記半導体ウェーハの面取り部に対して研磨を行う第1の面取り部研磨工程と、前記第1の面取り部研磨工程を行った後に前記半導体ウェーハの両面研磨を行う両面研磨工程とを含み、研磨布に、直径10mm、重さ80gの重りを置いたときの研磨布の厚さと、直径10mm、重さ880gの重りを置いたときの研磨布の厚さとの差をΔTとしたときに、ΔTが60μmである研磨布を用いて研磨荷重を20kgfとして面取り部の研磨を行った時よりも、研磨加工中の研磨布の沈み込み量が小さくなるように、前記第1の面取り部研磨工程において、ΔTが60μm以下となる研磨布を選択し面取り部の研磨を行う、及び/又は、研磨荷重を20kgf以下として面取り部の研磨を行う半導体ウェーハの製造方法により、ウェーハの面取り部の形状や粗さに起因して発生する、両面研磨工程でのウェーハ平坦度の悪化を抑制することができることを見出し、本発明を完成した。
以下、図面を参照して説明する。
半導体ウェーハを得るためには、まず、単結晶インゴットをスライスしてスライスウェーハを得る。このときの単結晶インゴットとして、単結晶シリコンインゴットを用いることが好ましい。本発明の半導体ウェーハの製造方法は、特に、単結晶シリコンインゴットから得られる単結晶シリコンウェーハの製造方法において好適に用いることができる。
次に、単結晶インゴットから薄板ウェーハを切り出すスライス工程で得られたウェーハの周縁部を研削して面取り加工を行う(面取り研削工程)。
ここで、面取り加工を行った後の半導体ウェーハにおける面取り部の断面形状(面取り断面形状)について、図5を参照して説明する。図5は、半導体ウェーハの面取り部の断面形状を模式的に示した図である。図5(a)は従来の半導体製造方法によるウェーハの面取り部の断面形状、図5(b)は本発明の半導体製造方法によるウェーハの面取り部の断面形状を示した図である。半導体ウェーハwは2つの主面11、12を有している。面取り断面形状は、半導体ウェーハwの一方の主面である第1の主面11から連続するとともに該第1の主面11から傾斜した第1の傾斜部21を有している。また、この面取り断面形状は、半導体ウェーハwのもう一方の主面である第2の主面12から連続するとともに該第2の主面12から傾斜した第2の傾斜部22を有している。さらに、半導体ウェーハwの最外周端部を構成する端部23を有している。端部23部分は従来わずかながら傾斜を有している。
上記のような、半導体ウェーハの周縁部を研削して面取りを行う面取り研削工程の後、ウェーハの主面にラッピング工程又は両面研削工程を行う。
次に、ラッピングや両面研削等の加工で導入された加工歪みや汚染物の除去のために、ラッピング工程もしくは両面研削工程を施したウェーハにエッチング加工を行う。
エッチング加工を行った後に、第1の面取り部研磨加工を行う。
ここで、研磨布の硬度について述べる。研磨布に、直径10mm、重さ80gの重りを置いたときの研磨布の厚さと、直径10mm、重さ880gの重りを置いたときの研磨布の厚さとの差をΔTとする。
本発明者らは、ΔTが60μmである研磨布を用いて研磨荷重を20kgfとして面取り部の研磨を行った時よりも研磨加工中の研磨布の沈み込み量が小さくなるように面取り部の研磨を行うことで、ウェーハ平坦度の悪化を抑制することができることを見出した。
すなわち、ΔTが60μmである研磨布を用いて研磨荷重を20kgfとして面取り部の研磨を行った時よりも研磨加工中の研磨布の沈み込み量が小さくなるように、ΔTが60μm以下となる研磨布を選択し面取り部の研磨を行う、及び/又は、研磨荷重を20kgf以下として面取り部の研磨を行うことで、両面研磨工程でのウェーハ平坦度の悪化を抑制することができる。
この時、ΔTが非常に小さくなるような素材で構成された研磨布であれば、研磨荷重は大きくてもよい。逆にΔTが大きくなるような素材で構成された研磨布であれば、研磨荷重は小さくすればよい。
また、この時、ΔTが60μm以下である研磨布を用いて、なおかつ、研磨荷重を20kgf以下とするのが好ましい。このような研磨の条件で半導体ウェーハの面取り部を研磨すれば、確実に半導体ウェーハに対する研磨布の沈み込み量を抑制することができ、面取り部先端形状を改善することができる。
第1の面取り部研磨工程において、研磨布に対するウェーハの押付圧力(研磨荷重)は、上述の条件を満たす限り、任意に定めることができるが、研磨荷重が小さいほど研磨布の沈み込みは小さい。
また、第1の面取り部研磨工程で使用する研磨布も、上述の条件を満たす限り自由に選択することが可能であるが、所定の研磨荷重のもとで研磨布の沈み込みが極力小さくなるように研磨布を選択する必要があり、硬度が高いものが好ましい。このように研磨布を選択した場合、面取り部先端形状の改善効果が高い。
研磨布の沈み込みが大きくなるような条件で加工した場合、面取り先端部23が丸みを帯びた形状となる(図5(a))。一方で、研磨布の沈み込みを抑制できるような条件で加工した場合、面取り先端部23が直線状になる(図5(b))。さらに、エッチングによって生じた面取り先端部23の形状の周内ばらつきの改善効果が大きい。
第1の面取り部研磨工程では、少なくとも研磨布に対して、ウェーハの面取り部における端面を接触させて面取り部の研磨を行う。ここで、面取り部における端面とは、ウェーハの最外周に位置し、ウェーハの主面と略垂直となる部分(図5の半導体ウェーハの端部23)に相当する。
このような第1の面取り部研磨工程では、例えば図6に示したような、ウェーハ外周を取り囲むようにドラムを配置した装置を使用することができる。ドラムのプレート1bの内周に研磨布1aを貼り付け、ドラムとウェーハを所定の方向に回転させるとともに、研磨スラリーを供給しながら、面取り部の研磨を行う。
この時、研磨布1aの研磨面に対してウェーハを垂直にして押し付けることにより面取り部の研磨を行うことが好ましい。このように面取り部の研磨をすると、面取り部における所定の面を確実に研磨することができ、所望の形状にすることができる。
第1の面取り部研磨工程の後、両面研磨工程を行う。
この両面研磨については、一般のいずれの方法をも採用することができる。例えば、上下の定盤を低熱膨張材から構成するとともに、該上下の定盤を平行に保ち続ける方法のようにすればよい。この時、本発明では第1の面取り部研磨工程により面取り先端部の形状及び粗さが改善されているため、この両面研磨工程において、ウェーハの平坦度が悪化することを抑制することができる。
両面研磨工程の後、第2の面取り部研磨工程を行うことが好ましい。
第2の面取り部研磨工程を行えば、両面研磨加工により面取り部の粗さや形状が変化した場合に、面取り部の粗さや形状を改善することができる。
また、第2の面取り部研磨工程において、研磨布の研磨面に対してウェーハを所定の角度で接触させて面取り部の研磨を行うことで、面取り部における所定の面を確実に研磨することができ、所望の形状にすることができる。
第1の面取り部研磨工程で用いる研磨布と第2の面取り部研磨工程で用いる研磨布として、それぞれ異なるものを用いてもよい。第1の面取り部研磨工程では面取り先端部の粗さを改善するとともに、ウェーハ端面(図5の端部23)の形状の周内ばらつきを改善して形状を整えることを目的とするのに対し、第2の面取り部研磨工程では面取り部のキズ等を除去し、粗さを改善することを目的としているためである。
次に、必要に応じて、半導体ウェーハの主面に最終研磨加工を行うことができる。
以上のような工程を経て、製品となる半導体ウェーハを製造する。このような半導体ウェーハの製造方法であれば、面取り部の形状や粗さに依存して発生する両面研磨工程でのウェーハ平坦度の悪化を抑制することができ、より高品質なウェーハを作製することができる。
また、本発明では、上記の面取り加工の段階で、面取り部研磨加工での形状変化量を織り込んだ加工を行えばよく、上記以外の各種工程を含んでいてもよい。例えば、必要に応じて、洗浄工程や熱処理工程等を上記各工程の前後に通常の方法で行ってもよい。
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
(実施例1)
スライス、面取り、ラッピング、エッチングの各処理を順次行って得たウェーハに対して、第1の面取り部研磨加工を行った。第1の面取り部研磨工程では、研磨布として、高硬度化するため、発泡ポリウレタンクロス(ΔT=18μm)を使用して、研磨荷重を5.5kgfとして、ウェーハの面取り部における端面のみ研磨を行った。なお前記の研磨布のΔTは、研磨布に80gの重り(直径10mm)を置いたときの研磨布厚さと880gの重り(直径10mm)を置いたときの研磨布厚さの差である。
第1の面取り部研磨工程後に面取り形状の測定および面取り部の粗さ測定を行った。形状測定には、コベルコ科研社製エッジプロファイラ−LEPを使用し、粗さ測定にはコベルコ科研社製LSMを使用した。形状測定は、ウェーハの円周内9点、具体的にはノッチを基準に9°と351°を含む45°間隔の9箇所について測定を行った。ウェーハ主面とウェーハ端面とのなす角度(図7端部23の傾き)は、ウェーハ主面とウェーハ端面が垂直になっているときのウェーハ端面(図7端部23)の傾きを0°とし、ウェーハ端面がその位置から反時計回りに傾いたときマイナス、時計回りに傾いたときプラスの値で表記した。
第1の面取り部研磨工程の後、両面研磨工程を行った。
両面研磨後にウェーハ平坦度測定を行った。測定には、KLAテンコール社製Wafer sight 2を使用し、セルごとに25枚平均のESFQDを算出し、得られた平均ESFQDのセル間でのばらつきを評価した。
ここで、ウェーハの平坦度を表す指標として、ESFQDを説明する。ESFQDは、ウェーハの外周部におけるサイト内の平坦度を示す指標であり、最小二乗法によって決定されたサイト内平面を基準として、この基準面からの符号を含む最大変位量のことである。サイトは、ウェーハの最外周から径方向に2mmの領域を除外し、そこから30mmの区間に設定されたリング状領域を周方向に72個の扇形に分割した領域である。
図1は、実施例1における第1の面取り部研磨工程前後のウェーハ端面の傾きの円周方向の変化を示すグラフである。図1によると、第1の面取り部研磨工程後には、ウェーハ端面の傾きがプラス方向に推移しており、さらにエッチングによって生じた面取り形状のばらつきが改善している。
(比較例1)
第1の面取り部研磨工程を行わなかったこと以外は実施例1と同様に、スライス、面取り、ラッピング、エッチング、両面研磨の各処理を順次行って得たウェーハに対して、粗さ及びウェーハ平坦度の測定を行った。ウェーハ平坦度は、セルごとに25枚平均のESFQDを算出し、得られた平均ESFQDのセル間でのばらつきを評価した。
第1の面取り部研磨工程を実施していないため、エッチングによって生じた面取り形状の周内ばらつきが両面研磨工程の時点で残っていた。
図2は、実施例1及び比較例1の面取り部端面の粗さを示すグラフである。図2によると、実施例1で面取り先端部の粗さも大幅に改善している。さらに、図3は、実施例1と比較例1のウェーハの平坦度を示すグラフである。図3によると、両面研磨後のウェーハ25枚の平均ESFQDのばらつきは、実施例1で2.9nm、比較例1で5.3nmであり、本発明の半導体ウェーハの製造方法で加工した場合の方が外周形状のうねりの少ないウェーハの作製ができた。
(実施例2)
実施例1と同様に、スライス、面取り、ラッピング、エッチングの各処理を順次行って得たウェーハに対して、第1の面取り部研磨加工を行った。第1の面取り部研磨工程では、研磨布としてポリエステル繊維にポリウレタン樹脂を含浸させてなるもの(ΔT=25μm)を使用し、研磨荷重を5.5kgfとした。第1の面取り部研磨工程の後、両面研磨を行った。
実施例1と同様に、第1の面取り部研磨工程後には、ウェーハ端面の傾きがプラス方向に推移しており、さらにエッチングによって生じた面取り形状のばらつきが改善した。両面研磨後のウェーハ25枚の平均ESFQDのばらつきは、3.4nmであり、外周形状のうねりの少ないウェーハの作製ができた。
(実施例3)
実施例1と同様に、スライス、面取り、ラッピング、エッチングの各処理を順次行って得たウェーハに対して、第1の面取り部研磨加工を行った。第1の面取り部研磨工程では、発泡ポリウレタンクロス(ΔT=18μm)を使用し、研磨荷重を20kgfとした。第1の面取り部研磨工程の後、両面研磨を行った。
実施例1と同様に、第1の面取り部研磨工程後には、ウェーハ端面の傾きがプラス方向に推移しており、さらにエッチングによって生じた面取り形状のばらつきが改善した。両面研磨後のウェーハ25枚の平均ESFQDのばらつきは、3.3nmであり、外周形状のうねりの少ないウェーハの作製ができた。
(参考例)
実施例1と同様、スライス、面取り、ラッピング、エッチングの各処理を順次行って得たウェーハに対して、第1の面取り部研磨加工を行った。第1の面取り部研磨工程では、研磨布として、ポリエステル繊維にポリウレタン樹脂を含浸させてなるもの(ΔT=70μm)を使用し、研磨荷重を3kgf〜40kgfの範囲に変化させて、ウェーハの面取り部における端面のみ研磨を行った。
研磨荷重を小さくするほど、研磨布の沈み込み量が小さくなるため、面取り部端面の形状は、丸みを帯びた形状から直線状に(図5(a)の形状から図5(b)の形状へと推移)変化するとともに、ウェーハ端面の傾きがプラス方向に推移し、さらにエッチングによって生じた面取り形状のばらつきが改善することを確認できた。
(比較例2)
実施例1と同様、スライス、面取り、ラッピング、エッチングの各処理を順次行って得たウェーハに対して、第1の面取り部研磨加工を行った。第1の面取り部研磨工程では、研磨布として、ポリエステル繊維にポリウレタン樹脂を含浸させてなるもの(ΔT=70μm)を使用し、研磨荷重を40kgfで、ウェーハの面取り部における端面のみ研磨を行った。
実施例1と同様、第1の面取り部研磨工程後に面取り形状の測定を行った。
第1の面取り部研磨工程の後、両面研磨を行った。実施例1と同様、両面研磨後にウェーハ平坦度測定を行った。ウェーハ平坦度は、セルごとに25枚平均のESFQDを算出し、得られた平均ESFQDのセル間でのばらつきを評価した。
面取り部端面の形状は、丸みを帯びた形状(図5(a))となった。また、図4は、比較例2による第1の面取り部研磨工程前後のウェーハ端面の傾きの円周方向の変化を示すグラフである。図4によると、実施例1とは異なり、エッチングによって生じた面取り形状のばらつきは改善が見られなかった。さらに、両面研磨後のウェーハ25枚の平均ESFQDのばらつきは4.1nmであり、実施例1の方法で加工した場合の方が外周形状のうねりの少ないウェーハを作製できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
11…第1の主面、 12…第2の主面、 21…第1の傾斜部、 22…第2の傾斜部、 23…端部、 1a…研磨布、 1b…プレート。
w…ウェーハ。

Claims (4)

  1. 半導体ウェーハを製造する方法であって、
    少なくとも、前記半導体ウェーハの周縁部を研削して面取りを行う面取り研削工程と、前記半導体ウェーハの面取り部に対して研磨を行う第1の面取り部研磨工程と、前記第1の面取り部研磨工程を行った後に前記半導体ウェーハの両面研磨を行う両面研磨工程とを含み、
    研磨布に、直径10mm、重さ80gの重りを置いたときの研磨布の厚さと、直径10mm、重さ880gの重りを置いたときの研磨布の厚さとの差をΔTとしたときに、
    ΔTが60μmである研磨布を用いて研磨荷重を20kgfとして面取り部の研磨を行った時よりも、研磨加工中の研磨布の沈み込み量が小さくなるように、
    前記第1の面取り部研磨工程において、ΔTが60μm以下となる研磨布を用い且つ研磨荷重を20kgf以下(但し、5kgf以下を除く)として面取り部の研磨を行但しΔTが60μmとなる研磨布を用い且つ研磨荷重を20kgfとして面取り部の研磨を行うことを除くことを特徴とする半導体ウェーハの製造方法。
  2. 前記両面研磨工程の後に第2の面取り部研磨工程を行うことを特徴とする請求項1に記載の半導体ウェーハの製造方法。
  3. 前記半導体ウェーハは、シリコンウェーハであることを特徴とする請求項1又は請求項2に記載の半導体ウェーハの製造方法。
  4. 前記第1の面取り部研磨工程において、前記研磨布の研磨面に対して前記ウェーハを垂直にして前記面取り部の研磨を行うことを特徴とする請求項1から請求項3のいずれか1項に記載の半導体ウェーハの製造方法。
JP2020026261A 2020-02-19 2020-02-19 半導体ウェーハの製造方法 Active JP6825733B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020026261A JP6825733B1 (ja) 2020-02-19 2020-02-19 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020026261A JP6825733B1 (ja) 2020-02-19 2020-02-19 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP6825733B1 true JP6825733B1 (ja) 2021-02-03
JP2021132102A JP2021132102A (ja) 2021-09-09

Family

ID=74228019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020026261A Active JP6825733B1 (ja) 2020-02-19 2020-02-19 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6825733B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7131724B1 (ja) 2022-02-03 2022-09-06 信越半導体株式会社 半導体ウェーハの製造方法
KR20230169113A (ko) 2021-04-12 2023-12-15 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230169113A (ko) 2021-04-12 2023-12-15 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 제조 방법
DE112022001018T5 (de) 2021-04-12 2024-03-14 Shin-Etsu Handotai Co., Ltd. Verfahren zur Herstellung eines Halbleiterwafers
JP7131724B1 (ja) 2022-02-03 2022-09-06 信越半導体株式会社 半導体ウェーハの製造方法
JP2023113270A (ja) * 2022-02-03 2023-08-16 信越半導体株式会社 半導体ウェーハの製造方法

Also Published As

Publication number Publication date
JP2021132102A (ja) 2021-09-09

Similar Documents

Publication Publication Date Title
KR101627897B1 (ko) 반도체 웨이퍼 연마 방법
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
EP1188516A1 (en) Method and apparatus for polishing outer peripheral chamfered part of wafer
JP4780142B2 (ja) ウェーハの製造方法
KR20140048869A (ko) 반도체 웨이퍼 및 그 제조 방법
JP6825733B1 (ja) 半導体ウェーハの製造方法
CN113439008B (zh) 晶片制造方法以及晶片
JP2010045279A (ja) 半導体基板の両面研磨方法
US7695347B2 (en) Method and pad for polishing wafer
KR100757287B1 (ko) 반도체 웨이퍼의 제조 방법
JP2002231665A (ja) エピタキシャル膜付き半導体ウエーハの製造方法
CN110383427B (zh) 晶圆的制造方法
JP4352229B2 (ja) 半導体ウェーハの両面研磨方法
CN110052955B (zh) 载体的制造方法及晶圆的双面研磨方法
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP2010017779A (ja) ウェーハ加工方法
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP7168113B1 (ja) ウェーハの両面研磨方法
WO2022219955A1 (ja) 半導体ウェーハの製造方法
JP7131724B1 (ja) 半導体ウェーハの製造方法
CN115332052A (zh) 可降低形变应力的衬底加工方法及衬底
KR20230165236A (ko) 웨이퍼 가공 방법 및 웨이퍼
JP2002110594A (ja) ウェーハの表面研磨方法
JP2014220318A (ja) 半導体ウエハの研磨方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200512

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200512

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201228

R150 Certificate of patent or registration of utility model

Ref document number: 6825733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250