DE112022001018T5 - Verfahren zur Herstellung eines Halbleiterwafers - Google Patents

Verfahren zur Herstellung eines Halbleiterwafers Download PDF

Info

Publication number
DE112022001018T5
DE112022001018T5 DE112022001018.5T DE112022001018T DE112022001018T5 DE 112022001018 T5 DE112022001018 T5 DE 112022001018T5 DE 112022001018 T DE112022001018 T DE 112022001018T DE 112022001018 T5 DE112022001018 T5 DE 112022001018T5
Authority
DE
Germany
Prior art keywords
wafer
polishing
mirror surface
notch portion
surface chamfering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022001018.5T
Other languages
English (en)
Inventor
Ryo Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE112022001018T5 publication Critical patent/DE112022001018T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

Die vorliegende Erfindung ist ein Verfahren zur Herstellung eines Halbleiterwafers, einschließlich: einen Abfasungsschritt des Schleifens zumindest einer Peripherie eines Wafers mit einem Waferkerbenabschnitt, um einen abgefasten Abschnitt mit einem Waferkantenabschnitt und dem Waferkerbenabschnitt zu bilden; einen Doppelseiten-Polierschritt des Polierens beider Hauptoberflächen des Wafers; einen Spiegeloberflächenabfasungsschritt des Polierens des abgefasten Abschnitts, um eine Spiegeloberfläche zu bilden; und einen Spiegelpolierschritt des Spiegelpolierens zumindest einer der beiden Hauptoberflächen, wobei der Spiegeloberflächenabfasungsschritt einschließt: einen ersten Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts in dem abgefasten Abschnitt vor dem Doppelseiten-Polierschritt; und einen zweiten Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts und des Waferkantenabschnitts nach dem Doppelseiten-Polierschritt, und eine Polierrate des Waferkerbenabschnitts in dem zweiten Spiegeloberflächenabfasungsprozess kleiner ist als eine Polierrate des Waferkerbenabschnitts in dem ersten Spiegeloberflächenabfasungsprozess. Dies kann ein Verfahren zur Herstellung eines Halbleiterwafers bereitstellen, dass eine Verschlechterung der Oberflächenrauheit des Waferkerbenabschnitts unterdrücken kann, die von einer Polierrate des Waferkerbenabschnitts in dem Spiegeloberflächenabfasungsschritt bei der Herstellung eines Halbleiterwafers abgeleitet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterwafers.
  • STAND DER TECHNIK
  • Ein Verfahren zur Herstellung eines Halbleiterwafers umfasst im Allgemeinen: einen Schneideschritt zum Schneiden eines Einkristallingot in einen dünnen Wafer; einen Abfasschritt zum Verhindern von Absplitterungen und Rissen an der Peripherie des Wafers; einen Umhüllungsschritt oder einen Doppelseiten-Schleifschritt zum Beseitigen von Dickenschwankungen des Wafers für die Planarisierung; einen Ätzschritt zum Abtragen von Beschädigungen und Verunreinigungen des Wafers, die durch den Umhüllungsschritt oder den Doppelseiten-Schleifschritt eingeführt wurden; einen Doppelseiten-Polierschritt zum simultanen Polieren sowohl der vorderen als auch der hinteren Hauptoberflächen, um eine hochpräzise Planarisierungsqualität und Nanotopographiequalität des Wafers zu erhalten; einen Spiegeloberflächenabfasschritt zum Bilden einer Spiegeloberfläche aus dem abgefasten Abschnitt; einen Spiegelpolierschritt zum Bilden einer Spiegeloberfläche aus der Hauptoberfläche des Wafers; etc. in dieser Reihenfolge.
  • Für das Spiegeloberflächenabfasen an der Waferperipherie ist ein feinerer Prozess mit zunehmender Integration von Halbleiterbauelementen erforderlich. Dieser Schritt wird benötigt, um die Ausbeute des Halbleiterbauelements zu verbessern, indem die Spiegeloberfläche aus dem abgefasten Abschnitt gebildet und die Rauheit verbessert wird, um die Staubentwicklung aus dem abgefasten Abschnitt in den Nachbearbeitungsprozessen zu verhindern.
  • Ein Waferkerbenabschnitt wird in dem Schritt der Spiegeloberflächenabfasung poliert. Der Schritt der Spiegeloberflächenabfasung hat den Zweck, eine Spiegeloberfläche aus dem Waferkerbenabschnitt und einem Waferkantenabschnitt zu bilden, und die Prozessbedingungen sind dafür geregelt. Die Rauheit nach dem Prozess hängt von der Art des Poliertuchs, der Art des Polierschlamms, der Prozesszeit, der Anzahl der Umdrehungen des Poliertuchs und dem Pressdruck des Poliertuchs ab.
  • Bei der Spiegeloberflächenabfasung werden Bedingungen mit einer relativ hohen Polierrate verwendet, um die Produktivität einer Vorrichtung zur Spiegeloberflächenabfasung aufrechtzuerhalten, was zu einer Verschlechterung der Rauheit führt. Laut Patentdokument 1 verschlechtert eine größere Belastung oder eine größere Polierrate im Prozess die Rauheit nach dem Prozess stärker. Mehrmaliges Polieren und sequenzielles Verringern der Polierraten verbessern die Rauheit.
  • Bei der Spiegeloberflächenabfasung werden der Waferkerbenabschnitt und der Waferkantenabschnitt im Allgemeinen in der identischen Spiegeloberflächenabfasung in beliebiger Reihenfolge unter Berücksichtigung der Produktivität bearbeitet. Wenn man also die Polierzeit für den Waferkerbenabschnitt viel länger als die Prozesszeit für das Polieren des Waferkantenabschnitt einstellt, erhöht sich die Verweilzeit des Wafers in der Spiegeloberflächenabfasungsvorrichtung, was die Produktivität verschlechtert.
  • Daher ist die Polierzeit für den Waferkerbenabschnitt üblicherweise ungefähr gleich lang wie die Polierzeit für den Waferkantenabschnitt, und es müssen Prozessbedingungen mit einer übermäßig hohen Polierrate verwendet werden, um einen ausreichenden Polierabtrag zu erzielen. Dadurch wird keine ausreichend verbesserte Kerbenrauhigkeit erzielt.
  • ZITATLISTE
  • PATENTLITERATUR
    • Patentdokument 1: JP 3846706 B
    • Patentdokument 2: JP 6825733 B
    • Patentdokument 3: JP 2001-300837 A
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Die vorliegende Erfindung wurde gemacht, um das obige Problem zu lösen. Ein Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterwafers bereitzustellen, das die Verschlechterung der Oberflächenrauheit des Waferkerbenabschnitts, die sich aus der Polierrate des Waferkerbenabschnitts im Schritt der Spiegeloberflächenabfasung bei der Halbleiterwaferherstellung ergibt, verhindern kann.
  • LÖSUNG DES PROBLEMS
  • Um das obige Problem zu lösen, stellt die vorliegende Erfindung ein Verfahren zur Herstellung eines Halbleiterwafers bereit, umfassend:
    • einen Abfasungsschritt des Schleifens zumindest einer Peripherie eines Wafers mit einem Waferkerbenabschnitt, um einen abgefasten Abschnitt mit einem Waferkantenabschnitt und dem Waferkerbenabschnitt zu bilden;
    • einen Doppelseiten-Polierschritt des Polierens beider Hauptoberflächen des Wafers;
    • einen Spiegeloberflächenabfasungsschritt des Polierens des abgefasten Abschnitts, um eine Spiegeloberfläche zu bilden; und
    • einen Spiegelpolierschritt des Spiegelpolierens zumindest einer der beiden Hauptoberflächen, wobei
    • der Spiegeloberflächenabfasungsschritt umfasst:
      • einen ersten Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts in dem abgefasten Abschnitt vor dem Doppelseiten-Polierschritt; und
      • einen zweiten Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts und des Waferkantenabschnitts nach dem Doppelseiten-Polierschritt, und
      • eine Polierrate des Waferkerbenabschnitts in dem zweiten Spiegeloberflächenabfasungsprozess kleiner ist als eine Polierrate des Waferkerbenabschnitts in dem ersten Spiegeloberflächenabfasungsprozess.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterwafers kann die Verschlechterung der Oberflächenrauheit des Waferkerbenabschnitts verhindern, die sich aus der Polierrate des Waferkerbenabschnitts im Spiegeloberflächenabfasungsschritt bei der Halbleiterwaferherstellung ergibt, wobei die Produktivität erhalten bleibt.
  • Bei dem Halbleiterwafer kann es sich zum Beispiel um eine Siliziumwafer handeln.
  • Der Halbleiterwafer, der mit dem erfindungsgemäßen Verfahren zur Herstellung eines Halbleiterwafers hergestellt werden kann, ist insbesondere nicht beschränkt, und es kann zum Beispiel ein Siliziumwafer hergestellt werden.
  • Beim Polieren des Waferkerbenabschnitts in den ersten und zweiten Spiegeloberflächenabfasungsprozessen wird das Polieren vorzugsweise durch Einführen eines kreisförmigen Poliertuchs in den Waferkerbenabschnitt senkrecht zu einer Waferoberfläche durchgeführt.
  • Mit einer solchen Methode kann der Waferkerbenabschnitt im Spiegeloberflächenabfasungsschritt zuverlässig poliert werden und die gewünschte Form, Oberflächenbeschaffenheit und Rauheit erreicht werden.
  • Eine Endoberfläche des Waferkerbenteils hat vorzugsweise:
    • eine erste Schräge, die sich von einer Hauptoberfläche des Wafers aus fortsetzt und von der einen Hauptoberfläche aus geneigt ist;
    • eine zweite Schräge, die sich von der anderen Hauptoberfläche des Wafers fortsetzt und von der anderen Hauptoberfläche eingeschlossen ist; und
    • einen Endabschnitt, der eine äußerste Peripherie des Wafers darstellt, und
    bei dem zweiten Spiegeloberflächenabfasungsprozess werden bevorzugt die erste Schräge, die zweite Schräge und der Endabschnitt der Endoberfläche des Waferkerbenabschnitts gesamt poliert.
  • Mit einer solchen Methode kann der Waferkerbteil im Schritt der Spiegelflächenabschrägung zuverlässiger poliert und die gewünschte Form, Oberflächenbeschaffenheit und Rauheit erreicht werden.
  • VORTEILHAFTE WIRKUNGEN DER ERFINDUNG
  • Wie oben erwähnt, kann das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterwafers einen ausreichenden Polierabtrag unter Beibehaltung der Produktivität erreichen, indem die Spiegeloberflächenabfasungsprozesse vor und nach dem Doppelseiten-Polierschritt der Hauptoberfläche durchgeführt werden und indem die Polierrate bei der zweiten Spiegeloberflächenabfasung, die nach dem Doppelseiten-Polierschritt erfolgt, bei der Halbleiterwaferherstellung reduziert wird, und die Verschlechterung der Oberflächenrauheit des Waferkerbenabschnitts, die sich aus der großen Polierrate ergibt, verhindert werden kann. Daher kann der Halbleiterwafer mit einer ausgezeichneten Oberflächenrauheit des Waferkerbenabschnitts hergestellt werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine schematische Draufsicht, die ein Beispiel eines Halbleiterwafers zeigt, der mit dem erfindungsgemäßen Verfahren zur Herstellung eines Halbleiterwafers hergestellt werden kann.
    • 2 ist ein Flussdiagramm, das ein Beispiel für das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterwafers zeigt.
    • 3 ist eine schematische Übersichtsdarstellung, die die Waferkerbenform nach einem Anfasungsschritt beschreibt.
    • 4 ist eine Schnittansicht, die ein Beispiel für einen Waferkerbenabschnitt nach dem Abfasungsschritt zeigt.
    • 5 ist ein Diagramm, das die Oberflächenrauheit von Waferkerbenabschnitten von Halbleiterwafern zeigt, die im Beispiel und den Vergleichsbeispielen erhalten wurden.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Wie oben erwähnt, werden die Spiegeloberflächen aus dem Waferkerbenabschnitt und dem Waferkantenabschnitt im Spiegeloberflächenabfasungsschritt gebildet, und die Prozessbedingungen werden dafür geregelt. Die Rauheit nach dem Prozess hängt von der Art des Poliertuchs, der Art des Polierschlamms, der Prozesszeit, der Anzahl der Umdrehungen des Poliertuchs und dem Pressdruck des Poliertuchs ab.
  • Der ursprüngliche Zweck des Spiegeloberflächenabfasungsschritt ist es Narben etc. in dem abgefasten Abschnitt abzutragen, um die Rauheit zu verbessern. Eine bestimmte Menge oder mehr des Polierabtrags ist erforderlich, um die Narben etc. abzutragen, und ein größerer Polierabtrag reduziert die Narben nach dem Prozess. Dementsprechend kann der Spiegeloberflächenabfasungsprozess unter den Bedingungen einer großen Polierrate einen Effekt zur Abtragung der Narben etc. in kürzerer Zeit erzielen. Allerdings kann der Prozess mit einer großen Polierrate die Rauheit verschlechtern, wie oben erwähnt, und es ist schwierig, sowohl die Abtragung der Narben als auch eine ausreichende Verbesserung der Rauheit durch das herkömmliche Verfahren zur Herstellung eines Halbleiterwafers zu erreichen.
  • Das heißt, bei dem Spiegeloberflächenabfasungsschritt kann die Polierrate des Waferkerbenabschnitts die Oberflächenrauheit des Waferkerbenabschnitts verschlechtern, und daher wurde ein Verfahren zur Herstellung eines Wafers benötigt, das diese Probleme lösen kann.
  • Die gegenwärtigen Erfinder haben ernsthafte Untersuchungen angestellt, um den oben genannten Zweck zu erreichen. Als Ergebnis haben die gegenwärtigen Erfinder herausgefunden, dass das obige Problem dadurch gelöst werden kann, dass unter den Bedingungen der Durchführung von Spiegeloberflächenabfasungsprozessen vor und nach einem doppelseitigen Polierschritt eine Polierrate eines Waferkerbenabschnitts in einem zweiten Spiegeloberflächenabfasungsprozess, der nach dem Doppelseiten-Polierschritt durchgeführt wird, so eingestellt wird, dass sie kleiner ist als eine Polierrate des Waferkerbenabschnitts in einem ersten Spiegeloberflächenabfasungsprozess, der vor dem Doppelseiten-Polierschritt durchgeführt wird. Diese Erkenntnis hat zur Vervollständigung des erfindungsgemäßen Verfahrens zur Herstellung eines Wafers geführt.
  • Im Einzelnen handelt es sich bei der vorliegenden Erfindung um ein Verfahren zur Herstellung eines Halbleiterwafers, umfassend:
    • einen Abfasungsschritt des Schleifens zumindest einer Peripherie eines Wafers mit einem Waferkerbenabschnitt, um einen abgefasten Abschnitt mit einem Waferkantenabschnitt und dem Waferkerbenabschnitt zu bilden;
    • einen Doppelseiten-Polierschritt des Polierens beider Hauptoberflächen des Wafers;
    • einen Spiegeloberflächenabfasungsschritt des Polierens des abgefasten Abschnitts, um eine Spiegeloberfläche zu bilden; und
    • einen Spiegelpolierschritt des Spiegelpolierens zumindest einer der beiden Hauptoberflächen, wobei
    • der Spiegeloberflächenabfasungsschritt umfasst:
      • einen ersten Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts in dem abgefasten Abschnitt vor dem Doppelseiten-Polierschritt; und
      • einen zweiten Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts und des Waferkantenabschnitts nach dem Doppelseiten-Polierschritt, und
      • eine Polierrate des Waferkerbenabschnitts in dem zweiten Spiegeloberflächenabfasungsprozess kleiner ist als eine Polierrate des Waferkerbenabschnitts in dem ersten Spiegeloberflächenabfasungsprozess.
  • Die Patentdokumente 1 und 2 offenbaren den Stand der Technik zum Polieren eines abgefasten Abschnitts in einem Wafer. Patentdokument 3 offenbart den Stand der Technik über ein Verfahren zum Polieren eines Kerbenabschnitts in einem Wafer und eine Vorrichtung dafür. Jedoch wird in keinem der Patentdokumente 1 bis 3 beschrieben oder vorgeschlagen, dass in einem Verfahren, bei dem Spiegeloberflächenprozesse des abgefasten Abschnitts in dem Wafer vor und nach dem Doppelseiten-Polierschritt für beide Hauptoberflächen des Wafers durchgeführt werden, die Polierrate des Waferkerbenabschnitts in dem Spiegeloberflächenabfasungsschritt, der nach dem Doppelseiten-Polierschritt durchgeführt wird, so eingestellt wird, dass sie kleiner ist als die Polierrate des Waferkerbenabschnitts in dem Spiegeloberflächenabfasungsschritt, der vor dem Doppelseiten-Polierschritt durchgeführt wird.
  • Nachfolgend wird die vorliegende Erfindung unter Bezugnahme auf die Zeichnungen detailliert beschrieben, die vorliegende Erfindung ist jedoch nicht darauf beschränkt.
  • [Halbleiter-Wafer]
  • Zunächst wird ein Beispiel für einen Halbleiterwafer beschrieben, der mit dem erfindungsgemäßen Verfahren zur Herstellung eines Halbleiterwafers hergestellt werden kann.
  • 1 ist eine schematische Draufsicht, die ein Beispiel eines Halbleiterwafers zeigt, der mit dem erfindungsgemäßen Verfahren zur Herstellung eines Halbleiterwafers hergestellt werden kann.
  • Ein in 1 dargestellter Halbleiterwafer W hat eine erste Hauptoberfläche 11, die eine Spiegeloberfläche ist, und eine zweite Hauptoberfläche 12 auf einer Rückseite davon. An einer Peripherie 13 des Halbleiterwafers W ist ein abgefaster Abschnitt 1 ausgebildet. Der abgefaste Abschnitt 1 hat einen Waferkantenabschnitt 3, der entlang der Peripherie 13 ausgebildet ist, und einen Waferkerbenabschnitt 2, der an einem Teil des Waferkantenabschnitts 3 ausgebildet ist.
  • [Verfahren zur Herstellung eines Halbleiterwafers]
  • Nachfolgend wird das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterwafers anhand von Beispielen unter Bezugnahme auf 2 beschrieben. Nachfolgend wird wieder auf den in 1 dargestellten Halbleiterwafer Bezug genommen.
  • 2 ist ein Flussdiagramm, das ein Beispiel für das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterwafers zeigt.
  • Das Verfahren zur Herstellung eines Halbleiterwafers in diesem Beispiel umfasst: einen Abfasungsschritt des Schleifens einer Peripherie 13 eines Wafers 1 mit einem Waferkerbenabschnitt 2, um einen abgefasten Abschnitt 1 mit einem Waferkantenabschnitt 3 und dem Waferkerbenabschnitt 2 zu bilden; einen ersten Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts 2 in dem abgefasten Abschnitt 1; einen Doppelseiten-Polierschritt des Polierens beider Hauptoberflächen 11 und 12 des Wafers; einen zweiten Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts 2 und des Waferkerbenabschnitts 3; und einen Spiegelpolierschritt des Spiegelpolierens mindestens einer der beiden Hauptoberflächen 11 und 12. Das heißt, der erste Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts 2 in dem abgefasten Abschnitt 1 wird vor dem Doppelseiten-Polierschritt für beide Hauptoberflächen 11 und 12 durchgeführt, und der zweite Spiegeloberflächenabfasungsprozess des Polierens sowohl des Waferkerbenabschnitts 2 als auch des Waferkerbenabschnitts 3 in dem abgefasten Abschnitt 1 wird nach dem Doppelseiten-Polierschritt für beide Hauptoberflächen 11 und 12 durchgeführt. Eine Polierrate des Waferkerbenabschnitts 2 in dem zweiten Spiegeloberflächenabfasungsprozess für den abgefasten Abschnitt ist kleiner als eine Polierrate des Waferkerbenabschnitts 2 in dem ersten Spiegeloberflächenabfasungsprozess. Der erste und der zweite Spiegeloberflächenabfasungsprozess sind in dem Spiegeloberflächenabfasungsschritt des Polierens des abgefasten Abschnitts enthalten, um eine Spiegeloberfläche zu bilden.
  • Ein solches Verfahren zur Herstellung eines Halbleiterwafers kann schließlich zu einem ausreichenden Polierabtrag für den Waferkerbenabschnitt 2 führen, selbst wenn die Polierrate im zweiten Spiegeloberflächenabfasungsprozess reduziert wird, wenn ein ausreichender Polierabtrag des Waferkerbenabschnitts 2 im ersten Spiegeloberflächenabfasungsprozess vor dem Doppelseiten-Polierschritt erreicht werden kann. Daher kann die Polierrate des Waferkerbenabschnitts 2 im zweiten Spiegeloberflächenabfasungsprozess reduziert werden.
  • Darüber hinaus kann die Oberflächenrauheit des Waferkerbenabschnitts 2 verbessert werden, indem die Polierrate des Waferkerbenabschnitts 2 bei der zweiten Spiegeloberflächenabfasung kleiner eingestellt wird als die Polierrate des Waferkerbenabschnitts 2 bei der ersten Spiegeloberflächenabfasung.
  • Beim ersten Spiegeloberflächenabfasungsprozess können die Prozesszeit in dem Prozess, die Anzahl der Umdrehungen des Poliertuchs und der Pressdruck frei eingestellt werden, wobei größere Werte einen größeren Polierabtrag und einen größeren Effekt bei dem Abtrag von Narben etc. ergeben.
  • Beim zweiten Spiegeloberflächenabfasungsprozess können die Prozesszeit, die Anzahl der Umdrehungen des Poliertuchs und der Pressdruck ebenfalls frei eingestellt werden, allerdings verschlechtern größere Werte die Oberflächenrauheit nach dem Prozess mehr. Daher ist es erwünscht, dass diese Werte beim zweiten Spiegeloberflächenabfasungsprozess reduziert werden. Durch Einstellen dieser Bedingungen im zweiten Spiegeloberflächenabfasungsprozess auf einen kleineren Wert als die Bedingungen im ersten Spiegeloberflächenabfasungsprozess kann die Polierrate des Waferkerbenabschnitts 2 im zweiten Spiegeloberflächenabfasungsprozess auf einen kleineren Wert als die Polierrate im ersten Spiegeloberflächenabfasungsprozess eingestellt werden. Die Polierrate des Waferkerbenabschnitts 2 im zweiten Spiegeloberflächenabfasungsprozess wird vorzugsweise so reduziert, dass die Verschlechterung der Produktivität aufgrund des zeitaufwendigen Prozesses verhindert werden kann.
  • Die Prozessbedingungen, die beim ersten Spiegeloberflächenabfasungsprozess und beim zweiten Spiegeloberflächenabfasungsprozess eingestellt werden, damit die Polierrate des Waferkerbenabschnitts 2 beim zweiten Spiegeloberflächenabfasungsprozess kleiner ist als beim ersten Spiegeloberflächenabfasungsprozess, können jeweils auf beliebige Bedingungen eingestellt werden. Dies liegt daran, dass der Zweck des ersten Spiegeloberflächenabfasungsprozesses darin besteht, Oberflächennarben etc. abzutragen, und dass der Zweck des zweiten Spiegeloberflächenabfasungsprozesses darin besteht, die Rauheit unmittelbar nach dem ersten Spiegeloberflächenabfasungsprozess zu verbessern. Solange diese Ziele erreicht werden, kann jede der Prozessbedingungen eine Beliebige sein.
  • Der erste Spiegeloberflächenabfasungsprozess und der Spiegeloberflächenabfasungsprozess kann jeweils einmal oder in mehreren Schritten durchgeführt werden.
  • Der Waferkerbenabschnitt 2 kann zuverlässig poliert werden, um die gewünschte Form, Oberflächenbeschaffenheit und Rauheit durch das folgende spezifische Verfahren zum Polieren des Waferkerbenabschnitts 2 zu erhalten. Im ersten Spiegeloberflächenabfasungsprozess des Verfahrens wird der Wafer W senkrecht zu einer Polieroberfläche des kreisförmigen Poliertuchs platziert, und dann wird das Poliertuch in den tiefsten Abschnitt der Kerbe eingeführt und durchquert die Oberflächenrichtung des Wafers W, um das Polieren durchzuführen. Im zweiten Spiegeloberflächenabfasungsprozess dieses Verfahrens wird das Polieren mit demselben Mechanismus unter Prozessbedingungen mit einer geringeren Polierrate als im ersten Spiegeloberflächenabfasungsprozess durchgeführt.
  • Die vorliegende Erfindung eignet sich insbesondere für ein Verfahren zur Herstellung eines Wafers, bei dem der Waferkantenabschnitt 13 vor und nach dem Doppelseiten-Polierschritt der Hauptoberflächen 11 und 12 an der Spiegeloberfläche abgefast wird. Durch das Polieren des Waferkerbenabschnitts 2 und Waferkantenabschnitts 3 im ersten Spiegeloberflächenabfasungsprozess können anhaftende Fremdkörper abgetragen werden, um die Bildung einer Narbe im Doppelseiten-Polierschritt zu verhindern. Darüber hinaus kann ein solches Polieren Narben in dem Waferkantenabschnitt 13, die durch Kontakt mit einer Innenwand eines Trägerlochs, das in dem Doppelseiten-Polierschritt in dem zweiten Spiegeloberflächenabfasungsprozess erzeugt wurde, abtragen. Die vorliegende Erfindung kann in diesem Verfahren besonders effizient im Hinblick auf die Produktivität eingesetzt werden. Die vorliegende Erfindung kann sowohl zu einer Verbesserung der Ausbeute als auch zu einer Verbesserung der Oberflächenrauheit auf dem Waferkerbenabschnitt 2 führen.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Wafers kann insbesondere in einem Verfahren zur Herstellung eines einkristallinen Siliziumwafers verwendet werden, der aus einem einkristallinen Siliziumingot gewonnen wird.
  • Nachfolgend wird die vorliegende Erfindung anhand von konkreten Beispielen unter Bezugnahme auf die Zeichnungen näher beschrieben. Die nachfolgende Beschreibung erfolgt wiederum unter Bezugnahme auf 1 und 2.
  • In einem Beispiel wird zunächst ein Einkristallblock geschnitten, um einen geschnittenen Wafer W mit dem Waferkerbenabschnitt 2 zu erhalten. Als Einkristallingot kann in diesem Fall ein Einkristallsiliziumingot verwendet werden, in dem an seiner Peripherie eine Kerbe ausgebildet ist, die später den Waferkerbenabschnitt darstellt. Das erfindungsgemäße Verfahren zur Herstellung eines Wafers kann insbesondere in einem Verfahren zur Herstellung eines Halbleiterwafers, insbesondere eines aus einem Einkristallsiliziumingot gewonnenen Einkristallsiliziumwafer, eingesetzt werden.
  • Dann wird ein Abfasungsprozess (Abfasungsschritt) durchgeführt, bei dem die Peripherie des im obigen Schritt erhaltenen Wafers geschliffen wird, um einen abgefasten Abschnitt 1 mit dem Waferkantenabschnitt 3 und dem Waferkerbenabschnitt 2 zu bilden. Für den Abfasungsschritt kann jeder der üblicherweise durchgeführten Schritte angewandt werden, wobei keine besonderen Einschränkungen gelten.
  • Im Folgenden wird die Form des Waferkerbenabschnitts nach dem Abfasungsschritt unter Bezugnahme auf 3 und 4 beschrieben. 3 zeigt die Peripherie des Waferkerbenabschnitts 2 von der Hauptoberfläche 11 des Wafers aus gesehen. Der Waferkerbenabschnitt 2 kann grob in eine Unterseite 2a und einen geraden Abschnitt 2b unterteilt werden. Dabei ist die Kerbenunterseite 2a ein Abschnitt der tiefsten Position des Waferkerbenabschnitts 2 mit einer gekrümmten Kontur, und jeder der geraden Kerbenabschnitte 2b ist an jedem der beiden Enden der Unterseite mit einer geraden Kontur angeordnet. 4 zeigt eine Schnittansicht der Endoberfläche des Waferkerbenabschnitts 2 in Richtung der Dicke des Wafers. Hier entspricht die Endoberfläche einem Abschnitt, der sich an der äußersten Peripherie des Wafers W befindet und annähernd senkrecht zu den Hauptoberflächen 11 und 12 des Wafers W steht. Die Querschnittsform weist eine erste Schräge 21 auf, die sich von der ersten Hauptoberfläche 11, die eine Hauptoberfläche des Wafers ist, fortsetzt und von der ersten Hauptoberfläche 11 aus geneigt ist. Diese abgefaste Querschnittsform weist auch eine zweite Schräge 22 auf, die sich von der zweiten Hauptoberfläche 12, die die andere Hauptoberfläche des Wafers W ist, fortsetzt und von der zweiten Hauptoberfläche 12 aus geneigt ist. Außerdem hat die Querschnittsform einen Endabschnitt 23, der den äußersten peripheren Endabschnitt des Wafers W bildet. Der Endabschnitt 23 hat üblicherweise eine leichte Neigung. Diese Querschnittsformen stimmen mit der Unterseite 2a und dem geraden Abschnitt 2b in dem in 1 dargestellten Waferkerbenabschnitt 2 und dem Waferkantenabschnitt 3 überein.
  • Nach dem oben beschriebenen Abfasen können die Hauptoberflächen 11 und 12 dieses Wafers W einem Umhüllungs- oder Doppelseiten-Schleifprozess unterzogen werden. Für den Umhüllungs- oder Doppelseiten-Schleifprozess kann jeder der üblicherweise durchgeführten Schritte angewandt werden, wobei keine besonderen Einschränkungen gelten.
  • Zur Beseitigung mechanischer Schäden, die durch Prozesse wie das Abfasen und die Umhüllung entstanden sind, kann der wie oben beschrieben bearbeitete Wafer W dann einem Ätzprozess unterzogen werden. Für den Ätzprozess kann jeder der üblicherweise durchgeführten Schritte angewandt werden, wobei keine besonderen Einschränkungen gelten.
  • Dann wird im Rahmen der vorliegenden Erfindung eine erste Spiegeloberflächenabfasung durchgeführt, um einen ausreichenden Polierabtrag des Waferkerbenabschnitts 2 zu erreichen. Es ist wünschenswert, dass der abgefaste Abschnitt dem Spiegeloberflächenpolieren unterzogen wird, während ein kreisförmiges Poliertuch mit mindestens der Unterseite 2a und dem geraden Abschnitt 2b des Waferkerbenabschnitts 2 in Kontakt kommt.
  • Bei einem solchen ersten Spiegeloberflächenabfasungsprozess wird zum Beispiel ein Mechanismus verwendet, bei dem das kreisförmige Poliertuch in den Waferkerbenabschnitt 2 mit einem Winkel senkrecht zu den Hauptoberflächen 11 und 12 des Wafers W eingeführt wird. Das kreisförmige Poliertuch mit einer vorbestimmten Anzahl von Umdrehungen und einer vorbestimmten Drehrichtung wird in den Waferkerbenabschnitt 2 eingeführt, wobei ein Polierschlamm zugeführt wird, und gegen die Unterseite 2a im Waferkerbenabschnitt 2 gedrückt, um das Polieren durchzuführen. Dabei überquert das kreisförmige Poliertuch die Oberfläche der Hauptflächen 11 und 12 des Wafers W in den linken und rechten Richtungen, um auch den geraden Abschnitt 2b im Waferkerbenabschnitt 2 ausreichend zu polieren. Darüber hinaus ermöglicht es das Neigen des Wafers W mit einem vorbestimmten Winkel, alle ersten und zweiten Schrägen 21 und 22 und den Endabschnitt 23, die in 4 dargestellt sind, ausreichend zu polieren. Die Poliergeschwindigkeit des Waferkerbenabschnitts 2 im ersten Spiegeloberflächenabfasungsprozess kann beispielsweise 0,20 µm/s oder mehr und 0,30 µm/s oder weniger betragen.
  • Bei der ersten Spiegeloberflächenabfasung ist das Polieren der Oberfläche des Waferkantenabschnitts 3 optional, kann aber auch nicht durchgeführt werden.
  • Nach der ersten Spiegeloberflächenabfasung wird ein Doppelseiten-Polierschritt durchgeführt, bei dem beide Hauptoberflächen 11 und 12 des Wafers W poliert werden. Für den Doppelseiten-Polierschritt kann jeder der üblicherweise durchgeführten Schritte angewandt werden, wobei keine besonderen Einschränkungen gelten.
  • Nach dem Doppelseiten-Polierschritt wird ein zweiter Spiegeloberflächenabfasungsprozess durchgeführt, um die Oberflächenrauheit des Waferkerbenabschnitts 2 zu verbessern und eine Spiegeloberfläche aus dem Waferkantenabschnitt 3 zu bilden. Obwohl der zweite Spiegeloberflächenabfasungsprozess unter Verwendung desselben Mechanismus wie beim ersten Spiegeloberflächenabfasungsprozess durchgeführt werden kann, wird die Polierrate des Waferkerbenabschnitts 2 so eingestellt, dass sie kleiner ist als die Polierrate des Waferkerbenabschnitts 2 im ersten Spiegeloberflächenabfasungsprozess. Zum Beispiel werden die gesamte Prozesszeit, die Anzahl der Umdrehungen eines Poliertuchs und der Pressdruck gegen den Wafer so eingestellt, dass sie kleiner sind als unter den Bedingungen des ersten Spiegeloberflächenabfasungsprozesses. Dadurch können die Belastung des Prozesses und die Poliergeschwindigkeit reduziert werden. Die Poliergeschwindigkeit des Waferkerbenabschnitts 2 im zweiten Spiegeloberflächenabfasungsprozesses kann beispielsweise 0,10 µm/s oder mehr und 0,18 µm/s oder weniger betragen. Für die Spiegeloberflächenabfasung des Waferkantenabschnitts 3 können die gleichen Bedingungen wie bei den herkömmlichen Verfahren verwendet werden.
  • Bei diesem zweiten Spiegeloberflächenabfasungsprozess werden vorzugsweise die gesamte erste Schrägr 21, die zweite Schräge 22 und der Endabschnitt 23 in der Endoberfläche des Waferkerbenabschnitts, die z. B. in 4 dargestellt sind, poliert.
  • Ein solches Verfahren kann den Waferkerbenabschnitt 2 in dem Spiegeloberflächenabfasungsschritt zuverlässiger polieren und die gewünschte Form, Oberflächenbeschaffenheit und Rauheit liefern.
  • Der Spiegeloberflächenabfasungsschritt im erfindungsgemäßen Verfahren zur Herstellung eines Halbleiterwafers umfasst die oben beschriebenen ersten und zweiten Spiegeloberflächenabfasungsprozesse.
  • Abschließend erfolgt der Spiegeloberflächenpolierschritts, bei dem eine Spiegeloberflächenpolierung zumindest einer der Hauptoberflächen 11 und 12 des Wafers W durchgeführt wird. Dieser Schritt wird mit einer üblichen Technik durchgeführt.
  • Mit den oben beschriebenen Schritten wird der Wafer W hergestellt, der ein Produkt sein soll. Ein solches Verfahren zur Herstellung des Wafers W kann einen ausreichenden Polierabtrag im Schritt der Spiegeloberflächenabfasung unter Beibehaltung der Produktivität erreichen und den Effekt der Verbesserung der Oberflächenrauheit des Kerbenabschnitts erzielen, der sich aus der geringen Polierrate ergibt, wodurch ein Wafer mit höherer Qualität hergestellt werden kann.
  • Im Rahmen der vorliegenden Erfindung wird das Verfahren in dem obigen Abfasungsschritt unter Berücksichtigung eines Betrages für die Formänderung in dem Spiegeloberflächenabfasungsschritt durchgeführt. Die vorliegende Erfindung kann auch andere Schritte als die oben genannten Schritte umfassen. Zum Beispiel kann je nach Bedarf ein Waschschritt, ein Wärmebehandlungsschritt etc. durch ein übliches Verfahren vor oder nach jedem der oben genannten Schritte durchgeführt werden.
  • BEISPIEL
  • Nachfolgend wird die vorliegende Erfindung insbesondere anhand von Beispielen und Vergleichsbeispielen beschrieben, allerdings ist die vorliegende Erfindung nicht darauf beschränkt.
  • (Beispiel)
  • Ein Wafer mit einem Waferkerbenabschnitt wurde durch die aufeinanderfolgende Durchführung der Prozesse Schneiden, Abfasen, Umhüllen und Ätzen erhalten. Dieser Wafer wurde einem ersten Spiegeloberflächenabfasungsprozess unterzogen. In dem Abfasungsschritt wurde ein abgefaster Abschnitt mit einem Waferkantenabschnitt und dem Waferkerbenabschnitt gebildet, und der Waferkerbenabschnitt hatte eine Form, die in 3 und 4 schematisch dargestellt ist. In dem ersten Spiegeloberflächenabfasungsprozess wurde nur der Waferkerbenabschnitt mit zwei Stufen einer ersten Stufe und einer zweiten Stufe unter Bedingungen poliert, um eine Abtragsmenge zu erreichen, die in der Lage war, Narben etc. ausreichend abzutragen. Insbesondere wurde der erste Spiegeloberflächenabfasungsprozess unter den folgenden, in Tabelle 1 dargestellten Bedingungen durchgeführt.
  • Nach dem ersten Spiegeloberflächenabfasungsprozess wurde ein Doppelseiten-Polieren durchgeführt, bei dem beide Hauptoberflächen des Wafers poliert wurden. Das Doppelseiten-Polieren wurde unter den in Tabelle 2 dargestellten Bedingungen durchgeführt.
  • Anschließend wurde ein zweiter Spiegeloberflächenabfasungsprozess durchgeführt. Der zweite Spiegeloberflächenabfasungsprozess hatte einen Zweck der Verbesserung der Rauheit des Waferkerbenabschnitts unmittelbar nach dem ersten Spiegeloberflächenabfasungsprozess, und der Waferkerbenabschnitt wurde mit zwei Stufen einer ersten Stufe und einer zweiten Stufe mit einer kleinen Polierrate und einer kleinen Last verarbeitet. Insbesondere wurden die erste und zweite Schräge 21 und 22 und der in 4 dargestellte Endabschnitt 23, die sich in der Unterseite 2a und in dem geraden Abschnitt 2b in dem in 3 dargestellten Waferkerbenabschnitt 2 befanden, in der gleichen Weise poliert wie in dem ersten Spiegeloberflächenabfasungsprozess durch Verwendung des gleichen Mechanismus wie der erste Spiegeloberflächenabfasungsprozess. Die gesamte Prozesszeit, die Anzahl der Umdrehungen des Poliertuchs und der Pressdruck des Poliertuchs wurden so eingestellt, dass sie kleiner sind als unter den Bedingungen des ersten Spiegeloberflächenabfasungsprozesses. Insbesondere wurde die zweite Spiegeloberflächenabschrägung unter den folgenden, in Tabelle 1 aufgeführten Bedingungen durchgeführt. Ein Spiegeloberflächenabfasungsprozess für den Waferkantenabschnitt, der konventionell für den Herstellungsprozess wesentlich war, wurde in diesem zweiten Spiegeloberflächenabfasungsprozess mit demselben Mechanismus unter denselben Bedingungen wie ein konventionelles Verfahren durchgeführt.
    [Tabelle 1]
    Beispiel Erster Spiegeloberflächenabfasungsprozess Zweiter Spiegeloberflächenabfasungsprozess
    1. Stufe 2. Stufe 1. Stufe 2. Stufe
    Prozesszeit 15 Sekunden 15 Sekunden 9 Sekunden 9 Sekunden
    Anzahl der Umdrehungen des Poliertuchs 550 rpm 550 rpm 400 rpm 400 rpm
    Pressdruck des Poliertuchs 0,6 kgf/cm2 0,7 kgf/cm2 0,4 kgf/cm2 0,6 kgf/cm2
    Polierrate 0,21 µm/s 0,25 µm/s 0,10 µm/s 0,15 µm/s
    [0064] [Tabelle 2]
    Allgemein Doppelseiten-Polierschritt
    Vorrichtung DSP-20B, hergestellt von Fujikoshi Machinery Corp.
    Shore A-Härte 80
    Poliertuch Polyurethan-Schaumstoffpolster
    Schlamm Polierpartikel aus Kieselerde enthaltend
    Durchschnittlicher Partikeldurchmesser 35 nm
    Konzentration der Polierpartikel 2 Gew.-%
    pH-Wert 11
    Base KOH-Base
  • Schließlich wurde die Hauptoberfläche des Wafers einem Spiegeloberflächenpolierschritts unterzogen.
  • Nach Beendigung des Spiegeloberflächenpolierschritts wurde die Oberflächenrauheit des Wafer-Kerbenbereichs gemessen. Für die Rauheitsmessung wurde das vom KOBELCO Research Institute hergestellte LSM verwendet. Die Rauheit wird darin in makroskopische Rauheit und mikroskopische Rauheit eingeteilt, und die Rauheit in der vorliegenden Erfindung wird als die mikroskopische Rauheit angenommen. Bei der Analyse der erhaltenen Messdaten wurde die makroskopische Rauheitskomponente entfernt, um nur die mikroskopische Rauheitskomponente auszuwerten. Es gibt auch eine Vielzahl von Bewertungskriterien für die Rauheit, und in der vorliegenden Erfindung wurde die Gesamtrauheit in zufällig ausgewählten Regionen durch eine Fläche der ausgewählten Regionen geteilt, und der Quotient wurde als Kriterium verwendet. Hier ist die zufällig ausgewählte Region eine Region, wo das Polieren ausreichend betroffen, und in der Bewertung mit verschiedenen Wafern, Regionen mit der gleichen Position und der gleichen Fläche wurden verwendet, um zu bewerten. Die ersten und zweiten Schrägen 21 und 22 und der in 4 dargestellte Endabschnitt 23 an der Unterseite des Waferkerbenabschnitts wurden als Bewertungsbereich festgelegt, und die durchschnittliche Rauheit wurde für jeden Bereich in vier Wafern berechnet.
  • Als Ergebnis der Rauheitsmessung betrug die Oberflächenrauheit auf der Unterseite des Waferkerbenabschnitts 6,85 nm in der ersten Schräge 21, 9,42 nm in der zweiten Schräge 22 und 4,26 nm im Endabschnitt 23, wie in 5 und der folgenden Tabelle 5 gezeigt.
  • (Vergleichsbeispiel 1)
  • Wie bei einem herkömmlichen Verfahren zur Herstellung eines Halbleiterwafers wurde jeder Prozess, d.h. das Schneiden, ein Abfasungsschritt, das Umhüllen, das Ätzen, das Doppelseiten-Polieren der Hauptoberflächen, ein zweiter Spiegeloberflächenabfasungsprozess und ein Spiegeloberflächenpolierschritt für die Hauptoberflächen, nacheinander durchgeführt, um vier Wafer zu erhalten. Das heißt, dass der Spiegeloberflächenabfasungsprozess vor dem Doppelseiten-Polieren im Vergleichsbeispiel nicht durchgeführt wurde. Im Spiegeloberflächenabfasungsschritt im Vergleichsbeispiel wurde der Waferkerbenabschnitt dem Spiegeloberflächenabfasungsprozess unterzogen, um eine Abtragsmenge zu erreichen, die in der Lage war, Narben etc. ausreichend abzutragen, und um den Halbleiterwafer in ungefähr derselben Zeit wie im Beispiel herzustellen. Die gesamte Prozesszeit, die Anzahl der Umdrehungen des Poliertuchs und der Pressdruck des Poliertuchs wurden auf die gleichen Bedingungen wie beim ersten Spiegeloberflächenabfasungsprozess im Beispiel eingestellt, wie in der folgenden Tabelle 3 gezeigt. Jeder Prozess des Schneidens, des Abfasungsschritts, des Umhüllens und des Ätzens wurde unter den gleichen Bedingungen wie im Beispiel durchgeführt. Das Doppelseiten-Polieren der Hauptoberfläche wurde ebenfalls unter den in Tabelle 2 gezeigten Bedingungen durchgeführt, die die gleichen waren wie in Beispiel 1.
  • Mit den vier Wafern, die wie oben erhalten wurden, wurde die Rauheit des Waferkerbenabschnitts auf die gleiche Weise wie im Beispiel gemessen, um die durchschnittliche Rauheit zu berechnen. Die Berechnungsmethode der Rauheit aus den erhaltenen Messdaten war die gleiche wie in Beispiel, und die oben ausgewählten Regionen wurden auch mit der gleichen Position und dem gleichen Bereich wie die in Beispiel ausgewählt.
    [Tabelle 3]
    Vergleichsbeispiel 1 Erster Spiegeloberflächenabfasungsprozess Zweiter Spiegeloberflächenabfasungsprozess
    1. Stufe 2. Stufe
    Prozesszeit 15 Sekunden 15 Sekunden
    Anzahl der Umdrehungen des Poliertuchs 550 rpm 550 rpm
    Pressdruck des Poliertuchs 0,6 kgf/cm2 0,7 kgf/cm2
    Polierrate 0,21 µm/s 0,25 µm/s
  • (Vergleichsbeispiel 2)
  • Im Vergleichsbeispiel 2 wurden vier Wafer auf die gleiche Weise wie im Beispiel hergestellt, mit der Ausnahme, dass, wie in der folgenden Tabelle 4 gezeigt, die Bedingungen des zweiten Spiegeloberflächenabfasungsprozesses die gleichen waren wie die Bedingungen des ersten Spiegeloberflächenabfasungsprozesses. Mit den vier Wafern, die wie oben beschrieben erhalten wurden, wurde die Rauheit des Waferkerbenabschnitts auf die gleiche Weise wie im Beispiel gemessen, um die durchschnittliche Rauheit zu berechnen. Die Berechnungsmethode der Rauheit aus den erhaltenen Messdaten war die gleiche wie im Beispiel, und die oben ausgewählten Bereiche wurden auch mit der gleichen Position und der gleichen Fläche wie die im Beispiel ausgewählt.
    [Tabelle 4]
    Vergleichsbeispiel 2 Erster Spiegeloberflächenabfasungsprozess Zweiter Spiegeloberflächenabfasungsprozess
    1. Stufe 2. Stufe 1. Stufe 2. Stufe
    Prozesszeit 15 Sekunden 15 Sekunden 15 Sekunden 15 Sekunden
    Anzahl der Umdrehungen des Poliertuchs 550 rpm 550 rpm 550 rpm 550 rpm
    Pressdruck des Poliertuchs 0,6 kgf/cm2 0,7 kgf/cm2 0,6 kgf/cm2 0,7 kgf/cm2
    Polierrate 0,21 µm/s 0,25 µm/s 0,21 µm/s 0,25 µm/s
  • Die folgende Tabelle 5 zeigt die Oberflächenrauheit der ersten Schräge 21, der zweiten Schräge 22 und des Endabschnitts 23, die in 4 dargestellt sind, des Waferkerbenabschnitts in jedem der im Beispiel und in den Vergleichsbeispielen 1 und 2 erhaltenen Wafer.
    [Tabelle 5]
    Erste Schräge 21 Zweite Schräge 22 Endabschnitt 23
    Beispiel 6,85 9,42 4,26
    Vergleichsbeispiel 1 13,02 17,58 12,54
    Vergleichsbeispiel 2 10,77 10,07 5,25
  • Das Herstellungsverfahren in Vergleichsbeispiel 1, das im Vergleich zum Beispiel eine hohe Polierrate und Belastung bei dem Spiegeloberflächenabfasungsprozess durchgeführt nach dem Doppelseiten-Polieren der Hauptoberfläche im Herstellungsverfahren hatte, wies eine große Rauheit nach dem Verfahren auf (5 und Tabelle 5). Infolgedessen betrug in Vergleichsbeispiel 1 die Oberflächenrauheit des Waferkerbenabschnitts nach dem Prozess 13,02 nm in der ersten Schräge 21, 17,58 nm in der zweiten Schräge 22 und 12,54 nm im Endabschnitt 23, die in 4 dargestellt sind, wie in 5 und Tabelle 5 gezeigt. Alle Oberflächenrauheiten waren höher als die im Beispiel, und die Verarbeitung durch das Herstellungsverfahren im Beispiel konnte den Wafer mit verbesserter Oberflächenrauheit des Kerbenabschnitts unter Beibehaltung der Produktivität herstellen.
  • Im Herstellungsprozess des Vergleichsbeispiels 2 waren die Bedingungen des zweiten Spiegeloberflächenabfasungsprozesses, der nach dem Doppelseiten-Polierschritt der Hauptoberfläche durchgeführt wurde, die gleichen wie die Bedingungen des ersten Spiegeloberflächenabfasungsprozesses, der vor dem Doppelseiten-Polierschritt durchgeführt wurde. Infolgedessen betrug in Vergleichsbeispiel 2 die Oberflächenrauheit des Waferkerbenabschnitts nach dem Prozess 10,77 nm in der ersten Schräge 21, 10,07 nm in der zweiten Schräge 22 und 5,25 nm im Endabschnitt 23, die in 4 dargestellt sind, wie in 5 und Tabelle 5 gezeigt. Alle Oberflächenrauheiten waren höher als die im Beispiel, und die Verarbeitung durch die Herstellungsverfahren im Beispiel konnte den Wafer mit verbesserter Oberflächenrauheit des Kerbenabschnitts herstellen.
  • Es ist zu beachten, dass die vorliegende Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt ist. Die Ausführungsformen sind nur Beispiele, und alle Beispiele, die im Wesentlichen die gleichen Merkmale aufweisen und die gleichen Funktionen und Wirkungen zeigen wie die in dem technischen Konzept, das in den Ansprüchen der vorliegenden Erfindung offenbart ist, sind in den technischen Anwendungsbereich der vorliegenden Erfindung einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 3846706 B [0007]
    • JP 6825733 B [0007]
    • JP 2001300837 A [0007]

Claims (4)

  1. Verfahren zur Herstellung eines Halbleiterwafers, umfassend: einen Abfasungsschritt des Schleifens zumindest einer Peripherie eines Wafers mit einem Waferkerbenabschnitt, um einen abgefasten Abschnitt mit einem Waferkantenabschnitt und dem Waferkerbenabschnitt zu bilden; einen Doppelseiten-Polierschritt des Polierens beider Hauptoberflächen des Wafers; einen Spiegeloberflächenabfasungsschritt des Polierens des abgefasten Abschnitts, um eine Spiegeloberfläche zu bilden; und einen Spiegelpolierschritt des Spiegelpolierens zumindest einer der beiden Hauptoberflächen, wobei der Spiegeloberflächenabfasungsschritt umfasst: einen ersten Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts in dem abgefasten Abschnitt vor dem Doppelseiten-Polierschritt; und einen zweiten Spiegeloberflächenabfasungsprozess des Polierens des Waferkerbenabschnitts und des Waferkantenabschnitts nach dem Doppelseiten-Polierschritt, und eine Polierrate des Waferkerbenabschnitts in dem zweiten Spiegeloberflächenabfasungsprozess kleiner ist als eine Polierrate des Waferkerbenabschnitts in dem ersten Spiegeloberflächenabfasungsprozess.
  2. Das Verfahren zur Herstellung eines Halbleiterwafers nach Anspruch 1, wobei der Halbleiterwafer ein Siliziumwafer ist.
  3. Das Verfahren zur Herstellung eines Halbleiterwafers nach Anspruch 1 oder 2, wobei beim Polieren des Waferkerbenabschnitts in den ersten und zweiten Spiegeloberflächenabfasungsprozessen das Polieren durch Einführen eines kreisförmigen Poliertuchs in den Waferkerbenabschnitt senkrecht zu einer Waferoberfläche durchgeführt wird.
  4. Das Verfahren zur Herstellung eines Halbleiterwafers nach einem der Ansprüche 1 bis 3, wobei eine Endoberfläche des Waferkerbenabschnitts aufweist: eine erste Schräge, die sich von einer Hauptoberfläche des Wafers aus fortsetzt und von der einen Hauptoberfläche aus geneigt ist; eine zweite Schräge, die sich von der anderen Hauptoberfläche des Wafers fortsetzt und von der anderen Hauptoberfläche eingeschlossen ist; und einen Endabschnitt, der eine äußerste Peripherie des Wafers darstellt, und bei dem zweiten Spiegeloberflächenabfasungsprozess die erste Schräge, die zweite Schräge und der Endabschnitt der Endoberfläche des Waferkerbenabschnitts gesamt poliert werden.
DE112022001018.5T 2021-04-12 2022-03-03 Verfahren zur Herstellung eines Halbleiterwafers Pending DE112022001018T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-067249 2021-04-12
JP2021067249 2021-04-12
PCT/JP2022/009007 WO2022219955A1 (ja) 2021-04-12 2022-03-03 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
DE112022001018T5 true DE112022001018T5 (de) 2024-03-14

Family

ID=83640326

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022001018.5T Pending DE112022001018T5 (de) 2021-04-12 2022-03-03 Verfahren zur Herstellung eines Halbleiterwafers

Country Status (6)

Country Link
US (1) US20240165765A1 (de)
KR (1) KR20230169113A (de)
CN (1) CN117121166A (de)
DE (1) DE112022001018T5 (de)
TW (1) TW202306698A (de)
WO (1) WO2022219955A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001300837A (ja) 2000-04-24 2001-10-30 M Tec Kk ウェーハのノッチの研摩方法及び装置
JP3846706B2 (ja) 2000-02-23 2006-11-15 信越半導体株式会社 ウエーハ外周面取部の研磨方法及び研磨装置
JP6825733B1 (ja) 2020-02-19 2021-02-03 信越半導体株式会社 半導体ウェーハの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040876A (ja) * 2008-08-06 2010-02-18 Sumco Corp 半導体ウェーハの製造方法
JP6493253B2 (ja) * 2016-03-04 2019-04-03 株式会社Sumco シリコンウェーハの製造方法およびシリコンウェーハ
JP7021632B2 (ja) * 2018-12-27 2022-02-17 株式会社Sumco ウェーハの製造方法およびウェーハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3846706B2 (ja) 2000-02-23 2006-11-15 信越半導体株式会社 ウエーハ外周面取部の研磨方法及び研磨装置
JP2001300837A (ja) 2000-04-24 2001-10-30 M Tec Kk ウェーハのノッチの研摩方法及び装置
JP6825733B1 (ja) 2020-02-19 2021-02-03 信越半導体株式会社 半導体ウェーハの製造方法

Also Published As

Publication number Publication date
KR20230169113A (ko) 2023-12-15
CN117121166A (zh) 2023-11-24
TW202306698A (zh) 2023-02-16
US20240165765A1 (en) 2024-05-23
WO2022219955A1 (ja) 2022-10-20

Similar Documents

Publication Publication Date Title
DE60130835T2 (de) Polierte Zahnradoberflächen
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE102005005196B4 (de) Verfahren zur Herstellung eines Bauteils aus Quarzglas für den Einsatz in der Halbleiterfertigung und nach dem Verfahren erhaltenes Bauteil
DE112012001458B4 (de) Halbleiterwafer und Herstellungsverfahren dafür
DE102006037267B4 (de) Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
EP0580162A1 (de) Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
EP0881038B1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE112014001496T5 (de) Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers
DE102013218880A1 (de) Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE112018001068T5 (de) Verfahren zum Schneiden eines Ingots
DE112019004610T5 (de) Waferhochglanzabschrägverfahren, verfahren zur herstellung von wafern und wafer
DE112018003106T5 (de) Polierverfahren
EP0884772B1 (de) Verfahren zum Ätzen von Halbleiterscheiben
DE102009009254A1 (de) Verfahren zur Herstellung der Wälzkörper einer Kugelrollenlagers
DE102006048218A1 (de) Optimierung der Kantenprofile von Halbleiterscheiben
DE112018000935T5 (de) Verfahren zur Herstellung eines Wafers
DE112022001018T5 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE4033683A1 (de) Verfahren zur herstellung von wafern mit einer epitaxialen schicht
DE112010002274B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers
DE102009024726A1 (de) Verfahren zum Herstellen eines Halbleiter-Wafers
DE102008044646B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE10131668A1 (de) Verfahren zur abrasiven Bearbeitung von Oberflächen, insbesondere von Halbleiter-Wafern
DE69719459T2 (de) Verfahren zur splitterlosen Bearbeitung des Randbereiches eines keramischen Vorformkörpers
WO2019154790A1 (de) Verfahren zum polieren einer halbleiterscheibe