DE102008044646B4 - Verfahren zur Herstellung einer Halbleiterscheibe - Google Patents

Verfahren zur Herstellung einer Halbleiterscheibe Download PDF

Info

Publication number
DE102008044646B4
DE102008044646B4 DE102008044646A DE102008044646A DE102008044646B4 DE 102008044646 B4 DE102008044646 B4 DE 102008044646B4 DE 102008044646 A DE102008044646 A DE 102008044646A DE 102008044646 A DE102008044646 A DE 102008044646A DE 102008044646 B4 DE102008044646 B4 DE 102008044646B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
polishing
alkaline component
wafer
polishing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008044646A
Other languages
English (en)
Other versions
DE102008044646A1 (de
Inventor
Klaus Dr. 83549 Röttger
Gerhard 84489 Heier
Alexander 84533 Heilmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102008044646A priority Critical patent/DE102008044646B4/de
Priority to JP2009164436A priority patent/JP5167207B2/ja
Priority to KR1020090070077A priority patent/KR101062254B1/ko
Priority to SG200905511-2A priority patent/SG159469A1/en
Priority to TW098128183A priority patent/TWI399804B/zh
Priority to US12/547,749 priority patent/US8242020B2/en
Priority to CN200910168313A priority patent/CN101659027A/zh
Publication of DE102008044646A1 publication Critical patent/DE102008044646A1/de
Application granted granted Critical
Publication of DE102008044646B4 publication Critical patent/DE102008044646B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Abstract

Verfahren zur Herstellung einer Halbleiterscheibe, umfassend eine einzige Doppelseitenpolitur der Halbleiterscheibe, wobei die Halbleiterscheibe während der Doppelseitenpolitur zwischen einem oberen und einem unteren Polierteller in einer Aussparung einer Läuferscheibe liegend unter Zufuhr eines Poliermittels beidseitig poliert wird, bis die Differenz zwischen der Dicke der Halbleiterscheibe im Zentrum der Halbleiterscheibe und der Dicke der Läuferscheibe –2,5 μm bis –3,5 μm beträgt und ein Materialabtrag von insgesamt 10 μm bis 30 μm erzielt worden ist, wobei das Poliermittel 0,1 bis 0,4 Gew.-% SiO2 und 0,1 bis 0,9 Gew.-% einer alkalischen Komponente enthält.

Description

  • Gegenstand der Erfindung ist ein Verfahren zur Herstellung einer Halbleiterscheibe, insbesondere einer Halbleiterscheibe aus Silicium, welches das Ziel verfolgt, eine Halbleiterscheibe mit einer verbesserten Ebenheit, insbesondere auch im Randbereich zugänglich zu machen. Die Erfindung betrifft, genauer ausgedrückt, ein Verfahren, welches das Polieren einer Halbleiterscheibe zwischen einem oberen und einem unteren Polierteller umfasst, wobei die Halbleiterscheibe in einer Aussparung einer Läuferscheibe liegend unter Zufuhr eines Poliermittels beidseitig poliert wird, bis die Differenz zwischen der Dicke der Halbleiterscheibe im Zentrum der Halbleiterscheibe und der Dicke der Läuferscheibe negativ ist. Ein solches Verfahren eignet sich zur Herstellung von besonders ebenen Halbleiterscheiben. Die Ebenheit einer Halbleiterscheibe ist ein zentraler Qualitätsparameter, der zur Beurteilung der grundsätzlichen Eignung der Halbleiterscheibe als Substrat zur Herstellung von elektronischen Bauelementen der modernsten Generation herangezogen wird. Eine ideal ebene Halbleiterscheibe mit vollkommen ebenen und sich parallel gegenüberliegenden Seitenflächen würde keine Fokussierungsschwierigkeiten des Steppers während der Lithographie bei der Herstellung von Bauelementen hervorrufen. Es wird daher versucht, diesem Formideal möglichst nahe zu kommen. Zu diesem Zweck durchläuft eine von einem Kristall abgetrennte Halbleiterscheibe eine Reihe von Bearbeitungsschritten, wobei insbesondere die am Anfang des Prozesses stehende mechanische Bearbeitung durch Läppen und/oder Schleifen der Seitenflächen der Formgebung dienen. Darauf folgende Schritte wie das Ätzen der Halbleiterscheibe und das Polieren der Seitenflächen erfolgen in erster Linie zur Beseitigung von oberflächennahen Beschädigungen, welche die mechanischen Bearbeitungsschritte hinterlassen haben, und zur Glättung der Seitenflächen. Gleichzeitig beeinflussen diese nachfolgenden Schritte die Ebenheit der Halbleiterscheibe in entscheidendem Maße und alle Bemühungen zielen darauf ab, die durch die mechanischen Bearbeitungsschritte erzielte Ebenheit möglichst zu erhalten.
  • Zur quantitativen Charakterisierung der Ebenheit steht eine Reihe von genormten Parametern zu Verfügung. Dies gilt insbesondere auch für den Bereich des Randes der Vorderseite der Halbleiterscheibe, wobei mit Vorderseite üblicherweise diejenige Seite einer Halbleiterscheibe gemeint ist, die als Grundlage für die Integration von elektronischen Bauelementen verwendet wird.
  • Die Hersteller von elektronischen Bauelementen sind bestrebt, auch den Bereich des Randes möglichst umfassend in die nutzbare Fläche FQA, „Fixed Quality Area”, einzubeziehen. Dementsprechend wird der spezifizierte erlaubte Randausschluss EE, „Edge Exclusion”, immer kleiner. Anspruchsvolle Spezifikationen erlauben derzeit nur noch einen Randausschluss von 1 mm.
  • Unebenheiten können durch den SFQR-Wert beschrieben werden. Der SFQR-Wert bezeichnet die lokale Ebenheit in einem Messfeld einer bestimmten Dimension, beispielsweise einer Fläche von 20 mm × 20 mm, und zwar in Form der maximalen Höhenabweichung der Vorderseite der Halbleiterscheibe im Messfeld zu einer durch Fehlerquadratminimierung gewonnenen Referenzfläche mit gleicher Dimension. Randfelder, die auch „partial sites” genannt werden, sind Messfelder im Randbereich, die nicht mehr vollständig Bestandteil der FQA sind, deren Zentrum jedoch noch in der FQA liegt. Der PSFQR-Wert bezeichnet die lokale Ebenheit in Randfeldern, ebenso wie der ESFQR-Wert. Letzterer beruht auf einer umfassenderen Metrik.
  • Neben der lokalen Ebenheit muss immer auch die globale Ebenheit der Vorderseite der Halbleiterscheibe beachtet werden. Genormte Parameter zur Beschreibung der globalen Ebenheit sind der GBIR-Wert und der mit diesem Wert korrelierende SBIR-Wert. Beide Werte drücken die maximale Höhenabweichung der Vorderseite bezogen auf eine als ideal eben angenommene Rückseite der Halbleiterscheibe aus und unterscheiden sich dadurch, dass im Fall des GBIR-Wertes die FQA und im Fall des SBIR-Wertes die auf das Messfeld beschränkte Fläche zur Berechnung herangezogen wird.
  • Definitionen der genannten Parameter und Beschreibungen von Verfahren zur Messung dieser Parameter sind in den einschlägigen SEMI-Standards enthalten, insbesondere in den Standards M1, M67 und M1530.
  • Es ist bekannt, dass beidseitiges, simultan erfolgendes Polieren der Halbleiterscheibe, nachfolgend DSP-Politur genannt, die lokale Ebenheit günstig beeinflusst. Der Materialabtrag im Zuge einer DSP-Politur ist mit 5 μm bis 15 μm je Seite deutlich höher, als der Materialabtrag, der mit einer CMP-Politur („chemicalmechanical polishing”) angestrebt wird. Eine zur DSP-Politur geeignete Maschine ist beispielsweise in der DE 100 07 390 A1 beschrieben. Während der DSP-Politur liegt die Halbleiterscheibe in einer dafür vorgesehenen Aussparung einer als Führungskäfig wirkenden Läuferscheibe und zwischen einem oberen und einem unteren Polierteller. Mindestens ein Polierteller und die Läuferscheibe werden gedreht, und die Halbleiterscheibe bewegt sich unter Zuführung eines Poliermittels auf einer durch eine Abwälzkurve vorgegebenen Bahn relativ zu den mit Poliertuch bedeckten Poliertellern. Der Polierdruck, mit dem die Polierteller auf die Halbleiterscheibe drücken und die Dauer der Politur sind Parameter, die den mit der Politur herbeigeführten Materialabtrag maßgeblich mitbestimmen.
  • Die US 2002/0055324 A1 beschreibt eine DSP-Politur, die abgeschlossen wird, indem das Poliermittel am Ende der Politur durch ein stoppendes Reagenz ersetzt wird. Das dort beschriebene Poliermittel hat eine typische Zusammensetzung. So ist beispielsweise Siliciumdioxid (SiO2) in einer Menge von 1 bis 10 Gew.-% und eine alkalische Komponente in einer Menge von 0,01 bis 10 Gew.-% enthalten.
  • Die DE 699 25 199 T2 befasst sich mit der Verwendung einer bestimmten Poliermittelzusammensetzung zum Polieren von Halbleiterscheiben mit einem niedrigen elektrischen Widerstand. Die Poliermittelzusammensetzung enthält neben einem Schleifmittel und einer alkalischen Komponente ein wasserlösliches Polymer. Was die alkalische Komponente betrifft, wird vorgeschlagen, eine Konzentration von insbesondere 0,05 bis 3 Gew.-% zu verwenden.
  • In der DE 100 12 840 A1 wird ein Verfahren zur Herstellung von Halbleiterscheiben beansprucht, das folgende Einzelschritte umfasst: das gleichzeitige Polieren der Vorder- und Rückseiten der Halbleiterscheiben, das einseitige Polieren der Vorderseiten der Halbleiterscheiben, die Bewertung der Halbleiterscheiben bezüglich vorgegebener Qualitätsmerkmale, das erneute einseitige Polieren von Halbleiterscheiben, die die vorgegebenen Qualitätsmerkmale nicht erfüllen, und die erneute Bewertung der Halbleiterscheiben, die zuvor dem erneuten einseitigen Polieren unterzogen worden waren.
  • Der US 2008/0081541 A1 ist ein Verfahren zu entnehmen, bei dem die Komponenten eines Poliermittels erst unmittelbar vor der Benutzung gemischt werden
  • In der US 2008/0070483 A1 ist ein Verfahren beschrieben, das zwei aufeinander folgende Polierschritte umfasst, die jeweils als DSP-Politur durchgeführt werden. Im ersten Polierschritt wird eine Halbleiterscheibe poliert, bis die Differenz zwischen der Dicke der Halbleiterscheibe im Zentrum der Halbleiterscheibe und der Dicke der Läuferscheibe negativ ist. Auf diese Weise wird eine Halbleiterscheibe mit einer von der idealen Form abweichenden konkaven Form erhalten. Vorteilhaft an dem Verfahren ist, dass die lokale Ebenheit im Randbereich der Vorderseite der Halbleiterscheibe einen PSFQR-Wert von nicht mehr als 35 nm aufweist und damit bereits nach dem ersten Polierschritt in einem als günstig angesehenen Bereich liegt. Nachteilig an dem Verfahren ist, dass eine zweite DSP-Politur benötigt wird, um die globale Ebenheit der Vorderseite der Halbleiterscheibe auf einen SBIR-Wert von weniger als 100 nm zu bringen.
  • Deshalb ist es die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleiterscheibe anzugeben, das eine DSP-Politur umfasst, die zu einer deutlichen Verbesserung sowohl der globalen Ebenheit als auch der lokalen Ebenheit der Vorderseite der Halbleiterscheibe führt.
  • Gegenstand der Erfindung ist ein Verfahren gemäß einem der Patentansprüche.
  • Dieses Verfahren umfasst nur eine einzige und keine weitere DSP-Politur und unterscheidet sich von dem in der US 2008/0070483 A1 beschriebenen Verfahren dadurch, dass ein Poliermittel verwendet wird, welches SiO2 und eine alkalische Komponente in einer deutlich geringeren Konzentration als üblich enthält. Dieser Unterschied führt dazu, dass die Vorderseite der Halbleiterscheibe nach der Politur im Randbereich schwächer gekrümmt ist und geringere Dickenunterschiede zwischen Zentrumsbereich und Randbereich bestehen. Dementsprechend ist die globale Ebenheit, insbesondere der SBIR-Wert verbessert. Darüber hinaus wird auch eine Verbesserung der lokalen Geometrie, insbesondere des PSFQR-Wertes und des ESFQR-Wertes, erzielt.
  • SiO2 und die alkalische Komponente werden vorzugsweise erst unmittelbar (60 bis 1 s) vor der Benutzung des Poliermittels zusammengemischt, so dass das Poliermittel erst am Einsatzort („point of use”) entsteht. Diese Maßnahme wirkt einer Gelbildung entgegen.
  • Die DSP-Politur wird solange durchgeführt, bis die Differenz zwischen der Dicke der Halbleiterscheibe im Zentrum der Halbleiterscheibe und der Dicke der Läuferscheibe, nachfolgend Unterstand genannt, negativ ist und in einem Bereich von –2,5 bis –3,5 μm liegt. Das Poliermittel enthält 0,1 bis 0,4 Gew.-% SiO2 und 0,1 bis 0,9 Gew.-% einer alkalischen Komponente, vorzugsweise 0,2 bis 0,8 Gew.-% der alkalischen Komponente. Besonders bevorzugt sind 0,2 bis 0,3 Gew.-% SiO2 und 0,5 bis 0,7 Gew.-% der alkalischen Komponente. Mit alkalischer Komponente ist mindestens eine der folgenden Verbindungen gemeint: Natriumcarbonat, Kaliumcarbonat, Natriumhydroxid, Kaliumhydroxid, Tetramethylammoniumhydroxid (TMAH) und andere quarternäre Ammonium-Verbindungen. Umfasst die alkalische Komponente mehr als eine Verbindung, soll die Summe ihrer Konzentrationen im oben angegebenen Konzentrationsbereich liegen.
  • Ausgangsprodukt des Verfahrens ist vorzugsweise eine von einem Einkristall aus Silicium abgetrennte Halbleiterscheibe, die mechanisch bearbeitet wurde, indem die Seitenflächen, also die Vorder- und die Rückseite der Halbleiterscheibe, geläppt und/oder geschliffen wurden. Als Vorderseite gilt die Seitenfläche, die dazu bestimmt ist, die Oberfläche für die Schaffung von Strukturen elektronischer Bauelemente zu bilden. Die Kante der Halbleiterscheibe kann bereits verrundet sein, um sie unempfindlicher gegen Stoßbeschädigungen zu machen. Weiterhin sind oberflächennahe Beschädigungen als Folge der vorangegangenen mechanischen Bearbeitung durch eine Ätze in einem saueren und/oder in einem alkalischen Ätzmittel weitgehend beseitigt worden. Ferner kann die Halbleiterscheibe schon weiteren Bearbeitungsschritten, insbesondere Reinigungsschritten oder einer Politur der Kante unterzogen worden sein. Gemäß dem beanspruchten Verfahren wird die Halbleiterscheibe gleichzeitig beidseitig poliert, wobei die DSP-Politur zur Steigerung der Produktivität vorzugsweise als Mehrscheibenpolitur durchgeführt wird, bei der mehrere Läuferscheiben mit jeweils mehreren Aussparungen für Halbleiterscheiben verwendet werden. Das erfindungsgemäße Verfahren umfasst keine weitere DSP-Politur. Es ist jedoch zweckmäßig, die Vorderseite nach der DSP-Politur durch eine Einseitenpolitur (CMP-Politur) zu glätten. Der damit verbundene Materialabtrag beträgt typischerweise 0,2 μm–0,5 μm.
  • Beispiel (B) und Vergleichsbeispiel (V):
  • Halbleiterscheiben aus Silicium mit einem Durchmesser von 300 mm wurden von einem Einkristall abgetrennt und auf die jeweils gleiche Weise durch eine mechanische Bearbeitung und eine Ätze vorbehandelt. Anschließend wurden sie in einer Doppelseitenpoliermaschine der Peter Wolters AG vom Typ AC 2000 poliert, bis ein Unterstand von –0,9 μm (V) beziehungsweise –3,55 μm (B) erreicht worden war. Ein Teil der Halbleiterscheiben (B) wurde erfindungsgemäß mit einem Poliermittel poliert, das SiO2 in einer Konzentration von 0,3 Gew.-% und eine alkalischen Komponente, bestehend aus 0,2 Gew.-% Kaliumcarbonat und 0,02 Gew.-% Kaliumhydroxid, enthielt.
  • Ein weiterer Teil der Halbleiterscheiben (V) wurde mit einem fast gleichartigen Poliermittel poliert, jedoch waren die Konzentrationen von SiO2 1,5 Gew.-%, von Kaliumcarbonat 2 Gew.-% und von Kaliumhydroxid 0,07 Gew.-%.
  • Die globale und lokale Ebenheit der polierten Halbleiterscheiben wurde mit einem Messgerät vom Typ WaferSight von KLA-Tencor untersucht (FQA = 298 mm und EE = 1 mm). Die Ergebnisse sind in der folgenden Tabelle zusammengestellt. Tabelle:
    Gesamt-Materialabtrag [μm] Unterstand [μm] GBIR [μm] SBIR [μm] PSFQR [μm] ESFQR [μm]
    B 23,17 –3,55 0,24 0,072 0,02 0,129
    V 20,69 –0,91 0,48 0,157 0,058 0,214
  • Die angegebenen Werte sind jeweils aus mehreren Einzelwerten gebildete Mittelwerte. Die Ergebnisse zeigen insbesondere, dass sich die globale Ebenheit durch Anwendung des erfindungsgemäßen Verfahrens verbessert, selbst wenn der Unterstand wie im Beispiel mit –3,55 μm deutlich höher ist, als im Vergleichsbeispiel. Gemäß der Lehre in der US 2008/0070483 A1 wäre eher eine Verschlechterung des GBIR-Wertes und des SBIR-Wertes zu erwarten gewesen.
  • Die 1 und 2 zeigen die Oberflächenkontur der Vorderseite, aufgenommen als Abstand A entlang des Durchmessers D der Halbleiterscheibe von je einer Halbleiterscheibe gemäß Beispiel (1) und Vergleichsbeispiel (2). Es ist zu erkennen, dass die beispielsgemäße Halbleiterscheibe sowohl im Hinblick auf die globale Ebenheit als auch im Hinblick auf die Ebenheit im Randbereich sehr eben ist. Insbesondere ist nur ein geringer Randabfall vorhanden. Demgegenüber zeigt die Halbleiterscheibe gemäß Vergleichsbeispiel einen ausgeprägten Randabfall, trotz einer stärker konkav ausgebildeten Scheibenform.

Claims (3)

  1. Verfahren zur Herstellung einer Halbleiterscheibe, umfassend eine einzige Doppelseitenpolitur der Halbleiterscheibe, wobei die Halbleiterscheibe während der Doppelseitenpolitur zwischen einem oberen und einem unteren Polierteller in einer Aussparung einer Läuferscheibe liegend unter Zufuhr eines Poliermittels beidseitig poliert wird, bis die Differenz zwischen der Dicke der Halbleiterscheibe im Zentrum der Halbleiterscheibe und der Dicke der Läuferscheibe –2,5 μm bis –3,5 μm beträgt und ein Materialabtrag von insgesamt 10 μm bis 30 μm erzielt worden ist, wobei das Poliermittel 0,1 bis 0,4 Gew.-% SiO2 und 0,1 bis 0,9 Gew.-% einer alkalischen Komponente enthält.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Poliermittel Kaliumcarbonat oder Tetramethylammoniumhydroxid oder beide Verbindungen als alkalische Komponente enthält.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass SiO2 und die alkalische Komponente erst unmittelbar vor der Benutzung des Poliermittels zusammengemischt werden.
DE102008044646A 2008-08-27 2008-08-27 Verfahren zur Herstellung einer Halbleiterscheibe Active DE102008044646B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102008044646A DE102008044646B4 (de) 2008-08-27 2008-08-27 Verfahren zur Herstellung einer Halbleiterscheibe
JP2009164436A JP5167207B2 (ja) 2008-08-27 2009-07-13 半導体ウェハの製造方法
KR1020090070077A KR101062254B1 (ko) 2008-08-27 2009-07-30 반도체 웨이퍼의 제조 방법
SG200905511-2A SG159469A1 (en) 2008-08-27 2009-08-18 Method for producing a semiconductor wafer
TW098128183A TWI399804B (zh) 2008-08-27 2009-08-21 製造半導體晶圓之方法
US12/547,749 US8242020B2 (en) 2008-08-27 2009-08-26 Method for producing a semiconductor wafer
CN200910168313A CN101659027A (zh) 2008-08-27 2009-08-27 用于制造半导体晶片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008044646A DE102008044646B4 (de) 2008-08-27 2008-08-27 Verfahren zur Herstellung einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102008044646A1 DE102008044646A1 (de) 2010-03-25
DE102008044646B4 true DE102008044646B4 (de) 2011-06-22

Family

ID=41693610

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008044646A Active DE102008044646B4 (de) 2008-08-27 2008-08-27 Verfahren zur Herstellung einer Halbleiterscheibe

Country Status (7)

Country Link
US (1) US8242020B2 (de)
JP (1) JP5167207B2 (de)
KR (1) KR101062254B1 (de)
CN (1) CN101659027A (de)
DE (1) DE102008044646B4 (de)
SG (1) SG159469A1 (de)
TW (1) TWI399804B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
CN101829946B (zh) * 2010-05-28 2013-01-09 江苏南晶红外光学仪器有限公司 红外窗口片的双面加工工艺
US9588441B2 (en) * 2012-05-18 2017-03-07 Kla-Tencor Corporation Method and device for using substrate geometry to determine optimum substrate analysis sampling
JP6451825B1 (ja) * 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10012840A1 (de) * 2000-03-16 2001-04-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE69925199T2 (de) * 1998-06-22 2006-02-23 Fujimi Inc. Polierverfahren für Silizium-Wafer unter Verwendung einer Polierzusammensetzung und einer Oberflächenbehandlungszusammensetzung
US20080070483A1 (en) * 2006-09-20 2008-03-20 Siltronic Ag Method For Polishing A Semiconductor Wafer And Polished Semiconductor Wafer Producible According To The Method
US20080081541A1 (en) * 2006-09-29 2008-04-03 Sumco Techxiv Corporation Rough polishing method of semiconductor wafer and polishing apparatus of semiconductor wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG54606A1 (en) 1996-12-05 1998-11-16 Fujimi Inc Polishing composition
JPH11347926A (ja) * 1998-06-10 1999-12-21 Memc Kk シリコンウエハのラッピング方法
US6299514B1 (en) 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE10046933C2 (de) 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP4212861B2 (ja) * 2002-09-30 2009-01-21 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いたシリコンウエハの研磨方法、並びにリンス用組成物及びそれを用いたシリコンウエハのリンス方法
US7008308B2 (en) * 2003-05-20 2006-03-07 Memc Electronic Materials, Inc. Wafer carrier
KR100511943B1 (ko) * 2003-05-22 2005-09-01 한화석유화학 주식회사 화학·기계 연마용 산화세륨 초미립자 농축액 및 이의제조방법
JP4352229B2 (ja) * 2003-11-20 2009-10-28 信越半導体株式会社 半導体ウェーハの両面研磨方法
JP2005254401A (ja) * 2004-03-12 2005-09-22 Seiko Epson Corp 研磨布、研磨布の製造方法、研磨装置及び半導体装置の製造方法
US7393790B2 (en) * 2004-09-10 2008-07-01 Cree, Inc. Method of manufacturing carrier wafer and resulting carrier wafer structures
JP2007214205A (ja) * 2006-02-07 2007-08-23 Fujimi Inc 研磨用組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69925199T2 (de) * 1998-06-22 2006-02-23 Fujimi Inc. Polierverfahren für Silizium-Wafer unter Verwendung einer Polierzusammensetzung und einer Oberflächenbehandlungszusammensetzung
DE10012840A1 (de) * 2000-03-16 2001-04-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
US20080070483A1 (en) * 2006-09-20 2008-03-20 Siltronic Ag Method For Polishing A Semiconductor Wafer And Polished Semiconductor Wafer Producible According To The Method
US20080081541A1 (en) * 2006-09-29 2008-04-03 Sumco Techxiv Corporation Rough polishing method of semiconductor wafer and polishing apparatus of semiconductor wafer

Also Published As

Publication number Publication date
KR101062254B1 (ko) 2011-09-06
TW201009910A (en) 2010-03-01
JP5167207B2 (ja) 2013-03-21
DE102008044646A1 (de) 2010-03-25
US8242020B2 (en) 2012-08-14
KR20100025470A (ko) 2010-03-09
JP2010056530A (ja) 2010-03-11
US20100055908A1 (en) 2010-03-04
SG159469A1 (en) 2010-03-30
TWI399804B (zh) 2013-06-21
CN101659027A (zh) 2010-03-03

Similar Documents

Publication Publication Date Title
DE102006044367B4 (de) Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009031356B4 (de) Herstellung eines Benetzungsmittels für Halbleiter, Herstellung einer Polierzusammensetzung und sie verwendendes Polierverfahren
DE102008045534B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102007035266B4 (de) Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE102005005196B4 (de) Verfahren zur Herstellung eines Bauteils aus Quarzglas für den Einsatz in der Halbleiterfertigung und nach dem Verfahren erhaltenes Bauteil
DE112012001458B4 (de) Halbleiterwafer und Herstellungsverfahren dafür
DE102016213248A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE19956250C1 (de) Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10160174A1 (de) Chemisch/mechanischer Polierschlamm und chemisch/mechanischer Polierprozeß und Seichtgraben-Isolationsprozeß unter Verwendung des Polierprozesses
DE102008044646B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE112012003409B4 (de) Verfahren zum Ablösen einer Halbleitereinheit-Schicht von einem Grundsubstrat
DE112015003941T5 (de) Verfahren zum Polieren eines Silicium-Wafers
DE102013218880A1 (de) Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE102012109355A1 (de) Prüfprozess für Halbleiterbauelemente
DE102008004441A1 (de) Mechano-chemisches Polierverfahren für GaAs-Wafer
DE102018006078A1 (de) Chemisch-mechanisches polierverfahren für wolfram
DE102009052744B4 (de) Verfahren zur Politur einer Halbleiterscheibe
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
EP0884772B1 (de) Verfahren zum Ätzen von Halbleiterscheiben
DE112012004047B4 (de) Verfahren zur Herstellung eines Wafers für Solarzellen, Verfahren zur Herstellung einer Solarzelle, sowie Verfahren zur Herstellung eines Solarzellenmoduls
WO2019154790A1 (de) Verfahren zum polieren einer halbleiterscheibe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20110923