DE112012003409B4 - Verfahren zum Ablösen einer Halbleitereinheit-Schicht von einem Grundsubstrat - Google Patents

Verfahren zum Ablösen einer Halbleitereinheit-Schicht von einem Grundsubstrat Download PDF

Info

Publication number
DE112012003409B4
DE112012003409B4 DE112012003409.0T DE112012003409T DE112012003409B4 DE 112012003409 B4 DE112012003409 B4 DE 112012003409B4 DE 112012003409 T DE112012003409 T DE 112012003409T DE 112012003409 B4 DE112012003409 B4 DE 112012003409B4
Authority
DE
Germany
Prior art keywords
layer
phosphide
semiconductor
base substrate
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012003409.0T
Other languages
English (en)
Other versions
DE112012003409T5 (de
Inventor
Cheng-Wei Cheng
Kuen-Ting Shiu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE112012003409T5 publication Critical patent/DE112012003409T5/de
Application granted granted Critical
Publication of DE112012003409B4 publication Critical patent/DE112012003409B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

Verfahren zum Ablösen einer Halbleitereinheit-Schicht (16) von einem Grundsubstrat (10), wobei das Verfahren aufweist:Bilden einer phosphidhaltigen Opferschicht (14) auf einer Oberseite eines Grundsubstrats (10);Bilden einer Halbleitereinheit-Schicht (16) auf einer Oberseite der phosphidhaltigen Opferschicht (14); undEntfernen der phosphidhaltigen Opferschicht (14) zwischen der Halbleitereinheit-Schicht (16) und dem Grundsubstrat (10), wobei das Entfernen ein Ätzen mit einem nicht HF-haltigen Ätzmittel aufweist, und wobei während des Entfernens der phosphidhaltigen Opferschicht (14) eine obere Oberfläche der Halbleitereinheit-Schicht (16), welche in Kontakt ist mit der gegenüberliegenden Bodenfläche der Halbleitereinheit-Schicht (16), unbedeckt ist.

Description

  • HINTERGRUND
  • Die vorliegende Offenbarung betrifft die Herstellung von Halbleitereinheiten und insbesondere ein Verfahren zum Entfernen einer Halbleitereinheit-Schicht von einem darunterliegenden Grundsubstrat.
  • Einheiten, die in Dünnschichtform hergestellt werden können, weisen ihren massiven Gegenstücken gegenüber drei klare Vorteile auf: Erstens verbessern Dünnschichteinheiten die mit der Produktion von Einheiten einhergehenden Materialkosten, da weniger Material verbraucht wird. Zweitens ist das niedrige Gewicht der Einheiten ein eindeutiger Vorteil, der auf industrieller Ebene die Bemühung um ein breites Spektrum an Dünnschichtanwendungen motiviert. Drittens können Einheiten in ihrer Dünnschichtform mechanische Flexibilität aufweisen, wenn die Abmessungen klein genug sind. Wenn eine Einheit-Schicht von einem wiederverwendbaren Substrat entfernt wird, kann zudem eine zusätzliche Senkung der Fertigungskosten erreicht werden.
  • Es gibt laufende Bemühungen, (i) aus massiven Materialien (d.h., Halbleitern) Dünnschichtsubstrate herzustellen und (ii) Dünnschichteinheit-Schichten zu bilden, indem Einheit-Schichten von einem darunterliegenden massiven Substrat, auf welchem sie gebildet wurden, entfernt werden.
  • Die US 2011 / 0 186 910 A1 betrifft ein Verfahren zur Herstellung von lichtempfindlichen Vorrichtungen, wie beispielsweise flexible photovoltaische Vorrichtungen, unter Verwendung vom epitaxialen Lift-Off-Prozess. Die US 2011 / 0 186 910 A1 betrifft auch ein Verfahren zur Herstellung von flexiblen PV-Vorrichtungen, die eine Struktur mit einem Wachstumssubstrat aufweisen, wobei das selektive Ätzen von Schutzschichten ein glattes Wachstumssubstrat ergibt, das für die Wiederverwendung geeignet ist.
  • Die US 2009 / 0 044 860 A1 betrifft eine Verwendung eines epitaktischen Lift-offs, bei dem eine Opferschicht in dem epitaktischen Wachstum zwischen dem Substrat und einer Dünnschicht-III-V-Verbindungs-Solarzelle eingebracht wird. Um die Dünnschicht-III-V-Verbindungs-Solarzelle in Abwesenheit des Substrats zu unterstützen, wird eine Trägerschicht auf einer Oberfläche der Dünnschicht-III-V-Verbindungs-Solarzelle aufgebracht, bevor sie vom Substrat getrennt wird. Um die Dünnschicht-III-V-Verbindungs-Solarzelle vom Substrat zu trennen, wird die Opferschicht als Teil des epitaktischen Lift-offs entfernt. Nachdem das Substrat von der Dünnschicht-III-V-Verbindungs-Solarzelle getrennt wurde, kann das Substrat dann bei der Bildung einer weiteren Dünnschicht-III-V-Verbindungs-Solarzelle wiederverwendet werden.
  • KURZDARSTELLUNG
  • Es wird ein Verfahren zum Entfernen einer Halbleitereinheit-Schicht von einem darunterliegenden Grundsubstrat bereitgestellt, wobei zwischen einer Halbleitereinheit-Schicht und einem Grundsubstrat eine phosphidhaltige Opferschicht gebildet wird. In einigen Ausführungsformen kann auf einer Oberseite des Grundsubstrats eine Halbleiterpufferschicht gebildet werden, bevor die phosphidhaltige Opferschicht gebildet wird. Die resultierende Struktur wird dann mit einem Nicht-HF-Ätzmittel geätzt, um die Halbleitereinheit-Schicht vom Grundsubstrat abzulösen. Nach dem Ablösen der Halbleitereinheit-Schicht vom Grundsubstrat kann das Grundsubstrat wiederverwendet werden.
  • Der ELO-Prozess der vorliegenden Offenbarung ist mit geringeren Kosten verbunden. Darüber hinaus, und wie oben erwähnt, kann das Grundsubstrat nach Durchführung des ELO-Prozesses der vorliegenden Offenbarung wiederverwendet werden.
  • In einer Ausführungsform schließt das Verfahren der vorliegenden Offenbarung das Bilden einer phosphidhaltigen Opferschicht auf einer Oberseite eines Grundsubstrats ein. Dann wird auf einer Oberseite der phosphidhaltigen Opferschicht eine Halbleitereinheit-Schicht gebildet. Die phosphidhaltige Opferschicht zwischen der Halbleitereinheit-Schicht und dem Grundsubstrat wird dann durch Ätzen mit einem nicht HF-haltigen Ätzmittel entfernt.
  • In einer anderen Ausführungsform schließt das Verfahren der vorliegenden Offenbarung das Bilden einer Halbleiterpufferschicht auf einer Oberseite eines Grundsubstrats ein. Eine phosphidhaltige Opferschicht wird dann auf einer Oberseite der Halbleiterpufferschicht gebildet. Dann wird auf einer Oberseite der phosphidhaltigen Opferschicht eine Halbleitereinheit-Schicht gebildet. Die phosphidhaltige Opferschicht, die zwischen der Halbleitereinheit-Schicht und dem Grundsubstrat liegt, wird dann durch Ätzen mit einem nicht HF-haltigen Ätzmittel entfernt. Dann kann die Halbleiterpufferschicht von der Oberseite des Grundsubstrats entfernt werden.
  • Figurenliste
    • 1 ist eine bildliche Darstellung (durch eine Querschnittsansicht), die eine Anfangsstruktur mit einem Grundsubstrat zeigt, das einer Ausführungsform der vorliegenden Offenbarung gemäß verwendet werden kann.
    • 2 ist eine bildliche Darstellung (durch eine Querschnittsansicht), die die Struktur von 1 zeigt, nachdem auf einer Oberseite des Grundsubstrats eine optionale Halbleiterpufferschicht gebildet wurde.
    • 3A und 3B sind bildliche Darstellungen (durch Querschnittsansichten), die jeweils die Strukturen von 1 und 2 zeigen, nachdem eine phosphidhaltige Opferschicht darauf gebildet wurde.
    • 4A und 4B sind bildliche Darstellungen (durch Querschnittsansichten), die jeweils die Strukturen von 3A und 3B zeigen nachdem eine Halbleitereinheit-Schicht darauf gebildet wurde.
    • 5A und 5B sind bildliche Darstellungen (durch Querschnittsansichten), die jeweils die Strukturen von 4A und 4B während eines Anfangsstadiums eines Ätzprozesses gemäß der vorliegenden Offenbarung zeigen.
    • 6A und 6B sind bildliche Darstellungen (durch Querschnittsansichten), die jeweils die Strukturen von 5A und 5B zeigen, nachdem der Ätzprozess gemäß der vorliegenden Offenbarung durchgeführt wurde.
    • 7 ist eine bildliche Darstellung (durch eine Querschnittsansicht), die die Struktur von 6B zeigt, nachdem die optionale Halbleiterpufferschicht von der Oberseite des Grundsubstrats entfernt wurde.
    • 8 ist eine bildliche Darstellung (durch eine Querschnittsansicht), die eine Struktur mit einer ersten Schutzschicht zeigt, die zwischen einer Halbleitereinheit-Schicht und einer phosphidhaltigen Opferschicht liegt und in einer Ausführungsform der vorliegenden Offenbarung verwendet werden kann.
    • 9 ist eine bildliche Darstellung (durch eine Querschnittsansicht), die die Struktur von 8 zeigt, nachdem die Halbleitereinheit-Schicht strukturiert und eine zweite Schutzschicht darauf gebildet wurde.
    • 10 ist eine bildliche Darstellung (durch eine Querschnittsansicht), die die Struktur von 9 während eines Anfangsstadiums eines Ätzprozesses gemäß der vorliegenden Offenbarung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Erfindung, die ein Verfahren zum Entfernen einer Halbleitereinheit-Schicht von einem darunterliegenden Grundsubstrat bereitstellt, wird nun Bezug nehmend auf die folgende Beschreibung und die der vorliegenden Anmeldung beiliegenden Zeichnungen ausführlicher beschrieben. Es ist anzumerken, dass die Zeichnungen der vorliegenden Anmeldung nur zur Veranschaulichung dienen und daher nicht maßstabsgerecht gezeichnet sind.
  • In der folgenden Beschreibung werden zahlreiche spezifische Details wie z.B. bestimmte Strukturen, Komponenten, Materialien, Abmessungen, Verarbeitungsschritte und Techniken dargelegt, um ein Verständnis einiger Aspekte der vorliegenden Offenbarung zu ermöglichen. Doch für den Fachmann versteht es sich, dass die verschiedenen Ausführungsformen der Offenbarung ohne diese spezifischen Details ausgeführt werden können. In anderen Fällen wurden wohlbekannte Strukturen oder Verarbeitungsschritte nicht im Detail beschrieben, um eine Verdunkelung der verschiedenen Ausführungsformen der vorliegenden Erfindung zu vermeiden.
  • Es versteht sich, dass, wenn ein Element wie eine Schicht, ein Bereich oder ein Substrat als „auf“ oder „über“ einem anderen Element liegend bezeichnet wird, es direkt auf dem anderen Element liegen kann oder auch dazwischenliegenden Elemente vorhanden sein können. Demgegenüber sind keine dazwischenliegenden Elemente vorhanden, wenn ein Element als „direkt auf“ oder „direkt über“ einem anderen Element liegend bezeichnet wird. Es versteht sich auch, dass, wenn ein Element als „unterhalb“ oder „unter“ einem anderen Element liegend bezeichnet wird, es direkt unterhalb oder unter dem anderen Element liegen kann oder dazwischenliegenden Elemente vorhanden sein können. Demgegenüber sind keine dazwischenliegenden Elemente vorhanden, wenn ein Element als „direkt unterhalb“ oder „direkt unter“ einem anderen Element liegend bezeichnet wird.
  • Ein Weg zur Bildung einer Dünnschichteinheit besteht darin, eine Halbleitereinheit-Schicht mithilfe eines epitaktischen Lift-Off-Prozesses (ELO-Prozess) von einem Grundsubstrat abzulösen. In einem herkömmlichen ELO-Prozess für III-V-Verbindungshalbleitermaterialien wird zwischen dem III-V-Verbindungshalbleitermaterial und einer darüberliegenden Halbleitereinheit-Schicht eine AlAs-Schicht eingefügt. Die resultierende Struktur wird dann einer Ätzung in HF ausgesetzt. Nach dem Ätzen ist die Halbleitereinheit-Schicht vom III-V-Verbindungshalbleitermaterial gelöst.
  • Der obige herkömmliche ELO-Prozess erfordert, dass vor der HF-Ätzung auf einer freiliegenden Fläche der Halbleitereinheit-Schicht ein Klebeband und eine Metallfolie gebildet werden. Diese Struktur wird dann umgedreht, und ein äußerer Randabschnitt der Metallfolie wird mit einem Gewicht belastet. Diese spezielle Anordnung trägt während des HF-Ätzens dazu bei, die Ätzrate zu beschleunigen und einen Abbruch des Ätzvorgangs zu verhindern.
  • Der obige herkömmliche ELO-Prozess wird nur für ein III-V-Verbindungshalbleitermaterial auf einmal benutzt, und während der Ätzung ist Aufmerksamkeit geboten. Daher ist die Ausbeute mit dem herkömmlichen ELO-Prozess gering. Zusätzlich zu den obigen Nachteilen beim herkömmlichen ELO-Prozess verwendet der herkömmliche ELO-Prozess als Ätzmittel HF, was ein gefährlicher chemischer Stoff ist, zu dessen Entsorgung Spezialbehälter erforderlich sind. Zudem ist das III-V-Verbindungshalbleitermaterial, das nach dem herkömmlichen ELO-Prozess wiedergewonnen wird, aufgrund der auf der Oberfläche zurückbleibenden AlF3-Komplexverbindungen und des Angriffs des Ätzmittels HF auf die GaAs-Oberfläche glänzend und rau (mit einer RMS-Oberflächenrauheit von 2 nm bis 4 nm). Ein chemisch-mechanisches Polieren und weitere Behandlungen sind typischerweise notwendig, um die Oberfläche des III-V-Verbindungshalbleiters, der aus dem herkömmlichen ELO-Prozess wiedergewonnen wird, zu glätten. Das ursprüngliche III-V-Verbindungshalbleitermaterial, das im herkömmlichen ELO-Prozess verwendet wurde, ist daher nicht wiederverwendbar, wenn keine weiteren Behandlungen durchgeführt werden.
  • Die vorliegende Offenbarung stellt ein Verfahren zum Entfernen einer Halbleitereinheit-Schicht von einem darunterliegenden Grundsubstrat (d.h., III-V-Verbindungshalbleiter oder Ge-haltigen Halbleiter) bereit, in welchem zwischen einer Halbleitereinheit-Schicht und einem Grundsubstrat eine phosphidhaltige Opferschicht gebildet wird. In einigen Ausführungsformen, in welchen insbesondere ein Grundsubstrat mit einem Ge-haltigen Halbleiter verwendet wird, kann auf einer Oberseite des Grundsubstrats eine Halbleiterpufferschicht gebildet werden, bevor die phosphidhaltige Opferschicht gebildet wird. Die resultierende Struktur wird dann mit einem Nicht-HF-Ätzmittel geätzt, um die Halbleitereinheit-Schicht vom Halbleitergrundsubstrat abzulösen. Nach dem Ablösen der Halbleitereinheit-Schicht vom Grundsubstrat kann das Grundsubstrat wiederverwendet werden.
  • Das Verfahren der vorliegenden Offenbarung stellt eine hohe Ausbeute und hohen Durchsatz bereit, sowie die Möglichkeit, das Grundsubstrat wiederzuverwenden, nachdem die Halbleitereinheit-Schicht davon entfernt wurde. Typischerweise ist auch keine spezielle Anordnung erforderlich.
  • Diese und andere Vorteile des Verfahrens der vorliegenden Offenbarung werden in Tabelle 1 veranschaulicht. Das heißt, Tabelle 1 zeigt einen Vergleich eines herkömmlichen ELO-Prozesses (AlAs-Schicht und HF-Ätzung) mit dem ELO-Prozess der vorliegenden Offenbarung (phosphidhaltige Opferschicht und Nicht-HF-Ätzung). Tabelle 1:
    Herkömmliches ELO ELO-Prozess der vorliegenden Offenbarung
    Ätzmittel HF (gefährlich) Nicht-HF
    Spezielle Anordnung Erforderlich Typischerweise nicht erforderlich
    Aufmerksamkeit geboten Ja Nein
    Ausbeute Mäßig Hoch (etwa 100 %)
    Durchsatz Ein Prüfling je Anordnung Unbegrenzt
    Wiederverwendung des Substrats Nein (raue Oberfläche von 2 bis 4 nm nach der Ätzung) Ja (glatte Oberfläche von 0,1 bis 0,5 nm oder im Bereich von ± 0,5 nm der RMS-Anfangsrauheit)
    Kosten Hoch Gering
  • Nun wird auf 1 Bezug genommen, die ein Grundsubstrat 10 zeigt, das im Verfahren der vorliegenden Offenbarung verwendet werden kann. In einer Ausführungsform der vorliegenden Offenbarung weist das Grundsubstrat 10, das verwendet werden kann, ein III-V-Verbindungshalbleitermaterial auf. Der Begriff „III-IV-Verbindungshalbleiter“, wie er in der vorliegenden Offenbarung verwendet wird, bezeichnet eine Halbleiterverbindung, die aus mindestens einem Element aus der Gruppe III des Periodensystems und mindestens einem Element aus der Gruppe V des Periodensystems zusammengesetzt ist. Das III-V-Verbindungshalbleitermaterial, das als Grundsubstrat 10 verwendet werden kann, kann einen binären III-V-Verbindungshalbleiter, d.h. mit zwei Elementen, einen ternären III-V-Verbindungshalbleiter, d.h. mit drei Elementen, oder einen quaternären III-V-Verbindungshalbleiter, d.h. mit vier Elementen, aufweisen. Auch III-V-Verbindungshalbleitermaterialien, die mehr als 4 Elemente enthalten, können als Grundsubstrat 10 verwendet werden.
  • Beispiele für III-V-Verbindungshalbleitermaterialien, die als Grundsubstrat 10 verwendet werden können, schließen, ohne darauf beschränkt zu sein, GaAs, InP, AlAs, GaSb, GaN, InGaAs, InGaN, InGaP, AlInGaP und AlInGaSb ein. In einigen Ausführungsformen besteht das Grundsubstrat 10 aus einem III-V-Verbindungshalbleiter, der kein P enthält. In einer Ausführungsform der vorliegenden Offenbarung besteht das Grundsubstrat 10 aus GaAs.
  • In einer anderen Ausführungsform besteht das Grundsubstrat 10 aus einem Ge-haltigen Halbleitermaterial. Der Begriff „Ge-haltiges Halbleitermaterial“ wird in der vorliegenden Offenbarung verwendet, um einen Halbleiter zu bezeichnen, der Ge enthält. Das Ge-haltige Material kann reines Ge oder Ge enthalten, das mit einem anderen Halbleitermaterial wie zum Beispiel Si legiert ist. Der Ge-haltige Halbleiter, der in der vorliegenden Offenbarung verwendet werden kann, enthält Ge typischerweise in einem Bereich, der von 1 Atom-% Ge bis einschließlich 100 Atom-% Ge liegt. In einer anderen Ausführungsform ist das Ge-haltige Material, das als Grundsubstrat 10 verwendet werden kann, eine SiGe-Legierung, die 1 Atom-% Ge bis 99 Atom-% Ge enthält.
  • Die Anfangsdicke des Grundsubstrats 10 kann abhängig von der Größe des verwendeten Wafers variieren. In einer Ausführungsform, und für einen 2-Zoll-Wafer, hat das Grundsubstrat 10 typischerweise eine Anfangsdicke von 200 µm bis 800 µm, wobei eine Anfangsdicke von 300 µm bis 400 µm für einen 2-Zoll-Wafer typischer ist. Der Begriff „Anfangsdicke“, wenn er in Verbindung mit dem Grundsubstrat 10 verwendet wird, bezeichnet die Dicke des Grundsubstrats 10, bevor das Grundsubstrat 10 dem weiter unten beschriebenen Ätzprozess ausgesetzt wird.
  • Das Grundsubstrat 10, das in der vorliegenden Offenbarung verwendet wird, hat typischerweise eine RMS-Anfangsoberflächenrauheit von 0,1 nm bis 1 nm, wobei eine RMS-Anfangsoberflächenrauheit von 0,2 nm bis 0,5 nm typischer ist. Die RMS-Anfangsoberflächenrauheit ist eine Messung der Textur des Grundsubstrats 10 vor dem Ätzen.
  • Nun auf 2 Bezug nehmend, wird die Struktur von 1 gezeigt, nachdem auf einer Oberseite des Grundsubstrats 10 eine optionale Halbleiterpufferschicht 12 gebildet wurde. Wie erwähnt, ist die Halbleiterpufferschicht 12 optional. Daher kann die optionale Halbleiterpufferschicht 12 in einigen Ausführungsformen entfallen. In anderen Ausführungsformen wird die optionale Halbleiterpufferschicht 12 verwendet. In einer Ausführungsform der vorliegenden Offenbarung wird die optionale Halbleiterpufferschicht 12, die verwendet werden kann, zum Beispiel auf einem Ge-haltigen Halbleitermaterial gebildet.
  • Die optionale Halbleiterpufferschicht 12, die verwendet werden kann, schließt ein Halbleitermaterial ein, das sich hinsichtlich seiner Zusammensetzung vom darunterliegenden Grundsubstrat 10 unterscheidet. Obwohl die optionale Halbleiterpufferschicht 12 aus einem anderen Halbleitermaterial als das darunterliegende Grundsubstrat 10 zusammengesetzt ist, kann die optionale Halbleiterpufferschicht 12 die gleiche oder eine andere Gitterkonstante haben wie oder als das darunterliegende Grundsubstrat 10. Der Begriff „Puffer“, wenn er in Verbindung mit dem Begriff „optionale Halbleiterpufferschicht 12“ verwendet wird, bezeichnet eine Zwischenschicht, die zwischen dem Grundsubstrat 10 und der (danach zu bildenden) Halbleitereinheit-Schicht 16 liegt.
  • Die optionale Halbleiterpufferschicht 12 kann ein Halbleitermaterial einschließlich, ohne aber darauf beschränkt zu sein, Si, Ge, SiGe, SiGeC, SiC, Ge-Legierungen, GaSb, GaP, GaAs, InAs, InP und aller anderen III-V oder II-VI-Verbindungshalbleiter aufweisen. In einer Ausführungsform, in welcher ein Ge-haltiges Material als Grundsubstrat 10 verwendet wird, kann die optionale Halbleiterpufferschicht 12 aus einem III-V-Verbindungshalbleiter wie zum Beispiel GaAs oder InGaAs bestehen. In einigen Ausführungsformen besteht die Halbleiterpufferschicht 12 aus einem III-V-Verbindungshalbleiter, der kein P enthält.
  • In einer Ausführungsform kann das Halbleitermaterial, das als optionale Halbleiterpufferschicht 12 verwendet werden kann, einkristallin sein. In einer anderen Ausführungsform kann das Halbleitermaterial, das als optionale Halbleiterpufferschicht 12 verwendet werden kann, polykristallin sein. In einer weiteren Ausführungsform der vorliegenden Offenbarung kann das Halbleitermaterial, das als optionale Halbleiterpufferschicht 12 verwendet werden kann, amorph sein. Das Halbleitermaterial, das als optionale Halbleiterpufferschicht 12 verwendet werden kann, ist typischerweise einkristallin.
  • Die optionale Halbleiterpufferschicht 12 kann mit Techniken, die dem Fachmann wohlbekannt sind, auf einer Oberseite des Grundsubstrats 10 gebildet werden. In einer Ausführungsform kann die optionale Halbleiterpufferschicht 12 durch einen physikalischen Prozess oder Wachstumsabscheidungsprozess, in welchem ein Halbleitervorläufer verwendet wird, auf dem Grundsubstrat 10 gebildet werden. In einer anderen Ausführungsform kann die optionale Halbleiterpufferschicht 12 durch einen epitaktischen Wachstumsprozess gebildet werden. Wenn ein epitaktischer Wachstumsprozess verwendet wird, wird die optionale Halbleiterpufferschicht 12 mit der darunterliegenden Oberfläche des Grundsubstrats 10 epitaktisch ausgerichtet. In einer anderen Ausführungsform kann die optionale Halbleiterpufferschicht 12 mithilfe eines Schichttransferprozesses auf dem Grundsubstrat 10 gebildet werden.
  • Die Dicke der optionalen Halbleiterpufferschicht 12, die in der vorliegenden Offenbarung verwendet wird, kann abhängig von der zu ihrer Bildung verwendeten Technik variieren. In einer Ausführungsform hat die optionale Halbleiterpufferschicht 12 eine Dicke von 1 nm bis 100 nm. In einer anderen Ausführungsform hat die optionale Halbleiterpufferschicht 12 eine Dicke von 1 nm bis 2.000 nm. Auch andere Dicken, die über und/oder unter den genannten Bereichen liegen, können für die optionale Halbleiterpufferschicht 12 verwendet werden.
  • Bezug nehmend auf 3A und 3B, werden jeweils die Strukturen von 1 und 2 gezeigt, nachdem eine phosphidhaltige Opferschicht 14 darauf gebildet wurde. In der Ausführungsform, die in 3A veranschaulicht wird, wird die phosphidhaltige Opferschicht 14 direkt auf einer Oberseite des Grundsubstrats 10 gebildet. In der Ausführungsform, die in 3B veranschaulicht wird, wird die phosphidhaltige Opferschicht 14 direkt auf einer Oberseite der optionalen Halbleiterpufferschicht 12 gebildet.
  • Der Begriff „phosphidhaltige Opferschicht“ wird in der vorliegenden Offenbarung verwendet, um eine Verbindung aus Phosphor mit einem oder mehreren weniger elektronegativen Element(en) zu bezeichnen. In einigen Ausführungsformen ist die phosphidhaltige Opferschicht 14 aus einem anderen Halbleitermaterial als das Grundsubstrat 10, die optionale Halbleiterpufferschicht 12 und die (danach zu bildende) Halbleitereinheit-Schicht 16. In solch einer Ausführungsform weist die phosphidhaltige Opferschicht 14 einen höheren Phosphorgehalt auf als das Grundsubstrat 10, die optionale Halbleiterpufferschicht 12 und die (danach zu bildende) Halbleitereinheit-Schicht 16. In dieser Ausführungsform weist die phosphidhaltige Opferschicht 14 in nicht HF-haltigen Ätzmitteln eine höhere Ätzrate auf als das Grundsubstrat 10, die optionale Halbleiterpufferschicht 12 und die (danach zu bildende) Halbleitereinheit-Schicht 16.
  • In einigen Ausführungsformen kann die phosphidhaltige Opferschicht 14 aus dem gleichen Halbleitermaterial wie mindestens eines vom Grundsubstrat 10, von der optionalen Halbleiterpufferschicht 12 und von der (danach zu bildenden) Halbleitereinheit-Schicht 16 sein. Zum Beispiel kann auch die Halbleitereinheit-Schicht 16 ein phosphidhaltiges Material enthalten und weist somit die gleiche Ätzrate wie die phosphidhaltige Opferschicht 14 auf. In solch einer Ausführungsform wird durch herkömmliche Verfahren, einschließlich thermischen Wachstums oder Abscheidung, zwischen der phosphidhaltigen Opferschicht 14 und der Halbleitereinheit-Schicht 16 eine erste Schutzschicht gebildet, um zu verhindern, dass die Halbleitereinheit-Schicht 16 durch das Nicht-HF-Ätzmittel geätzt wird. Die erste Schutzschicht kann aus GaAs oder anderen nicht phosphidhaltigen Materialien sein, die durch das Nicht-HF-Ätzmittel nicht geätzt werden. Auch eine zweite Schutzschicht wird auf freiliegenden Oberflächen (Oberseite und Seitenwände) der Halbleitereinheit-Schicht 16 gebildet, um zu verhindern, dass die Halbleitereinheit-Schicht 16 durch das Nicht-HF-Ätzmittel geätzt wird. Die zweite Schutzschicht kann aus SiO2, Si3N4 oder anderen Materialien sein, die durch das Nicht-HF-Ätzmittel nicht geätzt werden. Diese Ausführungsform wird hierin weiter unten ausführlicher beschrieben.
  • In Bezug auf die phosphidhaltige Opferschicht 14, und in einer Ausführungsform, schließen das oder die Element(e), die weniger elektronegativ als Phosphor sind, ein Element aus der Gruppe III und/oder der Gruppe V des Periodensystems ein. Veranschaulichende Materialien, die als phosphidhaltige Opferschicht 14 verwendet werden können, schließen, ohne darauf beschränkt zu sein, InAIP, InGaP, InAsP, GaAsP, InGaAIP, InGaAsP, GaP, InP und phosphidhaltige Legierungen ein.
  • In einer Ausführungsform kann die phosphidhaltige Opferschicht 14 einkristallin sein. In einer anderen Ausführungsform kann die phosphidhaltige Opferschicht 14 polykristallin sein. In einer weiteren Ausführungsform der vorliegenden Offenbarung kann die phosphidhaltige Opferschicht 14 amorph sein. Typischerweise ist die phosphidhaltige Opferschicht 14 ein einkristallines Material.
  • Die phosphidhaltige Opferschicht 14 kann mit Techniken gebildet werden, die dem Fachmann wohlbekannt sind. In einer Ausführungsform kann die phosphidhaltige Opferschicht 14 durch einen physikalischen Prozess oder Wachstumsabscheidungsprozess, in welchem ein Halbleitervorläufer verwendet wird, auf dem Grundsubstrat 10 oder auf der optionalen Halbleiterpufferschicht 12 gebildet werden. In einer anderen Ausführungsform kann die phosphidhaltige Opferschicht 14 durch einen epitaktischen Wachstumsprozess gebildet werden. Wenn ein epitaktischer Wachstumsprozess verwendet wird, wird die phosphidhaltige Opferschicht 14 mit der darunterliegenden Oberfläche des Grundsubstrats 10 oder der darunterliegenden Oberfläche der optionalen Halbleiterpufferschicht 12 epitaktisch ausgerichtet. In einer weiteren Ausführungsform kann die phosphidhaltige Opferschicht 14 mithilfe eines Schichttransferprozesses auf dem Grundsubstrat 10 oder auf der optionalen Halbleiterpufferschicht 12 gebildet werden.
  • Die Dicke der phosphidhaltigen Opferschicht 14, die in der vorliegenden Offenbarung verwendet wird, kann abhängig von der zu ihrer Bildung verwendeten Technik variieren. In einer Ausführungsform hat die phosphidhaltige Opferschicht 14 eine Dicke von 1 nm bis 1.000 nm. In einer anderen Ausführungsform hat die phosphidhaltige Opferschicht 14 eine Dicke von 10 nm bis 100 nm. Auch andere Dicken, die über und/oder unter den genannten Bereichen liegen, können für die phosphidhaltige Opferschicht 14 verwendet werden.
  • Nun auf 4A und 4B Bezug nehmend, werden jeweils die Strukturen von 3A und 3B gezeigt, nachdem eine Halbleitereinheit-Schicht 16 darauf gebildet wurde. In einer Ausführungsform, und wie zuvor erwähnt, weist die verwendete Halbleitereinheit-Schicht 16 ein Halbleitermaterial auf, das in einem nicht HF-haltigen Ätzmittel eine niedrigere Ätzrate als die darunterliegende phosphidhaltige Opferschicht 14 aufweist. In anderen Ausführungsformen, und wie zuvor erwähnt, kann die Halbleitereinheit-Schicht 16 ein phosphidhaltiges Material verwenden, das dieselbe Ätzrate wie die phosphidhaltige Opferschicht 14 aufweisen kann. In dieser Ausführungsform, und wie oben erwähnt, sind die zusätzlichen Schutzschichten erforderlich, um die Halbleitereinheit-Schicht 16 vor Ätzung zu schützen.
  • Beispiele für Halbleitermaterialien, die als Halbleitereinheit-Schicht 16 verwendet werden können, schließen, ohne darauf beschränkt zu sein, Si, Ge, SiGe, SiGeC, SiC, Ge-Legierungen, GaSb, GaP, GaAs, InAs, InP und alle anderen III-V- oder II-VI-Verbindungshalbleiter ein. In einigen Ausführungsformen besteht die Halbleitereinheit-Schicht 16 aus einem III-V-Verbindungshalbleiter, der kein P enthält.
  • In einigen Ausführungsformen ist die Halbleitereinheit-Schicht 16 ein massives Halbleitermaterial. In anderen Ausführungsformen kann die Halbleitereinheit-Schicht 16 ein geschichtetes Halbleitermaterial wie zum Beispiel ein Halbleiter-auf-Isolator-Substrat oder einen Halbleiter auf einem Polymersubstrat aufweisen. Beispiele für Halbleiter-auf-Isolator-Substrate, die als Halbleitereinheit-Schicht 16 verwendet werden können, schließen Silicium-auf-Isolatoren und Silicium-Germanium-auf-Isolatoren ein.
  • In einigen Ausführungsformen weist die Halbleitereinheit-Schicht 16 das gleiche Halbleitermaterial wie das Grundsubstrat 10 auf. In einer anderen Ausführungsform weisen die Halbleitereinheit-Schicht 16 und das Grundsubstrat 10 verschiedene Halbleitermaterialien auf. Das Halbleitermaterial der Halbleitereinheit-Schicht 16 kann dotiert oder undotiert sein oder dotierte Bereiche und undotierte Bereiche enthalten.
  • In einer Ausführungsform kann das Halbleitermaterial, das als Halbleitereinheit-Schicht 16 verwendet werden kann, einkristallin sein. In einer anderen Ausführungsform kann das Halbleitermaterial, das als Halbleitereinheit-Schicht 16 verwendet werden kann, polykristallin sein. In einer weiteren Ausführungsform der vorliegenden Offenbarung kann das Halbleitermaterial, das als Halbleitereinheit-Schicht 16 verwendet werden kann, amorph sein. Das Halbleitermaterial, das als Halbleitereinheit-Schicht 16 verwendet werden kann, ist typischerweise ein einkristallines Material.
  • Die Halbleitereinheit-Schicht 16 kann mit Techniken, die dem Fachmann wohlbekannt sind, auf einer Oberseite der phosphidhaltigen Opferschicht 14 gebildet werden. In einer Ausführungsform kann die Halbleitereinheit-Schicht 16 durch einen physikalischen Prozess oder Wachstumsabscheidungsprozess, in welchem ein Halbleitervorläufer verwendet wird, auf der phosphidhaltigen Opferschicht 14 gebildet werden. In einer anderen Ausführungsform kann die Halbleitereinheit-Schicht 16 durch einen epitaktischen Wachstumsprozess gebildet werden. Wenn ein epitaktischer Wachstumsprozess verwendet wird, wird die Halbleitereinheit-Schicht 16 mit der darunterliegenden Oberfläche der phosphidhaltigen Opferschicht 14 epitaktisch ausgerichtet. In einer weiteren Ausführungsform kann die Halbleitereinheit-Schicht 16 mithilfe eines Schichttransferprozesses auf der phosphidhaltigen Opferschicht 14 gebildet werden.
  • Die Halbleitereinheit-Schicht 16 kann bearbeitet werden, um mindestens eine Halbleitereinheit, einschließlich, ohne darauf beschränkt zu sein, eines Transistors, eines Kondensators, einer Diode, eines BiCMOS, eines Widerstands, einer Fotozellen-Komponente, einer Komponente einer Solarzelle usw. aufzuweisen. In einer Ausführungsform kann die mindestens eine Halbleitereinheit auf der Halbleitereinheit-Schicht 16 gebildet werden, nachdem die Halbleitereinheit-Schicht 16 auf der phosphidhaltigen Opferschicht 14 gebildet wurde. In einer anderen Ausführungsform kann die mindestens eine Halbleitereinheit gebildet werden, bevor die Halbleitereinheit-Schicht 16 auf der phosphidhaltigen Opferschicht 14 gebildet wird.
  • Die Dicke der Halbleitereinheit-Schicht 16, die in der vorliegenden Offenbarung verwendet wird, kann abhängig vom Typ der Einheit, die darauf vorliegen soll, variieren. In einer Ausführungsform hat die Halbleitereinheit-Schicht 16 eine Dicke von 3 nm bis 1.000 nm. In einer anderen Ausführungsform hat die Halbleitereinheit-Schicht 16 eine Dicke von 5 nm bis 100 nm. Auch andere Dicken, die über und/oder unter den genannten Bereichen liegen, können für die Halbleitereinheit-Schicht 16 verwendet werden.
  • Nun auf 5A und 5B Bezug nehmend, werden jeweils die Strukturen von 4A und 4B während eines Anfangsstadiums eines Ätzprozesses gezeigt, in welchem ein nicht HF-haltiges Ätzmittel verwendet wird. In diesen Zeichnungen bezeichnet das Bezugszeichen 18 einen Spalt, der in mindestens einem Rand der phosphidhaltigen Opferschicht 14, der dem nicht HF-haltigen Ätzmittel ausgesetzt ist, gebildet wird. 6A und 6B veranschaulichen jeweils die Strukturen von 5A und 5B, nachdem der Ätzprozess gemäß der vorliegenden Offenbarung durchgeführt wurde.
  • Wie oben erwähnt, wird das Ätzen, das in 5A, 5B, 6A und 6B veranschaulicht wird, mit einem Nicht-HF-Ätzmittel durchgeführt. Insbesondere schließt die Ätzung, die in der vorliegenden Offenbarung verwendet wird, ein Nicht-HF-Ätzmittel ein, das die phosphidhaltige Opferschicht 14 selektiv zu den anderen Halbleiterschichten (d.h., die Schichten 10, 12, 16) und den optionalen Schutzschichten ätzt, die in den Strukturen vorhanden sind. In einigen Ausführungsformen, und wie zuvor erwähnt, weist die phosphidhaltige Opferschicht 14 im nicht HF-haltigen Ätzmittel eine höhere Ätzrate auf als das Grundsubstrat 10, die optionale Halbleiterpufferschicht 12 und die Halbleitereinheit-Schicht 16. In anderen Ausführungsformen, und wie ebenfalls zuvor erwähnt, kann die Ätzrate der phosphidhaltigen Opferschicht 14 die gleiche sein wie die der Halbleitereinheit-Schicht 16 und die zusätzlichen Schutzschichten müssen während der Ätzung vorhanden sein.
  • Zudem schließt die Ätzung, die in der vorliegende Offenbarung verwendet wird, jedes Nicht-HF-Ätzmittel ein, das in der Lage ist, das geätzte Reaktionsprodukt so zu lösen, dass während der Ätzung kein geätztes Reaktionsprodukt auf der Oberfläche des Grundsubstrats 10 gebildet wird. Anders ausgedrückt, das Nicht-HF-Ätzmittel, das in der vorliegenden Offenbarung verwendet wird, reagiert mit der phosphidhaltigen Opferschicht 14 und bildet „hoch“ lösliche Reaktionsprodukte, die nicht auf dem Grundsubstrat 10 bleiben. Zum Beispiel, und in der vorliegenden Offenbarung, reagiert eine phosphidhaltige InAIP-Opferschicht mit HCl, um als Reaktionsprodukte InCl3, AlCl3 und PH3 zu bilden. PH3 ist ein gasförmiges Produkt und kann direkt aus der Reaktionsfront diffundieren, und InCl3 und AICI3 sind hoch löslich im Ätzmittel, das in der vorliegenden Offenbarung verwendet wird. Im Falle eines herkömmlichen ELO (d.h., AlAs + HF) sind die Reaktionsprodukte AlF3 und AsH3. AsH3 ist ein gasförmiges Produkt und kann direkt aus der Reaktionsfront diffundieren. AlF3 kann mit dem HF oder H2O reagieren, um sich im Wasser zu lösen. Die Menge an AlF3, das in Wasser gelöst werden kann, ist jedoch gering, und ein Teil des Reaktionsprodukts AlF3 kann auf der Oberfläche des Grundsubstrats 10 bleiben.
  • Das Nicht-HF-Ätzmittel, das in der vorliegenden Offenbarung verwendet werden kann, um die phosphidhaltige Opferschicht 14 von der Struktur zu entfernen, schließt jede nicht HF-haltige Säure ein, die (i) die phosphidhaltige Opferschicht 14 selektiv zu den anderen Halbleiterschichten (d.h., die Schichten 10, 12, 16) und den optionalen Schutzschichten ätzt, die in den Strukturen vorhanden sind, und (ii) die das geätzte Reaktionsprodukt so löst, dass auf der Oberfläche des Grundsubstrats 10 kein geätztes Reaktionsprodukt gebildet wird. Beispiele für nicht HF-haltige Säuren, die in der vorliegenden Offenbarung verwendet werden können, schließen, ohne darauf beschränkt zu sein, HCl, HBr, HI und Mischungen daraus ein. Die nicht HF-haltige(n) Säure(n) können unverdünnt verwendet werden, oder sie können mit Wasser verdünnt werden, um eine verdünnte nicht HF-haltige Säure oder eine verdünnte nicht HF-haltige Säuremischung zu ergeben. Die Konzentration der nicht HF-haltigen Säure, die in der vorliegenden Offenbarung verwendet werden kann, um die phosphidhaltige Opferschicht 14 von den Strukturen zu entfernen, kann im Bereich von 1 % bis 99 % liegen. Andere Konzentrationen können verwendet werden, solange die Konzentration der nicht HF-haltigen Säure (i) die Selektivität der nicht HF-haltigen Säure beim Ätzen der phosphidhaltigen Opferschicht 14 und (ii) die Fähigkeit der nicht HF-haltigen Säure, das geätzte Reaktionsprodukt so zu lösen, dass auf der Oberfläche des Grundsubstrats 10 kein geätztes Reaktionsprodukt gebildet wird, nicht nachteilig beeinflusst. Eine höhere Konzentration an Nicht-HF-Ätzmittel wird bevorzugt, um die Oberfläche nach der Ätzung aufgrund des Passivierungseffekts atomar glatt zu halten.
  • In einer Ausführungsform kann die Ätzung, die verwendet wird, um die phosphidhaltige Opferschicht 14 von den Strukturen zu entfernen, bei Raumtemperatur (d.h., von 20 °C bis 40 °C) durchgeführt werden. In einer anderen Ausführungsform kann die Ätzung, die verwendet wird, um die phosphidhaltige Opferschicht 14 von den Strukturen zu entfernen, bei einer erhöhten Temperatur durchgeführt werden, die höher ist als die Raumtemperatur, den Siedepunkt des nicht HF-haltigen Ätzmittels aber nicht übersteigt. In einem Beispiel kann die erhöhte Temperatur mehr als 40°C bis 100°C betragen.
  • Der Ätzprozess kann mit Techniken durchgeführt werden, die dem Fachmann wohlbekannt sind, einschließlich zum Beispiel des Tauchens eines Randabschnitts der Struktur in ein Bad, das ein Nicht-HF-Ätzmittel enthält, des Eintauchens der gesamten Struktur in ein Bad, das ein Nicht-HF-Ätzmittel enthält, des Sprühens des Nicht-HF-Ätzmittels auf einen Randabschnitt der Struktur, oder des Bürstenstreichens des nicht HF-haltigen Ätzmittels auf einen Randabschnitt. Auch eine Kombination dieser Techniken kann verwendet werden, um die phosphidhaltige Opferschicht 14 von der Struktur zu ätzen.
  • Die Dauer des Ätzschritts kann abhängig vom Typ des verwendeten Nicht-HF-Ätzmittels, von den Bedingungen, bei welchen die Ätzung durchgeführt wird, und von der Länge des verwendeten Anfangsgrundsubstrats 10 variieren. In einer Ausführungsform ist die Dauer der Ätzung typischerweise 1 Stunde bis 7 Tage, wobei eine Dauer von 1 Stunde bis 1 Tag typischer ist. Die Ätzung kann abhängig von der Größe des Wafers und von der Technik, die bei der Ätzung angewandt wird, eine längere oder kürzere Zeit lang als die oben genannten Bereiche durchgeführt werden.
  • In der Ausführungsform, die in 6A gezeigt wird, ist die Halbleitereinheit-Schicht 16 vom Grundsubstrat 10 ‚abgelöst‘. Die abgelöste Halbleitereinheit-Schicht 16 kann in diesem Zustand verwendet werden oder auf ein flexibles oder starres Substrat angeordnet werden. Was das ‚abgelöste‘ Grundsubstrat 10 anbetrifft, kann das ‚abgelöste‘ Grundsubstrat 10 wiederverwendet werden. Zudem ist die Oberflächenrauheit des ‚abgelösten‘ Grundsubstrats 10 im Wesentlichen die gleiche, im Bereich von ± 0,5 nm, wie die Anfangsoberflächenrauheit des Grundsubstrats 10. Auch die Dicke des ‚abgelösten‘ Grundsubstrats ist im Wesentlichen die gleiche, im Bereich von ± 100 nm, wie die Anfangsdicke des Grundsubstrats 10 vor dem Durchführen der Ätzung.
  • In der Ausführungsform, die in 6B gezeigt wird, ist die Halbleitereinheit-Schicht 16 vom Grundsubstrat 10 ‚abgelöst‘. Die abgelöste Halbleitereinheit-Schicht 16 kann in diesem Zustand verwendet werden oder auf ein anderes Substrat wie zum Beispiel ein flexibles Substrat angeordnet werden. Was das ‚abgelöste‘ Grundsubstrat 10 anbetrifft, weist das in 6B gezeigte Grundsubstrat 10 noch die optionale Halbleiterpufferschicht 12 darauf auf. In einigen Ausführungsformen kann die optionale Halbleiterpufferschicht 12 auf dem Grundsubstrat bleiben, und diese Struktur kann wiederverwendet werden.
  • In anderen Ausführungsformen, und wie in 7 gezeigt, kann die optionale Halbleiterpufferschicht 12 von der Oberseite des Grundsubstrats 10 entfernt werden. In einer Ausführungsform kann die optionale Halbleiterpufferschicht 12 durch chemisch-mechanisches Polieren von der Oberseite des Grundsubstrats 10 entfernt werden. In einer anderen Ausführungsform kann die optionale Halbleiterpufferschicht 12 durch einen chemischen Nassätzprozess von der Oberseite des Grundsubstrats 10 entfernt werden, wobei der chemische Nassätzprozess zur Kostensenkung bevorzugt wird. Das in 7 gezeigte Grundsubstrat 10 kann wiederverwendet werden. Zudem ist die Oberflächenrauheit des in 7 gezeigten ‚abgelösten‘ Grundsubstrats 10 im Wesentlichen die gleiche, im Bereich von ± 0,5 nm, wie die Anfangsoberflächenrauheit des Grundsubstrats 10. Auch die Dicke des ‚abgelösten‘ Grundsubstrats ist im Wesentlichen die gleiche, im Bereich von ± 100 nm, wie die Anfangsdicke des Grundsubstrats 10 vor dem Durchführen der Ätzung.
  • Nun wird auf 8 bis 10 Bezug genommen, die die obige Ausführungsform veranschaulichen, in welcher die Halbleitereinheit-Schicht 16 auch ein phosphidhaltiges Material aufweisen kann und daher dieselbe Ätzrate wie die phosphidhaltige Opferschicht 14 aufweist. In solch einer Ausführungsform, und wie in 8 gezeigt, wird zwischen der phosphidhaltigen Opferschicht 14 und der Halbleitereinheit-Schicht 16 eine erste Schutzschicht 20 gebildet, um zu verhindern, dass die Halbleitereinheit-Schicht 16 durch das Nicht-HF-Ätzmittel geätzt wird. Obwohl dies nicht gezeigt wird, kann auch zwischen dem Grundsubstrat 10 und der phosphidhaltigen Opferschicht 14 eine optionale Halbleiterpufferschicht gebildet werden. Wie oben erwähnt, kann die erste Schutzschicht 20 aus GaAs oder anderen nicht phosphidhaltigen Materialien sein, die durch das Nicht-HF-Ätzmittel nicht geätzt werden. Die erste Schutzschicht 20 kann durch herkömmliche Techniken gebildet werden, wie ebenfalls oben erwähnt.
  • Nach dem Bereitstellen der in 8 gezeigten Struktur kann die Halbleitereinheit-Schicht 16 durch Lithografie und Ätzen strukturiert werden, um eine strukturierte Halbleitereinheit-Schicht 16' zu ergeben. In einigen Ausführungsformen kann der Strukturierungsschritt entfallen, und die zweite Schutzschicht wird auf einer Oberseite und Seitenwandrändern der in 8 gezeigten Halbleitereinheit-Schicht 16 gebildet. Als Nächstes wird auf freiliegenden Oberflächen (Oberseite und Seitenwände) der strukturierten Halbleitereinheit-Schicht 16' eine zweite Schutzschicht 22 gebildet, um zu verhindern, dass die strukturierte Halbleitereinheit-Schicht 16' durch das Nicht-HF-Ätzmittel geätzt wird. Wie oben erwähnt, kann die zweite Schutzschicht 22 aus SiO2, Si3N4 oder anderen Materialien bestehen, die durch das Nicht-HF-Ätzmittel nicht geätzt werden. Die zweite Schutzschicht 22 kann mit herkömmlichen Techniken gebildet werden, die dem Fachmann wohlbekannt sind, einschließlich thermischen Wachstums oder Abscheidung. Die resultierende Struktur mit der strukturierten Halbleitereinheit-Schicht 16' und der zweiten Schutzschicht 22 wird zum Beispiel in 9 gezeigt.
  • 10 zeigt die Struktur während eines frühen Stadiums des Ätzprozesses, in welchem die Ätzung die phosphidhaltige Opferschicht 14 selektiv entfernt. Nach dem Entfernen der strukturierten Halbleitereinheit-Schicht 16' und der darunterliegenden ersten Schutzschicht 20 kann eine Ätzung verwendet werden, um mindestens die zweite Schutzschicht 22 von der Struktur zu entfernen. Dieselbe Ätzung oder eine andere Ätzung kann verwendet werden, um die darunterliegende erste Schutzschicht 20 zu entfernen. In einigen Ausführungsformen kann die erste Schutzschicht 20 unter der abgelösten, strukturierten Halbleitereinheit-Schicht 16' bleiben.

Claims (26)

  1. Verfahren zum Ablösen einer Halbleitereinheit-Schicht (16) von einem Grundsubstrat (10), wobei das Verfahren aufweist: Bilden einer phosphidhaltigen Opferschicht (14) auf einer Oberseite eines Grundsubstrats (10); Bilden einer Halbleitereinheit-Schicht (16) auf einer Oberseite der phosphidhaltigen Opferschicht (14); und Entfernen der phosphidhaltigen Opferschicht (14) zwischen der Halbleitereinheit-Schicht (16) und dem Grundsubstrat (10), wobei das Entfernen ein Ätzen mit einem nicht HF-haltigen Ätzmittel aufweist, und wobei während des Entfernens der phosphidhaltigen Opferschicht (14) eine obere Oberfläche der Halbleitereinheit-Schicht (16), welche in Kontakt ist mit der gegenüberliegenden Bodenfläche der Halbleitereinheit-Schicht (16), unbedeckt ist.
  2. Verfahren nach Anspruch 1, wobei das Grundsubstrat (10) ein III-V-Verbindungshalbleitermaterial ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Grundsubstrat (10) ein Ge-haltiges Halbleitermaterial ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, außerdem aufweisend ein Bilden einer Halbleiterpufferschicht (12) zwischen dem Ge-haltigen Halbleitersubstrat (10) und der phosphidhaltigen Opferschicht (14).
  5. Verfahren nach Anspruch 4, wobei die Halbleiterpufferschicht (12) ein III-V-Verbindungshalbleitermaterial ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Nicht-HF-Ätzmittel eine nicht HF-haltige Säure ist.
  7. Verfahren nach Anspruch 6, wobei die nicht HF-haltige Säure aus der Gruppe gewählt ist, die aus HCl, HBr, HI und Mischungen daraus besteht.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Entfernen der phosphidhaltigen Opferschicht (14) mit dem nicht HF-haltigen Ätzmittel bei einer Temperatur von Raumtemperatur bis zu einem Siedepunkt des nicht HF-haltigen Ätzmittels, jedoch nicht darüber hinaus durchgeführt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei das Grundsubstrat (10) nach dem Entfernen der phosphidhaltigen Opferschicht (14) zwischen dem Grundsubstrat (10) und der Halbleitereinheit-Schicht (16) eine RMS-Oberflächenrauheit von 0,1 nm bis 0,5 nm oder im Bereich von ± 0,5 nm einer RMS-Anfangsrauheit aufweist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die phosphidhaltige Opferschicht (14) aus einer Verbindung aus Phosphor und mindestens einem Element zusammengesetzt ist, das weniger elektronegativ als der Phosphor ist.
  11. Verfahren nach Anspruch 10, wobei die phosphidhaltige Opferschicht (14) InAIP, InGaP, InAsP, GaAsP, InGaAIP, InGaAsP, GaP, InP und phosphidhaltige Legierungen aufweist.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei die phosphidhaltige Opferschicht (14) aus einem anderen Halbleitermaterial als das Grundsubstrat (10) und die Halbleitereinheit-Schicht (16) besteht.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei die phosphidhaltige Opferschicht (14) aus einem gleichen Halbleitermaterial wie die Halbleitereinheit-Schicht (16) ist und wobei zwischen der Halbleitereinheit-Schicht (16) und der phosphidhaltigen Opferschicht (14) eine erste Schutzschicht (20) gebildet wird, und wobei auf freiliegenden Flächen der Halbleitereinheit-Schicht (16') eine zweite Schutzschicht (22) gebildet wird.
  14. Verfahren zum Ablösen einer Halbleitereinheit-Schicht (16) von einem Grundsubstrat (10), wobei das Verfahren aufweist: Bilden einer Halbleiterpufferschicht (12) auf einer Oberseite eines Grundsubstrats (10); Bilden einer phosphidhaltigen Opferschicht (14) auf einer Oberseite der Halbleiterpufferschicht (12); Bilden einer Halbleitereinheit-Schicht (16) auf einer Oberseite der phosphidhaltigen Opferschicht (14); und Entfernen der phosphidhaltigen Opferschicht (14), die zwischen der Halbleitereinheit-Schicht (16) und dem Grundsubstrat (10) liegt, wobei das Entfernen ein Ätzen mit einem nicht HF-haltigen Ätzmittel aufweist, und wobei während des Entfernens der phosphidhaltigen Opferschicht (14) eine obere Oberfläche der Halbleitereinheit-Schicht (16), welche in Kontakt ist mit der gegenüberliegenden Bodenfläche der Halbleitereinheit-Schicht (16), unbedeckt ist.
  15. Verfahren nach Anspruch 14, außerdem aufweisend ein Entfernen der Halbleiterpufferschicht (12) von der Oberseite des Grundsubstrats (10).
  16. Verfahren nach Anspruch 14 oder 15, wobei das Grundsubstrat (10) ein III-V-Verbindungshalbleitermaterial ist.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei das Grundsubstrat (10) ein Ge-haltiges Halbleitersubstrat ist.
  18. Verfahren nach Anspruch 17, wobei das Ge-haltige Halbleitermaterial eine SiGe-Legierung aufweist.
  19. Verfahren nach einem der Ansprüche 14 bis 18, wobei das Nicht-HF-Ätzmittel eine nicht HF-haltige Säure ist.
  20. Verfahren nach Anspruch 19, wobei die nicht HF-haltige Säure aus der Gruppe gewählt ist, die aus HCl, HBr, HI und Mischungen daraus besteht.
  21. Verfahren nach einem der Ansprüche 14 bis 20, wobei das Entfernen der phosphidhaltigen Opferschicht (14) mit dem nicht HF-haltigen Ätzmittel bei einer Temperatur von Raumtemperatur bis zu einem Siedepunkt des nicht HF-haltigen Ätzmittels, jedoch nicht darüber hinaus durchgeführt wird.
  22. Verfahren nach einem der Ansprüche 14 bis 21, wobei das Grundsubstrat (10) nach dem Entfernen der phosphidhaltigen Opferschicht (14) und der Halbleiterpufferschicht (12) zwischen dem Grundsubstrat (10) und der Halbleitereinheit-Schicht (16) eine RMS-Oberflächenrauheit von 0,1 nm bis 0,5 nm oder im Bereich von ± 0,5 nm einer RMS-Anfangsrauheit aufweist.
  23. Verfahren nach einem der Ansprüche 14 bis 22, wobei die phosphidhaltige Opferschicht (14) aus einer Verbindung aus Phosphor und mindestens einem Element zusammengesetzt ist, das weniger elektronegativ als der Phosphor ist.
  24. Verfahren nach Anspruch 23, wobei die phosphidhaltige Opferschicht (14) InAIP, InGaP, InAsP, GaAsP, InGaAIP, InGaAsP, GaP, InP und phosphidhaltige Legierungen aufweist.
  25. Verfahren nach einem der Ansprüche 14 bis 24, wobei die phosphidhaltige Opferschicht (14) aus einem anderen Halbleitermaterial als das Grundsubstrat (10) und die Halbleitereinheit-Schicht (16) besteht.
  26. Verfahren nach einem der Ansprüche 14 bis 25, wobei die phosphidhaltige Opferschicht (14) aus einem gleichen Halbleitermaterial wie die Halbleitereinheit-Schicht (16) besteht und wobei zwischen der Halbleitereinheit-Schicht (16) und der phosphidhaltigen Opferschicht (14) eine erste Schutzschicht (20) gebildet wird, und wobei auf freiliegenden Flächen der Halbleitereinheit-Schicht (16') eine zweite Schutzschicht (22) gebildet wird.
DE112012003409.0T 2011-09-19 2012-09-10 Verfahren zum Ablösen einer Halbleitereinheit-Schicht von einem Grundsubstrat Active DE112012003409B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/236,119 2011-09-19
US13/236,119 US8541315B2 (en) 2011-09-19 2011-09-19 High throughput epitaxial lift off for flexible electronics
PCT/US2012/054400 WO2013043402A1 (en) 2011-09-19 2012-09-10 High throughput epitaxial lift off for flexible electronics

Publications (2)

Publication Number Publication Date
DE112012003409T5 DE112012003409T5 (de) 2014-05-08
DE112012003409B4 true DE112012003409B4 (de) 2020-09-03

Family

ID=47881045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012003409.0T Active DE112012003409B4 (de) 2011-09-19 2012-09-10 Verfahren zum Ablösen einer Halbleitereinheit-Schicht von einem Grundsubstrat

Country Status (5)

Country Link
US (2) US8541315B2 (de)
CN (1) CN103797568B (de)
DE (1) DE112012003409B4 (de)
GB (1) GB2508572B (de)
WO (1) WO2013043402A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102009727B1 (ko) * 2012-11-26 2019-10-22 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조 방법 및 표시 장치를 제조하기 위한 캐리어 기판
KR102065589B1 (ko) * 2013-04-17 2020-01-14 삼성디스플레이 주식회사 플렉서블 디스플레이 장치의 제조방법
CN103346079A (zh) * 2013-06-07 2013-10-09 刘凤全 一种重复使用的半导体基底及其纯化重复使用方法
WO2015073089A1 (en) * 2013-08-26 2015-05-21 The Regents Of The University Of Michigan Thin film lift-off via combination of epitaxial lift-off and spalling
US10835313B2 (en) 2014-01-30 2020-11-17 Medlumics S.L. Radiofrequency ablation catheter with optical tissue evaluation
US10028615B2 (en) * 2014-06-17 2018-07-24 Sharkninja Operating Llc Method of brewing coffee
CN104377301A (zh) * 2014-11-24 2015-02-25 苏州矩阵光电有限公司 一种ⅲ-ⅴ族化合物半导体霍尔元件及其制备方法
US10194981B2 (en) 2015-07-29 2019-02-05 Medlumics S.L. Radiofrequency ablation catheter with optical tissue evaluation
US9653308B2 (en) 2015-08-28 2017-05-16 International Business Machines Corporation Epitaxial lift-off process with guided etching
CN108231534A (zh) * 2016-12-15 2018-06-29 上海新微技术研发中心有限公司 柔性薄膜的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090035921A1 (en) * 2003-11-12 2009-02-05 Adam Daniel Capewell Formation of lattice-tuning semiconductor substrates
US20090044860A1 (en) * 2007-07-03 2009-02-19 Microlink Devices, Inc. Methods for fabricating thin film iii-v compound solar cell
US20110186910A1 (en) * 2009-09-10 2011-08-04 The Regents Of The University Of Michigan Methods of preparing flexible photovoltaic devices using epitaxial liftoff, and preserving the integrity of growth substrates used in epitaxial growth

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494833A (en) 1994-07-14 1996-02-27 The United States Of America As Represented By The Secretary Of The Air Force Backside illuminated MSM device method
US5677785A (en) 1995-04-21 1997-10-14 Daewoo Electronics Co., Ltd. Method for forming an array of thin film actuated mirrors
TW492143B (en) 2001-05-11 2002-06-21 Macronix Int Co Ltd Manufacturing method of shallow trench isolation structure
EP1484794A1 (de) 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zur Herstellung eines Trägersubstrats
US7678601B2 (en) 2006-01-20 2010-03-16 Texas Instruments Incorporated Method of forming an acceleration sensor
KR20100096879A (ko) 2009-02-25 2010-09-02 삼성전자주식회사 구리 패드를 포함하는 반도체 소자, 그 적층 구조 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090035921A1 (en) * 2003-11-12 2009-02-05 Adam Daniel Capewell Formation of lattice-tuning semiconductor substrates
US20090044860A1 (en) * 2007-07-03 2009-02-19 Microlink Devices, Inc. Methods for fabricating thin film iii-v compound solar cell
US20110186910A1 (en) * 2009-09-10 2011-08-04 The Regents Of The University Of Michigan Methods of preparing flexible photovoltaic devices using epitaxial liftoff, and preserving the integrity of growth substrates used in epitaxial growth

Also Published As

Publication number Publication date
US8796120B2 (en) 2014-08-05
GB2508572B (en) 2016-04-27
US20140024222A1 (en) 2014-01-23
GB201406069D0 (en) 2014-05-21
WO2013043402A1 (en) 2013-03-28
CN103797568B (zh) 2016-04-20
US8541315B2 (en) 2013-09-24
GB2508572A (en) 2014-06-04
DE112012003409T5 (de) 2014-05-08
CN103797568A (zh) 2014-05-14
US20130071999A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
DE112012003409B4 (de) Verfahren zum Ablösen einer Halbleitereinheit-Schicht von einem Grundsubstrat
DE112012003514B4 (de) Halbleiterstruktur mit einer Vielzahl von Opfermaterialschichten und Halbleitereinheits-Schichten sowie Verfahren zum Ablösen mehrerer Halbleitereinheits-Schichten von einem Basissubstrat
DE112010003214B4 (de) Epitaxiesubstrat für eine halbleitervorrichtung, verfahren zur herstellung eines epitaxiesubstrats für eine halbleitervorrichtung, und halbleitervorrichtung
DE112006000175B4 (de) Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke und Verfahren zu ihrer Herstellung
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE102016119017B4 (de) Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie
DE102008006524B4 (de) Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
DE102008034711A1 (de) Barrierenschichten in invertierten metamorphen Multijunction-Solarzellen
DE112011104004B4 (de) Verfahren zur Herstellung einer feinen Linie
WO2008132204A2 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
DE112014002434B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102013105707A1 (de) Halbleitervorrichtung, Übergitterschicht, welche in derselben verwendet wird, und Verfahren zur Herstellung der Halbleitervorrichtung
DE102014223953A1 (de) FinFET Halbleitervorrichtungen, die vertiefte Source-Drain-Gebiete auf einer unteren Halbleiterschicht umfassen und Verfahren zur Herstellung dieser
DE102013103602A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102013000882B3 (de) Halbleiterbauelement mit Härtepuffer und dessen Verwendung
DE102018002426A1 (de) Stapelförmiges III-V-Halbleiterzeug und Herstellungsverfahren
DE102016105373A1 (de) Iii-v-verbindungs-und germaniumverbindungs-nanodrahtaufhängung mit germanium enthaltender freigabeschicht
DE102011122091A1 (de) Schottky-Halbleiterprozess
DE19838810A1 (de) Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
DE102008044646A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE1274243B (de) Verfahren zur herstellung einer tunneldiode
DE102013211231A1 (de) Texturierte Tandem-Solarzelle und Fertigungsverfahren
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE112019005268T5 (de) Verfahren zur herstellung eines lasermarkierten siliziumwafers und lasermarkierter siliziumwafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

Representative=s name: RICHARDT PATENTANWAELTE PART GMBB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021311000

Ipc: H01L0021306000

Effective date: 20140411

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R020 Patent grant now final