CN103797568B - 用于挠性电子装置的高吞吐量外延剥离 - Google Patents

用于挠性电子装置的高吞吐量外延剥离 Download PDF

Info

Publication number
CN103797568B
CN103797568B CN201280045159.4A CN201280045159A CN103797568B CN 103797568 B CN103797568 B CN 103797568B CN 201280045159 A CN201280045159 A CN 201280045159A CN 103797568 B CN103797568 B CN 103797568B
Authority
CN
China
Prior art keywords
base substrate
semiconductor device
sacrifice
device layer
phosphide layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280045159.4A
Other languages
English (en)
Other versions
CN103797568A (zh
Inventor
郑政玮
徐崑庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103797568A publication Critical patent/CN103797568A/zh
Application granted granted Critical
Publication of CN103797568B publication Critical patent/CN103797568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

提供了一种从下层基础衬底去除半导体器件层的方法，其中在半导体器件层和基础衬底之间形成牺牲含磷化物层。在一些实施例中，可以在形成牺牲含磷化物缓冲层之前在基础衬底的上表面上形成半导体缓冲层。然后，利用无HF蚀刻剂蚀刻最终的结构以从基础半导体衬底释放半导体器件层。在从基础衬底释放半导体器件层之后，基础衬底可以重复利用。

Description

用于挠性电子装置的高吞吐量外延剥离
技术领域
本发明涉及半导体器件制造，更具体地，涉及从下层基础衬底去除半导体器件层的方法。
背景技术
可以制造成薄膜形式的器件具有相对于其块体对应物的三个明显的优点。第一，因为使用更少的材料，薄膜器件减少与器件制造相关的材料成本。第二，低的器件重量是一个明显的优点，其推动薄膜广泛应用的工业级努力。第三，如果尺寸足够小，薄膜形式的器件会表现出机械韧性。另外，如果从可以重复利用的衬底去除器件层，可以进一步降低制造成本。
（i）从块体材料（既，半导体）制造薄膜衬底并且(ii)通过从其上形成器件层的下面的体衬底去除器件层而形成薄膜器件层的努力正在继续。
发明内容
提供了一种从下层基础衬底去除半导体器件层的方法，其中在半导体器件层和基础衬底之间形成牺牲含磷化物层。在一些实施例中，可以在形成牺牲含磷化物层之前在基础衬底的上表面上形成半导体缓冲层。然后，利用非HF蚀刻剂蚀刻产生的结构以从基础衬底释放半导体器件层。在从基础衬底释放半导体器件层之后，基础衬底可以重复利用。
本发明的ELO工艺伴随着更低的成本。另外并如上所述，在进行本发明的ELO工艺之后可以重复利用基础衬底。
在一个实施例中，本发明的方法包括在基础衬底的上表面上形成含磷化物层。下一步，在牺牲含磷化物层的上表面上形成半导体器件层；然后用不含HF的蚀刻剂蚀刻从半导体器件层和基础衬底之间去除牺牲含磷化物层。
在另一个实施例中，本发明的方法包括在基础衬底的上表面上形成半导体缓冲层。然后，在半导体缓冲层的上表面上形成牺牲含磷化物层。下一步，在牺牲含磷化物层的上表面上形成半导体器件层。然后，通过用不含HF的蚀刻剂蚀刻去除位于半导体器件层和基础衬底之间的牺牲含磷化物层。下一步，可以从基础衬底顶部去除半导体缓冲层。
附图说明
图1是示出了（通过截面图）根据本发明的一个实施例的包括可以使用的基础衬底的初始结构的示意图。
图2是示出了（通过截面图）在基础衬底的上表面上形成可选半导体缓冲层之后的图1的结构的示意图。
图3A和3B是分别示出了（通过截面图）在其上形成牺牲含磷化物层之后的图1和图2的结构的示意图。
图4A和4B是分别示出了（通过截面图）在其上形成半导体器件层层之后的图3A和图3B的结构的示意图。
图5A和5B是分别示出了（通过截面图）根据本发明的蚀刻工艺的初始步骤期间的图4A和4B的结构的示意图。
图6A和6B是分别示出了（通过截面图）根据本发明进行蚀刻工艺之后的图5A和5B的结构的示意图。
图7是示出了（通过截面图）从基础衬底的上表面上去除可选半导体缓冲层之后的图6B的结构的示意图。
图8是示出了（通过截面图）包括在半导体器件层和可以在本发明的一个实施例中使用的牺牲含-磷化物层之间的第一保护层的结构的示意图。
图9是示出了（通过截面图）在构图半导体器件层并在其上形成第二保护层之后的图8的结构的示意图。
图10示出了（通过截面图）根据本发明的蚀刻工艺的初始阶段期间的图9的结构的示意图。
具体实施方式
现在通过参考随后的讨论和本发明的附图更消息的描述提供了从下层基础衬底去除半导体器件层的方法的本发明。注意，提供本发明的附图用于说明目的并且因此附图没有按比例画出。
在随后的描述中，解释了大量具体细节，例如具体结构、部件、材料、维度、工艺步骤和技术，目的是提供对本发明的一些方面的理解。然而，本领域的技术人员应该明白，可以在没有这些具体细节下实践本发明的不同实施例。在其它实例中，为了避免模糊本发明的不同实施例，没有详细描述已公知的结构或工艺步骤。
应该明白，当元件，如层、区域或者衬底称为在另一个元件“上”或者“之上”时，其可以直接在另一个元件上或者还可以存在间隔元件。相比之下，当元件被称为“直接在另一个元件上”或者“直接在另一个元件之上”时，不存在间隔元件。还应该明白，当元件称为在另一个元件“下”或者“之下”时，其可以直接在另一个元件下或者之下或者可以存在间隔元件。相比之下，当元件被称为“直接在下”或者“直接在之下”时，则不存在间隔元件。
一种形成薄膜器件的方法是利用外延剥离（ELO）工艺从基础衬底释放半导体器件层。在用于III-V化合物半导体材料的常规ELO工艺中，在III-V化合物半导体材料和上方半导体器件层之间插入AlAs层。然后，产生的结构在HF中进行蚀刻。蚀刻之后，半导体器件层从III-V化合物半导体材料释放。
上述提到的常规ELO工艺要求在HF蚀刻前在半导体器件层的暴露表面上形成粘接带和金属箔。然后，此结构被上下颠倒并且在金属箔的外边缘部分施加重力。在HF蚀刻期间，此具体设置有助于加快蚀刻速率并且防止蚀刻停止。
上述常规ELO工艺一次仅用于一个III-V化合物半导体材料并且在蚀刻期间需要关注。如此，使用常规ELO工艺的产率很低。常规ELO工艺除了具有上述缺点外，常规ELO工艺使用HF作为蚀刻剂，其为有害化学试剂并且其废弃物需要特殊的容器。另外，在常规ELO工艺之后回收的III-V化合物半导体材料是磨损并且粗糙的（RMS表面粗糙度从2nm到4nm），源于在表面上残留的AlF3络合物以及蚀刻剂HF对GaAs的攻击。典型地，需要化学机械抛光和进一步处理以平滑从常规ELO工艺回收的III-V化合物半导体的表面。如此，如果没有进一步处理，在常规ELO工艺中使用的原始III-V化合物半导体材料不能重复利用。
本发明提供了一种从下层基础衬底（即，III-V化合物半导体或者含-Ge半导体）去除半导体器件层的方法，其中在半导体器件层和基础衬底之间形成牺牲含磷化物层。在一些实施例中，特别是在使用含-Ge半导体基础衬底时，可以在形成牺牲含磷化物层之前在基础衬底的上表面上形成半导体缓冲层。然后，利用无HF蚀刻剂蚀刻产生的结构以从基础半导体衬底释放半导体器件层。在从基础衬底释放半导体器件层之后，基础衬底可以重复利用。
本发明的方法提供高产率和高吞吐量以及在从其上去除半导体器件层之后重复利用基础衬底的能力。同时，不需要特殊设备。
本发明的这些和其它优点列于表1。具体地，表1提供了常规ELO（AlAs层和HF蚀刻）和本发明的ELO工艺（牺牲含-磷化物层并且非HF蚀刻）的比较
表1
现在参考图1，其示出了可以在本发明的方法中使用的基础衬底10。在本发明的一个实施例中，可以使用的基础衬底10包括III-V化合物半导体材料。在整个本发明中使用的术语“III-V化合物半导体”指由来自元素周期表的III族的至少一种元素和来自元素周期表的V族的至少一种元素构成的半导体化合物。可以用作基础衬底10的III-V化合物半导体材料可以包括二元，即两种元素，III-V化合物半导体、三元，即三种元素，III-V化合物半导体或者四元，即四种元素，III-V化合物半导体。包括大于4种元素的III-V化合物半导体材料同样可以用作基础衬底10。
可以用作基础衬底10的III-V化合物半导体材料的实例包括但不仅限于，GaAs、InP、AlAs、GaSb、GaN、InGaAs、InGaN、InGaP、AlInGaP以及AlInGaSb。在一些实施例中，基础衬底10由其中不包括P的III-V化合物半导体构成。在本发明的一个实施例中，基础衬底10由GaAs构成。
在另一个实施例中，基础衬底10由含-Ge半导体材料构成。在整个本发明中使用的术语“含-Ge半导体材料”指包括Ge的半导体。含-Ge材料可以包括纯Ge或者与例如Si的其它半导体材料合金的Ge。因此，可以在本发明中使用的含-Ge半导体优选包括Ge的含量范围从1原子%Ge高到100原子%Ge。在另一个实施例中，可以用作基础衬底10的含-Ge材料是包括从1原子%Ge到99原子%Ge的SiGe合金。
基础衬底10的初始厚度可以根据使用的晶片尺寸变化。在一个实施例中并且对于2英寸晶片，典型地，基础衬底10具有从200μm到800μm的初始厚度，对于2英寸晶片更典型从300μm到400μm的初始厚度。术语“初始厚度”，当联系基础衬底10使用时指在基础衬底10进行下面描述的蚀刻工艺之前，基础衬底10的厚度。
在本发明中使用的基础衬底10典型具有从0.1nm到1nm的初始RMS表面粗糙度，更典型在从0.2nm到0.5nm内的初始RMS表面粗糙度。初始RMS表面粗糙度是在蚀刻前的基础衬底10的纹理的测量。
现在参考图2，其示出了在基础衬底10的上表面上形成可选半导体缓冲层12之后的图1的结构。如所讨论的，半导体缓冲层12可选。如此并且在一些实施例中，可以省略可选半导体缓冲层12。在其它实施例中，使用可选半导体缓冲层12例如并且在本发明的一个实施例中，在含-Ge半导体材料顶上形成可以使用的可选半导体缓冲层12。
可以使用的可选半导体缓冲层12包括就其成分来说不同于下层基础衬底10的半导体材料。虽然可选半导体缓冲层12由不同于下层基础衬底10的半导体材料构成，但是可选半导体缓冲层12可以具有与下层基础衬底10相同或者不同的晶格常数。当联系术语“可选半导体缓冲层12”使用时，术语“缓冲”指位于基础衬底10和半导体器件层16（随后形成的）之间的中间层。
可选半导体缓冲层12可以包括，包括但不仅限于Si、Ge、SiGe、SiGeC、SiC、Ge合金、GaSb、GaP、GaAs、InAs、InP、AlN以及所有其它III-V或者II-VI化合物半导体的半导体材料。在一个实施例中，其中含-Ge材料用作基础衬底10，可选半导体缓冲层12可以由如，例如GaAs或者InGaAs的III-V化合物半导体构成。在一些实施例中，可选半导体缓冲层12由其中不包括P的III-V化合物半导体构成。
在一个实施例中，可以用作可选半导体缓冲层12的半导体材料可以是单晶。在另一个实施例中，可以用作可选半导体缓冲层12的半导体材料可以是多晶。仍在本发明的另一个实施例中，可以用作可选半导体缓冲层12的半导体材料可以是非晶。典型地，可以用作可选半导体缓冲层12的半导体材料是单晶材料。
可以利用本领域的技术人员公知的技术在基础衬底10的上表面上形成可选半导体缓冲层12。在一个实施例中，可以通过使用半导体前躯体的物理或者生长沉积工艺在基础衬底10顶部形成可选半导体缓冲层12。在另一个实施例中，可以通过外延生长工艺形成可选半导体缓冲层12。当使用外延生长工艺时，可选半导体缓冲层12与基础衬底10的下层表面外延对准。仍在另一个实施例中，可以利用层转移工艺在基础衬底10上形成可选半导体缓冲层12。
在本发明中使用的可选半导体缓冲层12的厚度可以根据形成其使用的技术变化。在一个实施例中，可选半导体缓冲层12具有从1nm到100nm的厚度。在另一个实施例中，可选半导体缓冲层12具有从1nm到2000nm的厚度。高于和/或低于上述范围的其它厚度同样可以用作可选半导体缓冲层12。
参考图3A和3B，分别示出了在其上形成牺牲含-磷化物层之后的图1和图2的结构。在图3A示出的实施例中，在基础衬底10的上表面上直接形成牺牲含磷化物层14在图3B示出的实施例中，在可选半导体缓冲层12的上表面上直接形成牺牲含磷化物层14
在整个本发明中使用的术语“牺牲含磷化物层”指磷与一种更低电负性元素或者多种元素的化合物。在一些实施例中，牺牲含磷化物层14是不同于基础衬底10、可选半导体缓冲层12和半导体器件层16（随后将形成的）的半导体材料。在这样的实施例中，牺牲含磷化物层14具有与基础衬底10、可选半导体缓冲层12和半导体器件层16（随后将形成的）相比更高的磷含量。在此实施例中，牺牲含磷化物层14在不含HF蚀刻剂中具有与基础衬底10、可选半导体缓冲层12和半导体器件层16（随后将形成的）相比更高的蚀刻速率。
在一些实施例中，牺牲含磷化物层14可以是与基础衬底10、可选半导体缓冲层12和半导体器件层16（随后将形成的）的半导体材料的至少一种相同的半导体材料。例如，半导体器件层16还包括含磷化物材料以及因此其具有与牺牲含磷化物层14的蚀刻速率相同的蚀刻速率。在这样的实施例中，通过包括热生长或者沉积的常规方法在牺牲含磷化物层14和半导体器件层16之间形成第一保护层以防止半导体器件层16被非HF蚀刻剂蚀刻。第一保护层可以是GaAs或者其它不被非HF蚀刻剂蚀刻的非含磷化物材料。同样，在半导体器件层16的暴露表面上（顶和侧壁）形成第二保护层以防止半导体器件层16被非HF蚀刻剂蚀刻。第二保护层可以是SiO2、Si3N4或者其它不被非HF蚀刻剂蚀刻的材料。下面将更详细的描述此实施例。
关于牺牲含磷化物层14并且在一个实施例中，具有比磷更低的电负性的一种元素或者多种元素包括来自元素周期表的III族和/或V族的元素。可以用作牺牲含磷化物层14的示例性材料包括但不仅限于InAlP、InGaP、InAsP、GaAsP、InGaAlP、InGaAsP、GaP、InP以及含磷化物合金。
在一个实施例中，牺牲含磷化物层14可以是单晶。在另一个实施例中，牺牲含-磷化物层14可以是多晶。仍在本发明的另一个实施例中，牺牲含磷化物层14可以是非晶的。典型地，牺牲含磷化物层14是单晶材料。
可以利用本领域的技术人员已公知的技术形成牺牲含磷化物层14。在一个实施例中，可以通过使用半导体前躯体的物理或者生长沉积工艺在基础衬底10顶部或者可选半导体缓冲层12顶部形成牺牲含磷化物层14。在另一个实施例中，可以通过外延生长工艺形成牺牲含磷化物层14。当使用外延生长工艺时，牺牲含磷化物层14与基础衬底10的下层面或者可选半导体缓冲层12的下层表面外延对准。仍在另一个实施例中，可以利用层转移工艺在基础衬底10或者可选半导体缓冲层12上形成牺牲含磷化物层14。
在本发明中使用的牺牲含磷化物层14的厚度可以根据形成其使用的技术变化。在一个实施例中，牺牲含磷化物层14具有从1nm到1000nm的厚度。在一个实施例中，牺牲含磷化物层14具有从10nm到100nm的厚度。高于和/或低于上述范围的其它厚度同样可以用于牺牲含-磷化物层14。
现在，参考图4A和4B，分别示出了在其上形成半导体器件层16之后的图3A和图3B的结构。在一个实施例中并且如上所述，使用的半导体器件层16包括在不含Hf蚀刻剂中与下层牺牲含磷化物层14的蚀刻速率相比具有更低蚀刻速率的半导体材料。在另一个实施例中并且如上所述，半导体器件层16可以使用可具有与牺牲含磷化物层14的蚀刻速率相同的蚀刻速率的含磷化物材料。在此实施例中并且如上所述，需要附加保护层以保护半导体器件层16不被蚀刻。
可以用作半导体器件层16的半导体材料的实例包括但不仅限于Si、Ge、SiGe、SiGeC、SiC、Ge合金、GaSb、GaP、GaAs、InAs、InP以及所有其它III-V或者II-VI化合物半导体。在一些实施例中，半导体器件层16由其中不包括P的III-V化合物半导体构成。
在一些实施例中，半导体器件层16是体半导体材料。在其它实施例中，半导体器件层16可以包括层状半导体材料，例如，如绝缘体上半导体或者聚合物衬底上的半导体。可以用作半导体器件层16的绝缘体上半导体衬底的示出实例包括绝缘体上硅和绝缘体上硅锗。
在一些实施例中，半导体器件层16包括与基础衬底10的材料相同的半导体材料。在另一个实施例中，半导体器件层16和基础衬底10包括不同的半导体材料。半导体器件层16的半导体材料可以掺杂、未掺杂或者包括掺杂区域和未掺杂区域。
在一个实施例中，可以用作半导体器件层16的半导体材料可以是单晶。在另一个实施例中，可以用作半导体器件层16的半导体材料可以是多晶。仍在本发明的另一个实施例中，可以用作半导体器件层16的半导体材料可以是非晶。典型地，可以用作半导体器件层16的半导体材料是单晶材料。
可以利用本领域的技术人员公知的技术在牺牲含磷化物层14的上表面上形成半导体器件层16。在一个实施例中，可以通过使用半导体前躯体的物理或者生长沉积工艺在牺牲含磷化物层14的顶部形成半导体器件层16。在另一个实施例中，可以通过外延生长工艺形成半导体器件层16。当使用外延生长工艺时，半导体器件层16与牺牲含磷化物层14的下层表面外延对准。仍在另一个实施例中，可以利用层转移工艺在牺牲含磷化物层14上形成可半导体器件层16。
半导体器件16可以被处理以包括至少一个半导体器件，其包括但不仅限于，晶体管、电容器、二极管、BiCMOS、电阻器、光伏电池部件、太阳能电池部件等等。在一个实施例中，可以在牺牲含磷化物层14上形成半导体器件层16之后，在半导体器件层16上形成至少一个半导体器件。在另一个实施例中，可以在牺牲含磷化物层14上形成半导体器件层16之前形成至少一个半导体器件。
在本发明中使用的半导体器件层16的厚度可以根据其上的器件类型变化。在一个实施例中，半导体器件层16具有从3nm到1000nm的厚度。在一个实施例中，半导体器件层16具有从5nm到100nm的厚度。高于和/或低于上述范围的其它厚度同样可以用于半导体器件层16。
现在参考图5A和5B，分别示出了使用不含HF蚀刻剂的蚀刻工艺的初始阶段期间的图4A和4B的结构。在这些附图中，标号18指在暴露于不含HF蚀刻剂的牺牲含磷化物层14的至少一个边缘中形成的间隙。图6A和6B分别示出了根据本发明在进行蚀刻工艺之后的图5A和5B的结构示意图。
如上所述，利用不含HF蚀刻剂进行图5A、5B、6A和6B中示出的蚀刻。具体地，在本发明中应用的蚀刻包括任意非HF蚀刻剂，其相对于其它半导体材料（即，层10,12,16）以及在结构中存在的可选保护层选择性蚀刻牺牲含磷化物层14。在一些实施例中并且如前所述，牺牲含磷化物层14具有在不含HF蚀刻剂中的与基础衬底10、可选半导体缓冲层12和半导体器件层16相比更高的蚀刻速率。在其它实施例中并且同样如前所述，牺牲含磷化物层14的蚀刻速率与半导体层16的蚀刻速率相同，并且在蚀刻期间需要施加额外的保护层。
另外，在本发明中使用的蚀刻剂包括能够溶解蚀刻反应产物的任意非HF蚀刻剂以便在蚀刻期间在基础衬底10的表面上不形成蚀刻反应产物。如在其他项目中所述，在本发明中使用的非HF蚀刻剂与牺牲含磷化物层14反应并且形成不会留在基础衬底10上的“高”可溶反应产物。例如并且在本发明中，InAlP牺牲含磷化物层与HCl反应以形成InCl3、AlCl3和PH3作为反应产物。PH3是气体产物并且其可以从反应前沿（reactionfront）立刻扩散并且InCl3和AlCl3在本发明使用的蚀刻剂中高可溶。在常规ELO（即，AlAs+HF）的情况下，反应产物是AlF3和AsH3。AsH3是气体产物并且可以从反应前沿立刻扩散。AlF3可以与HF或者H2O反应以溶解到水中。然而，可以溶解到水中的AlF3的量是低的，并且一些AlF3反应产物会留在基础衬底10的表面上。
可以在本发明中使用的用于从结构去除牺牲含磷化物层14的非HF蚀刻剂包括任意不含HF的酸，其（i）相对于其它半导体层（即，层10,12,16）以及在结构中存在的可选保护层选择性蚀刻牺牲含磷化物层14，并且（ii)其溶解蚀刻反应产物以便在基础衬底10的表面上不形成蚀刻反应产物。可以在本发明中使用的不含HF的酸的实例包括但不仅限于HCl、HBr、HI及其混合。不含HF的酸可以纯净使用或者可以用水稀释以提供稀释的不含HF的酸或者稀释的不含HF的酸混合物。可以在本发明中使用的从结构去除牺牲含磷化物层14的不含HF的酸的浓度范围从1%到99%。也可以使用其它浓度，只要不含HF的酸的浓度没有不利影响（i）用于蚀刻牺牲含-磷化物层14的不含HF的酸的选择性并且（ii）不含HF的酸溶解蚀刻反应产物的能力以便在基础衬底10的表面上不形成蚀刻反应产物。优选更高浓度的非HF蚀刻剂以在蚀刻之后因为钝化效应而保持表面原子级平整。
在一个实施例中，可以在室温（即，从20℃-40℃)下进行从该结构去除牺牲含磷化物层14使用的蚀刻。在另一个实施例中，可以在大于室温高到但是不超过不含HF蚀刻剂的沸点的升高的温度下进行用于从该结构去除牺牲含磷化物层14使用的蚀刻。在一个实例中，升高的温度从大于40℃升高到100℃.
可以进行的蚀刻工艺利用本领域的技术人员已公知的技术包括，例如，将结构的边缘部分浸入含非HF蚀刻剂的浴器，将整个结构浸入含非HF蚀刻剂的浴器，喷射非HF蚀刻剂到该结构的边缘部分或者刷涂不含HF的蚀刻剂到边缘部分。还可以使用这些技术的任意组合以从该结构蚀刻牺牲含磷化物层14。
蚀刻步骤的时长可以根据使用的非HF蚀刻剂、进行蚀刻的条件以及使用的初始基础衬底10的长度而变化。在一个实施例中，蚀刻时长优选从1小时到7天，更优选从1小时到1天。可以根据晶片的尺寸和在蚀刻期间使用的技术进行比上述范围更长或者更短的时长的蚀刻。
在图6A示出的实施例中，从基础衬底10“释放”半导体器件层16。被释放的半导体器件层16可以就此使用或者其可以设置到挠性或者其它刚性衬底顶上。关于“释放”的基础衬底10，“释放的”基础衬底10可以被重复利用。另外，“释放的”基础衬底10的表面粗糙度基本与基础衬底10的初始表面粗糙度相同，在±0.5nm内。同样，“释放的”基础衬底的厚度基本与基础衬底10的进行蚀刻前的初始厚度相同，±100nm内。
在图6B示出的实施例中，半导体器件层16从基础衬底10被“释放”。被释放的半导体器件层16可以就此使用或者其可以设置到例如，如挠性衬底的另一个衬底顶上。关于“释放”的基础衬底10，在图6B中示出的“释放的”基础衬底10上仍旧包含可选半导体缓冲层12。在一些实施例中，可选半导体缓冲层12可以保留在基础衬底顶部并且此结构可以重复利用。
在其它实施例中并且如图7所示，可以从基础衬底10的上表面去除可选半导体缓冲层12。在一个实施例中，可以利用化学机械抛光从基础衬底10的上表面去除可选半导体缓冲层12。在另一个实施例中，可以通过化学湿法蚀刻工艺从基础衬底10的上表面去除可选半导体缓冲层12，优选化学湿法蚀刻工艺以降低成本。图7中示出的基础衬底10可以重复利用。另外，图7中示出的“释放的”基础衬底10的表面粗糙度基本与基础衬底10的初始表面粗糙度相同，在±0.5nm内。同样，“释放的”基础衬底的厚度基本与基础衬底10的进行蚀刻前的初始厚度相同，±100nm内。
现在参考图8-10，其示出了上述实施例，其中半导体器件层16还包括含磷化物材料并且因此其具有与牺牲含磷化物材料层14的蚀刻速率相同的蚀刻速率。在这样的实施例中并且如图8所示，在牺牲含磷化物层14和半导体器件层16之间形成第一保护层20以防止半导体器件层16被非HF蚀刻剂蚀刻。虽然没有示出，但是在基础衬底10和牺牲含磷化物层14之间还可以形成可选半导体缓冲层。如上所述，第一保护层20可以是GaAs或者其它不被非HF蚀刻剂蚀刻的非含磷化物材料。可以通过已经在上面提到的常规技术形成第一保护层20。
在提供图8示出的结构之后，可以通过光刻和蚀刻构图半导体器件层16以提供构图的半导体器件层16’。在一些实施例中，可以省略构图步骤并且在图8示出的半导体器件层16的上表面和侧壁边缘上形成第二保护层。下一步，在构图的半导体器件层16'的暴露表面上（顶和侧壁）形成第二保护层以防止构图的半导体器件层16'被非HF蚀刻剂蚀刻。如上所述，第二保护层22可以是SiO2、Si3N4或者其它不被非HF蚀刻剂蚀刻的材料。可以利用本领域的技术人员已公知的包括热生长或者沉积的常规技术形成第二保护层22。在例如图9中示出了产生的结构，其包括构图的半导体器件层16'和第二保护层22。
图10示出了在蚀刻工艺的早期阶段期间的结构，其中蚀刻选择性去除牺牲含磷化物层14。在去除构图的半导体器件层16'和下层的第一保护层20之后，可以使用蚀刻从该结构去除至少第二保护层22。相同的蚀刻或者另一蚀刻可以用于去除下面的第一保护层20。在一些实施例中，第一保护层20可以保留在被释放的构图的半导体器件层16'之下。
虽然根据其优选实施例具体示出和描述了本发明，但是本领域的技术人员应该明白，在不脱离本发明的精神和范围内可以进行形式和细节上的前述和其它变化。因此，其旨在本发明不限于描述和示出的具体形式和细节，而是落入权利要求的范围内。

Claims (24)

1.一种从基础衬底(10)释放半导体器件层(16)的方法，所述方法包括：
在基础衬底(10)的上表面上形成牺牲含磷化物层(14)；
在所述牺牲含磷化物层(14)的上表面上形成半导体器件层(16)；
从所述半导体器件层(16)和所述基础衬底(10)之间去除所述牺牲含磷化物层(14)，其中所述去除包括用不含HF的蚀刻剂蚀刻，
其中所述牺牲含磷化物层(14)是与所述半导体器件层(16)相同的材料并且其中在所述半导体器件层(16)和所述牺牲含磷化物层(14)之间形成第一保护层(20)并且其中在所述半导体器件层(16’)的暴露表面上形成第二保护层(22)。
2.根据权利要求1的方法，其中所述基础衬底(10)是III-V化合物半导体材料。
3.根据权利要求1或2的方法，其中所述基础衬底(10)是含Ge半导体材料。
4.根据权利要求1或2的方法，还包括在所述基础衬底(10)和所述牺牲含磷化物层(14)之间形成半导体缓冲层(12)。
5.根据权利要求4的方法，其中所述半导体缓冲层(12)是III-V化合物半导体材料。
6.根据权利要求1、2和5中任一个的方法，其中所述非HF蚀刻剂是不含HF的酸。
7.根据权利要求6的方法，其中所述不含HF的酸选自HCl、HBr、HI及其混合物组成的组。
8.根据权利要求1、2、5和7中任一个的方法，其中在从室温高至但不超出所述不含HF的蚀刻剂的沸点的温度下进行利用所述不含HF的蚀刻剂的所述牺牲含磷化物层(14)的所述去除。
9.根据权利要求1、2、5和7中任一个的方法，其中在从所述基础衬底(10)和所述半导体器件层(16)之间去除所述牺牲含磷化物层(14)之后，所述基础衬底(10)具有的RMS表面粗糙度从0.1nm到0.5nm或者在初始RMS粗糙度的±0.5nm内。
10.根据权利要求1、2、5和7中任一个的方法，其中所述牺牲含磷化物层(14)由磷和至少一种比磷的电负性小的元素的化合物构成。
11.根据权利要求10的方法，其中所述牺牲含磷化物层(14)包括InAlP、InGaP、InAsP、GaAsP、InGaAlP、InGaAsP、GaP、InP以及含磷化物合金。
12.根据权利要求1、2、5、7和11中任一个的方法，其中所述牺牲含磷化物层(14)是与所述基础衬底(10)不同的半导体材料。
13.一种从基础衬底(10)释放半导体器件层(16)的方法，所述方法包括：
在基础衬底(10)的上表面上形成半导体缓冲层(12)；
在所述半导体缓冲层(12)的上表面上形成牺牲含磷化物层(14)；
在所述牺牲含磷化物层(14)的上表面上形成半导体器件层(16)；
去除位于所述半导体器件层(16)和所述基础衬底(10)之间的所述牺牲含磷化物层(14)，其中所述去除包括用不含HF的蚀刻剂蚀刻，
其中所述牺牲含磷化物层(14)是与所述半导体器件层(16)相同的材料并且其中在所述半导体器件层(16)和所述牺牲含磷化物层(14)之间形成第一保护层(20)并且其中在所述半导体器件层(16’)的暴露表面上形成第二保护层(22)。
14.根据权利要求13的方法，还包括从所述基础衬底(10)顶部去除所述半导体缓冲层(12)。
15.根据权利要求13或14的方法，其中所述基础衬底(10)是III-V族化合物半导体材料。
16.根据权利要求13或14的方法，其中所述基础衬底(10)是含Ge半导体衬底。
17.根据权利要求16的方法，其中所述含Ge半导体材料包括硅锗合金。
18.根据权利要求13、14和17中任一个的方法，其中所述非HF蚀刻剂是不含HF的酸。
19.根据权利要求18的方法，其中所述不含HF的酸选自HCl、HBr和HI及其混合物组成的组。
20.根据权利要求13、14、17和19中任一个的方法，其中在从室温高至但不超出所述不含HF的蚀刻剂的沸点的温度下进行利用所述不含HF的蚀刻剂的所述牺牲含磷化物层(14)的所述去除。
21.根据权利要求13、14、17和19中任一个的方法，其中在从所述基础衬底(10)和所述半导体器件层(16)之间去除所述牺牲含磷化物层(14)和所述半导体缓冲层(12)之后，所述基础衬底(10)具有的RMS表面粗糙度从0.1nm到0.5nm或者在初始RMS粗糙度的±0.5nm内。
22.根据权利要求13、14、17和19中任一个的方法，其中所述牺牲含磷化物层(14)由磷和至少一种比磷的电负性小的元素的化合物构成。
23.根据权利要求22的方法，其中所述牺牲含磷化物层(14)包括InAlP、InGaP、InAsP、GaAsP、InGaAlP、InGaAsP、GaP、InP以及含磷化物合金。
24.根据权利要求13、14、17、19和23中任一个的方法，其中所述牺牲含磷化物层(14)是与所述基础衬底(10)不同的半导体材料。
CN201280045159.4A 2011-09-19 2012-09-10 用于挠性电子装置的高吞吐量外延剥离 Active CN103797568B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/236,119 US8541315B2 (en) 2011-09-19 2011-09-19 High throughput epitaxial lift off for flexible electronics
US13/236,119 2011-09-19
PCT/US2012/054400 WO2013043402A1 (en) 2011-09-19 2012-09-10 High throughput epitaxial lift off for flexible electronics

Publications (2)

Publication Number Publication Date
CN103797568A CN103797568A (zh) 2014-05-14
CN103797568B true CN103797568B (zh) 2016-04-20

Family

ID=47881045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280045159.4A Active CN103797568B (zh) 2011-09-19 2012-09-10 用于挠性电子装置的高吞吐量外延剥离

Country Status (5)

Country Link
US (2) US8541315B2 (zh)
CN (1) CN103797568B (zh)
DE (1) DE112012003409B4 (zh)
GB (1) GB2508572B (zh)
WO (1) WO2013043402A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102009727B1 (ko) * 2012-11-26 2019-10-22 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조 방법 및 표시 장치를 제조하기 위한 캐리어 기판
KR102065589B1 (ko) * 2013-04-17 2020-01-14 삼성디스플레이 주식회사 플렉서블 디스플레이 장치의 제조방법
CN103346079A (zh) * 2013-06-07 2013-10-09 刘凤全 一种重复使用的半导体基底及其纯化重复使用方法
KR20160048142A (ko) 2013-08-26 2016-05-03 더 리젠츠 오브 더 유니버시티 오브 미시간 에피택셜 리프트오프와 스폴링의 조합을 통한 박막 리프트오프
US10835313B2 (en) 2014-01-30 2020-11-17 Medlumics S.L. Radiofrequency ablation catheter with optical tissue evaluation
US10028615B2 (en) * 2014-06-17 2018-07-24 Sharkninja Operating Llc Method of brewing coffee
CN104377301A (zh) * 2014-11-24 2015-02-25 苏州矩阵光电有限公司 一种ⅲ-ⅴ族化合物半导体霍尔元件及其制备方法
US10194981B2 (en) 2015-07-29 2019-02-05 Medlumics S.L. Radiofrequency ablation catheter with optical tissue evaluation
US9653308B2 (en) 2015-08-28 2017-05-16 International Business Machines Corporation Epitaxial lift-off process with guided etching
CN108231534A (zh) * 2016-12-15 2018-06-29 上海新微技术研发中心有限公司 柔性薄膜的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541438A (en) * 1994-07-14 1996-07-30 The United States Of America As Represented By The Secretary Of The Air Force Backside illuminated MSM device
CN1802739A (zh) * 2003-06-06 2006-07-12 硅绝缘体技术有限公司 外延基片的制备方法
CN101785115A (zh) * 2007-07-03 2010-07-21 微连器件公司 薄膜ⅲ-ⅴ族化合物太阳能电池

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677785A (en) 1995-04-21 1997-10-14 Daewoo Electronics Co., Ltd. Method for forming an array of thin film actuated mirrors
TW492143B (en) 2001-05-11 2002-06-21 Macronix Int Co Ltd Manufacturing method of shallow trench isolation structure
GB0326321D0 (en) * 2003-11-12 2003-12-17 Univ Warwick Formation of lattice-tuning semiconductor substrates
US7678601B2 (en) 2006-01-20 2010-03-16 Texas Instruments Incorporated Method of forming an acceleration sensor
KR20100096879A (ko) 2009-02-25 2010-09-02 삼성전자주식회사 구리 패드를 포함하는 반도체 소자, 그 적층 구조 및 그 제조 방법
IN2012DN03051A (zh) * 2009-09-10 2015-07-31 Univ Michigan

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541438A (en) * 1994-07-14 1996-07-30 The United States Of America As Represented By The Secretary Of The Air Force Backside illuminated MSM device
CN1802739A (zh) * 2003-06-06 2006-07-12 硅绝缘体技术有限公司 外延基片的制备方法
CN101785115A (zh) * 2007-07-03 2010-07-21 微连器件公司 薄膜ⅲ-ⅴ族化合物太阳能电池

Also Published As

Publication number Publication date
WO2013043402A1 (en) 2013-03-28
US20140024222A1 (en) 2014-01-23
GB201406069D0 (en) 2014-05-21
DE112012003409T5 (de) 2014-05-08
GB2508572B (en) 2016-04-27
US8796120B2 (en) 2014-08-05
US20130071999A1 (en) 2013-03-21
US8541315B2 (en) 2013-09-24
GB2508572A (en) 2014-06-04
CN103797568A (zh) 2014-05-14
DE112012003409B4 (de) 2020-09-03

Similar Documents

Publication Publication Date Title
CN103797568B (zh) 用于挠性电子装置的高吞吐量外延剥离
US8482033B2 (en) High throughput epitaxial liftoff for releasing multiple semiconductor device layers from a single base substrate
EP2727140B1 (en) Sacrificial etch protection layers for reuse of wafers after epitaxial lift off
JP5524817B2 (ja) 薄いｓｏｉデバイスの製造
US10014216B2 (en) Method for manufacturing semiconductor device using high speed epitaxial lift-off and template for III-V direct growth and semiconductor device manufactured using the same
JP2001007362A (ja) 半導体基材および太陽電池の製造方法
US20170011964A1 (en) Reusable semiconductor substrates
CN102832104B (zh) 从单个基底基板形成两个器件晶片的方法
CN101944538A (zh) 半导体结构及其制造方法
US11574807B2 (en) Process for manufacturing transferable thin layer
US11976380B2 (en) Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material
Maeda et al. Thin epitaxial film of Ge and III-V directly bonded onto Si substrate
US20210032772A1 (en) Method for producing a single-crystal film of aln material and substrate for the epitaxial growth of a single-crystal film of aln material
US10204781B1 (en) Methods for bottom up fin structure formation
US20140084422A1 (en) Reclaimed Wafer And A Method For Reclaiming A Wafer
US9269569B1 (en) Low defect density lattice-mismatched semiconductor devices and methods of fabricating same
CN103668445A (zh) 异质外延单晶、异质结太阳能电池及它们的制造方法
WO2012089314A2 (en) A method for fabricating a semiconductor device
US20210005444A1 (en) Method for manufacturing a silicon on nitride substrate
Jaussaud et al. Wafer bonding and film transfer for advanced PV cells

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171107

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171107

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.