JP2010056530A - 半導体ウェハの製造方法 - Google Patents

半導体ウェハの製造方法 Download PDF

Info

Publication number
JP2010056530A
JP2010056530A JP2009164436A JP2009164436A JP2010056530A JP 2010056530 A JP2010056530 A JP 2010056530A JP 2009164436 A JP2009164436 A JP 2009164436A JP 2009164436 A JP2009164436 A JP 2009164436A JP 2010056530 A JP2010056530 A JP 2010056530A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
polishing
thickness
flatness
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009164436A
Other languages
English (en)
Other versions
JP5167207B2 (ja
Inventor
Klaus Roettger
レットガー クラウス
Gerhard Heier
ハイアー ゲルハルト
Alexander Heilmaier
ハイルマイアー アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2010056530A publication Critical patent/JP2010056530A/ja
Application granted granted Critical
Publication of JP5167207B2 publication Critical patent/JP5167207B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】半導体ウェハの前面のグローバルフラットネスの明らかな改善も、ローカルフラットネスの明らかな改善も行えるDSPポリシングを有する半導体ウェハを製造する方法を提供すること
【解決手段】上定盤と下定盤との間で半導体ウェハをポリシングする半導体ウェハの製造方法において、前記半導体ウェハを、キャリアのカットアウト部中に置き、ポリシング剤を供給して、前記半導体ウェハの中央での前記半導体ウェハの厚さと前記キャリアの厚さとの間の差が負になりかつ全体で10μm〜30μmの材料除去が達成されるまで両面ポリシングし、前記ポリシング剤はSiO2 0.1〜0.4質量%及びアルカリ性成分0.1〜0.9質量%含有する、半導体ウェハの製造方法。
【選択図】なし

Description

本発明は、特にエッジ領域においても改善されたフラットネスを有する半導体ウェハを得るという目標を追求する、半導体ウェハ、特にシリコンからなる半導体ウェハの製造方法に関する。本発明は、より正確には、上定盤と下定盤との間で半導体ウェハをポリシングすることを有し、その際、前記半導体ウェハはキャリア中のカットアウト部内に置かれて、研磨剤を供給しながら、前記半導体ウェハの中央の前記半導体ウェハの厚さと前記キャリアの厚さとの間の差が負になるまで両面ポリシングされる方法に関する。
このような方法は、特に平坦な半導体ウェハの製造のために適している。半導体ウェハのフラットネスは、最近の世代の電子部材の製造のための基板として、前記半導体ウェハの根本的な適性の評価を行うための中心的な品質パラメータである。完全に平坦でかつ並行に対峙する端面を備えた理想的に平坦な半導体ウェハは、部材の製造の際のリソグラフィーの間にステッパの焦点あわせの困難性が生じない。従って、その理想形状にできる限り近づける試みがなされた。この目的のために、結晶からスライシングした半導体ウェハは、一連の加工工程を通過し、その際、特に前記プロセスの始めに行われる、端面のラッピング及び/又は研削による機械加工が形状付与に利用される。それに引き続く工程、例えば半導体ウェハのエッチング及び端面のポリシングは、第1に表面付近の前記機械加工の後に残った損傷を取り除くため及び端面の平滑化のために行われる。同時に、この引き続く工程は、前記半導体ウェハのフラットネスに重大に影響を及ぼし、前記機械加工工程により達成されたフラットネスをできる限り維持するようにあらゆる努力がなされる。
このフラットネスの定量的な特性決定のために、一連の規格化されたパラメータが提供される。これは、特に、半導体ウェハの前面のエッジ領域にも通用し、その際、前面とは、通常では電子部材の集積のための基礎として使用される半導体ウェハの面を意味する。
電子部材の製造元は、前記エッジの領域もできる限り広範囲に、利用可能な面FQA、「Fixed Quality Area(平坦度適用領域)」に含めることに努力している。従って、特定の許容される周辺部除外領域EEは常に小さくなる。現時点で要求の厳しい規格は、1mmの周辺部除外領域を許容するだけである。
非平坦度は、SFQR値によって表すことができる。このSFQR値は、所定の寸法の、例えば20mm×20mmの面積の測定フィールドにおけるローカルフラットネスを表し、つまり同じ寸法を有する最小2乗誤差法(error square minimization)により得られた基準面に関する測定フィールドにおける前記半導体ウェハの前面の最大の高さの偏差の形で表される。パーシャルサイトはエッジ領域での測定される区域であり、前記区域はFQAの完全な成分ではないが、その中央部はFQAの中に存在する。このPSFQR値は、ESFQR値と同様に、パーシャルサイトにおけるローカルフラットネスを表す。後者のものは、包括的測定法に基づく。
このローカルフラットネスの他に、前記半導体ウェハの前面のグローバルフラットネスも常に留意しなければならない。前記グローバルフラットネスを表すための規格化されたパラメータは、GBIR値、及び前記値と関連するSBIR値である。両方のパラメータは、半導体ウェハの理想平面として仮定された背面に対する前面の最大の高さの偏差を表し、かつGBIR値の場合にはFQRを計算のために使用し、SBIR値の場合には測定区域に制限された面を計算のために使用することが異なる。
前記パラメータの定義及び前記パラメータを測定する方法の記載は、関連するSEMIスタンダードの、特にM1、M67及びM1530スタンダードに含まれている。
半導体ウェハの両面を同時に行うポリシングは、以後DSPポリシングといい、前記のローカルフラットネスに良好な影響を及ぼすことは公知である。DSPポリシングにおける材料除去は、それぞれの面で5μm〜15μmで、CMPポリシング(chemical-mechanical polishing)を用いて目指される材料除去よりも明らかに高い。DSPポリシングのために適した装置は、例えばDE 100 07 390 A1に記載されている。このDSPポリシングの間に、前記半導体ウェハは、ガイドケージとして作用するキャリアのカットアウト部中で、かつ上定盤と下定盤との間に置かれる。少なくとも一方の定盤及びキャリアは回転し、半導体ウェハは、研磨剤が供給されながら、輪転曲線により定められた軌道上を、研磨布で覆われた定盤に対して相対的に運動する。前記定盤を前記半導体ウェハに押し付ける研磨圧力及びポリシングの時間は、前記ポリシングによって生じる材料除去に決定的に関与するパラメータである。
このUS 2002/0055324 A1は、ポリシング剤がポリシングの完了時に停止試薬に置き換えられることにより完了するDSPポリシングを記載している。ここに記載されたポリシング剤は、典型的な組成を有する。例えば二酸化ケイ素(SiO2)を1〜10質量%の量で、アルカリ性成分を0.01〜10質量%の量で含有する。
US2008/0070483 A1には、それぞれDSPポリシングとして実施される2つの相互に連続するポリシング工程を有する方法が記載されている。第1のポリシング工程では、半導体ウェハの中央の半導体ウェハの厚さとキャリアの厚さとの間の差が負になるまで、半導体ウェハをポリシングする。こうして、理想形状とは相違する凹面の形を有する半導体ウェハが得られる。前記方法の利点は、前記半導体ウェハの前面のエッジ領域におけるローカルフラットネスは、35nmよりも低いPSFQR値を有し、従って既に第1のポリシング工程後に良好であると見なされる範囲内にあることである。この方法の欠点は、前記半導体ウェハの前面のグローバルフラットネスを100nmより低いSBIR値にするために、第2のDSPポリシングを必要とすることである。
DE 100 07 390 A1 US 2002/0055324 A1 US 2008/0070483 A1
従って、本発明の課題は、前記半導体ウェハの前面のグローバルフラットネスの明らかな改善も、ローカルフラットネスの明らかな改善も行えるDSPポリシングを有する半導体ウェハを製造する方法を提供することである。
本発明は、上定盤と下定盤との間で半導体ウェハをポリシングすることを有し、その際、前記半導体ウェハを、キャリアのカットアウト部中に置き、ポリシング剤を供給して、半導体ウェハの中央での半導体ウェハの厚さとキャリアの厚さとの間の差が負になりかつ全体で10μm〜30μmの材料除去が達成されるまで両面ポリシングし、その際、前記ポリシング剤はSiO2 0.1〜0.4質量%及びアルカリ性成分0.1〜0.9質量%含有する、半導体ウェハの製造方法に関する。
前記方法は、US2008/0070483 A1に記載された方法とは、主に、SiO2及びアルカリ性成分を通常よりも明らかに低い濃度で含有するポリシング剤を使用することにより異なっている。この差異により、前記半導体ウェハの前面がポリシング後にエッジ領域において曲がりが弱く、中央領域とエッジ領域との間の厚さの差が小さくなる。従って、グローバルフラットネス、特にSBIR値は改善される。さらに、ローカル形状、特にPSFQR値及びESFQR値の改善も達成される。従って、前記方法は唯一のDSPポリシングだけを有しかつ他のDSPポリシングを有しないことが有利である。
SiO2及びこのアルカリ性成分は、有利にポリシング剤の利用の直前(60秒〜1秒)まで混合されないので、前記ポリシング剤は使用位置で始めて生じる。この措置はゲル形成を妨げる。
このDSPポリシングは、半導体ウェハの中央での半導体ウェハの厚さとキャリアの厚さとの間の差(以後、アンダーハング(underhang)という)が負になるか又は有利に−2.5〜−5μmの範囲内、特に有利に−2.5〜−3.5μmの範囲内になるまで実施される。前記ポリシング剤は、SiO2 0.1〜0.4質量%、及び有利にアルカリ性成分0.2〜0.8質量%を含有する。特に、SiO2 0.2〜0.3質量%、及びアルカリ性成分0.5〜0.7質量%が有利である。アルカリ性成分とは、次の化合物の少なくとも1種であると考えられる:炭酸ナトリウム、炭酸カリウム、水酸化ナトリウム、水酸化カリウム、水酸化テトラメチルアンモニウム(TMAH)及び他の第4級アンモニウム化合物。アルカリ成分が1種以上の化合物を含む場合、その濃度の合計が上記の濃度範囲にあるべきである。
この方法の出発製品は、有利に、シリコンの単結晶からスライスされ、この半導体ウェハの端面、つまり前面と背面とをラッピング及び/又は研削することにより機械加工された半導体ウェハである。前面とは、電子部材の構造の作製のための面を形成することが定められている端面である。前記半導体ウェハの前記エッジは、衝突による損傷に対して敏感でなくすために既に丸められていてもよい。さらに、先行する機械加工の結果としての表面付近の損傷は、酸性エッチング剤及び/又はアルカリ性エッチング剤中でのエッチングにより十分に除去される。さらに、前記半導体ウェハは更なる加工工程、特に洗浄工程又はエッジのポリシングを行うことができる。請求項に記載された方法により、前記半導体ウェハは同時に両面ポリシングされ、その際、DSPポリシングは生産性の向上のために有利に複数ウェハポリシングとして実施され、その際、半導体ウェハ用にそれぞれ複数のカットアウト部を備えた複数のキャリアが使用される。本発明による方法は、有利に他のDSPポリシングを含まない。しかしながら、有利に、前記前面はDSPポリシングの後に、片面ポリシング(CMPポリシング)により平滑にされる。これに関連する材料除去は、一般に0.2μm〜0.5μmである。
実施例による半導体ウェハの、前記半導体ウェハの直径Dに沿った距離Aとして記録した前面の表面曲線を示す。 比較例による半導体ウェハの、前記半導体ウェハの直径Dに沿った距離Aとして記録した前面の表面曲線を示す。
実施例(E)及び比較例(C):
直径300mmのシリコンからなる半導体ウェハを単結晶からスライシングし、それぞれ同じ方法で機械加工及びエッチングにより前処理された。引き続き、前記半導体ウェハを両面ポリシング機(Peter Wolters AG社のタイプAC 2000)で、それぞれ−0.9μm(C)又は−3.55μm(E)のアンダーハングが達成されるまでポリシングした。半導体ウェハ(E)の部分は、本発明により、SiO2を0.3質量%の濃度で、及び炭酸カリウム0.2質量%及び水酸化カリウム0.02質量%からなるアルカリ成分を含有するポリシング剤でポリシングした。
半導体ウェハ(C)の他の部分は、ほぼ同じ種類のポリシング剤でポリシングするが、SiO2の濃度は1.5質量%であり、炭酸カリウムの濃度は2質量%及び水酸化カリウムの濃度は0.07質量%であった。
ポリシングされた半導体ウェハのグローバルフラットネス及びローカルフラットネスは、KLA-Tencor社のタイプWaferSightの測定装置(FQA=298mm及びEE=1mm)で調査した。この結果は以下の表中にまとめられている。
Figure 2010056530
前記値はそれぞれ複数の個々の値からの平均値である。前記結果は特に、前記アンダーハングが、実施例では−3.55μmであるように比較例よりも明らかに高い場合であっても、グローバルフラットネスが本発明による方法の適用により改善されることを示す。US2008/0070483 A1の教示によると、むしろGBIR値及びSBIR値の悪化が期待されていた。
図1及び図2は、それぞれの実施例(図1)及び比較例(図2)による半導体ウェハの、前記半導体ウェハの直径Dに沿った距離Aとして記録した前面の表面曲線を示す。実施例による半導体ウェハは、グローバルフラットネスに関しても、エッジ領域のフラットネスに関しても極めて平坦であることが確認できる。特に、わずかなエッジロールオフが存在するだけである。それに対して、比較例による半導体ウェハは、著しく凹型に形成されたウェハ形状にもかかわらず、著しいエッジロールオフを示す。

Claims (5)

  1. 上定盤と下定盤との間で半導体ウェハをポリシングする半導体ウェハの製造方法において、前記半導体ウェハを、キャリアのカットアウト部中に置き、ポリシング剤を供給して、前記半導体ウェハの中央での前記半導体ウェハの厚さと前記キャリアの厚さとの間の差が負になりかつ全体で10μm〜30μmの材料除去が達成されるまで両面ポリシングし、前記ポリシング剤はSiO2 0.1〜0.4質量%及びアルカリ性成分0.1〜0.9質量%含有する、半導体ウェハの製造方法。
  2. 前記半導体ウェハを、前記半導体ウェハの厚さと前記キャリアの厚さとの間の差が−2.5μm〜−3.5μmとなるまで両面ポリシングする、請求項1記載の方法。
  3. 前記ポリシング剤は、炭酸カリウム又は水酸化テトラメチルアンモニウム又は両方の化合物をアルカリ性成分として含有する、請求項1記載の方法。
  4. 半導体ウェハの他のDSPポリシングを実施しない、請求項1記載の方法。
  5. SiO2及びアルカリ性成分を、前記ポリシング剤を使用する直前まで混合しない、請求項1記載の方法。
JP2009164436A 2008-08-27 2009-07-13 半導体ウェハの製造方法 Active JP5167207B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008044646A DE102008044646B4 (de) 2008-08-27 2008-08-27 Verfahren zur Herstellung einer Halbleiterscheibe
DE102008044646.7 2008-08-27

Publications (2)

Publication Number Publication Date
JP2010056530A true JP2010056530A (ja) 2010-03-11
JP5167207B2 JP5167207B2 (ja) 2013-03-21

Family

ID=41693610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009164436A Active JP5167207B2 (ja) 2008-08-27 2009-07-13 半導体ウェハの製造方法

Country Status (7)

Country Link
US (1) US8242020B2 (ja)
JP (1) JP5167207B2 (ja)
KR (1) KR101062254B1 (ja)
CN (1) CN101659027A (ja)
DE (1) DE102008044646B4 (ja)
SG (1) SG159469A1 (ja)
TW (1) TWI399804B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
CN101829946B (zh) * 2010-05-28 2013-01-09 江苏南晶红外光学仪器有限公司 红外窗口片的双面加工工艺
US9588441B2 (en) * 2012-05-18 2017-03-07 Kla-Tencor Corporation Method and device for using substrate geometry to determine optimum substrate analysis sampling
JP6451825B1 (ja) * 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11347926A (ja) * 1998-06-10 1999-12-21 Memc Kk シリコンウエハのラッピング方法
JP2005158798A (ja) * 2003-11-20 2005-06-16 Shin Etsu Handotai Co Ltd 半導体ウェーハの両面研磨方法、半導体ウェーハ及びキャリアプレート
JP2005254401A (ja) * 2004-03-12 2005-09-22 Seiko Epson Corp 研磨布、研磨布の製造方法、研磨装置及び半導体装置の製造方法
JP2007214205A (ja) * 2006-02-07 2007-08-23 Fujimi Inc 研磨用組成物

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG54606A1 (en) * 1996-12-05 1998-11-16 Fujimi Inc Polishing composition
JP3810588B2 (ja) * 1998-06-22 2006-08-16 株式会社フジミインコーポレーテッド 研磨用組成物
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE10012840C2 (de) * 2000-03-16 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben
DE10046933C2 (de) 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP4212861B2 (ja) * 2002-09-30 2009-01-21 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いたシリコンウエハの研磨方法、並びにリンス用組成物及びそれを用いたシリコンウエハのリンス方法
US7008308B2 (en) * 2003-05-20 2006-03-07 Memc Electronic Materials, Inc. Wafer carrier
KR100511943B1 (ko) * 2003-05-22 2005-09-01 한화석유화학 주식회사 화학·기계 연마용 산화세륨 초미립자 농축액 및 이의제조방법
WO2006031641A2 (en) * 2004-09-10 2006-03-23 Cree, Inc. Method of manufacturing carrier wafer and resulting carrier wafer structures
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
JP5060755B2 (ja) * 2006-09-29 2012-10-31 Sumco Techxiv株式会社 半導体ウェハの粗研磨方法、及び半導体ウェハの研磨装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11347926A (ja) * 1998-06-10 1999-12-21 Memc Kk シリコンウエハのラッピング方法
JP2005158798A (ja) * 2003-11-20 2005-06-16 Shin Etsu Handotai Co Ltd 半導体ウェーハの両面研磨方法、半導体ウェーハ及びキャリアプレート
JP2005254401A (ja) * 2004-03-12 2005-09-22 Seiko Epson Corp 研磨布、研磨布の製造方法、研磨装置及び半導体装置の製造方法
JP2007214205A (ja) * 2006-02-07 2007-08-23 Fujimi Inc 研磨用組成物

Also Published As

Publication number Publication date
DE102008044646A1 (de) 2010-03-25
KR101062254B1 (ko) 2011-09-06
CN101659027A (zh) 2010-03-03
TWI399804B (zh) 2013-06-21
DE102008044646B4 (de) 2011-06-22
US8242020B2 (en) 2012-08-14
SG159469A1 (en) 2010-03-30
TW201009910A (en) 2010-03-01
KR20100025470A (ko) 2010-03-09
US20100055908A1 (en) 2010-03-04
JP5167207B2 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
TW514976B (en) Method for processing semiconductor wafer and semiconductor wafer
KR102346305B1 (ko) 실리콘 웨이퍼의 연마방법
JP2008078660A (ja) 半導体ウェハを研磨する方法及びその方法に従って製作可能な研磨された半導体ウェハ
WO2006090574A1 (ja) 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
CN108369895B (zh) 单晶半导体晶片和用于生产半导体晶片的方法
TW201013770A (en) Method for polishing a semiconductor wafer
EP3296376A1 (en) Polishing composition
TW201438087A (zh) 半導體材料晶圓的拋光方法
JP5167207B2 (ja) 半導体ウェハの製造方法
JP5939578B2 (ja) 研磨用組成物およびそれを用いた研磨方法
US20090042390A1 (en) Etchant for silicon wafer surface shape control and method for manufacturing silicon wafers using the same
JP2013527985A (ja) バルクシリコンの研磨組成物及び研磨方法
CN108966673B (zh) 硅基板的研磨方法和研磨用组合物套组
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP5598607B2 (ja) シリコンウェーハの研磨方法及び研磨剤
JP2015220370A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
KR20210045495A (ko) 패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들
KR100914605B1 (ko) 나노토포그라피가 개선된 웨이퍼 제조 방법
KR20120121333A (ko) 마스크 블랭크용 기판의 측면연마방법과 이를 통해 제조된 마스크 블랭크용 기판 및 마스크 블랭크
KR20030053085A (ko) 실리콘 웨이퍼의 제조방법
JP2006039407A (ja) ガラス板の製造方法およびペリクル
KR100920885B1 (ko) 에픽텍셜 웨이퍼의 제작 방법
JPH06333894A (ja) 半導体ウェーハの研磨方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120427

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5167207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250