CN101659027A - 用于制造半导体晶片的方法 - Google Patents

用于制造半导体晶片的方法 Download PDF

Info

Publication number
CN101659027A
CN101659027A CN200910168313A CN200910168313A CN101659027A CN 101659027 A CN101659027 A CN 101659027A CN 200910168313 A CN200910168313 A CN 200910168313A CN 200910168313 A CN200910168313 A CN 200910168313A CN 101659027 A CN101659027 A CN 101659027A
Authority
CN
China
Prior art keywords
semiconductor wafer
polishing
weight
thickness
polishing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910168313A
Other languages
English (en)
Inventor
K·勒特格
G·海尔
A·海尔迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101659027A publication Critical patent/CN101659027A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明涉及用于制造半导体晶片的方法，其包括在上下抛光圆盘之间抛光该半导体晶片，其中位于载体圆盘的留空中的半导体晶片在加入抛光剂的情况下双面抛光，直至该半导体晶片在半导体晶片中心的厚度与载体圆盘厚度之差为负数，去除材料的总量达到10μm至30μm，所述抛光剂包含0.1至0.4重量％的SiO2及0.1至0.9重量％的碱性组份。

Description

用于制造半导体晶片的方法
技术领域
本发明涉及用于制造半导体晶片尤其是硅半导体晶片的方法，其目的在于获得尤其是在边缘范围内具有改善的平面度的半导体晶片。更具体而言，本发明涉及一种方法，其包括在上下抛光圆盘之间抛光该半导体晶片，其中位于载体圆盘的留空(Aussparung)中的半导体晶片在加入抛光剂的情况下双面抛光，直至半导体晶片在半导体晶片中心的厚度与载体圆盘厚度之差为负数。该方法适合于制造特别平坦的半导体晶片。
背景技术
半导体晶片的平面度是用于评价半导体晶片作为用于制造最新一代电子元件的基材的基本适应性的核心品质参数。理想地平坦的半导体晶片具有完美地平坦的平行相对的侧面，在制造元件时平版印刷期间不会引起分档器(Stepper)的聚焦困难。因此，尝试尽可能接近该理想形状。为此，对由晶体切割的半导体晶片实施一系列的加工步骤，其中尤其是该方法开始时通过研磨和/或磨削侧面的机械加工用于切削加工。首先实施随后的步骤，例如蚀刻半导体晶片和抛光侧面，以消除机械加工步骤所留下的接近表面的损伤，以及用于侧面的光滑化。这些随后的步骤同时在决定性的程度上影响半导体晶片的平面度，所有努力的目的在于，尽可能获得通过机械加工步骤所能达到的平面度。
有一系列标准化的参数用于定量表征平面度。这也特别适用于半导体晶片正面边缘的范围，其中正面通常是指半导体晶片的作为用于集成电子元件的基底使用的面。
电子元件的制造者还努力将边缘范围尽可能地包括在可使用的区域FQA“品质保证区(Fixed Quality Area)”中。因此，规定的允许的边缘排除范围EE“缘排除范围(Edge Exclusion)”变得更小。目前，要求高的规范仅允许1mm的边缘排除范围。
不平度可以通过SFQR值加以描述。SFQR值是指例如面积为20mm×20mm的特定尺寸的测量区域内的局部平面度，更精确而言是半导体晶片正面在测量区域内相对于通过误差平方最小化(Fehlerquadratminimierung)获得的具有相同尺寸的参考面的最大高度偏差的形式。也称作“部分区分位点(partial sites)”的边缘区域是边缘范围内的测量区域，其不再是FQA的完全部分，但其中心仍然位于FQA中。PSFQR值与ESFQR值一样也是部分区分位点内的局部平面度。后者是基于所包括的基体。
除了局部平面度以外，还必须一直注意半导体晶片正面的整体平面度。用于描述整体平面度的标准化参数是GBIR值以及与该值相关的SBIR值。两个数值均表示为半导体晶片的正面相对于被假定为理想平面的背面的最大高度偏差，区别在于在GBIR值的情况下考虑FQA，而在SBIR值的情况下考虑被限制在测量区域的范围。
相关的SEMI标准，尤其是M1、M67和M1530标准包括上述参数的定义以及用于测量所述参数的方法的描述。
已知对半导体晶片实施双面同步抛光，下面称作DSP抛光，有利地影响局部平面度。在DSP抛光过程中去除材料的量为每面5μm至15μm，明显高于利用CMP抛光(化学机械抛光)所期望的去除材料的量。适合于DSP抛光的机械例如DE 100 07 390 A1所述。在DSP抛光期间，半导体晶片位于作为引导保持架的载体圆盘为此设置的留空中，并且在上下抛光圆盘之间。至少一个抛光圆盘及载体圆盘转动，半导体晶片在加入抛光剂的情况下在由滚动曲线预定的路径上相对于覆盖有抛光布的抛光圆盘移动。由抛光圆盘施加在半导体晶片上的抛光压力以及抛光时间是决定性地参与确定由抛光导致的材料去除量的参数。
US 2002/0055324 A1描述了一种DSP抛光，其是通过在抛光结束时用停止试剂代替抛光剂而结束的。此处所述的抛光剂具有典型的组成。因此，例如包含1至10重量％的量的二氧化硅(SiO2)以及0.01至10重量％的量的碱性组份。
US 2008/0070483 A1描述了一种方法，其包括两个相继的均作为DSP抛光实施的抛光步骤。在第一抛光步骤中，抛光半导体晶片直至半导体晶片在半导体晶片中心的厚度与载体圆盘厚度之差为负数。以此方式获得的半导体晶片具有与理想形状偏差的凹陷的形状。该方法的优点在于，半导体晶片正面边缘范围内的局部平面度具有不大于35nm的PSFQR值，因此在第一抛光步骤之后已经在被认为是有利的范围内。该方法的缺点在于，需要第二DSP抛光以使半导体晶片正面的整体平面度达到小于100nm的SBIR值。
发明内容
因此，本发明的目的在于提供制造半导体晶片的方法，其包括明显改善半导体晶片正面的整体平面度和局部平面度的DSP抛光。
本发明涉及用于制造半导体晶片的方法，其包括在上下抛光圆盘之间抛光该半导体晶片，其中位于载体圆盘的留空中的半导体晶片在加入抛光剂的情况下双面抛光，直至半导体晶片在半导体晶片中心的厚度与载体圆盘厚度之差为负数，去除材料的总量达到10μm至30μm，抛光剂包含0.1至0.4重量％的SiO2及0.1至0.9重量％的碱性组份。
该方法与US 2008/0070483 A1所述方法的主要区别在于，所用抛光剂中所包含的SiO2及碱性组份的浓度明显低于常用值。该区别导致半导体晶片正面在抛光之后于边缘范围内的弯曲程度更弱，以及在中心范围和边缘范围之间更小的厚度差。因此，改善了整体平面度，尤其是SBIR值。此外，还改善了局部几何形状，尤其是PSFQR值和ESFQR值。因此，该方法优选仅包括这一次DSP抛光，而不包括其他的DSP抛光。
SiO2及碱性组份优选在使用抛光剂之前才立即(60至1秒)混入，从而仅在使用位置上才产生抛光剂。该措施抑制胶凝作用。
实施DSP抛光直至半导体晶片在半导体晶片中心的厚度与载体圆盘厚度之差为负数，下面称作凹陷(Unterstand)，或者优选在-2.5至-5μm，更优选-2.5至-3.5μm的范围内。抛光剂包含0.1至0.4重量％的SiO2及优选0.2至0.8重量％的碱性组份。0.2至0.3重量％的SiO2及0.5至0.7重量％的碱性组份为特别优选的。碱性组份是指以下化合物中的至少一种：碳酸钠、碳酸钾、氢氧化钠、氢氧化钾、氢氧化四甲基铵(TMAH)以及其他季铵化合物。若碱性组份包括多于一种化合物，则它们的浓度之和应当在上述浓度范围之内。
该方法的起始产物优选为由硅单晶切割的半导体晶片，其通过研磨和/或磨削侧面即半导体晶片的正面和背面而被机械加工。被指定为用于形成电子元件结构的表面的侧面适合作为正面。半导体晶片的边缘可以已经被圆化，以使其对冲击损伤不敏感。此外，通过在酸性和/或碱性蚀刻剂中进行蚀刻而基本上消除之前机械加工所导致的接近表面的损伤。此外，可以已经对半导体晶片实施其他加工步骤，尤其是清洗步骤或者抛光边缘。根据本发明方法，对半导体晶片实施双面同时抛光，优选以多晶片抛光的方式实施DSP抛光以提高产率，其中使用分别具有多个针对半导体晶片的留空的多个载体圆盘。根据本发明的方法优选不包括其他的DSP抛光。但是针对性地在DSP抛光之后通过单面抛光(CMP抛光)而使正面光滑化。与此相关的材料去除量通常为0.2μm至0.5μm。
附图说明
图1和图2所示为实施例(图1)和比较例(图2)的各个半导体晶片的正面沿半导体晶片直径D的距离A记录的表面轮廓。
具体实施方式
实施例(E)及比较例(C)：
由单晶切割直径为300mm的硅半导体晶片，均以相同的方式通过机械加工及蚀刻而进行预处理。随后在Peter Wolters股份公司的AC 2000型双面抛光机中进行抛光，直至达到-0.9μm(C)和-3.55μm(E)的凹陷。一部分半导体晶片(E)根据本发明利用抛光剂进行抛光，该抛光剂包含浓度为0.3重量％的SiO2以及由0.2重量％的碳酸钾和0.02重量％的氢氧化钾组成的碱性组份。
其他部分的半导体晶片(C)利用几乎相同的抛光剂进行抛光，但是SiO2浓度为1.5重量％，碳酸钾浓度为2重量％，以及氢氧化钾浓度为0.07重量％。
利用KLA-Tencor的WaferSight型测量仪检测经抛光的半导体晶片的整体和局部平面度(FQA＝298mm而EE＝1mm)。结果汇总于下表。
表：
  材料去除总量[μm]   凹陷[μm]   GBIR[μm]   SBIR[μm]   PSFQR[μm]   ESFQR[μm]
  E   23.17   -3.55   0.24   0.072   0.02   0.129
  C   20.69   -0.91   0.48   0.157   0.058   0.214
所示数值均为多个单值的平均值。结果尤其是表明，即使在如实施例中-3.55μm的凹陷明显高于比较例的情况下，仍然通过应用本发明方法改善了整体平面度。根据US 2008/0070483 A1的教导，却可以预计到GBIR值和SBIR值的变差。
图1和图2所示为根据实施例(图1)和比较例(图2)的各个半导体晶片的正面沿半导体晶片直径D的距离A记录的表面轮廓。可以看出，根据实施例的半导体晶片在整体平面度和边缘范围内的平面度方面均非常平坦。尤其是仅存在小的塌边现象(Edge Roll off)。与此不同，根据比较例的半导体晶片虽然具有强烈凹陷的晶片形状，仍然产生严重的塌边现象。

Claims (5)

1、用于制造半导体晶片的方法，其包括在上下抛光圆盘之间抛光该半导体晶片，其中位于载体圆盘的留空中的半导体晶片在加入抛光剂的情况下双面抛光，直至该半导体晶片在半导体晶片中心的厚度与载体圆盘厚度之差为负数，去除材料的总量达到10μm至30μm，其中所述抛光剂包含0.1至0.4重量％的SiO2及0.1至0.9重量％的碱性组份。
2、根据权利要求1的方法，其特征在于，对所述半导体晶片进行双面抛光，直至半导体晶片中心的厚度与载体圆盘厚度之差在-2.5μm至-3.5μm的范围内。
3、根据权利要求1的方法，其特征在于，所述抛光剂包含碳酸钾或氢氧化四甲基铵或这两种化合物作为所述碱性组份。
4、根据权利要求1的方法，其特征在于，不对所述半导体晶片实施其他的DSP抛光。
5、根据权利要求1的方法，其特征在于，在使用所述抛光剂之前才立即混入SiO2和所述碱性组份。
CN200910168313A 2008-08-27 2009-08-27 用于制造半导体晶片的方法 Pending CN101659027A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008044646.7 2008-08-27
DE102008044646A DE102008044646B4 (de) 2008-08-27 2008-08-27 Verfahren zur Herstellung einer Halbleiterscheibe

Publications (1)

Publication Number Publication Date
CN101659027A true CN101659027A (zh) 2010-03-03

Family

ID=41693610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910168313A Pending CN101659027A (zh) 2008-08-27 2009-08-27 用于制造半导体晶片的方法

Country Status (7)

Country Link
US (1) US8242020B2 (zh)
JP (1) JP5167207B2 (zh)
KR (1) KR101062254B1 (zh)
CN (1) CN101659027A (zh)
DE (1) DE102008044646B4 (zh)
SG (1) SG159469A1 (zh)
TW (1) TWI399804B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101829946A (zh) * 2010-05-28 2010-09-15 江苏南晶红外光学仪器有限公司 红外窗口片的双面加工工艺
CN111295740A (zh) * 2017-12-25 2020-06-16 胜高股份有限公司 晶圆的双面研磨方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
US9588441B2 (en) * 2012-05-18 2017-03-07 Kla-Tencor Corporation Method and device for using substrate geometry to determine optimum substrate analysis sampling

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG54606A1 (en) * 1996-12-05 1998-11-16 Fujimi Inc Polishing composition
JPH11347926A (ja) * 1998-06-10 1999-12-21 Memc Kk シリコンウエハのラッピング方法
JP3810588B2 (ja) * 1998-06-22 2006-08-16 株式会社フジミインコーポレーテッド 研磨用組成物
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE10012840C2 (de) * 2000-03-16 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben
DE10046933C2 (de) 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP4212861B2 (ja) * 2002-09-30 2009-01-21 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いたシリコンウエハの研磨方法、並びにリンス用組成物及びそれを用いたシリコンウエハのリンス方法
US7008308B2 (en) * 2003-05-20 2006-03-07 Memc Electronic Materials, Inc. Wafer carrier
KR100511943B1 (ko) * 2003-05-22 2005-09-01 한화석유화학 주식회사 화학·기계 연마용 산화세륨 초미립자 농축액 및 이의제조방법
JP4352229B2 (ja) * 2003-11-20 2009-10-28 信越半導体株式会社 半導体ウェーハの両面研磨方法
JP2005254401A (ja) * 2004-03-12 2005-09-22 Seiko Epson Corp 研磨布、研磨布の製造方法、研磨装置及び半導体装置の製造方法
WO2006031641A2 (en) * 2004-09-10 2006-03-23 Cree, Inc. Method of manufacturing carrier wafer and resulting carrier wafer structures
JP2007214205A (ja) * 2006-02-07 2007-08-23 Fujimi Inc 研磨用組成物
DE102006044367B4 (de) 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
JP5060755B2 (ja) * 2006-09-29 2012-10-31 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハの粗研磨方法、及び半導体ウェハの研磨装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101829946A (zh) * 2010-05-28 2010-09-15 江苏南晶红外光学仪器有限公司 红外窗口片的双面加工工艺
CN101829946B (zh) * 2010-05-28 2013-01-09 江苏南晶红外光学仪器有限公司 红外窗口片的双面加工工艺
CN111295740A (zh) * 2017-12-25 2020-06-16 胜高股份有限公司 晶圆的双面研磨方法
CN111295740B (zh) * 2017-12-25 2023-04-18 胜高股份有限公司 晶圆的双面研磨方法

Also Published As

Publication number Publication date
TWI399804B (zh) 2013-06-21
JP5167207B2 (ja) 2013-03-21
US8242020B2 (en) 2012-08-14
JP2010056530A (ja) 2010-03-11
DE102008044646B4 (de) 2011-06-22
TW201009910A (en) 2010-03-01
DE102008044646A1 (de) 2010-03-25
US20100055908A1 (en) 2010-03-04
KR20100025470A (ko) 2010-03-09
SG159469A1 (en) 2010-03-30
KR101062254B1 (ko) 2011-09-06

Similar Documents

Publication Publication Date Title
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
JP5995825B2 (ja) 少なくとも１つのウエハを研磨する方法
TWI566287B (zh) 半導體材料晶圓的拋光方法
US7077726B2 (en) Semiconductor wafer with improved local flatness, and method for its production
TWI336280B (en) Verfahren zum polieren einer halbleiterscheibe und eine nach dem verfahren herstellbare polierte halbleiterscheibe
CN101670546B (zh) 抛光半导体晶圆的方法
US20110097974A1 (en) Method for polishing a semiconductor wafer
US20100327414A1 (en) Method For Producing A Semiconductor Wafer
CN101659027A (zh) 用于制造半导体晶片的方法
Chidambaram et al. Fine grinding of silicon wafers: a mathematical model for grinding marks
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
EP1195798B1 (en) Method for producing semiconductor wafer
TW201935548A (zh) 用於拋光半導體晶圓的方法
WO2003107402A1 (ja) 半導体ウエーハ
KR100728887B1 (ko) 실리콘 웨이퍼 양면 연마방법
US9193025B2 (en) Single side polishing using shape matching
KR20220082036A (ko) 웨이퍼의 연마 방법 및 실리콘 웨이퍼
Satake et al. Kinematic analysis of double-sided polishing of silicon wafers for improving surface flatness
JP2004087523A (ja) 半導体ウェーハの製造方法
JP2003017444A (ja) 半導体ウェーハの加工取り代の測定方法およびその装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100303