WO2003107402A1 - 半導体ウエーハ - Google Patents

半導体ウエーハ Download PDF

Info

Publication number
WO2003107402A1
WO2003107402A1 PCT/JP2003/007321 JP0307321W WO03107402A1 WO 2003107402 A1 WO2003107402 A1 WO 2003107402A1 JP 0307321 W JP0307321 W JP 0307321W WO 03107402 A1 WO03107402 A1 WO 03107402A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
semiconductor wafer
shape
semiconductor
outer peripheral
Prior art date
Application number
PCT/JP2003/007321
Other languages
English (en)
French (fr)
Inventor
宮下　昭
讃岐　幸悦
佐藤　正和
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to US10/486,424 priority Critical patent/US20040195657A1/en
Priority to KR10-2004-7002135A priority patent/KR20050002801A/ko
Priority to EP03733337A priority patent/EP1513192A1/en
Publication of WO2003107402A1 publication Critical patent/WO2003107402A1/ja

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Definitions

  • the present invention relates to a semiconductor wafer represented by a silicon wafer, and more particularly to a shape of a semiconductor wafer.
  • silicon wafers used as semiconductor substrate materials have been manufactured by manufacturers of wafers, and are generally manufactured using the Chizokurano-ski (Czochra 1 ski; CZ) method or floating zone melting (FZ).
  • CZ Chizokurano-ski
  • FZ floating zone melting
  • ⁇ Chamfering process for chamfering the outer periphery of the wafer to prevent chipping
  • ⁇ Lapping process for adjusting the thickness and flatness of the wafer
  • Etching process for etching the wafer to remove the processing distortion of the wafer
  • Polishing to further improve the surface roughness and flatness of the etched wafer and make the wafer surface mirror-finished Grayed) step
  • cleaning step for removing the abrasives and contaminants adhered to the cleaning to Ueha the Ueha is performed, the semiconductor Ueha is manufactured.
  • the manufacturing process of the semiconductor wafer shows the main process, and other processes such as a heat treatment process can be added or the order of the processes can be changed.
  • the semiconductor wafer manufactured in this way is generally manufactured on a wafer at a device maker side to manufacture a semiconductor device.
  • a process of forming a resist pattern by forming a thin film such as an oxide film, a metal film, or polysilicon on a semiconductor wafer is usually performed about 20 to 30 times.
  • a DRAM dynamicrandom access memory
  • the line width is 0.25 ⁇ !
  • the pattern is drawn. Then, when such thin films are wired in multiple layers on a semiconductor wafer, irregularities are generated on the surface of the layers, and the step increases as the number of layers increases.
  • CMP Chemical Mechanical Polishing
  • a wafer that is flat to the vicinity of the outermost periphery of the main surface of the wafer (the vicinity of the chamfered portion) is required.
  • various techniques have been devised on the wafer manufacturer side. For example, after highly flattening by polishing or surface grinding, etc., the above-mentioned CMP, which can obtain a uniform polishing allowance, is a mirror-polished wafer with a predetermined surface roughness while maintaining the obtained flatness.
  • the technology is applied in the polishing (polishing) process, and a smooth, non-distorted mirror finish is applied.
  • This CMP technology in principle, is polished by chemical and mechanical actions.
  • the CMP is performed under a predetermined load.
  • Polishing is performed by relatively sliding the wafer and the polishing cloth.
  • a soft silicon hydrated film is formed on the surface of the wafer by the alkaline solution, and the polishing proceeds by removing the hydrated film.
  • polishing is performed by a CMP polisher with a polishing head that uses a retaining ring that pushes a polishing cloth around the wafer to prevent overpolishing of the outer periphery and to prevent peripheral sagging. It is getting to be.
  • the GBIR, SBIR, and SFQR indices are: ⁇ Although the flatness at the center of the wafer can be accurately evaluated, ⁇ the shape of the wafer at the outer periphery of the wafer, especially near the boundary between the main surface of the wafer and the chamfered part, is accurately evaluated. Can not do it. Therefore, there is a problem that the yield is reduced even if the flatness of the semiconductor device is within the standard according to the above index. For example, in the device manufacturing process, many processing apparatuses such as an exposure apparatus and a CMP are used, and in a process in which processing is performed using such an apparatus, the yield often decreases.
  • One of the causes is considered to be, for example, the compatibility between the wafer holding chuck used in the exposure apparatus in the photolithography process and the shape of the wafer.
  • compatibility between the wafer chuck and the wafer shape it is important to match the shape of the wafer chuck and the shape of the outer peripheral portion of the wafer. For example, if the shape of the wafer chuck and the shape of the outer periphery of the wafer are poorly matched, defocus will occur when the resist pattern is transferred to the wafer surface, resulting in a decrease in yield. . Therefore, the chuck for holding the wafer It is desired to manufacture a semiconductor wafer compatible with the above.
  • the matching between the shape of the wafer chuck and the shape of the outer peripheral portion of the wafer is a problem on the device manufacturer side, and cannot be confirmed accurately on the device manufacturer side. Therefore, as an e-maker, it has become necessary to supply an e-ha that has a shape that does not affect the yield even if there is some degree of variation in the chuck shape on the depice manufacturer side.
  • polishing by CMP or the like in the device manufacturing process uniformity of polishing allowance within the wafer surface is important.
  • the shape of the wafer outer peripheral portion cannot be accurately evaluated, the shape of the wafer outer peripheral portion cannot be controlled with high accuracy. Therefore, when performing CMP using the retainer ring in the device process, for example, if the outer peripheral shape of the semiconductor wafer is sagged, non-cutting occurs and the polishing allowance is reduced, and When CMP is performed using a flat wafer, the polishing process itself can easily process the wafer into a spatter shape, and thus the polishing allowance varies. As a result, the film thickness became non-uniform and discolored, resulting in a decrease in yield.
  • the conventional semiconductor wafer when both sides of the wafer are polished by a CMP polishing machine or the like having a polishing head using the retainer ring during a polishing process in the wafer manufacturing, the outer peripheral portions of both the front and back surfaces of the wafer are removed. It has a splashed shape.
  • the retaining ring is not used in the polishing step, the outer periphery of both the front and back surfaces of the wafer is often sagged due to the effect of etching or the like. That is, the conventional semiconductor wafer has a similar shape on both the front and back surfaces of the wafer, although the condition of the solder and the dripping are slightly different.
  • a semiconductor wafer having a shape suitable for an exposure apparatus in a photolithography process during the manufacture of a semiconductor device if the semiconductor wafer is subjected to CMP, the uniformity of polishing allowance is deteriorated. It becomes a problem.
  • a semiconductor wafer having a shape suitable for CMP has a problem in that it is incompatible with an exposure apparatus and causes a decrease in yield. That is, the conventional semiconductor wafer cannot be a semiconductor wafer having a shape suitable for both of these steps. Disclosure of the invention
  • An object of the present invention is to provide a semiconductor wafer capable of forming a pattern and polishing the wafer with a uniform polishing allowance when performing CMP.
  • a semiconductor wafer wherein an outer peripheral shape of the semiconductor wafer is curved (splashed) so as to rise on the surface of the wafer, and is formed on a back surface of the wafer.
  • a semiconductor wafer characterized by being curved so as to hang down is provided.
  • the semiconductor wafer has a semiconductor wafer whose outer peripheral shape is curved (splashed) on the surface of the wafer so as to swell, and curved (sagged) on the back surface of the wafer
  • a semiconductor wafer suitable for various exposure apparatuses generally used in the lithography process can be obtained, and a semiconductor wafer capable of performing CMP with a uniform polishing allowance can be obtained.
  • the wafer surface refers to one principal surface of the semiconductor wafer on which devices and the like are formed
  • the wafer back surface refers to the principal surface of the other wafer.
  • the curvature of the outer periphery of the semiconductor wafer is measured by measuring shape data of the front and back surfaces of the semiconductor wafer, and forming a shape profile along a radial direction from the measured shape data of the front and back surfaces of the wafer.
  • the differentiated profile is calculated by differentiating each of the shape profiles, the differential profile on the surface of the wafer shows a curve (splash) that rises at the outer periphery, and the differential profile on the back of the wafer falls down at the outer periphery. It is preferable to show a curvature (sag).
  • the curvature of the outer periphery of the semiconductor wafer is measured by measuring the shape data of the front and back surfaces of the semiconductor wafer, and forming the shape profiles along the radial direction from the measured shape data of the front and back surfaces of the wafer.
  • the mouth file shows a curvature (splash) that swells at the outer periphery, that is, the differential value (slope ⁇ m / mm) of the differential profile changes on the positive side when the splash is expressed as a plus
  • the differential profile on the back of the wafer shows a curvature (sag) that hangs down at the outer periphery, that is, when the differential value (slope of the differential profile ⁇ ⁇ ⁇ ⁇ ⁇ ) force S
  • sag is expressed by minus
  • the front surface and the back surface of the semiconductor wafer are curved in an outer peripheral region excluding a region within 1 mm to 2 mm from the outermost periphery of the semiconductor wafer.
  • the shape of the outer periphery in the region where devices are actually formed is important.
  • the area guaranteed for the flatness of the wafer supplied to the device manufacturing process (specification) is often the area excluding 3 mm from the outermost peripheral edge of the conventional wafer (except for this area, the area on the center side of the wafer is effective for the wafer). Area). Therefore, the shape of the wafer of the present invention is curved so that the surface of the wafer rises at least at the outer peripheral portion within the effective area of the wafer, and the surface of the wafer curves so as to hang down at the back of the wafer. Is preferred.
  • the outer peripheral area excluding 2 mm from the outermost periphery (edge) of the semiconductor wafer, and the outermost periphery (edge) It is preferably curved to a range excluding from lmm. If it is formed so as to be curved to such an area, the occurrence of a defocus defect or a discoloration defect due to CMP in the guaranteed area can be significantly reduced, and further, a wafer flatness assurance error. (Specifications) can be handled even if it is the area excluding 2 mm or 1 mm from the outermost end of the wafer.
  • the outer peripheral area be curved in the outer peripheral area excluding the area within 1 mm from the outermost peripheral area. This makes it possible to provide a semiconductor wafer which is suitable for both the exposure apparatus in the photolithography process and the CMP.
  • the start position of the front surface (the inflection point on the front surface) and the start position of the sag on the back surface (the inflection point of the rear surface) force S which may be within 10 mm from the outermost periphery of the wafer. preferable.
  • the outer periphery of the wafer In order to improve the compatibility with the exposure apparatus in the photolithography process and the uniformity of the polishing allowance in the polishing by CMP, the outer periphery of the wafer, in particular, the wafer within 10 mm from the outermost periphery of the wafer is required. Shape is extremely important. Therefore, as in the present invention, the start position of the front surface at the periphery of the semiconductor wafer (the inflection point on the front surface) and the start position of the sag at the back surface (the inflection point on the back surface) force s, within 10 mm from the outermost periphery of the wafer In this case, the semiconductor wafer is suitable for polishing by an exposure apparatus and CMP in one photolithography process.
  • the start position (the inflection point on the front surface) and the sag start position (the inflection point on the back surface) of the front surface of the semiconductor wafer are located at the same distance from the center of the wafer in the radial direction of the wafer.
  • the semiconductor wafer can be a semiconductor wafer in which the thickness of the wafer is substantially uniform in a region of the wafer where a device is manufactured. Therefore, for example, in a photolithography process, the surface of a semiconductor wafer can be made flat by vacuum-adsorbing the wafer using a vacuum chuck, so that a pattern can be accurately formed on the wafer surface. can do.
  • the front and back surfaces of the semiconductor wafer are mirror-polished.
  • the semiconductor wafer has higher flatness. Therefore, devices can be manufactured on semiconductor wafers with high accuracy, and the yield in device manufacturing can be further improved. be able to.
  • a semiconductor wafer having a shape suitable for an exposure apparatus generally used in a photolithography process and capable of performing CMP with a uniform polishing allowance. can be provided.
  • a device pattern can be accurately formed on the wafer surface in the device manufacturing process, and even if CMP is performed, the film thickness does not become nonuniform or discolored. The yield in the manufacture of semiconductor devices can be improved.
  • FIG. 1 is a schematic explanatory view schematically showing the shape of a semiconductor wafer of the present invention.
  • FIG. 2 is a graph showing a shape profile in the range of 120 to 148 mm from the center of the wafer along the radial direction of the wafer.
  • FIG. 3 is a graph showing a differential profile calculated by differentiating the shape profile of FIG.
  • FIG. 4 is an explanatory diagram schematically showing a state when the semiconductor wafer of the present invention is set on a wafer chuck of an exposure apparatus.
  • FIG. 5 is an explanatory diagram schematically showing the state of the wafer when performing CMP on the semiconductor wafer of the present invention.
  • FIG. 6 is a schematic explanatory view showing an example of a shape measuring means for measuring shape data of a semiconductor wafer.
  • FIG. 7 is an explanatory diagram explaining measurement of shape data on the front and back surfaces of the wafer by the displacement meter of the shape measuring means in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a schematic explanatory view illustrating the shape of a semiconductor wafer of the present invention.
  • FIG. 1 shows the features of the present invention in an exaggerated manner for easy understanding. The example relationships are different from the actual ones, and the present invention is not limited to this.
  • the outer periphery of the semiconductor wafer is curved (splashed) on the surface of the wafer so as to swell, and is curved on the back side of the wafer so as to hang down. It is characterized in that
  • the front surface and the back surface of the wafer have different shapes, and in the outer periphery of the wafer, on the front surface side of the wafer, the outer periphery is more convex than the position of the wafer surface at the center of the wafer surface. (Referred to as “splash”), and on the backside of the ewa, the outer periphery is curved more concavely than the position of the eha surface in the center of the back of the eha ( It has a shape.
  • the semiconductor wafer of the present invention measures the shape data of the front and back surfaces of the semiconductor wafer according to the curvature of the outer peripheral portion, and obtains the shape profiles along the radial direction from the measured shape data of the front and back surfaces of the wafer.
  • the differential profile is calculated by differentiating each of the created shape profiles, the differential profile on the surface of the wafer shows a curvature (splash) so that it rises at the outer periphery, and the differential profile on the back of the wafer. Shows a sag that hangs down at the outer periphery.
  • the semiconductor wafer when the shape of the semiconductor wafer is defined by the above-described method, that is, by the differential shape evaluation method, the semiconductor wafer whose wafer front and back surfaces have different shapes can be quantitatively expressed. Therefore, the semiconductor wafer can surely have a shape that is broken on the surface of the wafer and sagged on the back surface of the wafer.
  • a method of defining the shape of a semiconductor wafer according to the present invention by a differential shape evaluation method will be described with reference to the drawings.
  • the shape data of the front and back surfaces of the semiconductor wafer are measured.
  • the shape data of the semiconductor wafer can be measured, for example, by using the shape measuring means 8 shown in FIG. 6, and the semiconductor wafer is supported by the wafer support 9.
  • the semiconductor wafer is scanned by two front and back displacement gauges 10 that hold the outer periphery and a part of the main surface and sandwich the wafer 1 and measure the displacement of the wafer in the thickness direction of the wafer. Thereby, the shape data of the front and back surfaces of the semiconductor wafer can be obtained.
  • the shape data of the semiconductor wafer can be evaluated with excellent accuracy by scanning the front and back surfaces of the semiconductor wafer at fine measurement intervals.
  • the interval at which the semiconductor wafer is scanned is set to 1 mm or less, particularly about 0.05 mm, the shape data of the semiconductor wafer can be measured with excellent measurement accuracy.
  • the semiconductor wafer is placed on a sample table on which an object to be measured is placed without suction, and the front or back surface of the semiconductor wafer is scanned using a displacement meter. Then, by measuring the displacement of the wafer in the thickness direction, the shape data can be obtained.
  • the shape of the semiconductor wafer can be more accurately specified by determining the shape data of the semiconductor wafer and measuring the thickness of the semiconductor wafer to obtain the thickness data.
  • a shape profile along the radial direction is created for each of the front and back surfaces of the wafer.
  • a shape profile of the outer peripheral portion of the wafer as shown in FIG. 2 is created.
  • the shape profile in FIG. 2 shows shape data in a range of 120 to 148 mm from the center of the wafer of a semiconductor wafer having a diameter of 300 mm. At this time, the area 2 mm from the outermost circumference of the wafer was excluded from measurement.
  • the outer periphery of a semiconductor wafer is chamfered to prevent chipping of the wafer, and thus a chamfered portion as shown in FIG. 1 is formed.
  • the width of the chamfer varies depending on the manufacturing method of the wafer, but is usually about 500 ⁇ (0. 5 mm). In consideration of measurement accuracy and the like, it is preferable to exclude a region 1 mm from the outermost periphery of the semiconductor wafer including the chamfered portion. Further, in the semiconductor wafer of the present invention, particularly important is a region on the center of the wafer excluding a region within l mm to 2 mm from the periphery of the wafer.
  • the semiconductor device is suitable for both the exposure apparatus and the CMP in the photolithography process.
  • the sign (plus or minus) of the shape profile (shape data) is represented by plus or minus is optional.
  • the ditch or drip of the wafer surface at the outer peripheral portion of the wafer is defined. It is only necessary to be able to specify without mistaking the direction.
  • the shape data of the semiconductor wafer is measured using the shape measuring means 8 shown in FIG. 6, the shape data can be obtained by the displacement meter 10 as shown in FIG. Therefore, the shape data of the back surface of the e-aperture is opposite to the sign of the shape data of the e-aft surface.
  • a derivative profile as shown in Fig. 3 is calculated by differentiating the created shape profile (Fig.
  • the differential profile in Fig. 3 uses the least squares method to remove long wavelength components when calculating the differential profile from the shape profile, and 1-2 mm to remove the measurement noise. This is a moving average operation. In this way, by removing some of the long-wavelength components such as warp and measurement noise, local changes in the wafer shape can be accurately measured.
  • the interval (X i + 1 — X!) At which the shape profile is differentiated can be arbitrarily selected according to the shape of the semiconductor wafer to be evaluated, but the shape profile is changed in the radial direction of the wafer. By differentiating at 1 mm intervals along the axis, the shape of the semiconductor layer can be defined with high accuracy.
  • the differential profile obtained in this manner shows a curve (splash) such that the differential profile of the surface of the wafer rises at the outer peripheral portion, that is, the differential value of the differential profile (the magnitude of the slope).
  • ⁇ m / "mm) Force when the splash is expressed as a plus, the curve changes on the positive side, and the differential profile on the back side of the wafer shows a curvature (sag) that hangs down on the outer periphery.
  • the differential profile Differential value slope ⁇ m / mm
  • the force S and sag are represented by minus values, they change on the minus side.
  • the semiconductor wafer of the present invention has, for example, a case where the inclination of the ⁇ -octahedron on the wafer surface indicates the direction in which the thickness of the ⁇ ⁇ wafer increases as a plus.
  • the differential profile on the wafer surface has a shape that shows a plus in the evaluation area of the outer peripheral part.
  • the differential profile of the wafer back surface has a positive shape in the evaluation area of the outer peripheral part. is there.
  • the semiconductor wafer according to the present invention By defining the shape of the semiconductor wafer by the differential shape evaluation method as described above, the semiconductor wafer according to the present invention, which cannot be accurately confirmed by the conventional evaluation of the semiconductor wafer based on the thickness of the wafer, is used. In other words, it is possible to quantitatively and accurately indicate the shape of the wafer, that is, the outer peripheral portion of the wafer is splashed on the surface of the wafer, and the shape of the wafer is sagged on the back. Therefore, if the shape of the outer peripheral portion of the wafer is defined using this evaluation method, the wafer shape can be accurately and clearly defined.
  • the semiconductor wafer of the present invention has a top surface and a back surface of 1 nm from the outermost periphery of the semiconductor wafer as shown in FIG.
  • Any shape may be used as long as it is curved in the outer peripheral region excluding the measurement exclusion region within 2 mm, and the shape of the semiconductor wafer in the measurement exclusion region may be arbitrary.
  • the wafer shape in the measurement exclusion area on the wafer surface side is
  • the shape can be such that the shape gradually drops from the shape of the splash and continues to the chamfered portion. That is, as described above, the term “curved so as to swell on the surface of the wafer” in the present invention means that, as described above, the surface of the wafer is curved such that the outer peripheral portion is more convex than the position of the center of the wafer surface. It means that the outer peripheral part will eventually be connected to the chamfered part, so it does not mean that there is no sagging shape on the outer peripheral part surface.
  • the shape of the wafer in the measurement exclusion area on the back side of the wafer is also arbitrary, but preferably, the sag shape continues to the chamfered portion in the measurement exclusion area as shown in FIG. It is better that there is no splash in the area.
  • the semiconductor wafer of the present invention having such a shape, a semiconductor wafer suitable for various exposure apparatuses generally used in a photolithography process can be obtained, and a uniform polishing allowance can be obtained.
  • the semiconductor wafer can be subjected to CMP in the above.
  • FIG. 4 schematically shows a state in which the semiconductor wafer of the present invention is set on a wafer chuck (vacuum chuck) of an exposure apparatus, and a state in which the semiconductor wafer of the present invention is subjected to CMP. Is schematically shown in FIG.
  • the back surface of the semiconductor wafer 1 is vacuum-adsorbed by the suction chuck 2 having the through-holes 3 so that the back surface of the semiconductor wafer 1 is removed. Is forcibly held by the adsorption chuck 2, and accordingly, the splashed portion on the outer peripheral surface of the wafer surface becomes flat.
  • the wafer having the shape of the present invention can flatten the wafer surface after suction even to the periphery even if the shape of the wafer chuck such as an exposure apparatus varies from one apparatus to another. It does not lower the device yield.
  • the back surface of the semiconductor wafer 1 is placed on the polishing head 4 having the retaining ring 6 through the packing pad 5.
  • the polishing cloth 7 is pressed by the retaining ring 6. Therefore, by performing CMP in this state, since the outer peripheral portion of the surface of the semiconductor wafer 1 is polished in a shape following the shape of the splash, the inside of the wafer can be polished with a uniform polishing allowance. As a result, there is no variation in the polishing allowance and unevenness of the film thickness and discoloration can be prevented, so that a decrease in the yield in the device manufacturing process can be suppressed.
  • the wafer of the present invention has good compatibility with the wafer chuck of the exposure apparatus and can be uniformly polished even when performing CMP.
  • the outer periphery of the wafer, particularly the wafer It is extremely important that the shape of the outer peripheral portion of the wafer within an area within 10 mm from the outermost periphery of the wafer be accurately controlled.
  • the start point of inflection (the inflection point of the front surface) where the bending starts on the surface of the wafer and the sagging start position of the back surface (the inflection point of the back surface) where the bending starts on the back surface of the wafer (The extreme point) is preferably in a region within 10 mm from the outermost periphery of the wafer.
  • the thickness of the wafer can be made uniform within the wafer surface. Therefore, as shown in FIG. 4, for example, when the semiconductor wafer 1 is vacuum-adsorbed using the suction chuck 2 in the photolithography process, the surface of the semiconductor wafer is flattened to the vicinity of the measurement exclusion area. Therefore, the resist pattern can be formed accurately up to the vicinity of the measurement exclusion area on the wafer surface.
  • the front and back surfaces of the wafer are mirror-polished.
  • the semiconductor wafer of the present invention has both surfaces mirror-polished, the semiconductor wafer can have high flatness. Therefore, even if the design rules in the device manufacturing process become strict, the depice can be accurately formed on the wafer surface, and the steps in the depice manufacturing process can be improved. The retention can be further improved.
  • the magnitude of the inclination of the sag on the rear surface of the wafer at the outer peripheral portion of the wafer is not particularly limited.
  • the magnitude of the sag of the sag on the rear surface is determined by an exposure apparatus.
  • ⁇ ⁇ can be appropriately determined according to the shape of the vacuum chuck or the like.
  • the magnitude of the inclination of the splash on the surface may be appropriately determined according to the setting conditions of the CMP retaining ring and the polishing conditions.
  • the yield in the device manufacturing process can be further improved by appropriately determining the magnitude of the sag on the back surface of the wafer at the outer peripheral portion of the wafer in accordance with the device manufacturing conditions.
  • the method for producing the semiconductor wafer of the present invention is not particularly limited. That is, any method can be used as long as the semiconductor wafer can be manufactured so that the outer peripheral portion of the semiconductor wafer has a shape that flies on the surface of the wafer and sags on the back surface of the wafer.
  • a method of manufacturing a semiconductor wafer of the present invention there is a method of processing a semiconductor wafer by performing plasma etching.
  • a silicon single crystal is pulled up by the cZ method, the obtained single crystal is sliced, and each step of chamfering, lapping, etching, and mirror polishing is sequentially performed to produce a semiconductor wafer. Then, the obtained semiconductor wafer was evaluated for the shape of the front surface and the back surface of the semiconductor wafer by the above-mentioned differential shape evaluation method, and from the evaluation result, the etching area and the etching amount of the plasma etching of the front and back surfaces of the semiconductor wafer were evaluated. Calculate each.
  • the semiconductor wafer is irradiated with the raw material gas which has been plasma-etched, and the front and back surfaces are separately subjected to plasma etching.
  • the wafer processing to obtain the wafer shape of the present invention. Can also be performed.
  • a new step such as an etching step, a rubbing step, and a surface grinding step
  • the wafer processing to obtain the wafer shape of the present invention. Can also be performed.
  • the present invention will be described more specifically with reference to Examples, but the present invention is not limited thereto.
  • a silicon single crystal having a diameter of 300 mm was pulled up by the CZ method, the obtained single crystal was sliced, and each step of chamfering, lapping, etching, and mirror polishing was sequentially performed to produce a silicon wafer.
  • both front and back surfaces of the wafer were polished by CMP using a retainer ring in a mirror polishing process.
  • the silicon wafer had substantially the same shape, with the outer peripheral portions of both the front and back surfaces of the wafer being frayed.
  • the shapes of the front and back surfaces of the obtained silicon wafer were evaluated by the differential shape evaluation method. Subsequently, from the evaluation results, the etching area and the etching area when performing the plasma etching on the front and rear surfaces of the silicon wafer so that the silicon wafer has a shape such that the silicon wafer is splashed on the wafer surface and sagged on the rear surface of the wafer in the outer peripheral portion of the wafer.
  • the etching amount was calculated for each. ( ⁇ Since the periphery of the wafer surface is already frayed as described above, it is not necessary to perform plasma etching.) In order to control the shape of the front and back surfaces with high accuracy, perform plasma etching on both surfaces. Thereafter, based on the calculated etching area and etching amount of the front and back surfaces of the wafer, the semiconductor wafer was irradiated with plasma-forming source gas to perform plasma etching, thereby producing a silicon wafer.
  • the obtained shape data of the front and rear surfaces of the silicon wafer are measured with a non-contact laser displacement meter (two-head method) Nanometer Mouth (registered trademark) 300 TT (registered trademark). (Manufactured by Kuroda Seie).
  • a profile of 120 to 148 mm from the center of the wafer was created in the radial direction from the measured shape data of the front and back surfaces of the wafer, respectively.
  • Figure 2 shows the shape profiles of the created wafer front and back surfaces.
  • ⁇ In the area outside 140 mm from the center of the wafer ( ⁇ area 10 mm from the outermost periphery of the wafer), ⁇ The differential profile on the surface of the wafer is positive (splash direction). The differential profile on the backside of the wafer also exists on the plus side (the sag direction: actually exists in the minus side area because the sign of the backside shape data is opposite). This indicates that the silicon wafer manufactured by performing the plasma etching has a shape in which the surface of the silicon wafer is broken on the surface of the wafer and the shape of the silicon wafer on the back surface of the wafer is sagged.
  • the starting position (inflection point on the front and back surfaces) and the magnitude of the slope of the silicon wafer were calculated.
  • the start position of the spatter on the wafer surface is located at 141.1 mm from the center of the wafer
  • the start position of the sag on the back surface (the inflection point on the back surface) is the wafer.
  • Center It was located at 10.8 mm from the center, and the inflection points on the front and back surfaces of the e-ah were almost the same distance from the center of the e-ah.
  • the magnitude of the inclination of the splash on the front side of the silicon wafer is 0.01 xm mm at a position of 147 mm from the center of the wafer, and the magnitude of the inclination of the sag on the back side of the wafer.
  • the height was 0.03 ⁇ / ⁇ at a distance of 147 mm from the center of the ⁇ eha.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

　本発明は、半導体ウエーハであって、該半導体ウエーハの外周部形状が、ウエーハ表面では盛り上がるように湾曲して（ハネて）おり、かつウエーハ裏面では垂れ下がるように湾曲して（ダレて）いるものであることを特徴とする半導体ウエーハである。これにより、デバイス製造工程において、フォトリソグラフィー工程における露光装置のウエーハチャックの形状にバラツキがあっても高い歩留りでウエーハにデバイスパターンを形成することができるとともに、ＣＭＰを行う際にウエーハを均一な研磨代で研磨することができる半導体ウエーハが提供される。

Description

明 細 書 半導体ゥエーハ
技術分野
本発明は、 シリ コンゥエーハに代表される半導体ゥエーハに関し、 特に半導体 ゥエーハの形状に関するものである。
背景技術
従来、 例えば、 半導体基板材料として用いられるシリ コンゥエーハの製造は、 ゥエーハメーカ側で行われ、 一般的に、 チヨクラノレスキー （C z o c h r a 1 s k i ； C Z) 法や浮遊帯域溶融 （F l o a t i n g Z o n e ； F Z) 法等によ り円筒状の半導体単結晶ィンゴッ トを育成し、 育成した半導体単結晶ィンゴッ ト を薄板状に切断 (スライシング) してゥエーハを作製した後、 得られたゥエーハ に、 ゥエーハの割れ ·欠けを防止するためにゥエーハ外周部を面取りする面取り 工程、 ゥエーハの厚さ及び平坦度を整えるために行うラッピング工程、 ゥェーハ の加工歪みを除去するためにゥェ一ハをエツチングするェッチング工程、 エッチ ング処理されたゥエーハの表面粗さ及び平坦度を一層向上させてゥエーハ表面を 鏡面化する研磨 （ポリ ツシング） 工程、 ゥエーハを洗浄してゥエーハに付着した 研磨剤や異物を除去する洗浄工程等が行われ、 半導体ゥエーハが製造される。 こ の半導体ゥエーハの製造工程は、 主な工程を示したもので、 他に熱処理工程等の 工程を加えたり、 工程順を入れ換えたりすることができる。
このよ うに製造された半導体ゥエーハは、 一般的にデバイスメーカ側でゥエー ハ上にデバイスが形成されて、 半導体デバイスが製造される。
半導体デバイスの製造工程では、 例えば、 半導体ゥエーハ上に酸化膜、 金属膜 あるいはポリシリ コン等の薄膜を層状に形成してレジス トパターンを形成するェ 程が、 通常 2 0回〜 3 0回程度行われており、 D RAM ( d y n a m i c r a n d o m a c c e s s m e m o r y ) を例に挙げると、 現在量産力 行われて いる 6 4Mビッ ト D RAMでは、 線幅が 0. 2 5 μ η！〜 0. 2 0 μ ιηのレジス ト パターンが描かれている。 そして、 半導体ゥエーハ上にこのよ うな薄膜を多層に 配線して行く と、 層の表面に凹凸を生じ、 層数が増えるにつれて段差が大きくな る。 この層間絶縁膜の表面を平坦にするために、 配線等を研磨する方法として C MP (C h e m i c a l M e c h a n i c a l P o l i s h i n g :ィ匕学機 械的研磨） 技術が提案されている。 この CMP技術は、 多層弾性研磨パッ ドを用 いて研磨を行うので均一な研磨代が得られる。
しかしながら、 近年、 半導体デバイス技術の飛躍的な進歩による半導体デバイ スの高集積化が著しく、 これに伴って回路パターンの一層の微細化が要求されて おり、 回路パターンの寸法精度、 及び重ね合わせ精度についてもその向上が要求 されている。 このよ うな要求に対し、 半導体デバイス用基板となる半導体ゥエー ハに対する品質要求もより厳しくなつてきている。 そのため、 上記のような従来 の半導体ゥエーハの製造における研磨方法では、 最先端の半導体デバイス製造に 必要な平坦度の仕様を満足することが困難になってきている。 例えば、 半導体ゥ エーハにわずかなうねり等があった場合でも、 フォ トリ ソグラフィ工程等におい てデバイスパターンに誤差が生じ、 歩留りの低下を引き起こすという問題が生じ た。 さらに、 半導体ゥエーハを有効利用して生産性を向上させる為、 ゥエーハ主 表面の最外周近傍 （面取り部近傍） まで平坦なゥエーハが要求されている。 このよ うな高平坦度の半導体ゥエーハを製造するため、 ゥエーハメーカ側でも 種々の工夫が為されている。 例えば、 研磨や平面研削等によって高度に平坦化し た後、 得られた平坦度を保持しつつ所定の面粗さをもつ鏡面研磨ゥエーハに仕上 げるため、 均一な研磨代が得られる上記の CMP技術が研磨 （ポリ ツシング） ェ 程で行われ、 平滑で無歪みの鏡面加工がなされている。 この CMP技術は、 原理 的には化学的作用と機械的作用により研磨するものであり、 例えば、 コロイダル シリ力をアル力リ溶液中に分散させた研磨剤を供給しながら、 所定の荷重下でゥ エーハと研磨布を相対的に摺動させることにより研磨が行われる。 このような C MPによるゥエーハの鏡面研磨では、 アル力リ溶液によってゥエーハ表面に軟質 のシリ力水和膜が形成され、 この水和膜を除去することにより研磨が進行する。 さらに、 高平坦度の半導体ゥエーハを製造するために、 近年ではゥエーハ表裏 両面を研磨する傾向がある。 また、 半導体ゥエーハ最外周近傍 （面取り部近傍） まで平坦化するため、 外周部の過研磨を防止して、 周辺ダレを防止するためにゥ エーハ周辺で研磨布を押し込むリテーナリ ングを用いた研磨へッ ドを有する CM P研磨装置により研磨が行われるようになつてきている。
上記のような研磨を行って半導体ゥエーハを製造する場合、 デバイス製造工程 におけるデザインルールが 0. 1 8 μ mまでであれば、 従来用いられている G B I R (G 1 o b a 1 B a c k I d e a l R a n g e ), S B I R (S i t e B a c k I d e a l R a n g e ), S F Q R (S i t e F r o n t l e a s t — s Q u a r e s R a n g e )等の指標で半導体ゥエーハの平坦度の規格を満 足するように半導体ゥエーハを製造することによって、 十分な品質を有する半導 体ゥエーハを得ることができた。
しかしながら、 近年の半導体デバイ スの更なる高集積化により、 デザインルー ルが 0. 1 5 μ πιや更に 0. 1 3 μ mとその仕様が厳しくなるにつれ、 上記のよ うな半導体ゥエーハの平坦度の規格を満足した半導体ゥェーハであっても、 実際 にゥエーハ上にデバィス を形成してみると レジス トパター ンを正確に形成するこ とができず、 歩留りの低下を招く という問題が生じた。
特に、 G B I R、 S B I R、 及ぴ S F Q Rの指標は、 ゥエーハ中心部の平坦度 は精度良く評価することができるものの、 ゥエーハ外周部、 特にゥエーハ主表面 と面取り部の境界付近のゥエーハ形状を正確に評価することができない。 そのた め、 半導体ゥエー八の平坦度が上記の指標で規格内であっても、 歩留りが低下す るという問題があった。 例えば、 デバイス製造工程では、 多くの露光装置や CM P等の処理装置が用いられており、 このような装置を用いて処理が行われる工程 において歩留まりが悪くなることが多くなつた。
この原因の一つとしては、 例えば、 フォ トリ ソグラフィー工程において露光装 置に用いられるゥエーハ保持用のチヤックとゥエーハの形状の相性が問題である と考えられる。 このようなゥエーハチャックとゥエーハ形状の相性に関しては、 ゥエーハチャックの形状とゥエーハの外周部形状等のマツチングが重要である。 例えば、 ゥエーハチャックの形状とゥエーハの外周部形状のマツチングが悪い場 合、 ゥェ一ハ表面にレジス トパターンを転写する際にデフォーカスが生じてしま い、 その結果、 歩留まりの低下を招く。 したがって、 ゥエーハ保持用のチャック との相性の良い半導体ゥエーハを製造することが望まれている。
しかしながら、 ゥエーハチャックの形状とゥエーハの外周部形状とのマツチン グはデバイスメーカ側の問題であり、 ゥエーハメーカ側では正確に確認すること が出来ない。 したがって、 ゥエーハメーカとしては、 デパイ スメーカ側である程 度のチヤック形状のばらつきがあっても歩留まりに影響しない形状のゥエーハを 供給する必要がでてきた。
また、 デバイス製造工程における C M P等による研磨では、 ゥエーハ面内での 研磨代の均一性が重要である。 しかしながら、 従来の半導体ゥエーハの製造にお いては、 上述のように、 ゥエーハ外周部の形状を正確に評価することができない ため、 ゥエーハ外周部の形状を高精度に制御することができない。 そのため、 デ バイス工程において前記リテーナリングを用いた C M Pを行う際に、 例えば半導 体ゥエーハの外周部形状がダレている場合は、 不削りが生じ研磨代が少なくなつ たり、 また、 外周部まで平坦なゥエーハを用いて C M Pを行う と、 研磨加工自体 がゥエーハをハネ形状に加工しやすいため、 研磨代にばらつきが生じる。 その結 果、 膜厚の不均一化や変色を引き起こし、 歩留りの低下を招いていた。
さらに、 従来の半導体ゥエーハは、 ゥエーハ製造における研磨工程の際に前記 リテーナリ ングを用いた研磨へッドを有する C M P研磨装置等でゥエーハの両面 が研磨されると、 ゥエーハの表裏両面ともに外周部がハネた形状となる。 また、 研磨工程の際にリテーナリ ングを用いない場合では、 エッチングの影響などによ りゥエーハの表裏両面ともに外周部がダレた形状となることが多い。 すなわち、 従来の半導体ゥエーハは、 ハネ具合やダレ具合は若干違うものの、 ゥエーハの表 裏両面が同じような形状を有するものとなっていた。
そのため、 半導体デバイスの製造の際に、 半導体ゥエーハがフォ トリ ソグラフ ィー工程の露光装置に好適な形状を有している場合、 その半導体ゥエーハに C M Pを行う と研磨代の均一性が悪化して問題となる。 また逆に、 C M Pに好適な形 状を有する半導体ゥエーハであれば、 露光装置との相性が悪く、 歩留りの低下を 引き起こすという問題があった。 すなわち、 従来の半導体ゥエーハでは、 これら 両方の工程に適した形状を有する半導体ゥエーハとすることができなかった。 発明の開示
そこで本発明は、 上記問題点に鑑みてなされたものであり、 デバイス製造工程 において、 フォ ト リ ソグラフィー工程における露光装置のゥエーハチャックの形 状にバラツキがあっても高い歩留りでゥエーハにデパイスパターンを形成するこ とができるとともに、 C M Pを行う際にゥエーハを均一な研磨代で研磨すること ができる半導体ゥエーハを提供することを目的とする。
上記目的を達成するために、 本発明によれば、 半導体ゥエーハであって、 該半 導体ゥエーハの外周部形状が、 ゥエーハ表面では盛り上がるよ うに湾曲して （ハ ネて） おり、 かつゥエーハ裏面では垂れ下がるように湾曲して （ダレて） いるも のであることを特徴とする半導体ゥエーハが提供される。
このよ うに、 半導体ゥエーハの外周部形状が、 ゥエーハ表面では盛り上がるよ うに湾曲して （ハネて） おり、 かつゥエーハ裏面では垂れ下がるよ うに湾曲して (ダレて） いる半導体ゥエーハであれば、 フォ トリ ソグラフィー工程で一般的に 用いられている種々の露光装置に好適な半導体ゥエーハとすることができ、 かつ 均一な研磨代で C M Pを行うことができる半導体ゥエーハとすることができる。 尚、 ここで、 ゥエーハ表面とは、 デバイス等が形成される側の半導体ゥエーハの 一主面のことであり、 一方ゥエーハ裏面とは、 もう一方のゥエーハのー主面のこ とである。
この場合、 前記半導体ゥエーハの外周部の湾曲は、 半導体ゥエーハの表面及び 裏面の形状データを測定し、 測定したゥエーハ表面及び裏面の形状データから半 径方向に沿った形状プロファイルをそれぞれ作成し、 作成した形状プロファイル をそれぞれ微分処理して微分プロファイルを算出した際に、 ゥエーハ表面の微分 プロファイルが外周部で盛り上がるような湾曲 （ハネ） を示し、 かつゥエーハ裏 面の微分プロファイルが外周部で垂れ下がるような湾曲 （ダレ） を示すものであ ることが好ましい。
このよ うに、 半導体ゥエーハの外周部の湾曲が、 半導体ゥエーハの表面及び裏 面の形状データを測定し、 測定したゥエーハ表面及び裏面の形状データから半径 方向に沿った形状プロファイルをそれぞれ作成し、 作成した形状プロファイルを それぞれ微分処理して微分プロファイルを算出した際に、 ゥエーハ表面の微分プ 口ファイルが外周部で盛り上がるような湾曲 （ハネ） を示し、 つまり、 微分プロ ファイルの微分値 (傾きの大きさ μ m / m m ) が、 ハネをプラスで表した場合に プラス側で推移し、 かつゥエーハ裏面の微分プロファイルが外周部で垂れ下がる ような湾曲 （ダレ） を示すもの、 つまり、 微分プロファイルの微分値 （傾きの大 きさ μ ιη Ζ πι πι ) 力 S、 ダレをマイナスで表した場合にマイナス側で推移するもの であれば、 従来のようなゥエーハの厚さに基づく半導体ゥエーハの指標では正確 に確認することができなかったゥエーハ表面と裏面の形状がそれぞれ異なる半導 体ゥエーハを、 定量的にかつ正確に規定されたゥエーハとすることができる。 し たがって、 確実に、 フォ ト リ ソグラフィー工程における露光装置に好適であり、 かつ均一な研磨代で C M Pを行うことができる半導体ゥエーハとすることができ る。
このとき、 前記半導体ゥエーハの表面及び裏面が、 半導体ゥエーハの最外周か ら 1 m m〜 2 m m以内の領域を除外した外周部の領域で湾曲しているものである ことが好ましい。
半導体ゥエーハは、 実際にデバイスが形成される領域での外周部形状が重要で ある。 デバイス製造工程に供給するゥエーハの平坦度の保証エリア （仕様） は、 従来ゥエーハ最外周端部から 3 m mを除いた領域である事が多い （この部分を除 いたゥエーハ中心側の領域をゥエーハ有効領域などということがある） 。 従って 本発明のゥエーハ形状も少なく ともこのゥエーハ有効領域内の外周部でゥエーハ 表面が盛り上がるように湾曲して （ハネて） おり、 かつゥエーハ裏面では垂れ下 がるように湾曲して （ダレて） いることが好ましい。 特に保証エリアがゥエーハ 最外周端部から 3 m mを除いた領域であったとしても、 半導体ゥエーハの最外周 (端部） から 2 m mを除外した外周部の領域、 更には最外周 （端部） から l m m を除外した範囲まで湾曲していることが好ましい。 このような領域まで湾曲する よ うに形成しておけば、 保証エリア内でのデフォーカス不良や C M Pによる変色 不良等の発生を著しく低下することができ、 更にゥェ一ハの平坦度の保証ェリァ (仕様） がゥエーハ最外周端部から 2 m m又は 1 m mを除いた領域となったとし ても対応できる。 また、 一般に半導体ゥエーハの最外周には面取り部が形成され ていることから、 上記のよ うに半導体ゥエーハの表面及ぴ裏面が半導体ゥェーハ の最外周から 1 m m以内の領域を除外した外周部の領域で湾曲しているものが好 ましい。 これにより、 フォ トリ ソグラフィー工程における露光装置にも C M Pを 行う際にも好適な半導体ゥエーハとすることができる。
さらに、 前記半導体ゥエーハの外周部における表面のハネ開始位置 （表面の変 極点） 及び裏面のダレ開始位置 （裏面の変極点） 力 S、 ゥエーハの最外周から 1 0 m m以内の領域にあることが好ましい。
フォ トリ ソグラフィー工程における露光装置との相性や C M Pによる研磨にお ける研磨代の均一性を良くする為には、 ゥエーハの外周部、 特にゥエーハの最外 周から 1 0 m m以内の領域のゥエーハ形状が極めて重要である。 したがって、 本 発明のように、 半導体ゥエーハの外周部における表面のハネ開始位置 （表面の変 極点） 及ぴ裏面のダレ開始位置 （裏面の変極点） 力 s、 ゥエーハの最外周から 1 0 m m以内の領域にあれば、 フォ トリ ソグラフィ一工程における露光装置及び C M Pによる研磨に好適な半導体ゥエーハとなる。
このとき、 前記半導体ゥエーハの表面のハネ開始位置 （表面の変極点） と裏面 のダレ開始位置 （裏面の変極点） とが、 ゥエーハ半径方向でゥエーハ中心から同 じ距離に位置することが好ましい。
このよ うに、 半導体ゥエーハの表面の変極点と裏面の変極点とが、 ゥエーハ半 径方向でゥエーハ中心から同じ距離に位置する半導体ゥエーハであれば、 ゥエー ハの表面と裏面の形状がそれぞれ異なっていても、 ゥエーハ面内のデバイスが作 製される領域においてゥェ一ハの厚さがほぼ均一となる半導体ゥエーハとするこ とができる。 したがって、 例えばフォ トリ ソグラフィー工程において、 真空チヤ ックを用いてゥエーハを真空吸着することによって、 半導体ゥエーハの表面を平 坦な状態にすることが.できるため、 ゥエーハ表面にパターンを正確に形成するこ とができる。
また、 前記半導体ゥエーハの表面及び裏面が鏡面研磨されたものであることが 好ましい。
このよ うに、 半導体ゥエーハの表面及ぴ裏面が鏡面研磨されたも.のであれば、 より高平坦度の半導体ゥエーハとなる。 したがって、 半導体ゥエーハにデバイス を高精度に作製することができ、 デバイス製造における歩留りを一層向上させる ことができる。
以上説明したように、 本発明によれば、 フォ トリ ソグラフィー工程において一 般的に用いられている露光装置に好適であり、 かつ均一な研磨代で C M Pを行う ことができる形状を有する半導体ゥエーハを提供することができる。 このような 本発明の半導体ゥェーハであれば、 デバイス製造工程においてゥエーハ表面上に デバイスパターンを正確に形成でき、 また C M Pを行っても膜厚の不均一化や変 色を引き起こすこともないため、 半導体デバイスの製造における歩留りを向上さ せることができる。 図面の簡単な説明
図 1は、 本発明の半導体ゥエーハの形状を模式的に示した概略説明図である。 図 2は、 半導体ゥエーハの半径方向に沿つてゥエーハ中心から 1 2 0〜 1 4 8 m mの範囲の形状プロファイルを示したグラフである。
図 3は、 図 2の形状プロフアイルを微分処理して算出した微分プロファイルを 示したグラフである。
図 4は、 本発明の半導体ゥエーハを露光装置のゥエーハチャックにセッ トした ときの状態を模式的に示した説明図である。
図 5は、 本発明の半導体ゥエーハに C M Pを行う際のゥエーハの状態を模式的 に示した説明図である。
図 6は、 半導体ゥエーハの形状データを測定する形状測定手段の一例を示す概 略説明図である。
図 7は、 図 6の形状測定手段の変位計によるゥエーハ表裏面の形状データの測 定について説明した説明図である。 発明を実施するための最良の形態
以下、 本発明について実施の形態を説明するが、 本発明はこれらに限定される ものではない。
図 1に、 本発明の半導体ゥェ一ハの形状を説明する概略説明図を示す。 尚、 こ の図 1は本発明の特徴を誇張して解り易く記載したもので、 その寸法や形状の比 例関係等は実際のものとは異なるものであり、 本発明はこれに何ら限定されるも のではない。
図 1に示したように、 本発明の半導体ゥエーハ 1は、 半導体ゥエーハの外周部 形状が、 ゥエーハ表面では盛り上がるように湾曲して （ハネて） おり、 かつゥェ ーハ裏面では垂れ下がるように湾曲して （ダレて） いることを特徴とする。
すなわち、 本発明の半導体ゥエーハは、 ゥエーハ表面と裏面がそれぞれ異なる 形状を有しており、 ゥエーハ外周部において、 ゥエーハの表面側ではゥエーハ表 面中心部のゥエーハ面の位置よりも外周部が凸側となるように湾曲しており （こ れをハネと呼ぶ）、またゥエーハの裏面側ではゥエーハ裏面中心部のゥエーハ面の 位置よりも外周部が凹側となるように湾曲している （これをダレと呼ぶ） 形状を 有している。
なお、 図 1に示すようにゥエーハ主面が平坦でうねりなどがない理想的なゥェ ーハ形状であれば、 その外周部の形状確認は容易であるが、 実際にはうねり等の 影響で外周形状が正確に評価できない。 そこで、 本発明の半導体ゥエーハは、 外 周部の湾曲が、 半導体ゥエーハの表面及び裏面の形状データを測定し、 測定した ゥエーハ表面及び裏面の形状データから半径方向に沿った形状プロファイルをそ れぞれ作成し、 作成した形状プロファイルをそれぞれ微分処理して微分プロファ ィルを算出した際に、 ゥエーハ表面の微分プロフアイルが外周部で盛り上がるよ うな湾曲 （ハネ） を示し、 かつゥエーハ裏面の微分プロファイルが外周部で垂れ 下がるような湾曲 （ダレ） を示すものである。
このように、 半導体ゥエーハの形状を上記のような方法、 すなわち微分型形状 評価方式によって規定すれば、 ゥエーハ表面及び裏面が異なる形状を有する半導 体ゥエーハを定量的に表すことができる。 したがって、 半導体ゥエーハを、 確実 にゥエーハ表面ではハネており、 ゥエーハ裏面ではダレている形状を有するもの とすることができる。 以下に、 本発明の半導体ゥエーハの形状を微分型形状評価 方式により規定する方法について図面を参照しながら説明する。
先ず、 半導体ゥエーハの表面及び裏面の形状データを測定する。
半導体ゥエーハの形状データの測定は、 例えば、 図 6に示した形状測定手段 8 を用いることによって行うことができ、 ゥェ一ハ支持具 9によ り半導体ゥェーハ 1の外周部や主面の一部を保持し、 ゥエーハ 1を挟むように配置された表裏 2本 の変位計 1 0により半導体ゥエーハを走査してゥエーハの厚さ方向の面の変位を 測定することによって、 半導体ゥエーハ表面及び裏面の形状データを求めること ができる。
このとき、 半導体ゥエーハの形状データは、 半導体ゥエーハの表面及び裏面を 細かい測定間隔で走査することによって、 優れた精度で半導体ゥエーハの形状評 価を行うことができる。 例えば、 半導体ゥエーハを走査する間隔を 1 m m間隔以 下、 特に 0 . 0 5 m m間隔程度とすることにより、 優れた測定精度で半導体ゥェ ーハの形状データを測定することができる。
また、 半導体ゥエーハの形状データを測定する他の方法として、 例えば被測定 対象物を載せる試料台上に半導体ゥエーハを非吸着で載置し、 変位計を用いて半 導体ゥエーハの表面又は裏面を走査してゥエーハの厚さ方向の面の変位を測定す ることによって、 形状データを求めることもできる。
さらにこのとき、 半導体ゥエーハの形状データを求めると同時に、 半導体ゥェ ーハの厚さを測定して厚さデータを求めることによって、 半導体ゥエーハの形状 をより正確に規定することができる。
次に、 測定した半導体ゥエーハの表面及び裏面の形状データから半径方向に沿 つた形状プロファイルをゥエーハ表面及び裏面のそれぞれについて作成する。 例えば、 本発明の半導体ゥエーハの特徴である外周部のゥエーハ形状を規定す る場合、 図 2に示すようなゥエーハ外周部の形状プロファイルを作成する。 この 図 2の形状プロファイルは、 直径 3 0 0 m mの半導体ゥエーハのゥエーハ中心か ら 1 2 0〜 1 4 8 m mの範囲の形状データを示したものである。 このとき、 ゥェ ーハ最外周から 2 m mの領域は測定除外領域とした。 この図を見てもわかるよう に、 形状プロファイル （変位） を見ただけでは、 うねり等の影響が大きく、 外周 形状がダレているのかハネているのか、 また形状変化がどのような位置から始ま つているのか正確には判断できない。
一般に、 半導体ゥエーハの外周部にはゥエーハのカケ等を防止するために面取 りが施されているため、 図 1に示すような面取り部が形成されている。 この面取 り部の幅はゥエーハの製造方法によって異なるが、 通常およそ 5 0 0 μ πι ( 0 . 5 mm) 程度である。 測定精度等を考慮に入れると、 面取り部を含む半導体ゥェ ーハの最外周から 1 mmの領域を除外すると良い。 さらに、 本発明の半導体ゥェ —ハにおいて特に重要となるのはゥエーハ外周から l mm〜 2 mm以内の領域を 除外したゥエーハ中心側の領域である。 すなわち、 本発明の半導体ゥエーハの表 面及び裏面が、 このような面取り部を含む半導体ゥエーハの最外周から 1 mm~ 2 mm以内の測定除外領域を除いた領域で湾曲しているものであれば、 フォ ト リ ソグラフィー工程における露光装置にも C M Pを行う際にも好適な半導体ゥエー ノヽとすることができる。
このとき、 形状プロファイル （形状データ） の符号 （プラス ' マイナス） を、 プラスまたはマイナスで表すかは任意であり、 ゥエーハ形状を規定する際にゥェ ーハの外周部におけるゥエーハ面のハネまたはダレ方向を間違えることなく規定 することができれば良い。 例えば、 今回の場合、 半導体ゥエーハの形状データを 図 6に示した形状測定手段 8を用いて測定しているため、 変位計 1 0により図 7 のようにして形状データが得られる。 したがって、 ゥエーハ裏面の形状データは 、 ゥエーハ表面の形状データの符号とはプラスマイナスが逆に表されている。 続いて、 作成した形状プロファイル （図 2 ) を、 任意の位置を基準として一定 間隔で微分を行い、 その中点にデータをプロッ トすることによって、 図 3に示す ような微分プロファイルを算出することができる。 つまり、 作成した形状プロフ アイルにおいて、 任意の位置 X i (mm) を基準として、 X i + 1 (mm) におけ る形状プロファイルの変位の大きさ Y i + i ( β m) と、 (mm) における形 状プロファイルの変位の大きさ γ i ( β m) との差を一定間隔 （X i + 1— X i ) で 除した値を微分値 （ d y i ) として求めた後、 間隔 （X i + 1— X i ) の中間点に データをプロッ トすることによつて微分プロファイルを算出することができる。 この微分値は傾きの大きさ （μ πιΖιηπι) に相当する。
また、 この図 3の微分プロファイルは、 形状プロファイルから微分プロフアイ ルを算出する際に、 長波長成分を除去するために最小自乗法近俄を施し、 さらに 測定ノィズを除去するために 1 〜 2 mm程度の移動平均の操作を行ったものであ る。 このよ うに、 ワープ等の長波長成分及ぴ測定ノイズの除去をある程度行うこ とによって、 ゥエーハ形状の局所的な変化を正確に測定することができる。 このとき、 形状プロファイルの微分を行う間隔 （X i + 1— X ! ) は、 評価対象 となる半導体ゥエーハの形状に応じて任意に選択することができるが、 形状プロ ファイルをゥエーハの半径方向に沿って 1 m m間隔で微分することによって、 高 精度に半導体ゥエーの形状を規定することができる。
本発明の半導体ゥエーハは、 このよ うにして得られた微分プロファイルが、 ゥ エーハ表面の微分プロファイルが外周部で盛り上がるような湾曲 （ハネ） を示し 、 つまり、 微分プロファイルの微分値 （傾きの大きさ μ m /" m m ) 力 、 ハネをプ ラスで表した場合にプラス側で推移し、 かつゥエーハ裏面の微分プロフアイルが 外周部で垂れ下がるような湾曲 （ダレ） を示す、 つまり、 微分プロファイルの微 分値 （傾きの大きさ μ m / m m ) 力 S、 ダレをマイナスで表した場合にマイナス側 で推移するものである。
すなわち、 本発明の半導体ゥエーハは、 図 3に示した微分プロファイルのよ う に、 例えばゥェ一ハ表面においてゥエー八面の傾きがゥエーハの厚さが増加する 向きをプラスで表した場合に、 ゥエーハ表面の微分プロフアイルが外周部の評価 領域内でプラスを示す形状を有するものである。 また一方、 ゥエーハ裏面では、 例えばゥエーハ面の傾きがゥエーハの厚さが減少する向きをプラスで表した場合 に、 ゥエーハ裏面の微分プロファイルが外周部の評価領域内でプラスを示す形状 を有するものである。
このよ うに半導体ゥエーハの形状を微分型形状評価方式によって規定すること によって、 従来のようなゥエーハの厚さに基づく半導体ゥエーハの評価では正確 に確認することができなかった本発明のような半導体ゥエーハの形状、 すなわち ゥエーハ外周部がゥエーハ表面でハネており、 裏面でダレている形状を定量的に かつ正確に示すことができる。 したがって、 この評価法を用いてゥエーハの外周 部の形状を規定すれば、 正確かつ明確にゥエーハ形状を定義できる。
このとき、 本発明の半導体ゥエーハは、 図 1に示したように、 ゥエーハ表面及 ぴ裏面が半導体ゥエーハの最外周から 1 m n！〜 2 m m以内の測定除外領域を除い た外周部の領域で湾曲しているものであれば良く、 測定除外領域における半導体 ゥエーハの形状は任意とすることができる。
したがって、 例えば、 ゥエーハ表面側の測定除外領域におけるゥエーハ形状は 、 ハネの形状から徐々にダレて面取り部まで続く ような形状とすることができる 。 すなわち、 本発明でいう ゥエーハ表面で盛り上がるように湾曲しているとは、 前述のように、 ゥエーハの表面側でゥエーハ表面中心部のゥエーハ面の位置より も外周部が凸側となるように湾曲した形状 （ハネた形状） となることを意味し、 外周部は最終的に面取り部につながるのは当然であるから、 一切ダレ形状が外周 部表面にはないと言う事ではない。 また、 ゥエーハ裏面側の測定除外領域におけ るゥエーハ形状も任意であるが、 好ましくは、 図 1に示したよ うに測定除外領域 でもダレの形状がそのまま面取り部まで続いており、 ゥエーハ裏面の測定除外領 域にはハネがない方が良い。
このような形状を有する本発明の半導体ゥエーハであれば、 フォ トリ ソグラフ ィー工程において一般的に用いられている種々の露光装置に好適な半導体ゥエー ハとすることができ、 かつ均一な研磨代で C M Pを行うことができる半導体ゥェ ーハとすることができる。
ここで、 本発明の半導体ゥエーハを露光装置のゥエーハチャック （真空チヤッ ク） にセッ トしたときの状態を図 4に模式的に示し、 また本発明の半導体ゥエー ハに C M Pを行う際の状態を図 5に模式的に示す。
図 4に示したように、 本発明の半導体ゥエーハにフォ トリ ソグラフィ一工程を 行う場合、 半導体ゥエーハ 1の裏面を貫通孔 3を有する吸着チヤック 2で真空吸 着することによって、 半導体ゥエーハ 1 の裏面が吸着チヤック 2に強制的に保持 されることになり、 それに伴いゥエーハ表面の外周部のハネた部分が平らな状態 になる。 これにより、 半導体ゥエーハ表面にレジス トパターンを転写する際に、 ゥエーハ外周部でのデフォーカスが生じにく くなる。 その結果、 デバイス製造に おける歩留りを向上させることができる。 しかも、 本発明の形状のゥエーハであ れば、 露光装置等のゥエーハチャックの形状に装置間でバラツキがあつたとして も、 吸着後のゥェ一ハ面を周辺まで平らにすることができ、 デバイス歩留りを低 下させることがない。
また、 デバイス製造工程で本発明の半導体ゥエーハに C M Pを行う際には、 図 5に示したように、 リテーナリ ング 6を有する研磨へッ ド 4に半導体ゥェーハ 1 の裏面をパッキングパッ ド 5を介して保持し、 ゥエーハ表面を研磨布 7に摺接さ せる。 このとき、 研磨布 7はリテーナリ ング 6によって押し付けられた状態とな る。 そのため、 この状態で C M Pを行うことによって、 半導体ゥエーハ 1の表面 の外周部がハネ形状に倣った形で研磨されるため、 ゥエーハ面内を均一な研磨代 で研磨を行うことができる。 その結果、 研磨代にばらつきが生じず、 膜厚の不均 一化や変色を防止できるため、 デバイス製造工程における歩留りの低下を抑制す ることができる。
こう して、 本発明のゥエーハは、 露光装置のゥエー チャックの相性も良く、 C M Pを行う際にも均一に研磨することができるゥエーハとすることができる。 このとき、 確実にフォ ト リ ソグラフィー工程における露光装置と半導体ゥエー ハとの相性を良く し、 かつ C M Pにおけるゥエーハの研磨代の均一性を向上させ る為には、 ゥエーハの外周部、 特にゥエーハの最外周から 1 0 m m以内の領域の ゥエーハ外周部形状が正確に制御されたものであることが極めて重要である。 し たがって、 半導体ゥエーハの外周部において、 ゥエーハ表面で湾曲が始まる位置 であるハネ開始位置 （表面の変極点）、及びゥエーハ裏面で湾曲が始まる位置であ る裏面のダレ開始位置 （裏面の変極点） は、 ゥエーハの最外周から 1 0 m m以内 の領域にあることが好ましい。
このとき、 半導体ゥエーハの表面のハネ開始位置 （表面の変極点） と裏面のダ レ開始位置 （裏面の変極点） とが、 ゥエー 半径方向でゥエーハ中心から同じ距 離に位置していれば、 本発明のようにゥエー 表面と裏面の形状が異なった半導 体ゥエーハでも、 ゥエーハの厚さをゥエーハ面内で均一にすることができる。 し たがって、 例えば図 4に示したように、 フォ トリ ソグラフィー工程において吸着 チャック 2を用いて半導体ゥエーハ 1を真空吸着した際に、 半導体ゥエーハの表 面を測定除外領域近傍まで平坦な状態にすることができるため、 レジストパター ンをゥエーハ表面の測定除外領域近傍まで正確に形成することができる。
さらに、 本発明の半導体ゥエーハは、 ゥエーハの表面及び裏面が鏡面研磨され たものであることが好ましい。 このように本発明の半導体ゥエーハが両面ともに 鏡面研磨されたものであれば、 半導体ゥエーハを高平坦度化することができる。 したがって、 デバイス製造工程におけるデザインルールが厳しくなつても、 ゥェ ーハ表面にデパイスを正確に形成することができ、 デパイス製造工程における歩 留りを一層向上させることができる。
尚、 本発明の半導体ゥエーハにおいて、 ゥエーハ外周部での表面のハネゃ裏面 のダレの傾きの大きさは特に限定されるものではなく、 例えば、 裏面のダレの傾 きの大きさは、 露光装置における真空吸着の強さゃゥエーハチャックの形状等に より適宜決定することができる。 また、 表面のハネの傾きの大きさについても、 C M Pのリテーナリ ングの設定条件や研磨条件により適宜決定すれば良い。 この ように、 ゥエーハ外周部での表面のハネゃ裏面のダレの傾きの大きさをデバイス 製造条件に合わせて適宜決定することによって、 デバイス製造工程における歩留 りを更に向上させることができる。
さらに、 本発明の半導体ゥエーハを製造する方法は、 特に限定されるものでは ない。 すなわち、 半導体ゥエーハの外周部が、 ゥエーハ表面でハネておりかつゥ エーハ裏面ではダレている形状を有するように半導体ゥエーハを製造することが できれば、 いずれの方法を用いることもできる。 例えば、 本発明の半導体ゥエー ハを製造する方法の一例として、 プラズマエッチングを施すことにより半導体ゥ エーハを加工する方法がある。
具体的に説明すると、 先ず、 c Z法によりシリ コン単結晶を引き上げ、 得られ た単結晶をスライスし、 面取り、 ラッピング、 エッチング、 鏡面研磨の各工程を 順次施して半導体ゥエーハを作製する。 その後、 得られた半導体ゥエーハを上記 の微分型形状評価方式によって半導体ゥエーハの表面及ぴ裏面の形状をそれぞれ 評価し、 その評価結果からゥエーハ表面及び裏面のプラズマエッチングのエッチ ングエリア及ぴエッチング量をそれぞれ算出する。 その後、 この算出したゥエー ハのエッチングェリァ及びェツチング量に基づいて、 半導体ゥエーハにプラズマ ィ匕した原料ガスを照射して表裏面を別々にプラズマエッチングを行う。 このよ う な方法を用いることによって、 ゥエーハ表面がハネており、 裏面がダレている形 状を有する本発明の半導体ゥエーハを正確に製造することができる。
またその他の方法として、 例えば、 半導体ゥエーハを製造する際に、 エツチン グ工程ゃラッビング工程、 更には平面研削工程等の新しい工程を加えることによ つて、 本発明のゥエーハ形状になるようにゥエーハ加工を行なうこともできる。 以下、 実施例を示して本発明をより具体的に説明するが、 本発明はこれらに限 定されるものではない。
(実施例）
C Z法により直径 3 0 0 m mのシリ コン単結晶を引き上げ、 得られた単結晶を スライスし、 面取り、 ラッピング、 エッチング、 鏡面研磨の各工程を順次施して シリ コンゥエーハを作製した。 この時、 鏡面研磨工程でリテーナリングを用いた C M Pによってゥエーハの表裏両面を研磨した。 鏡面研磨工程後のシリ コンゥェ ーハは、 ゥエーハ表面及び裏面ともに外周部がハネた状態となっており、 ほぼ同 じょうな形状であった。
次に、 得られたシリ コンゥエーハの表面及び裏面の形状をそれぞれ微分型形状 評価方式によって評価した。 続いて、 その評価結果から、 シリ コンゥエーハがゥ エーハ外周部においてゥエーハ表面でハネて、 かつゥエーハ裏面でダレるような 形状を有するように、 ゥエーハ表面及び裏面にプラズマエッチングを行う際のェ ツチングエリア及びエッチング量をそれぞれ算出した （ゥエーハ表面側は、 上記 のように周辺がすでにハネているので、 プラズマエッチングを施さなくても良い 力 表裏面形状を高精度に制御するため、 両面ともプラズマエッチングを行う） その後、 この算出したゥエーハ表裏面のそれぞれのェツチングエリァ及びェッ チング量に基づいて、 半導体ゥエーハにプラズマ化した原料ガスを照射してプラ ズマエッチングを行い、 シリ コンゥエーハを作製した。
こう してシリ コンゥエーハを作製した後、 得られたシリ コンゥエーハの表面及 び裏面の形状データを非接触レーザー変位計 （ 2ヘッ ド方式） の測定器ナノメ ト 口 （登録商標） 3 0 0 T T (黒田精ェ社製） を用い測定した。 次に、 これらの測 定したゥエーハ表面及び裏面の形状データから半径方向に沿ってゥエーハ中心か ら 1 2 0〜 1 4 8 m mの形状プロフアイルをそれぞれ作成した。 図 2に、 作成し たゥエーハ表面及び裏面の形状プロファイルを示す。
続いて、 この図 2のゥエーハ表面及び裏面の形状プロファイルに 2 m mの移動 平均を施して測定ノィズを除去した後、 1 m m間隔で微分処理を行って微分プロ ファイルを算出し、 最小自乗法近似により長波長成分を除去することによって、 図 3に示すようなゥエーハ表面及び裏面の微分プロファイルを算出した。
この図 3のゥエーハ表面及び裏面の微分プロファイルより、 ゥエーハ中心から 1 4 0 mmより外側の領域 （ゥエーハ最外周から 1 0 m mの領域） において、 ゥ エーハ表面の微分プロファイルはプラス側 （ハネ方向） に存在し、 またゥェーハ 裏面の微分プロフアイルもプラス側 （ダレ方向 ： 裏面の形状データの符号が逆で あるため、 実際にはマイナス側の領域に存在する） に存在している。 このことか ら、 プラズマエッチングを行って作製したシリ コンゥエーハが、 ゥエーハ外周部 においてゥエーハ表面でハネており、 かつゥエーハ裏面でダレている形状を有し ていることがわかる。
また算出した微分プロファイル （図 3 ) からシリ コンゥエーハのハネ及ぴダレ の開始位置 （表面と裏面の変極点） 及び傾きの大きさを求めた。 その結果、 ゥェ ーハ表面のハネ開始位置 （表面の変極点） はゥェ一ハ中心から 1 4 1 . 1 mmの 位置にあり、 また裏面のダレ開始位置 （裏面の変極点） はゥエーハ中.心から 1 4 0. 8 mmの位置にあり、 ゥエーハ表面及び裏面の変極点がゥエーハ中心からほ ぼ同じ距離に位置していた。 また、 シリ コンゥェ一ハの表面側におけるハネの傾 きの大きさは、 ゥエーハ中心から 1 4 7 mmの位置で 0. 0 1 x mノ mmであり 、 またゥエーハの裏面側におけるダレの傾きの大きさは、 ゥエーハ中心から 1 4 7 mmの位置で 0. 0 3 μ πι/πιπιであった。
その後、 上記のよ うな形状を有するシリ コ ンゥエーハを 5 0枚作製した。
続いて、 作製した全てのシリ コ ンゥエーハにフォ トリ ソグラフィー工程、 CM Pによる研磨工程を順次繰り返し施すことによって、 シリ コンゥエーハ表面に 0 . 1 5 μ mのデザインルールでデパイスを形成した。 その結果、 フォ トリ ソグラ フィー工程ではデフォーカスによる歩留まりの低下は著しく少なくなった。 また CMPによる研磨工程においても、 膜厚が不均一になり生じる変色の不良が少な くなつた。 また複数の露光装置や CMPを用いても歩留まりの低下は少なく、 あ る程度の装置のばらつきがあっても歩留まりに影響しない形状のゥエーハであり 、 高い歩留まりで高集積デパイスを製造することができた。 なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は、 例示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同一な 構成を有し、 同様な作用効果を奏するものは、. いかなるものであっても本発明の 技術的範囲に包含される。

Claims

請 求 の 範 囲
1 . 半導体ゥエーハであって、 該半導体ゥエーハの外周部形状が、 ゥエーハ表 面では盛り上がるように湾曲して （ハネて） おり、 かつゥエーハ裏面では垂れ下 がるように湾曲して （ダレて） いるものであることを特徴とする半導体ゥエーハ
2 . 前記半導体ゥエーハの外周部の湾曲は、 半導体ゥエーハの表面及び裏面の 形状データを測定し、 測定したゥエーハ表面及び裏面の形状データから半径方向 に沿った形状プロファイルをそれぞれ作成し、 作成した形状プロファイルをそれ ぞれ微分処理して微分プロファイルを算出した際に、 ゥエーハ表面の微分プロフ アイルが外周部で盛り上がるよ うな湾曲 （ハネ） を示し、 かつゥエーハ裏面の微 分プロファイルが外周部で垂れ下がるような湾曲 （ダレ） を示すものであること を特徴とする請求項 1に記載の半導体ゥエーハ。
3 . 前記半導体ゥエーハの表面及び裏面が、 半導体ゥエーハの最外周から 1 m IT！〜 2 m m以内の領域を除外した外周部の領域で湾曲しているものであることを 特徴とする請求項 1または請求項 2に記載の半導体ゥエーハ。
4 . 前記半導体ゥエーハの外周部における表面のハネ開始位置 （表面の変極点 ) 及ぴ裏面のダレ開始位置 （裏面の変極点） 力 S、 ゥエーハの最外周から 1 0 m m 以内の領域にあることを特徴とする請求項 1ないし請求項 3のいずれか一項に記 載の半導体ゥエーハ。
5 . 前記半導体ゥェ一ハの表面のハネ開始位置 （表面の変極点） と裏面のダレ 開始位置 （裏面の変極点） とが、 ゥエーハ半径方向でゥエーハ中心から同じ距離 に位置することを特徴とする請求項 1ないし請求項 4のいずれか一項に記載の半 導体ゥエーノヽ。
6 . 前記半導体ゥエーハの表面及び裏面が鏡面研磨されたものであることを特 徴とする請求項 1ないし請求項 5のいずれか一項に記載の半導体ゥエーハ。
PCT/JP2003/007321 2002-06-13 2003-06-10 半導体ウエーハ WO2003107402A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/486,424 US20040195657A1 (en) 2002-06-13 2003-06-10 Semiconductor wafer
KR10-2004-7002135A KR20050002801A (ko) 2002-06-13 2003-06-10 반도체 웨이퍼
EP03733337A EP1513192A1 (en) 2002-06-13 2003-06-10 Semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-173319 2002-06-13
JP2002173319A JP2004022677A (ja) 2002-06-13 2002-06-13 半導体ウエーハ

Publications (1)

Publication Number Publication Date
WO2003107402A1 true WO2003107402A1 (ja) 2003-12-24

Family

ID=29727911

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/007321 WO2003107402A1 (ja) 2002-06-13 2003-06-10 半導体ウエーハ

Country Status (7)

Country Link
US (1) US20040195657A1 (ja)
EP (1) EP1513192A1 (ja)
JP (1) JP2004022677A (ja)
KR (1) KR20050002801A (ja)
CN (1) CN1545723A (ja)
TW (1) TW200405450A (ja)
WO (1) WO2003107402A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP2007142181A (ja) 2005-11-18 2007-06-07 Toshiba Corp 基板処理方法及びリンス装置
DE102008045534B4 (de) * 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
NL2017860B1 (en) * 2015-12-07 2017-07-27 Ultratech Inc Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry
KR101870701B1 (ko) * 2016-08-01 2018-06-25 에스케이실트론 주식회사 폴리싱 측정 장치 및 그의 연마 시간 제어 방법, 및 그를 포함한 폴리싱 제어 시스템
JP7040608B2 (ja) * 2018-04-13 2022-03-23 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP7332398B2 (ja) 2019-09-04 2023-08-23 キオクシア株式会社 半導体ウェハ
CN111370346B (zh) * 2020-03-19 2023-07-21 长江存储科技有限责任公司 晶圆翘曲度测量装置及方法
CN111540750B (zh) * 2020-04-27 2021-07-06 长江存储科技有限责任公司 3d存储器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165638A (en) * 1979-06-13 1980-12-24 Nec Kyushu Ltd Semiconductor wafer
JPS6450428U (ja) * 1987-09-24 1989-03-29
EP1189266A1 (en) * 2000-03-29 2002-03-20 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and soi wafer, and soi wafer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054372A (en) * 1995-04-03 2000-04-25 Aptek Industries, Inc. Stress-free silicon wafer and a die or chip made therefrom
JP3317330B2 (ja) * 1995-12-27 2002-08-26 信越半導体株式会社 半導体鏡面ウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165638A (en) * 1979-06-13 1980-12-24 Nec Kyushu Ltd Semiconductor wafer
JPS6450428U (ja) * 1987-09-24 1989-03-29
EP1189266A1 (en) * 2000-03-29 2002-03-20 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and soi wafer, and soi wafer

Also Published As

Publication number Publication date
EP1513192A1 (en) 2005-03-09
TW200405450A (en) 2004-04-01
JP2004022677A (ja) 2004-01-22
KR20050002801A (ko) 2005-01-10
US20040195657A1 (en) 2004-10-07
CN1545723A (zh) 2004-11-10

Similar Documents

Publication Publication Date Title
US7582221B2 (en) Wafer manufacturing method, polishing apparatus, and wafer
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
TWI471911B (zh) 製造磊晶晶圓的方法以及磊晶晶圓
KR101436482B1 (ko) 반도체 웨이퍼 및 그 제조 방법
KR20160113723A (ko) 반도체 웨이퍼의 제조 방법
CN103809371B (zh) 矩形形成模具用基板
TWI727490B (zh) 晶圓製造方法以及晶圓
US20140264765A1 (en) Semiconductor wafer and method of producing same
WO2003107402A1 (ja) 半導体ウエーハ
EP1195798A1 (en) Method for producing semiconductor wafer and semiconductor wafer
WO2006109502A1 (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
CN108153111A (zh) 形成模板的衬底以及检测方法
TWI749749B (zh) 晶圓的研磨方法及矽晶圓
TWI740606B (zh) 工件的兩面研磨方法
JP2004302280A (ja) マスクブランクス用基板の製造方法、及びマスクブランクスの製造方法、並びに転写マスクの製造方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
KR101581469B1 (ko) 웨이퍼 연마방법
JP3578238B2 (ja) シリコンウェーハの加工方法
TW202407790A (zh) 晶圓的單面拋光方法、晶圓的製造方法、及晶圓的單面拋光裝置
JP2023123391A (ja) エピタキシャルウエハを製造するためのシステムおよび方法
JP2003039310A (ja) ウェーハの研磨方法及びウェーハ
JP2003053659A (ja) 研磨装置及び研磨方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

WWE Wipo information: entry into national phase

Ref document number: 10486424

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038008424

Country of ref document: CN

Ref document number: 1020047002135

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003733337

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2003733337

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2003733337

Country of ref document: EP