JP2023123391A - エピタキシャルウエハを製造するためのシステムおよび方法 - Google Patents

エピタキシャルウエハを製造するためのシステムおよび方法 Download PDF

Info

Publication number
JP2023123391A
JP2023123391A JP2023023991A JP2023023991A JP2023123391A JP 2023123391 A JP2023123391 A JP 2023123391A JP 2023023991 A JP2023023991 A JP 2023023991A JP 2023023991 A JP2023023991 A JP 2023023991A JP 2023123391 A JP2023123391 A JP 2023123391A
Authority
JP
Japan
Prior art keywords
polishing
wafer
epitaxial
epitaxy
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023023991A
Other languages
English (en)
Inventor
シュー，チー－ユエン
Chih-Yuan Hsu
トゥ，チュン－チン
Chun-Chin Tu
ヤン，ヤウ－チン
Yau Ching Yang
チェン，シー－チャン
Shih-Chiang Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2023123391A publication Critical patent/JP2023123391A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/12—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Figure 2023123391000001
【課題】研磨及びエピタキシ中のプロセス条件として、プロセスの各々から許容できないウエハパラメータが生じないように調整するエピタキシャル半導体ウエハを製造するためのシステム及び方法を提供する。
【解決手段】エピタキシャル半導体ウエハ製造方法は、エピタキシャル半導体ウエハを測定して、エピタキシ装置によって形成されたエピタキシャル堆積層形状を決定すること、研磨アセンブリを使用して半導体ウエハを研磨の後、研磨された半導体ウエハを測定して表面形状を決定すること、研磨されたウエハの表面形状とエピタキシャル堆積層形状とを比較することで研磨されたウエハの予測されたエピタキシャル後の表面形状を形成すること、予測されたエピタキシ後の表面形状に基づいて予測されたエピタキシ後のパラメータを決定すること及び予測されたエピタキシ後のパラメータに基づいて研磨アセンブリのプロセス条件を調整することを含む。
【選択図】図５

Description

関連出願の相互参照
本出願は、２０２２年２月２１日に出願された米国仮特許出願第６３／２６８，２８７号の優先権を主張し、その開示は参照によりその全体がここに組み込まれる。
本開示は、一般に、エピタキシャルウエハの製造に関し、特に、制御された平坦性を有するエピタキシャルウエハを製造するためのシステムおよび方法に関する。
エピタキシャル半導体ウエハは、一般に、回路が印刷された集積回路（ＩＣ）チップの製造に使用される。回路は、まず、エピタキシャルウエハの表面上に小型化された形態で印刷される。そして、そのウエハを割って回路チップにする。この小型化された回路をウエハの全面に印刷するためには、一般に、エピタキシャルウエハの表面および裏面に欠陥がなく、極めて平坦で、互いに平行であることが要求される。さらに、ＩＣは急速に小型化されており、この傾向は、例えば、サイトバックサイド理想平面／範囲（ＳＢＩＲ）、グローバルバックサイド理想平面／範囲（ＧＢＩＲ）、サイトフロントサイド最小二乗焦点面範囲（ＳＦＱＲ）、およびエッジサイトフロントサイド最小二乗焦点面範囲（ＥＳＦＱＲ）などの、許容できるエピタキシルウエハ平面パラメータに関する厳しい要件を課すことを続けている。
半導体基板ウエハは、エピタキシャルウエハの製造における出発材料として使用され、最初は、適切な半導体材料（例えば、シリコン）の単結晶インゴットから取得される。基板ウエハは、例えばワイヤソーを用いてインゴットからスライスすることができる。ウエハがインゴットから切り出された後、基板ウエハの表面および裏面の平坦性および平行性を改善するために、研削および研磨工程が一般的に使用される。例えば、基板ウエハは、まず、両面研磨工程を用いて研磨され、この場合、ウエハの表面と裏面が同時に研磨され、両面の平坦性と平行度が向上する。次に、両面研磨されたウエハは、ウエハの１つの表面（例えば、表面）のみが研磨される片面研磨プロセスを使用して研磨されてもよい。
研磨されたウエハは、次に、エピタキシャルプロセス（または「エピタキシ」）が行われ、エピタキシャルウエハを製造する。例えば、エピタキシャル化学気相成長（ＣＶＤ）は、エピタキシャルウエハを形成するためのプロセスであり、格子構造がウエハと同一になるように、研磨された半導体ウエハ上に材料の薄層を成長させる。エピタキシャルＣＶＤは、半導体ウエハの製造において、エピタキシャル層上に直接デバイスを作製（例えば、回路を印刷）できるように、エピタキシャル層を作製するために広く使用されている。エピタキシャルＣＶＤの間、研磨された半導体ウエハは、エピタキシャルリアクタの堆積チャンバ内で適切な温度に加熱され、堆積ガス（例えば、シランまたは塩素化シランなどの気相シリコンソースガス）がチャンバに通されて、研磨ウエハの表面上に材料のエピタキシャル層を堆積および成長させてもよい。エピタキシャル堆積の間、堆積チャンバ内で研磨ウエハを支持するサセプタは、エピタキシャル層が均一に成長するように、プロセス中に回転する。
エピタキシャルウエハのパラメータ（例えば、平坦性）は、研磨およびエピタキシャルプロセス中のプロセス条件によって決まる。場合によっては、研磨またはエピタキシ中のプロセス条件が、エピタキシャルウエハの許容できない平坦性をもたらすことがある。例えば、研磨プロセスは、ニアエッジの機械的および／または化学的な力の不均一な分布により、基板ウエハのニアエッジの形状を変化させることがある。ウエハの周辺エッジにおける厚さ形状が減少し、すなわち、「エッジロールオフ」が観察される場合がある。エッジロールオフにより、デバイス製造に利用できるウエハの部分が減少する。さらに、エピタキシャルプロセスの様々なプロセス条件（例えば、ウエハ表面の温度勾配、ガスフロー、サセプタ設計など）は、ウエハ表面におけるエピタキシャル成長速度の均一性に影響を与える。ウエハ表面の局所的な成長速度間の偏差は、エピタキシャル層の不均一な厚さ分布を引き起こし、エピタキシャルウエハの平坦性を悪化させ、目標とする仕様を満たさない原因となり得る。
研磨およびエピタキシ中のプロセス条件は、これらのプロセスの各々から許容できないウエハパラメータが生じないように調整され得る。例えば、研磨プロセス条件は、研磨されたウエハの許容可能な平坦性を維持しながら、エッジロールオフを最小化するように調整される。また、エピタキシャルプロセスの条件は、ウエハの表面全体に、より均一なエピタキシャル成長率を提供するために調整されることがある。しかし、これらの調整は、一般に、各工程によって得られるウエハの表面形状を最適化するために行われ、先行または後続の工程によって得られる表面形状とは無関係である。さらに、エピタキシャルウエハは、研磨後の平坦性およびエッジロールオフパラメータが許容できる研磨ウエハから形成されても、研磨ウエハの表面形状が堆積したエピタキシャル層の形状と一致しない場合、エピタキシャル後の平坦性が許容できないことが観察されている。この損失は、不可逆的なエピタキシャル処理の後まで実現されず、エピタキシャルウエハはスクラップされなければならず、受け入れがたい歩留り損失を引き起こす。
従って、エピタキシャルウエハの平坦性を制御することを容易にする、エピタキシャルウエハを製造するためのプロセスが必要となる。
この背景セクションは、以下に説明および／または請求される本開示の様々な態様に関連し得る技術の様々な態様を読者に紹介することを意図している。この議論は、本開示の様々な態様のより良い理解を促進するための背景情報を読者に提供するのに有用であると考えられる。従って、これらの記述は、このような観点から読まれるべきであり、先行技術の承認ではないことが理解されるべきである。
１つの態様において、エピタキシャル半導体ウエハを製造する方法は、エピタキシ装置によって作製されたエピタキシャル堆積層形状を決定するために、１つまたはそれ以上のエピタキシャル半導体ウエハを測定することを含む。本方法はまた、研磨アセンブリを使用して半導体ウエハを研磨することと、研磨された半導体ウエハを測定して、研磨されたウエハの表面形状を決定することとを含む。本方法はさらに、研磨されたウエハの表面形状とエピタキシ装置によって形成された決定されたエピタキシャル堆積層形状とを比較することによって、研磨されたウエハの予測されたエピタキシャル後の表面形状を形成することを含む。本方法はまた、予測されたエピタキシ後の表面形状に基づいて予測されたエピタキシ後のパラメータを決定することと、予測されたエピタキシ後のパラメータに基づいて、研磨アセンブリのプロセス条件を調整することとを含む。
他の態様において、エピタキシャル半導体ウエハを製造する方法は、１つまたはそれ以上のエピタキシャル半導体ウエハを測定して、エピタキシャル装置によって製造されるエピタキシャル堆積層の厚さ形状を決定することを含む。本方法はまた、研磨アセンブリを使用して半導体ウエハを研磨することと、研磨された半導体ウエハを測定して、研磨されたウエハのニアエッジの表面形状を決定することとを含む。本方法はさらに、研磨されたウエハのニアエッジ表面形状とエピタキシ装置によって形成された厚さ形状とを比較することによって、研磨されたウエハの予測されたエピタキシ後のニアエッジパラメータを決定することを含んでいる。この方法はまた、予測されたエピタキシ後のニアエッジパラメータが所定のパラメータ仕様を満たすかどうかを判定し、予測されたエピタキシ後のニアエッジパラメータが所定のパラメータ仕様を満たさない場合、研磨アセンブリのプロセス条件を調整して研磨ウエハのニアエッジ表面形状のパラメータを制御することとを含む。
他の態様において、エピタキシャル半導体ウエハを製造する方法は、エピタキシ装置によって製造されたエピタキシャル堆積層の厚さ形状を決定するために１つまたはそれ以上のエピタキシャル半導体ウエハを測定することを含む。本方法はまた、研磨アセンブリを使用して半導体ウエハを研磨することと、研磨された半導体ウエハを測定して、研磨されたウエハの表面形状を決定することとを含む。本方法はまた、エピタキシャル成長層の厚さ形状を研磨されたウエハの表面形状に重ね合わせて、研磨されたウエハの予測されるエピタキシャル後のパラメータを決定することを含む。予測されるエピタキシ後のパラメータは、ＳＢＩＲ、ＧＢＩＲ、ＳＦＱＲ、およびＥＳＦＱＲのうちの少なくとも１つを含む平坦性パラメータである。本方法は、予測されたエピタキシ後のパラメータが所定のパラメータ仕様を満たすかどうかを判定し、予測されたエピタキシ後のパラメータが所定のパラメータ仕様を満たさない場合、研磨アセンブリのプロセス条件を調整することを更に含む。
上述の態様に関連して指摘された特徴の様々な改良が存在する。さらなる特徴もまた、同様に上述の態様に組み込まれ得る。これらの洗練された特徴および追加の特徴は、個々に、または任意の組み合わせで存在し得る。例えば、図示された実施形態のいずれかに関連して後述される様々な特徴は、単独でまたは任意の組み合わせで、上述の態様のいずれかに組み込まれ得る。
エピタキシャルウエハを製造するための例示的なプロセスである。 両面研磨アセンブリの部分概略立面図である。 片面研磨アセンブリの部分概略立面図である。 エピタキシ装置の部分概略断面図である。 制御された平坦性を有するエピタキシャルウエハを製造するための例示的なプロセスである。 研磨ウエハの表面にエピタキシャル堆積層形状が重畳された研磨ウエハの概略断面図である。 図５に示すプロセスに従ってエピタキシャルウエハの平坦性を制御するための例示的なシステムのブロック図である。 予測されるエピタキシ後のパラメータとエピタキシャルウエハの歩留り率との間の相関を示す散布図である。 エピタキシャルウエハの歩留り率とエピタキシャルウエハを製造するために使用された研磨ウエハのエッジロールオフの散布図であり、予測されたエピタキシ後のパラメータを使用し、および使用せずに製造したエピタキシャルウエハについてのプロットを示す。
様々な図面における同様の参照記号は、同様の要素を示す。
図１を参照すると、エピタキシャルウエハを製造するための例示的なプロセス１００が示されている。ステップ１０２において、基板ウエハが研磨されて、研磨ウエハが得られる。好適な基板「ウエハ」（「半導体ウエハ」または「シリコンウエハ」とも呼ばれる）は、例えば、チョクラルスキ法またはフロートゾーン法によって形成されたインゴットからウエハをスライスすることによって得られた基板ウエハなどの、単結晶シリコン基板ウエハを含む。各基板ウエハは、中心軸、表面、および表面に平行な裏面を含む。表面および裏面は、中心軸に対して概ね垂直である。周縁部は、表面と裏面を結合している。基板ウエハは、例えば、２００ｍｍ、３００ｍｍ、または４５０ｍｍの直径のウエハを含む、当業者による使用に適した任意の直径であってもよい。
基板ウエハを研磨するステップ１０２は、両面研磨（ＤＳＰ：Double-Side Polishing）アセンブリを使用して、基板ウエハの表面および裏面を同時に研磨（例えば、粗研磨）することを含む。図２を参照すると、基板ウエハの表面および裏面を粗面研磨するために使用される例示的なＤＳＰアセンブリの一部が、概略的に示され、全体が２００で示されている。他のタイプの研磨装置が使用されてもよい。
図２に示すように、ＤＳＰアセンブリ２００は、第１シャフト２０４に取り付けられた第１研磨ヘッド２０２と、第２シャフト２０７に取り付けられた第２研磨ヘッド２０６とを含む。第１シャフト２０４は、第１研磨ヘッド２０２を回転させ、第２シャフト２０７は、第２研磨ヘッド２０６を回転させる。第１研磨ヘッド２０２の回転速度は、第２研磨ヘッド２０６の回転速度と同じであってもよいし、異なってもよい。第１研磨ヘッド２０２は、第１プレート２０８と、第１プレート２０８に取り付けられる第１研磨パッド２１０とを含む。第２研磨ヘッド２０６は、第２プレート２１２と、第２プレート２１２に取り付けられた第２研磨パッド２１４とを含む。研磨中、１つ以上のウエハＷは、概ね環状のキャリアプレート２１６の円形開口部に挿入され、ウエハＷおよびキャリアプレート２１６は、第１研磨パッド２１０と第２研磨パッド２１４の間に配置される。キャリアプレート２１６およびウエハＷは、例えば、ローリング装置（図示せず）を使用して、研磨パッド２１０、２１４の間で移動可能である。
ＤＳＰアセンブリ２００は、研磨ヘッド２０２、２０６に力を加え、研磨ヘッド２０２、２０６をウエハＷおよびキャリアプレート２１６に対して垂直方向に移動させる。研磨ヘッド２０２、２０６のウエハＷおよびキャリアプレート２１６に対する垂直方向の移動は、研磨パッド２１０、２１４をキャリアプレート２１６に押し付け、ウエハＷのそれぞれの表面と研磨係合させる。ＤＳＰアセンブリ２００が、ウエハＷおよびキャリアプレート２１６に向かう研磨ヘッド２０２、２０６の垂直移動を引き起こすために加えられる力を増加させると、研磨パッド２１０、２１４とウエハＷのそれぞれの表面との間の研磨圧力は増加する。キャリアプレート２１６は、研磨ヘッド２０２、２０６の上下動を制限し、研磨ヘッド２０２、２０６の間に隙間Ｇを規定する。研磨パッド２１０、２１４とウエハＷのそれぞれの表面との間に加えることができる研磨圧力の量は、隙間Ｇによって制限される。キャリアプレート２１６の厚さを増加させると、隙間Ｇの厚さも増加し、その結果、研磨パッド２１０、２１４とウエハＷのそれぞれの表面との間の研磨圧力がさらに制限される。
ＤＳＰアセンブリ２００を使用するウエハＷの粗研磨は、例えば、化学機械研磨（ＣＭＰ）によって達成される。ＣＭＰは、典型的には、ウエハＷを研磨スラリー中に浸漬することを含む。ＤＳＰアセンブリ２００は、研磨中に第１研磨パッド２１０と第２研磨パッド２１４の間のウエハＷにスラリーを供給するスラリー供給システム（図示せず）を含む。研磨プロセスにおいて単独または組み合わせて使用され得る適切なスラリーは、シリカ粒子の量を含む第１研磨スラリー、アルカリ性（すなわち、苛性）であり、典型的にはシリカ粒子を含まない第２研磨スラリー、および脱イオン水である第３研磨スラリーである。
ＤＳＰアセンブリ２００は、研磨前に第１研磨ヘッド２０２および第２研磨ヘッド２０６に予熱流体を供給する予熱システム（図示せず）を含むこともできる。予熱流体は、典型的には、二酸化ケイ素を実質的に含まない、脱イオン水のような非研磨流体を含む。予熱システムは、予熱流体を所定の温度および流量で研磨ヘッド２０２、２０６に供給する。予熱流体は、研磨パッド２１０、２１４に所定時間流され、シャフト２０４、２０７は、同時に研磨ヘッド２０２、２０６を回転させて、予熱流体を研磨パッド２１０、２１４にそれぞれ塗布する。予熱流体は、ＤＳＰアセンブリ２００を使用して研磨する前に、研磨パッド２１０、２１４の温度を目標研磨温度以下まで上昇させることができる。
ＤＳＰアセンブリ２００はまた、オペレータが研磨中にＤＳＰアセンブリ２００のプロセス条件を選択および制御することを可能にするコントローラ２１８を含む。例えば、オペレータは、研磨ヘッド２０２、２０６の一方または両方の回転速度を選択することができ、研磨ヘッド２０２、２０６の垂直移動を制御することによって、研磨パッド２１０、２１４とウエハＷのそれぞれの表面との間の研磨圧力を調整することができる。また、オペレータは、コントローラ２１８を介して、例えば、研磨中に供給されるスラリーの流量、研磨スラリーの組成、研磨プロセス時間、研磨プロセス温度、および研磨中のキャリアプレート２１６の回転速度を含むプロセス条件を制御してもよい。
動作中、ウエハＷはキャリアプレート２１６に配置され、ウエハＷおよびキャリアプレート２１６は、ＤＳＰアセンブリ２００内で研磨パッド２１０、２１４の間に配置される。研磨パッド２１０、２１４は、本明細書に記載の予熱システムから供給される予熱流体を使用して、ウエハＷおよびキャリアプレート２１６の位置決めの前に予熱されてもよい。研磨ヘッド２０２、２０６は、キャリアプレート２１６およびウエハＷに向かって移動し、研磨パッド２１０、２１４は、ウエハＷの表面および裏面に押し付けられ、研磨スラリーは、研磨ヘッド２０２、２０６に流され、研磨パッド２１０、２１４に適用される。研磨ヘッド２０２、２０６を回転させることにより、ウエハＷの表面および裏面を研磨する。具体的には、回転する研磨パッド２１０、２１４は、ウエハＷの表面および裏面に対して研磨スラリーを作用させ、ウエハＷの面から材料を除去し、その結果、より平坦な面および／またはより滑らかな面を得る。キャリアプレート２１６は、ウエハＷの面からの材料の除去を容易にするために、研磨中に移動することもできる。ウエハＷの面の目標表面形状（例えば、所望の平坦さまたは滑らかさ）は、コントローラ２１８を介して、例えば、研磨ヘッド２０２、２０６の一方または両方の回転速度、研磨パッド２１０、２１４とウエハＷのそれぞれの面との間の研磨圧力、研磨スラリーの流量、研磨スラリーの組成、研磨プロセス時間、研磨プロセス温度、および研磨中のキャリアプレート２１６の回転速度などの研磨プロセス条件を調整することによって達成できる。加えて、キャリアプレート２１６の厚さを調整して、隙間Ｇの厚さを増加または減少させ、それによってウエハＷのそれぞれの面に研磨パッド２１０、２１４によって及ぼされる研磨圧力を調整することによって、ウエハＷの面の目標表面形状を達成することができる。
図１に戻って参照すると、基板ウエハを研磨するステップ１０２は、追加的または代替的に、ウエハを１つまたはそれ以上の片面研磨操作にかけることを含んでもよく、その際、ウエハの表面が研磨されるが裏面は研磨されず、平坦性パラメータを改善するか、表面を滑らかにしてハンドリング傷を除去するために、ウエハの表面が磨かれる。この操作を実施するために、ＳＳＰアセンブリ３００（図３に示す）のような片面研磨（ＳＳＰ：Single-Side Polishing）アセンブリが使用され得る。典型的には、粗研磨された表面および裏面を有するように以前に粗研磨された（例えば、ＤＳＰアセンブリ２００を用いて）ウエハは、研磨粒子および化学エッチング剤を含む従来の研磨スラリーを有するＳＳＰアセンブリを用いた中間ＳＳＰ操作に最初に付される。その後、ウエハの表面を仕上げ研磨して、中間ＳＳＰ工程でＤｕＰｏｎｔ Ａｉｒ Ｐｒｏｄｕｃｔｓ Ｎａｎｏｍａｔｅｒｉａｌｓ， ＬＬＣのＳｙｔｏｎ（登録商標）などの大きなサイズのコロイダルシリカによって生じた細かいまたは「マイクロ」スクラッチを取り除き、ウエハの表面に高い反射性と損傷のない状態を作り出す仕上げＳＳＰ工程にかけることができる。中間ＳＳＰ操作は、一般に、仕上げＳＳＰ操作よりも多くの材料をウエハの表面から除去する。ウエハは、ウエハを中間研磨するために使用される同じＳＳＰアセンブリ（例えば、図３に示され、本明細書に記載されるＳＳＰアセンブリ３００）において仕上げ研磨されてよい。しかしながら、他のＳＳＰアセンブリが仕上げ研磨操作に使用されることもある。仕上げ研磨スラリーは、典型的には、アンモニアベースと、低減された濃度のコロイダルシリカとを有する。仕上げ研磨スラリーは、ウエハの表面に対して作用し、残存する傷やヘイズを除去し、ウエハの表面が一般に高反射性で損傷のない状態になるようにする。研磨ステップ１０２に含まれるいずれかの研磨操作の間に、ウエハは、すすぎおよび乾燥され、洗浄操作、例えば、ウエットベンチまたはスピン洗浄操作に付されることがある。
図３を参照すると、例示的なＳＳＰアセンブリの一部が模式的に示され、全体が３００で示されている。ＳＳＰアセンブリ３００は、１つまたはそれ以上のウエハＷの表面を研磨するために使用されるが、他のタイプの研磨装置も使用され得る。
ＳＳＰアセンブリ３００は、ウエハ保持機構、例えば、バッキングフィルム３０２と保持リング３０４とからなるテンプレート、研磨ヘッド３０６、および研磨パッド３１０を有するターンテーブル３０８を含む。バッキングフィルム３０２は、ウエハＷを受ける研磨ヘッド３０６と保持リング３０４との間に位置し、水または他の適切な液体で飽和され、後述のように液体の表面張力を用いてウエハＷを研磨ヘッド３０６に搭載する。保持リング３０４は、そこに研磨されるウエハＷを受け入れるための少なくとも１つの円形開口を有する。ウエハＷは、例えば、ＤＳＰアセンブリ２００（図２に示す）を用いて以前に両面研磨されたものであってもよい。図３には単一のウエハＷが示されているが、ＳＳＰアセンブリ３００は、複数のウエハを研磨するために使用されてもよい。
ウエハＷは、表面張力によって研磨ヘッド３０６に付着し、それに対して保持される。表面張力を形成するために、湿式飽和バッキングフィルム３０２は、感圧接着剤で研磨ヘッド３０６に取り付けられる。バッキングフィルム３０２と保持リング３０４は、テンプレートまたは「ウエハ保持テンプレート」を形成する。バッキングフィルム３０２は、一般に、軟質ポリマーパッドまたは他の適切な材料である。
次に、ウエハＷは、湿式飽和バッキングフィルム３０２に押し付けられて、水または他の適切な液体の大部分を除去するか、または絞り出す。水を絞り出すことにより、ウエハＷは表面張力とウエハＷの露出面の大気圧とによってバッキングフィルム３０２上に保持され、この水の絞り出しによってウエハＷが研磨ヘッド３０６に搭載される。
研磨ヘッド３０６の一部は、研磨ヘッド３０６に加えられる圧力の変化に応答して変形するのに十分な柔軟性を有し、ウエハＷが湿式飽和テンプレートに押し込まれたときに変形しないのに十分な剛性を有することができる。表面張力は、ウエハＷの表面上に一定の保持力を提供する。この一定の保持力により、ウエハＷに隣接する研磨ヘッド３０６のあらゆる変形が、ウエハＷの比例した変形に直接変換される。
ＳＳＰアセンブリ３００は、研磨ヘッド３０６に力を加えて研磨ヘッド３０６を垂直に動かし、ウエハＷおよびターンテーブル３０８に対して研磨ヘッド３０６を上昇および下降させる。上向きの力は、研磨ヘッド３０６を上昇させ、下向きの力は、研磨ヘッド３０６を下降させる。ウエハＷに対する研磨ヘッド３０６の下方への垂直移動は、ウエハＷをターンテーブル３０８の研磨パッド３１０に押し込むための研磨圧力をウエハＷに与える。ＳＳＰアセンブリ３００が下向きの力を増大させると、研磨ヘッド３０６は垂直方向に下降移動して研磨圧力を増大させる。
研磨ヘッド３０６の一部と研磨パッド３１０とターンテーブル３０８は、当技術分野で知られているような適切な駆動機構（図示せず）によって選択された回転速度で回転される。研磨パッド３１０およびターンテーブル３０８の回転速度は、同じであっても異なってもよい。ＳＳＰアセンブリ３００は、オペレータが、研磨ヘッド３０６およびターンテーブル３０８の一方または両方の回転速度、並びに研磨ヘッド３０６に加えられる下方力を選択することを可能にするコントローラ３１２を含む。オペレータはまた、コントローラ３１２を介して、例えば、研磨中に供給されるスラリーの流量、研磨スラリーの組成、研磨プロセス時間、および研磨プロセス温度を含むプロセス条件を制御し得る。
動作中、ウエハＷは、バッキングフィルム３０２と研磨パッド３１０との間のＳＳＰアセンブリ３００内に配置され、研磨ヘッド３０６上に搭載される。研磨ヘッド３０６は、研磨ヘッド３０６によってウエハＷに及ぼされる研磨圧力を増加させるために垂直下方に移動する。中間研磨スラリーまたは仕上げ研磨スラリーのような研磨スラリーは、研磨パッド３１０とウエハＷの表面との間の研磨相互作用のために研磨パッド３１０に適用される。研磨ヘッド３０６およびターンテーブル３０８を回転させて、ウエハＷの表面を研磨する。具体的には、回転する研磨ヘッド３０６およびターンテーブル３０８は、研磨パッド３１０とウエハＷの表面との間で研磨スラリーを働かせてウエハＷの表面から材料を除去し、その結果、より平坦な面および／またはより滑らかな面が得られる。ウエハＷの表面の目標とする表面形状（例えば、所望の平坦性または平滑度）は、コントローラ３１２を介して、例えば、研磨ヘッド３０６およびターンテーブル３０８の一方または両方の回転速度、研磨ヘッド３０６によって及ぼされる研磨圧力、研磨スラリーの流量、研磨スラリーの組成、研磨プロセス時間、および研磨プロセス温度といった研磨プロセス条件を調整することによって達成することができる。
図１に戻ると、基板ウエハを研磨して研磨ウエハを得る研磨ステップ１０２の後、プロセス１００は、ステップ１０４に進み、研磨ウエハの表面形状が測定される。研磨されたウエハは、オプションとして、測定前に洗浄されてもよい。例示的な洗浄操作には、ウエットベンチ洗浄またはスピン洗浄が含まれる。ウエットベンチ洗浄は、任意に、高温（例えば、約５０℃～約８０℃）で、ＳＣ－１洗浄液（すなわち、水酸化アンモニウムおよび過酸化水素）と研磨ウエハを接触させることを含むことができる。スピン洗浄は、ＨＦ溶液およびオゾン水との接触を含み、室温で実施してもよい。
一般に、研磨されたウエハの表面形状は、研磨されたウエハが許容されるウエハパラメータを有するかどうかを決定するために測定される。「ウエハパラメータ」は、一般に、研磨ウエハの品質を評価するために、より具体的には、ウエハがデバイス製造における使用に適しているかどうかを評価するために使用されるパラメータまたは量を意味すると理解される。例えば、回路が印刷された集積回路（ＩＣ）チップの製造には、研磨されたウエハが一般的に使用される。回路は、多段階の製造プロセスで、ウエハの表面に小型化された同一の集積回路（「ダイ」）として印刷される。具体的には、電子ビームリソグラフィまたはフォトリソグラフィ処理工程（「リソグラフィ」）と化学的または物理的処理工程（ＣＭＰ、エッチング、パッシベーションなど）の様々な段階を含む。各段階において、新しいパターン層がウエハの表面に追加され、または既存の層が修正される。層の正確なアライメント（「オーバーレイ」）は、チップの最終性能にとって重要である。１つまたはそれ以上のウエハパラメータを評価することで、研磨されたウエハが製造中にオーバーレイエラーが発生する危険性があるかどうかを判断することができる。不可逆的なリソグラフィ処理が行われる前に、オーバーレイエラーの可能性を示すウエハパラメータを特定することは、製造コストの削減と、目標仕様を満たすように再研磨できるウエハの救済を容易にする。この点で、ステップ１０４で測定された研磨ウエハが１つ以上の受け入れ不可能なウエハパラメータを有すると判断される場合、プロセスがステップ１０６に進む前にステップ１０２が繰り返されることがある。例えばＤＳＰアセンブリ２００および／またはＳＳＰアセンブリ３００を使用する研磨中のプロセス条件は、許容可能なウエハパラメータを得るために上述のように調整されてもよい。
ウエハ形状を決定できる従来の計測ツール（例えば、ＫＬＡ－Ｔｅｎｃｏｒ ＷａｆｅｒＳｉｇｈｔまたはＷａｆｅｒＳｉｇｈｔ２；カリフォルニア州ミルピタス）を使用して、表面形状を測定し、研磨ウエハの１つまたはそれ以上のウエハパラメータ（例えば、形状および／または平坦）を決定してもよい。形状は、チャックされていない状態でのウエハ形状の長波長成分であり、ベストフィットの中央表面基準面に対するウエハの中央表面の偏位として定義される。これは、ベストフィット面からの正負の最大偏差の和であるワープ（warp）や、ウエハの中心における表面とベストフィット面との距離である反り（bow）などのグローバルパラメータで特徴付けることができる。平坦性は、基準面に対するウエハの厚みの変化である。ＧＢＩＲ（グローバルバックサイド理想平面／範囲）などのグローバルパラメータや、ＳＢＩＲ（サイトバックサイド理想平面／範囲）やＳＦＱＲ（サイトフロントサイド最小二乗焦点平面範囲）などのローカルパラメータで特徴付けることができる。ウエハの周辺のニアエッジの表面形状も、研磨中に劣化することがある。本明細書で使用する場合、「ニアエッジ（near-edge）」とは、ウエハの周縁に近いウエハに沿った部分を指す。例えば、直径３００ｍｍのウエハの場合、ウエハのニアエッジ部分は、ウエハの中心軸から約１２０ｍｍの半径方向距離で始まるウエハの部分として定義することができる。ニアエッジ部における研磨ウエハの表面形状を特徴付けるパラメータ（「ニアエッジ部表面形状」とも呼ばれる）は、ウエハのニアエッジ部がデバイス製造に適しているかどうかを評価するのに有用である。例えば、「エッジロールオフ」を観察して、ウエハのニアエッジ部における厚さ形状の許容できない減少があるかどうかを判断することができる。エッジロールオフは、本明細書で説明する従来の計測ツールを用いて計算することができ、"ロールオフ量"とも呼ばれる。他のパラメータも、エッジサイトフロントサイド最小二乗法焦点面範囲（ＥＳＦＱＲ）など、ウエハのニアエッジ品質を評価するために使用することができ、本明細書に記載されるような従来の計測ツールを使用して決定することが可能である。
ステップ１０４で研磨ウエハが測定され、研磨ウエハが許容可能なウエハパラメータを有することが決定された後、プロセス１００は、ステップ１０６が行われ、材料の層が研磨ウエハの表面上に堆積および／または成長される。例えば、材料の層は、エピタキシャルＣＶＤまたは多結晶ＣＶＤなどの化学気相成長（ＣＶＤ）プロセスを使用して、研磨されたウエハ上に堆積され得る。しかしながら、研磨ウエハ上に材料の層を堆積および／または成長させるために様々なプロセスが実行されてもよく、本開示は、本明細書に記載される任意の特定のプロセスに限定されるものではない。
図４を参照すると、研磨ウエハ上に材料の層を堆積させるための例示的なシステムの部分断面が、概略的に示され、全体が４００で示される。この例では、システム４００は、気相エピタキシャルリアクタ４００である。リアクタ４００は、シングルウエハリアクタとして示されているが、複数のウエハで動作可能な代わりのリアクタ４００が企図され、本開示の範囲内である。リアクタ４００として使用するのに適したエピタキシャル成長用のシステムの例としては、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓによって供給されるＥＰＩ Ｃｅｎｔｕｒａリアクタが挙げられる。
リアクタ４００は、チャンバ４０２を含む。ガスマニホールド４０３が、プロセスガス（例えば、シランまたは塩素化シラン）の入口ストリーム４０４をチャンバ４０２に供給する。プロセスガスは、チャンバ４０２を通過し、出口ガス４０６として出る。研磨されたウエハＷは、チャンバ４０２内に配置される。サセプタ４０８は、チャンバ４０２内に設けられ、成膜中にウエハＷを支持する。サセプタ４０８は、好適には、炭化ケイ素で被覆された不透明グラファイトで構成されるが、他の材料もよい。
リアクタ４００は、また。チャンバ４０２に熱を供給し、プロセスガス、サセプタ４０８、および／またはウエハＷのような、チャンバ４０２内の要素の温度を上げる加熱要素４１０を含む。加熱要素４１０の非限定的な例としては、高輝度ランプ、抵抗ヒータ、および／または誘導ヒータを含む。加熱要素４１０は、好適には、チャンバ４０２の外側にあるリアクタ４００の一部に配置される。チャンバ４０２の内部は、第１の壁４１２および第２の壁４１４によってリアクタ４００の他の部分から隔離されても良い。第１の壁４１２および第２の壁４１４は、典型的には、放射加熱光がチャンバ４０２内およびウエハ（および／またはウエハを支持するサセプタ４０８）上に通過できるように透明材料で作られている。例えば、第１の壁４１２および第２の壁４１４は、透明な石英で構成されてもよい。石英は、一般に、赤外光および可視光に対して透明であり、堆積反応の反応条件下で化学的に安定である。
リアクタ４００はまた、オペレータが蒸着プロセス中にリアクタ４００のプロセス条件を選択し制御することを可能にするコントローラ４１６を含む。例えば、オペレータは、コントローラ４１６を介して、例えば、チャンバ４０２に供給されるガスの入口ストリーム４０４の流量、入口ストリーム４０４に供給されるガスのレシピ、蒸着プロセス時間、蒸着プロセス温度、および蒸着中のサセプタ４０８の回転速度などのプロセス条件を制御し得る。
動作中、水素または水素と塩化水素の混合物のようなクリーニングガスが、堆積プロセスの前に、入口ストリーム４０４としてチャンバ４０２に導入されてもよい。洗浄ガスは、ウエハＷの表面（すなわち、サセプタ４０８から離れる方向に面する面）に接触して、ウエハＷの表面を予熱および洗浄する。いくつかの例では、洗浄ガスは表面から自然酸化物を除去し、その後の堆積工程中に堆積層が表面上で連続的かつ均一に成長することを許容する。プロセスは、ウエハＷの表面が洗浄された後、入口ストリーム４０４としてチャンバ４０２に堆積ガス、例えば、シランまたは塩素化シランなどの気相シリコンソースガスを導入することによって継続される。堆積ガスは、ウエハＷの表面に接触して、表面上に材料（例えば、シリコン）の層を堆積および／または成長させる。サセプタ４０８は、エピタキシャル層が表面上で均一に成長するように、プロセス中にウエハＷを回転させる。ウエハＷの表面上に堆積および／または成長した材料の層の目標厚さ形状は、コントローラ４１６を介して、洗浄および／または堆積中にチャンバ４０２に供給されるガスの入口ストリーム４０４の流量、洗浄および／または堆積中に入口ストリーム４０４に供給されるガスのレシピ、洗浄および／または堆積プロセス時間、洗浄および／または堆積プロセス温度、洗浄および／または堆積中のサセプタ４０８の回転数といった堆積プロセス条件を調整することによって達成することができる。
図１に戻ると、研磨されたウエハ上に材料の層を堆積させるステップ１０６の後、プロセス１００は、エピタキシャルウエハの表面形状が測定されるステップ１０８に進む。本明細書で使用する場合、「エピタキシャルウエハ」は、ウエハの表面上に材料の層を堆積および／または成長させるための後続の堆積ステップを経た研磨ウエハを指す。上述したように、材料の層を堆積および／または成長させるために使用するために様々な堆積プロセスが企図されており、本開示の範囲内のエピタキシャルウエハは、当技術分野で知られている任意の堆積プロセスによって形成された材料の層を有するウエハを包含する。さらに、ステップ１０８におけるエピタキシャルウエハの表面形状の測定は、従来の計測ツールを用いて実施されてもよく、ステップ１０４における研磨済みウエハの測定について上述したように、エピタキシャルウエハの１つまたはそれ以上のウエハパラメータ（例えば、平面性）の決定を伴うことがある。例えば、ＧＢＩＲ、ＳＦＱＲ、ＳＢＩＲ、およびＥＳＦＱＲなどのエピタキシャルウエハのウエハ平坦性パラメータは、ステップ１０８でエピタキシャルウエハの表面形状を測定する際に決定しても良い。
エピタキシャルウエハが、ステップ１０８で決定されたデバイス製造のための許容可能なパラメータを有していない場合、ウエハは不可逆的な処理を受け、救い出すことができないので、廃棄されなければならない。研磨されたウエハはステップ１０４で測定され、許容できるパラメータは堆積ステップ１０６の前に決定されるので、ステップ１０８で測定されたエピタキシャルウエハの許容できないパラメータは、堆積ステップ１０６中のプロセス条件に起因している。したがって、従来の方法は、上述のような堆積ステップ１０６中のプロセス条件を制御することによって、エピタキシャルウエハが許容できないパラメータを有することを最小化または防止しようとするものである。この技術に関連する１つの欠点は、少なくとも１つ、典型的には複数の、エピタキシャルウエハが許容できないパラメータを有することが観察されるまで、必要な調整が特定されないことである。この結果、許容できない歩留り損失が発生する。歩留り損失は、さらに多くのウエハが堆積ステップ１０６を経るまで、特定された調整が行われないため、増加し続ける。さらに、許容可能なエピタキシャルウエハの歩留りを改善するための必要な調整は、特定することが困難である場合があることが観察されている。これは、堆積された材料の層の厚さ形状と、結果として生じるエピタキシャルウエハのウエハパラメータとの間に直接的な相関関係がほとんどない場合があるからである。むしろ、エピタキシャルウエハのウエハパラメータの許容性は、研磨されたウエハの表面形状が、エピタキシャルウエハ上に堆積および／または成長した材料の層の厚さ形状と一致するかどうかという結果になることが多い。
図５を参照すると、制御された平坦性を有するエピタキシャルウエハを製造するための例示的なプロセス５００が示されている。ステップ５０２において、１つまたはそれ以上のエピタキシャル半導体ウエハが、エピタキシャル堆積層形状を決定するために測定される。エピタキシャルウエハは、図１に示す一般的なプロセス１００によって製造することができる。例えば、エピタキシャルウエハは、研磨され（例えば、図２に示すＤＳＰアセンブリ２００および／または図３に示すＳＳＰアセンブリ３００を用いて）、次に堆積プロセス（例えば、図４に示すリアクタ４００を用いて）を受けた基板ウエハから製造される。ステップ５０２でエピタキシャルウエハを測定することによって決定されるエピタキシャル堆積層形状は、堆積された材料の層の厚さ形状であってもよい。材料の層の厚さ形状は、材料堆積前（例えば、エピタキシャル層の堆積前）の研磨ウエハの厚さ形状と材料堆積後のエピタキシャルウエハの厚さ形状とを測定し、エピタキシャルウエハの厚さから研磨ウエハの厚さを減算することによって決定してもよい。研磨ウエハおよび／またはエピタキシャルウエハの厚さ形状は、例えば、上述のような従来の光学干渉測定または計測ツールを使用することを含む、当業者に利用可能な任意の適切な方法を使用して測定することができる。研磨ウエハおよび／またはエピタキシャルウエハの、例えばＧＢＩＲ、ＳＢＩＲ、ＳＦＱＲ、およびＥＳＦＱＲを含む平坦性パラメータなどのウエハパラメータは、それぞれのウエハの測定した厚さ形状に基づいて決定することができる。
ステップ５０２でエピタキシャルウエハを測定することは、単一のエピタキシャルウエハを測定し、単一のエピタキシャルウエハ上の堆積材料の厚さ形状を決定することを含む。あるいは、ステップ５０２におけるエピタキシャルウエハの測定は、複数の（すなわち、２つ以上の）エピタキシャルウエハを測定することと、複数のエピタキシャルウエハ上の堆積材料の厚さ形状を決定することとを含んでもよい。ステップ５０２で複数のエピタキシャルウエハを測定する例では、測定したエピタキシャルウエハのそれぞれについて決定した厚さ形状に基づいて、平均厚さ形状を決定することができる。
さらに、複数のエピタキシャルウエハがステップ５０２で測定される例では、複数のエピタキシャルウエハの各々は、好適には、同じエピタキシ装置を用いて（例えば、リアクタ４００を用いて）製造されている。この点で、複数のエピタキシャルウエハから決定される平均厚さ形状は、エピタキシ装置によって製造された平均厚さ形状を示し得る。さらに、ステップ５０２で測定される複数のエピタキシャルウエハは、それぞれ、所定のプロセス時間ウインドウにわたってエピタキシャル装置で処理されている場合もある。プロセス時間ウインドウは、エピタキシ装置内の条件が概ね一定である時間ウインドウでもよい。例えば、プロセス時間ウインドウは、１日、数日、または１週間とすることができる。エピタキシ装置の条件が変更されると、新しいプロセス時間ウインドウが開始され、ステップ５０２で新しいエピタキシャルウエハのセットが測定され、変更されたプロセス条件下で形成された厚さ形状が決定される。例えば、新しいサセプタ（例えば、図４に示すリアクタ４００のサセプタ４０８）が設置されたときに、新しいプロセス時間ウインドウが開始され得る。
プロセス５００は、基板ウエハが研磨されるステップ５０４に続く。ステップ５０４は、プロセス１００のステップ１０２について上述したのと同じ研磨作業を含むことができる。例えば、ステップ５０４は、上述のようにＤＳＰアセンブリ２００（図２に示す）および／またはＳＳＰアセンブリ３００（図３に示す）を使用して基板ウエハを研磨することを含むことができる。ステップ５０４で研磨される基板ウエハは、ステップ５０２で測定されたエピタキシャルウエハとは異なるウエハである。ステップ５０４の後に得られた研磨されたウエハは、ステップ５０６で測定される。ステップ５０６は、プロセス１００のステップ１０４について上述したのと同じ測定操作を含むことができる。例えば、ステップ５０６は、従来の計測ツールを用いて研磨ウエハの表面形状を測定すること、および上述のように研磨ウエハの１つまたはそれ以上のパラメータを決定することを含むことができる。
ステップ５０６で測定される研磨ウエハの表面形状を、ステップ５０２で１つまたはそれ以上のエピタキシャルウエハを測定することによって決定されるエピタキシャル堆積層形状の厚さ形状と比較することによって、ステップ５０４で得られる研磨ウエハの予測されるエピタキシャル後の表面形状が、ステップ５０８で生成される。ステップ５０８での比較は、ステップ５０６で測定された研磨ウエハの表面形状に、ステップ５０２で決定されたエピタキシャル成膜層形状を積層または重畳することを含んでもよい。説明するために、図６は、表面６０２と、表面６０２に重畳された決定された厚さ形状を有するエピタキシャル堆積層６０４とを含む研磨ウエハ６００の概略断面図を示す。ウエハ６００の表面６０６は、表面６０２の表面形状と、表面に重ねられたエピタキシャル堆積層６０４の決定された厚さ形状との結果である、予測された表面形状を有する。
図１に戻って、ステップ５０８での比較に基づいて、ステップ５０４で得られた研磨ウエハの予測されたエピタキシ後パラメータがステップ５１０で決定される。予測されるエピタキシ後パラメータは、エピタキシャル堆積層を研磨ウエハの表面に重ね合わせることによって生成される、研磨ウエハのエピタキシ後の予測される表面形状に基づいて決定され得る。例えば、予測されるエピタキシ後パラメータは、図６に示されるウエハ６００の表面６０６の予測される表面形状に基づいて決定され得る。予測されるポストエピタキシパラメータは、例えば、ＳＢＩＲ、ＧＢＩＲ、およびＳＦＱＲのうちの１つ以上を含む平坦性パラメータなど、上述したパラメータを含んでもよい。しかしながら、任意の他の予測されたポストエピタキシパラメータは、ステップ５０８での比較に基づいて、ステップ５１０で決定され得る。
予測されたエピタキシ後のパラメータは、予測されたエピタキシ後のニアエッジパラメータであってもよい。予測されたエピタキシ後のニアエッジパラメータは、例えば、予測されたエピタキシ後のＥＳＦＱＲまたはエピタキシ後のウエハのニアエッジ形状に沿った予測された厚さ変動であってもよい。予測されたエピタキシ後のニアエッジパラメータは、ステップ５０８で形成された予測されたエピタキシ後のニアエッジ表面形状に基づいてステップ５１０で決定されてもよい。予測されたエピタキシ後のニアエッジ表面形状は、ステップ５０６で測定された研磨ウエハのニアエッジ表面形状と、ステップ５０２で決定されたエピタキシャル堆積層形状のニアエッジ形状とを比較することによってステップ５０８で生成されてもよい。ニアエッジ形状の比較は、エピタキシャル蒸着層のニアエッジ厚さ形状を、例えば、ニアエッジ最大厚さ、ニアエッジ最小厚さ、またはエッジロールオフなどの研磨ウエハのニアエッジ表面形状のパラメータと比較することを含んでもよい。
ステップ５１０で予測されるエピタキシ後のパラメータが決定されると、研磨ウエハはさらなる処理のためにソートされることがある。より具体的には、予測されたエピタキシ後のパラメータが、エピタキシャル堆積層形状を形成したエピタキシ装置を用いた後続のエピタキシプロセスが、さらなるデバイス製造のための高品質のウエハを作製することを示すかどうかに基づいて、研磨ウエハがソートされる。例えば、ステップ５１０は、予測されたエピタキシ後のパラメータが、許容可能なエピタキシ後のパラメータの限界を規定する所定の閾値内にあるか、または許容可能なエピタキシ後のパラメータの所定の仕様を満たしているかを判定することを含み得る。例えば、エピタキシ後のパラメータは、平坦性パラメータ（例えば、ＳＢＩＲ、ＧＢＩＲ、ＳＦＱＲ、ＥＳＦＱＲ、および／またはニアエッジ厚さ変動）であってもよく、ステップ５１０は、予測されたエピタキシ後の平坦性パラメータが所定の平坦性仕様を満たす（例えば、許容可能なＳＢＩＲ、ＧＢＩＲ、ＳＦＱＲ、ＥＳＦＱＲ、および／またはニアエッジ厚さの変動に関する所定の仕様を満たす）ことを決定することを含み得る。予測されたエピタキシ後のパラメータが、エピタキシ装置におけるエピタキシプロセスの後に研磨ウエハが許容可能なパラメータおよび品質を有することを示す場合（例えば、予測されたエピタキシ後のパラメータが所定の閾値内であるか、所定のパラメータ仕様を満たす）、研磨ウエハは、ステップ５１２でエピタキシ装置を用いたエピタキシプロセスに付される。例えば、リアクタ４００（図４に示す）を使用して、研磨ウエハ上に材料の層を堆積および／または成長させてもよく、ここで、エピタキシャル堆積層形状は、リアクタ４００によって製造されたエピタキシャルウエハに基づいてステップ５０２で決定される。
いくつかの例では、予測されるエピタキシ後のパラメータは、エピタキシ装置におけるエピタキシプロセスの後に、研磨ウエハが許容できない平坦性を有することを示す。例えば、ステップ５１０において、予測されたエピタキシ後のパラメータが、所定の閾値内にない、または所定のパラメータ仕様を満たさない（例えば、予測されたエピタキシ後の平坦性パラメータが所定の平坦性仕様を満たさない）ことが判定され得る。次いで、予測されたエピタキシ後のパラメータは、ステップ５１４において、ステップ５０４において研磨済みウエハを得るために使用される研磨操作の研磨プロセス条件を調整するために用いられる。研磨プロセス条件は、ＤＳＰアセンブリ２００およびＳＳＰアセンブリ３００について上述したように調整され得る。ＤＳＰアセンブリ２００では、（図２）では、例えば、研磨ヘッド２０２、２０６の一方または両方の回転速度、研磨パッド２１０、２１４とウエハＷのそれぞれの面との間の研磨圧力、研磨スラリーの流量、研磨スラリーの組成、研磨プロセス時間、研磨プロセス温度、研磨中のキャリアプレート２１６の回転速度、および／または隙間Ｇの厚さを増加または減少するキャリアプレート２１６の厚さという研磨プロセス条件が、ステップ５１４で調節されてよい。ＳＳＰアセンブリ３００（図３）では、例えば、研磨ヘッド３０６およびターンテーブル３０８の一方または両方の回転速度、研磨ヘッド３０６によって及ぼされる研磨圧力、研磨スラリーの流量、研磨スラリーの組成、研磨プロセス時間、および／または研磨プロセス温度などの研磨プロセス条件が、ステップ５１４で調節されてもよい。
研磨プロセス条件は、ステップ５１０で決定された特定の許容できない予測されたエピタキシ後のパラメータを考慮するために、ステップ５１４で調整され得る。例えば、ステップ５１０で決定された予測されたエピタキシ後のニアエッジパラメータ（例えば、予測されたエピタキシ後のＥＳＦＱＲまたはエピタキシ後のウエハのニアエッジ形状に沿った予測された厚さ変動）は、研磨ウエハがエピタキシ後に受け入れられないニアエッジ平坦性を有することを示すことができる。この例では、研磨ウエハのニアエッジ表面形状の１つまたはそれ以上のパラメータ（例えば、ニアエッジ最大厚さ、ニアエッジ最小厚さ、および／またはエッジロールオフ）が、エピタキシャル堆積層のニアエッジ厚さ形状と一致しないと判定され得る。この点、ステップ５０４で使用される研磨操作の研磨プロセス条件は、研磨ウエハのニアエッジ表面形状のパラメータを制御して、ニアエッジ表面形状がエピタキシャル成長層のニアエッジ厚み形状とよりよく一致するように調整され得る。例えば、研磨プロセス条件は、研磨ウエハのエッジロールオフを制御するように調整され得る。さらに、または代替的に、研磨プロセス条件は、ニアエッジの表面形状の他のパラメータを制御するように調整され得る。例えば、研磨プロセス条件は、研磨されたウエハのニアエッジ表面形状のニアエッジ最大厚さおよび／またはニアエッジ最小厚さを制御するように調整され得る。ニアエッジ表面形状のパラメータ（例えば、エッジロールオフ、ニアエッジ最大厚さ、またはニアエッジ最小厚さ）はそれぞれ、ニアエッジエピタキシャル堆積層厚さ形状によりよく一致する目標パラメータに制御され得る。
予測されたエピタキシ後のパラメータに基づいてステップ５１２で研磨プロセス条件を調整した後、ステップ５０４が繰り返される。いくつかの例では、ステップ５０４は、ステップ５０４で得られ、ステップ５０６で測定された研磨ウエハを再研磨するために、調整された研磨プロセス条件下で繰り返されることがある。加えてまたは代替的に、ステップ５０４は、以前に研磨され測定されたウエハ以外の１つまたはそれ以上の基板ウエハを研磨するために、調整された研磨プロセス条件で繰り返されることがある。ステップ５０４を繰り返した後、ステップ５０６～５１０も必要に応じて繰り返されることがある。
図７を参照すると、プロセス５００に従ってエピタキシャルウエハの平坦性を制御するための例示的システム７００のブロック図が示されている。システム７００は、１つまたはそれ以上の研磨アセンブリ７０４および１つまたはそれ以上の測定装置７０６と接続された制御ユニット７０２を含む。研磨アセンブリ７０４は、ＤＳＰアセンブリ３００（図２に示す）などの両面研磨アセンブリ、またはＳＳＰアセンブリ３００（図３に示す）などの片面研磨アセンブリであってよい。１つまたはそれ以上の測定装置７０６は、例えば、上述したような従来の計測ツールであってもよい。
制御ユニット７０２は、任意の既知のコンピューティングデバイスまたはコンピュータシステムであってよく、１つまたはそれ以上のプロセッサ７０８とメモリ領域７１０を含む。プロセッサ７０８は、メモリ領域７１０に格納された命令を実行する。「プロセッサ」という用語は、本明細書で使用される場合、中央処理装置、マイクロプロセッサ、マイクロコントローラ、縮小命令セット回路（ＲＩＳＣ）、特定用途向け集積回路（ＡＳＩＣ）、論理回路、および本明細書に記載の機能を実行できる任意の他の回路またはプロセッサを指す。これらは例示であり、従って、「プロセッサ」という用語の定義および／または意味をいかなる形でも限定することを意図しない。さらに、１つまたはそれ以上のプロセッサ７０８は、１つのコンピューティングデバイスまたは並行して動作する複数のコンピューティングデバイス中に存在し得る。
メモリ領域７１０に格納されるのは、例えば、測定装置７０６からの入力を受信して処理し、測定装置７０６から受信した処理済み入力に基づいて研磨アセンブリ７０４のプロセス条件を制御するためのプロセッサ実行可能命令である。メモリ領域７１０は、プロセッサ実行可能な命令および／またはデータを記憶および／または検索するのに適した任意のコンピュータ作動ハードウェアを含むことができるが、これに限定されない。メモリ領域７１０は、ダイナミックＲＡＭ（ＤＲＡＭ）またはスタティックＲＡＭ（ＳＲＡＭ）などのランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）、および不揮発性ＲＡＭ（ＮＶＲＡＭ）などを含むことがある。さらに、メモリ領域７１０は、レイド（ＲＡＩＤ：redundant array of inexpensive disks）構成のハードディスクまたはソリッドステートディスクなどの複数のストレージユニットを含んでもよい。メモリ領域７１０は、ストレージエリアネットワーク（ＳＡＮ）および／またはネットワーク接続ストレージ（ＮＡＳ）システムを含んでもよい。いくつかの実施形態では、メモリ領域７１０は、制御ユニット７０２に統合されているメモリを含む。例えば、制御ユニット７０２は、メモリ領域７１０として１つまたはそれ以上のハードディスクドライブを含むことができる。また、メモリ領域７１０は、制御ユニット７０２の外部にあり、複数のコンピューティングデバイスによってアクセスされ得るメモリを含んでもよい。これらのメモリの種類は例示であり、したがって、プロセッサ実行可能命令および／またはデータの格納に使用可能なメモリの種類に関して限定するものでない。
制御ユニット７０２は、ユーザに情報を提示するための少なくとも１つのメディア出力コンポーネント７１２も含む。メディア出力コンポーネント７１２は、情報をユーザに伝達することができる任意のコンポーネントである。いくつかの実施形態では、メディア出力コンポーネント７１２は、ビデオアダプタおよび／またはオーディオアダプタのような出力アダプタを含む。出力アダプタは、プロセッサ７０８に動作可能に接続され、ディスプレイデバイス（例えば、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、陰極線管（ＣＲＴ）、または「電子インク」ディスプレイ）またはオーディオ出力デバイス（例えば、スピーカーまたはヘッドホン）などの出力デバイスに動作可能に接続される。いくつかの実施形態では、少なくとも１つのそのようなディスプレイデバイスおよび／またはオーディオデバイスが、メディア出力コンポーネント７１２に含まれる。
制御ユニット７０２は、ユーザからの入力を受信するための入力デバイス７１４を含んでもよい。入力デバイス７１４は、例えば、キーボード、ポインティングデバイス、マウス、スタイラス、タッチセンシティブパネル（たとえば、タッチパッドまたはタッチスクリーン）、ジャイロスコープ、加速度計、位置検出器、またはオーディオ入力デバイスを含むことができる。タッチスクリーンのような単一のコンポーネントは、メディア出力コンポーネント７１２の出力デバイスと入力デバイス７１４の両方として機能することができる。
制御ユニット７０２は、１つまたはそれ以上のリモートデバイスに通信可能に接続され得る通信インターフェイス７１６を含んでもよい。通信インターフェイス７１６は、例えば、携帯電話ネットワーク（例えば、ＧＳＭ：Global System for Mobile communications、３Ｇ、４ＧまたはＢｌｕｅｔｏｏｔｈ）または他のモバイルデータネットワーク（例えば、ＷＩＭＡＸ：Worldwide Interoperability for Microwave Access）で使用するための有線または無線ネットワークアダプタまたは無線データトランシーバを含んでもよい。
制御ユニット７０２は、測定装置７０６から研磨ウエハおよびエピタキシャルウエハの測定データを受け取る。この測定データに基づいて、制御ユニット７０２は（例えば、プロセッサ７０８を介して）、研磨ウエハの予測されるエピタキシャル後の表面形状を生成し、上述のように予測されるエピタキシャル後のパラメータを決定する。制御ユニット７０２はまた、予測されたエピタキシ後のパラメータに基づいて、研磨アセンブリ７０４の１つまたはそれ以上のプロセス条件に対して行われるべき調整を決定することができる。次いで、制御ユニット７０２は、決定された調整に対応する信号を研磨アセンブリ７０４に送信してもよい。その後、研磨アセンブリ７０４は、後続のウエハを研磨する前に、調整を実施する。
エピタキシャルウエハを製造するための従来の方法と比較して、本開示の方法はいくつかの利点を有する。決定されたエピタキシャル堆積層形状を、研磨ウエハがエピタキシを受ける前の研磨ウエハの表面形状と比較することによって、研磨ウエハのエピタキシ後のウエハパラメータが予測され、高品質のエピタキシャルウエハが製造されるかどうかを決定するために使用できる。不可逆的な処理が行われる前に、エピタキシ後の研磨後のウエハの許容できないパラメータを決定し、ウエハを救済して再処理することができる。その結果、低品質のエピタキシャルウエハに関連する製造コストおよび歩留り損失を大幅に削減できる。また、研磨プロセス条件を調整して、後続の堆積材料形状によりよく一致する表面形状を有する研磨ウエハを一貫して製造し、歩留りをさらに高め、低品質のエピタキシャルウエハに関連する製造コストを削減することができる。
実施例
図８を参照すると、予測されたエピタキシ後のパラメータと、品質エピタキシャルウエハの歩留り率との関係の散布図が示されている。この例における予測されたエピタキシ後のパラメータは、エピタキシ後のウエハのニアエッジ形状に沿った予測された厚さ変動であった。予測される厚さ変動は、研磨されたウエハのニアエッジの表面形状とエピタキシャル成長層のニアエッジの厚み形状を照合することによって決定された。歩留りは、エピタキシャルウエハの許容できるＥＳＦＱＲパラメータに基づいて決定された。図８に示すように、エピタキシ前に決定された予測厚さ変動パラメータは、エピタキシャルウエハの許容可能なＥＳＦＱＲパラメータと良好な相関を示した。これらの結果は、予測されたエピタキシ後のパラメータを使用して、高品質のエピタキシャルウエハを製造し、歩留りを改善できることを示している。
図９を参照すると、エピタキシャルウエハの歩留り率と、エピタキシャルウエハを製造するために使用された研磨ウエハのエッジロールオフとの関係の散布図が、予測されたエピタキシャル後のパラメータを使用しておよび使用せずに製造されたエピタキシャルウエハについて示されている。本実施例における予測されるエピタキシ後のパラメータは、エピタキシ後のウエハのニアエッジの形状に沿った予測される厚さの変化であった。予測される厚さ変動は、研磨されたウエハのニアエッジの表面形状とエピタキシャル成長層のニアエッジの厚み形状を照合することによって決定された。歩留りは、エピタキシャルウエハの許容できるＥＳＦＱＲパラメータに基づいて決定され、予測されるエピタキシャル後のパラメータを使用すると増加した。特に、エッジロールオフに関係なく、すべてのエピタキシャルウエハで歩留りが向上した。先行技術のプロセスでは、ウエハのニアエッジの堆積速度が高いエピタキシャルプロセスを補償するために、基板のエッジロールオフを制御する。これらのプロセスでは、高品質のエピタキシャルウエハを製造するために、エッジロールオフが狭い範囲内にある必要があると仮定していた。図９は、従来は許容できないエッジロールオフを持つ研磨ウエハから製造されたエピタキシャルウエハであっても、予測されるエピタキシャル後のパラメータを用いることで歩留りが向上することを示している。したがって、研磨ウエハの表面形状とエピタキシャル成長層の形状を一致させることにより、エッジロールオフ制御のためのより広いプロセスウインドウが達成される。
本発明の要素またはその実施形態を紹介する場合、冠詞「１つの（ａ）」、「１つの（ａｎ）」、「その（ｔｈｅ）」および「該（ｓａｉｄ）」は、要素の１つまたは複数が存在することを意味することを意図する。用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」および「有する（ｈａｖｉｎｇ）」は、包括的であることを意図しており、列挙された要素以外の追加の要素が存在する可能性があることを意味する。特定の向きを示す用語（例えば、「上（ｔｏｐ）」、「下（ｂｏｔｔｏｍ）」、「横（ｓｉｄｅ）」、「下（ｄｏｗｎ）」、「上（ｕｐ）」等）の使用は、説明の便宜のためであり、説明されるアイテムの特定の向きを必要とするものではない。
本発明の範囲から逸脱することなく、上述の構造および方法において様々な変更がなされ得るので、上述の説明に含まれ、添付の図面に示されるすべての事項は、例示的なものとして解釈され、限定的な意味ではないことが意図される。

Claims (20)

  1. エピタキシャル半導体ウエハを製造する方法であって、
    ａ）１つまたはそれ以上のエピタキシャル半導体ウエハを測定して、エピタキシ装置によって形成されたエピタキシャル堆積層形状を決定するステップ；
    ｂ）研磨アセンブリを使用して半導体ウエハを研磨するステップ；
    ｃ）研磨された半導体ウエハを測定して、研磨されたウエハの表面形状を決定するステップ；
    ｄ）研磨されたウエハの表面形状と、エピタキシ装置により形成された決定されたエピタキシャル成膜層の表面形状とを比較することにより、研磨されたウエハの予測されるエピタキシ後の表面形状を生成するステップ；
    ｅ）予測されたエピタキシ後の表面形状に基づいて、予測されたエピタキシ後のパラメータを決定するステップ；および、
    ｆ）予測されたエピタキシ後のパラメータに基づいて、研磨アセンブリのプロセス条件を調整するステップ；
    を含む方法。
  2. プロセス条件は、研磨圧力、研磨スラリーの組成、研磨スラリーの流量、研磨プロセス時間、研磨プロセス温度、研磨アセンブリの研磨ヘッドの回転速度、研磨アセンブリのキャリアの回転速度、または研磨アセンブリのターンテーブルの回転速度を含む請求項１に記載の方法。
  3. 研磨アセンブリのプロセス条件を調整した後、研磨アセンブリを用いて半導体ウエハを研磨するステップをさらに含む請求項１に記載の方法。
  4. エピタキシ装置を用いて、研磨された半導体ウエハ上にエピタキシャル堆積層を堆積するステップをさらに含む請求項３に記載の方法。
  5. 研磨アセンブリは両面研磨アセンブリを含み、プロセス条件は、両面研磨アセンブリの第１の研磨ヘッドと第２の研磨ヘッドとの間の隙間の厚さを含み、隙間の厚さは両面研磨アセンブリのキャリアプレートの厚さによって規定される請求項１に記載の方法。
  6. プロセス条件は、研磨スラリーの組成と、少なくとも１つの他のプロセス条件との組合せを含む請求項１に記載の方法。
  7. 少なくとも１つの他のプロセス条件は、研磨圧力、研磨スラリー流量、研磨プロセス時間、研磨プロセス温度、研磨アセンブリの研磨ヘッドの回転速度、研磨アセンブリのキャリアの回転速度、または研磨アセンブリのターンテーブルの回転速度を含む請求項６の方法。
  8. エピタキシャル堆積層形状を決定するために１つまたはそれ以上のエピタキシャル半導体ウエハを測定するステップは、単一のエピタキシャル半導体ウエハを測定するステップを含む請求項１に記載の方法。
  9. エピタキシャル成膜層形状を決定するために１つまたはそれ以上のエピタキシャル半導体ウエハを測定するステップは、複数のエピタキシャル半導体ウエハを測定するステップを含む請求項１に記載の方法。
  10. 研磨された半導体ウエハを測定して研磨されたウエハの表面形状を決定するステップは、研磨されたウエハのニアエッジ表面形状を決定するステップを含み、予測されるエピタキシ後のパラメータは、予測されるエピタキシ後のニアエッジパラメータである請求項１に記載の方法。
  11. １つまたはそれ以上のエピタキシャル半導体ウエハを測定してエピタキシャル堆積層の形状を決定するステップは、エピタキシャル装置により形成されたエピタキシャル堆積層の厚さ形状を決定するステップを含み、予測されるエピタキシャル後のパラメータは、ＳＢＩＲ、ＧＢＩＲ、ＳＦＱＲ、およびＥＳＦＱＲの少なくとも１つを含む平坦性パラメータである請求項１に記載の方法。
  12. 研磨アセンブリのプロセス条件を調整した後に、第２の半導体ウエハを研磨するステップをさらに含む請求項１に記載の方法。
  13. エピタキシャル半導体ウエハを製造する方法であって、
    ａ）１つまたはそれ以上のエピタキシャル半導体ウエハを測定して、エピタキシ装置により形成されたエピタキシャル堆積層の厚さ形状を決定するステップ；
    ｂ）研磨アセンブリを用いて半導体ウエハを研磨するステップ；
    ｃ）研磨された半導体ウエハを測定して、研磨されたウエハのニアエッジの表面形状を決定するステップ；
    ｄ）研磨されたウエハのニアエッジ表面形状と、エピタキシ装置により形成された厚み形状とを比較することにより、予測されるエピタキシ後のウエハのニアエッジパラメータを決定するステップ；
    ｅ）予測されたエピタキシ後のニアエッジパラメータが所定のパラメータ仕様を満たすかどうかを判断するステップ；および、
    ｆ）予測されたエピタキシ後のニアエッジパラメータが、所定のパラメータ仕様を満たさない場合、研磨アセンブリのプロセス条件を調整して、研磨ウエハのニアエッジ表面形状のパラメータを制御するステップ；
    を含む方法。
  14. 研磨ウエハのニアエッジ表面形状のパラメータは、エッジロールオフ、ニアエッジ最大厚さ、またはニアエッジ最小厚さを含む請求項１３に記載の方法。
  15. プロセス条件は、研磨圧力、研磨スラリーの組成、研磨スラリーの流量、研磨プロセス時間、研磨プロセス温度、研磨アセンブリの研磨ヘッドの回転速度、研磨アセンブリのキャリアの回転速度、または研磨アセンブリのターンテーブルの回転速度を含む請求項１３に記載の方法。
  16. 研磨アセンブリのプロセス条件を調整した後、研磨アセンブリを用いて半導体ウエハまたは第２の半導体ウエハを研磨するステップをさらに含む請求項１３に記載の方法。
  17. エピタキシャル半導体ウエハを製造する方法であって、
    ａ）１つまたはそれ以上のエピタキシャル半導体ウエハを測定して、エピタキシ装置によって形成されたエピタキシャル堆積層の厚さ形状を決定するステップ；
    ｂ）研磨アセンブリを用いて半導体ウエハを研磨するステップ；
    ｃ）研磨された半導体ウエハを測定して、研磨されたウエハの表面形状を決定するステップ；
    ｄ）エピタキシャル成長層の厚さ形状を研磨されたウエハの表面形状に重ね合わせて、研磨されたウエハの予測されるエピタキシャル後のパラメータを決定するステップであって、予測されるエピタキシャル後のパラメータは、ＳＢＩＲ、ＧＢＩＲ、ＳＦＱＲ、およびＥＳＦＱＲの少なくとも１つを含む平坦性パラメータであるステップ；
    ｅ）予測されたエピタキシ後のパラメータが所定のパラメータ仕様を満たすか否かを判定するステップ；および、
    ｆ）予測されたエピタキシ後のパラメータが所定のパラメータ仕様を満たさない場合、研磨アセンブリのプロセス条件を調整するステップ；
    を含む方法。
  18. 研磨アセンブリは、両面研磨アセンブリを含み、両面研磨アセンブリのプロセス条件を調整した後に、両面研磨アセンブリを用いて半導体ウエハを研磨するステップをさらに含む請求項１７に記載の方法。
  19. 予測されたエピタキシ後のパラメータが所定のパラメータ仕様を満たす場合、エピタキシ装置を用いて、研磨された半導体ウエハ上にエピタキシ堆積層を堆積するステップをさらに含む請求項１７に記載の方法。
  20. プロセス条件は、研磨圧力、研磨スラリーの組成、研磨スラリーの流量、研磨プロセス時間、研磨プロセス温度、研磨アセンブリの研磨ヘッドの回転速度、研磨アセンブリのキャリアの回転速度、または研磨アセンブリのターンテーブルの回転速度を含む請求項１７に記載の方法。
JP2023023991A 2022-02-21 2023-02-20 エピタキシャルウエハを製造するためのシステムおよび方法 Pending JP2023123391A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263268287P 2022-02-21 2022-02-21
US63/268,287 2022-02-21

Publications (1)

Publication Number Publication Date
JP2023123391A true JP2023123391A (ja) 2023-09-05

Family

ID=87518802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023023991A Pending JP2023123391A (ja) 2022-02-21 2023-02-20 エピタキシャルウエハを製造するためのシステムおよび方法

Country Status (6)

Country Link
US (1) US20230268186A1 (ja)
JP (1) JP2023123391A (ja)
KR (1) KR20230125760A (ja)
CN (1) CN116631855A (ja)
DE (1) DE102023104139A1 (ja)
TW (1) TW202405263A (ja)

Also Published As

Publication number Publication date
US20230268186A1 (en) 2023-08-24
DE102023104139A1 (de) 2023-08-24
TW202405263A (zh) 2024-02-01
KR20230125760A (ko) 2023-08-29
CN116631855A (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
JP4192482B2 (ja) シリコンウェーハの製造方法
TWI680507B (zh) 晶圓研磨方法
US8389409B2 (en) Method for producing a semiconductor wafer
JPH11165256A (ja) 化学的機械的研磨方法及びその装置
EP1399960A1 (en) In situ sensor based control of semiconductor processing procedure
WO2006046403A1 (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
JP2014180753A (ja) 半導体材料ウェハを研磨するための方法
US20120149177A1 (en) Method of producing epitaxial silicon wafer
JP3447477B2 (ja) 半導体基板を研磨する方法
US11389922B2 (en) Polishing measurement device and abrasion time controlling method thereof, and polishing control system including same
KR20020020692A (ko) 웨이퍼 연마 패드의 조절 방법
US6609946B1 (en) Method and system for polishing a semiconductor wafer
US20200347513A1 (en) Epitaxial wafer processing method
JP5286381B2 (ja) 半導体ウエハの研磨方法
US20230268186A1 (en) Systems and methods for producing epitaxial wafers
JP2004022677A (ja) 半導体ウエーハ
US8664123B2 (en) Method for manufacturing nitride semiconductor substrate
TWI740606B (zh) 工件的兩面研磨方法
JP5282440B2 (ja) 評価用ウェーハ及び両面研磨の研磨代の評価方法
JP2009027095A (ja) 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2002329690A (ja) 半導体ウェーハの製造方法
JP2001044154A (ja) 半導体ウェーハの製造方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP3916212B2 (ja) 半導体ウエーハの製造方法