JP2014180753A - 半導体材料ウェハを研磨するための方法 - Google Patents

半導体材料ウェハを研磨するための方法 Download PDF

Info

Publication number
JP2014180753A
JP2014180753A JP2014054822A JP2014054822A JP2014180753A JP 2014180753 A JP2014180753 A JP 2014180753A JP 2014054822 A JP2014054822 A JP 2014054822A JP 2014054822 A JP2014054822 A JP 2014054822A JP 2014180753 A JP2014180753 A JP 2014180753A
Authority
JP
Japan
Prior art keywords
polishing
semiconductor material
wafer
double
simultaneous double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014054822A
Other languages
English (en)
Other versions
JP5853041B2 (ja
Inventor
Schwandner Juergen
ユルゲン・シュバントナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2014180753A publication Critical patent/JP2014180753A/ja
Application granted granted Critical
Publication of JP5853041B2 publication Critical patent/JP5853041B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping

Abstract

【課題】エッジ−ノッチ研磨(ENP)を含む、少なくとも1つの半導体材料ウェハを研磨するための向上された研磨方法を提供する。
【解決手段】少なくとも1つの半導体材料ウェハを研磨するための方法であって、硬質研磨パッドによる、少なくとも1つの半導体材料ウェハの表面および裏面の第1の同時両面研磨のステップと、エッジ−ノッチ研磨のステップと、より軟質な研磨パッドによる、少なくとも1つの半導体材料ウェハの表面および裏面の第2の同時両面研磨のステップと、表面の最終片面ミラー研磨のステップとをこの順に含む、方法。
【選択図】図1

Description

発明の詳細な説明
本発明は、2つのFF−DSP段階の間にエッジ−ノッチ研磨を有する2段階浮動自在両面研磨プロセス(FF−DSPプロセス)と、半導体材料ウェハの表面の最終片面仕上げ研磨(ミラー研磨)とを含む、半導体材料基板を研磨するための方法に関する。本発明に従う方法は、すべてのウェハ直径に対して好適であり、特に、300mm以上の直径を有する半導体材料ウェハを研磨するために好適である。
エレクトロニクス、マイクロエレクトロニクスおよびマイクロエレクトロメカニクスにおいては、全体的および局所的な平坦性(ナノトポロジ)、粗さ(表面グロス)、および純度(外部原子、特に金属を含有しないこと)に対する極端な要件を伴う半導体ウェハが、出発原料(基板)として必要である。半導体材料は、ガリウムひ素などの化合物半導体、または主にケイ素および時としてゲルマニウムなどの元素半導体、またはこれらの層構造である。
半導体材料ウェハは、結晶の引上げに始まり、結晶のウェハへの切断から表面作製までの多数のプロセスステップで製造される。表面作製は、半導体ウェハの無欠陥かつ非常に平らな(平坦)表面を達成することを目的とする。この場合、研磨は片面作製方法である。先行技術では、半導体材料ウェハを研磨するためのさまざまな方法が知られている。これらには、片面研磨および両面研磨が含まれる。
半導体材料ウェハの製造のための対応するプロセスが、たとえば、国際出願WO00/47369号およびWO2011/023297号に開示されている。
いわゆる両面研磨(DSP)では、ウェハの表面および裏面が同時に研磨される。このために、ウェハはキャリアプレート中に導かれ、キャリアプレートは、各々がその上に塗布された研磨パッドを有する上部および下部研磨プレートにより形成される作業間隙中に配置される。半導体材料ウェハのための両面研磨は、たとえば、米国特許第3,691,694号に記載されている。
いわゆる片面研磨(SSP)では、ウェハの片面のみが研磨される。半導体材料ウェハの片面研磨には、1枚以上のウェハが、たとえばアルミニウムまたはセラミックからなり得る支持プレート上に固定される。先行技術によると、支持プレート上の固定は、一般的にはセメントの層を介してウェハを貼り合わせることにより実施され、たとえば、欧州特許第0 924 759号に記載されている。半導体材料ウェハのための片面研磨は、たとえば、ドイツ出願公開第100 54 166号および米国出願公開第2007/0224821号に記載されている。
研磨中、材料摩耗は、通常、基板表面との化学機械的相互作用(CMP)により起きる。CMPは特に、表面欠陥を除去し、かつ表面粗さを減少させるために使用される。CMP法は、たとえば米国特許第6,530,826号および米国出願公開第2008/0305722号に開示されている。
半導体材料基板の化学機械的研磨(CMP)中、複数の研磨パッドの少なくとも1つの表面は固定砥粒も含有し得る。固定砥粒を含有する研磨パッドによる研磨操作は、FA研磨操作と呼ばれる。ドイツ特許出願公開第10 2007 035 266号は、たとえば、ケイ素材料基板のFA研磨のための方法を記載している。一般的に、FA研磨用の研磨剤は、追加の砥粒を一切含有しない。
複数の研磨パッドの少なくとも1つの表面が固定砥粒を一切含有しない場合、砥粒を含有する研磨剤が一般的に使用される(研磨スラリー)。対応する研磨剤は、たとえば、米国特許第5,139,571号に開示されている。
先行技術によると、半導体材料ウェハの研磨は少なくとも2つの研磨ステップからなる。すなわち、第1の材料除去研磨ステップであって、一般的に、ウェハ1面当たり約12〜15μmの材料が、表面上のみまたは表面および裏面上のいずれかで除去されるいわゆるストック研磨と、欠陥減少につながるその後のミラー研磨(仕上げ研磨)とからなる。ミラー研磨中、表面粗さの減少がさらに達成される。ミラー研磨は、摩耗<1μm、好ましくは≦0.5μmで実施される。
表面および裏面の同時研磨(両面研磨、DSP)の、半導体材料ウェハの製造のためのプロセス順序への一体化が、先行技術により知られている。
ドイツ出願公開第10 2010 024 040号明細書は、半導体材料ウェハを研磨するための多段方法であって、(a) 固体を含有しないアルカリ性溶液を供給しつつ、各々の上に固定砥粒粒子を含有する研磨パッドが塗布された2つの研磨プレート間で半導体ウェハの表面および裏面を同時研磨するステップと、(b) 砥粒粒子を含有するアルカリ性懸濁液を供給しつつ、各々の上に研磨パッドが塗布された2つの研磨プレート間で半導体ウェハの表面および裏面を同時研磨するステップと、(c) 砥粒粒子を含有する懸濁液を供給しつつ、研磨パッド上で半導体ウェハの表面を研磨するステップとをこの順に含む方法を開示している。その後、ミラー研磨(仕上げ研磨、CMP)が、1面当たり0.3〜最大で1μmの全摩耗を伴う軟質研磨パッドを使用することにより実施され、この場合、ミラー研磨は片面または両面研磨として実施され得る。
ドイツ特許公開第199 56 250号は、半導体材料ウェハを研磨するための多段法であって、(a) 研磨剤の存在下で、2つの研磨プレート間で半導体ウェハの表面および裏面を同時研磨するステップと、(b) 半導体材料ウェハの各々の品質要件を検査するステップと、(c) その後の処理について特定される品質特徴を満たさない半導体ウェハの表面および裏面をさらに同時研磨するステップと、(d) ステップ(c)で研磨された半導体材料ウェハを再検査するステップとをこの順で含む方法を教示している。
ドイツ特許出願公開第199 56 250号の教示に従うと、ステップc)でのさらなる両面研磨は、2μm〜10μmのさらなる材料研磨を伴って、ステップa)での両面研磨と同じパラメータにより実施される。しかしながら、ドイツ出願公開第199 56 250号の教示は、ウェハ表面の粗さについての要件を考慮せずに、最適な表面幾何学的形状を達成することに関するに過ぎない。
半導体材料ウェハの表面および裏面の研磨に加えて、ウェハの一般的に面取りされたエッジ、および、配向ノッチが存在する場合にはこれも研磨される必要がある。このいわゆるエッジ−ノッチ研磨(ENP)のために、半導体材料ウェハは、一般的に、回転可能な保持装置(チャック)上の中央に固定される。半導体ウェハのエッジは、研磨装置にアクセス自在となるようにチャックを越えて延在する。ENPのための方法および装置は先行技術であり、たとえば、ドイツ出願公開第10 2009 030 294号、ドイツ出願公開第694 13 311号および欧州出願公開第1 004 400号に開示されている。
しかしながら、エッジ研磨および/またはエッジ−ノッチ研磨のためのチャック上のウェハの固定は、固定が実施される面に、たとえば痕跡の形態で表面損傷を残す可能性がある。
WO00/47369号 WO2011/023297号 米国特許第3,691,694号 欧州特許第0 924 759号 ドイツ出願公開第100 54 166号 米国出願公開第2007/0224821号 米国特許第6,530,826号 米国出願公開第2008/0305722号 ドイツ出願公開第10 2007 035 266号 米国特許第5,139,571号 ドイツ出願公開第10 2010 024 040号 ドイツ出願公開第199 56 250号 ドイツ出願公開第10 2009 030 294号 ドイツ出願公開第694 13 311 欧州出願公開第1 004 400号
したがって、本発明の目的は、エッジ−ノッチ研磨(ENP)を含む、少なくとも1つの半導体材料ウェハを研磨するための向上された研磨方法を提供することである。方法は、半導体材料ウェハの表面の最適な表面幾何学的形状と、所望の粗さおよび欠陥を有さないこととを兼ね備えた半導体材料ウェハを確保する。
目的は、研磨剤を供給しつつ、少なくとも1つの半導体材料ウェハを研磨するための方法であって、第1の研磨パッドによる表面および裏面の第1の同時両面研磨のステップと、エッジ−ノッチ研磨のステップと、第2の研磨パッドによる表面および裏面の第2の同時両面研磨のステップと、表面の片面研磨のステップとをこの順に含み、第1の同時両面研磨のための上部および下部研磨パッドは、第2の同時両面研磨のための上部および下部研磨パッドよりも硬質であり、かつ圧縮可能でない、方法により達成される。
以下に、目的を達成するために使用される本発明に従う方法を、図とともに詳細に説明する。本発明に従う方法におけるすべての研磨ステップは、化学機械的研磨ステップ(CMPステップ)である。
少なくとも1つの半導体材料ウェハを研磨するための本発明に従う方法をフローチャートとして要約した図である。
少なくとも1つの半導体材料ウェハを研磨するための本発明に従う方法は、第1の同時両面研磨ステップ(FF−DSP1)と、エッジ−ノッチ研磨(ENP)と、力を伴わずに実施される第2の同時両面研磨ステップ(FF−DSP2)と、片面で実施される仕上げ研磨(ミラー研磨、SSP)とをこの順に含む(図1)。本発明に従う方法は、いかなるウェハ直径にも好適である。
半導体材料ウェハは、従来より、シリコンウェハであるか、または、たとえば、ケイ素−ゲルマニウム(SiGe)もしくは炭化ケイ素(SiC)などのケイ素または窒化ガリウム(GaN)に由来する層構造を有する基板である。
半導体材料ウェハは、表面および裏面、ならびに、一般的には丸みを付けられたエッジを有する。半導体材料ウェハの表面は、定義上、後の顧客プロセスで所望の微細構造が加えられる側の表面である。エッジには、結晶配向のために用いられるノッチが存在する。
少なくとも1つの半導体材料ウェハの同時両面研磨のために、ウェハは、研磨中にウェハを誘導するキャリアプレートの、好適な寸法を付けられた窪み中に配置される。
キャリアプレートは、好ましくは、たとえばチタンなど、できる限り軽量であるが十分に剛性な材料からなり、各々がその上に塗布された研磨パッドを有する上部および下部研磨プレートにより形成される作業間隙中に配置される。
少なくとも1つの半導体材料ウェハの表面および裏面の同時両面研磨中、このウェハは、キャリアプレートの好適な寸法を付けられた窪み中で「浮動自在に」動くことができる。したがって、この方法は、浮動自在方法(FF−DSP)とも呼ばれる。
少なくとも1つの半導体材料ウェハの表面および裏面の同時両面研磨は、正の突出または負の突出となり得る。
同時両面研磨が正の突出となる場合、好適な寸法を付けられた窪み中に配置された半導体材料ウェハは、キャリアプレートよりも分厚い。すなわち、上部研磨パッドの側を向いているウェハの面は、キャリアプレートの対応する面よりも高い。
硬質かつ圧縮不可能な研磨パッドを用いる場合、正の突出は、研磨パッドとキャリアプレートとの間に直接的な接触が一切起きないため、両面研磨により達成可能なウェハの幾何学的形状の点、および、研磨されるべき基板と研磨パッドとの間の材料相互作用の点で利点を有する。
特に、より軟質かつより圧縮可能な研磨パッドの場合における、正の突出での両面研磨の欠点の1つは、ウェハが研磨パッド内に沈むことによる好ましくないエッジロールオフであり得る。
研磨が負の突出となる場合、好適な寸法を付けられた窪み中に配置された半導体材料ウェハは、キャリアプレートよりも薄いため、より軟質かつより圧縮可能な研磨パッドの場合における好ましくないエッジロールオフが大きく減少される。なぜなら、研磨パッドがキャリアプレートの好適な寸法を付けられた窪みのエッジにより支持されて、より小さな強さで変形するため、ウェハの最も外側のエッジで圧力放出を受けるためである。
しかしながら、負の突出での研磨は、キャリアプレート被膜の増加した摩耗を引起す。なぜなら、研磨パッドが表面全体に、キャリアプレート表面上に直接作用するためである。このことは、好ましくない粒子の発生、ウェハの金属汚染まで引起し得る。
先行技術によると、同時両面研磨の場合、上部研磨パッドは、上部研磨プレート上の研磨されたウェハの付着を回避するように構成され、下部研磨パッドは、平滑表面を有する。
本発明に従う方法では、発泡ポリマー、たとえばポリウレタン(PU)からなる硬質かつ圧縮不可能な研磨パッドが、少なくとも1つの半導体材料ウェハ(基板)の表面および裏面の第1の同時研磨(FF−DSP1)のために使用される。
本発明の文脈では、硬質研磨パッドは、80ショアAより大きい硬度を有し、圧縮不可能な研磨パッドは、最大で3%の圧縮率を有する。材料の圧縮率は、ある体積変化を生じるために必要なすべての面上での圧力変化を示す。圧縮率の計算は、規格JIS L−1096(織物についての試験方法)と同様に実施される。
したがって、硬質かつ圧縮不可能な研磨パッドは、本発明の文脈では、表面および裏面の第1の同時研磨(FF−DSP1)のために使用される。硬質かつ圧縮不可能な研磨パッドは、たとえばポリウレタン発泡体からなり、一般的に、不織繊維のインレーを含有しない。例としては、ニッタ・ハース株式会社(日本)製造業者による、たとえばPRD−N015AパッドなどのPRDシリーズのパッドである。
特に、硬質かつ圧縮不可能な研磨パッドを用いる場合、面平行な作業間隙を確実にすることが特に重要である。なぜなら、これらの研磨パッドは、2つの研磨プレートの互いに対する位置相違を、研磨間隙の幾何学的形状上に直接的に再現するためである。
したがって、研磨プロセスは、好ましくは、研磨間隙の能動的な制御により実施される。これは、研磨プロセス中に、少なくとも2ヶ所、好ましくは3ヶ所以上の半径方向の位置で、上部および下部研磨プレート間の距離を非接触測定することを含む。非接触測定は、好ましくは渦電流センサにより実施される。測定された距離の半径方向断面に基づいて、全半径にわたる2つの研磨プレートの最大一定間隔を達成するために、2つの研磨プレートの少なくとも1つの形状が能動的に再調整される。このために、一般的に、上部研磨プレートの形状は、たとえば研磨プロセス中の熱の入力により引起される、下部作業ディスクの形状変化に合わせて調整および適合される。この種の作業間隙の能動的な制御を有する研磨装置は、ドイツ出願公開第10 2004 040429号に記載されている。作業間隙中の金属部分は測定に干渉するため、渦電流センサによる距離測定は、キャリアプレートの内側部分が金属からならない場合に特に良好に作用する。
研磨剤により引起される短期的な温度のばらつきを回避するために、作業間隙の能動的な制御は、好ましくは、研磨材料の規定の温度への予備処理と組合される。好ましくは、研磨剤は、作業間隙内に送られる前に、熱交換器により所定の温度にされる。これは、使用済み研磨剤が排出され、回収され、熱的に調節されて、作業間隙に戻される研磨剤の再利用と有利に組合されてもよい。このように、費用節約および温度安定化が同時に達成され得る。
少なくとも1つの半導体材料ウェハ(基板)の表面および裏面の第1の同時研磨(FF−DSP1)のために、第1の実施形態では、少なくとも1つの半導体材料ウェハは、研磨プロセス中に、半導体材料ウェハの表面が、構成された上部研磨パッド上で研磨されるようにキャリアプレートの好適な寸法を付けられた窪み中に配置される(表面が上向き)。
半導体材料ウェハが表面を上向きにして研磨される場合、両面研磨は、完全に研磨されたウェハがキャリアプレートに対して正の突出または負の突出となるように実施されてもよい。
少なくとも1つの半導体材料ウェハ(基板)の表面および裏面の第1の同時研磨(FF−DSP1)のために、第2の実施形態では、少なくとも1つの半導体材料ウェハは、研磨プロセス中に、半導体材料ウェハの表面が平滑な下部研磨パッド上で研磨されるように、キャリアプレートの好適な寸法を付けられた窪み中に配置される(表面が下向き)。
半導体材料ウェハが表面を下向きにして研磨される場合、両面研磨は、完全に研磨されたウェハが、キャリアプレートに対して正の突出または負の突出となるように実施されてもよい。
本発明に従う研磨プロセスのために、研磨剤として、アルカリが添加されているが特に希釈されたシリカゾル懸濁水が、アルカリ性バッファおよび強アルカリとともに用いられる。
第1の両面研磨ステップ(FF−DSP1)のための研磨剤分散液中の砥粒の割合は、好ましくは0.25〜20重量%、特に好ましくは0.4〜5重量%である。砥粒粒子の径分布は、好ましくは単一モードである。平均粒径は、5〜300nm、特に好ましくは5〜50nmである。砥粒は、基板材料を機械的に摩耗させる材料からなり、好ましくは、アルミニウム、セリウムまたはケイ素の元素の酸化物の1以上からなる。
特に、コロイド状に分散されたケイ素を含有する研磨剤分散液が好ましい。研磨剤分散液のpHは、好ましくは9〜12.5の範囲内、特に好ましくは11〜11.5の範囲内にあり、炭酸ナトリウム(NaCO)、炭酸カリウム(KCO)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NHOH)、水酸化テトラメチルアンモニウム(TMAH)またはこれらの化合物の任意の所望の混合物などの添加剤により調整される。
研磨剤分散液は、1以上のさらなる他の添加材、たとえば、湿潤剤および界面活性剤等の界面活性添加材、保護コロイドとして作用する安定剤、防腐剤、殺生物剤、アルコール、ならびに錯化剤をさらに含んでもよい。
研磨剤の供給下でのストック研磨中、第1の材料除去研磨ステップにおける研磨圧力は、好ましくは0.10〜0.5バール、特に好ましくは0.10〜0.30バールである。
好ましくは、研磨剤は、研磨剤の再利用システムにより再度使用され、さらに、水酸化カリウムにより回復される。
好ましくは、少なくとも1つの半導体材料ウェハの第1の同時両面研磨は、20℃〜30℃の温度範囲内、特に好ましくは22℃〜25℃の温度範囲内で実施される。
好ましくは、1面当たり8〜12μmの材料摩耗が、少なくとも1つの半導体材料ウェハの表面および裏面の第1の同時研磨(FF−DSP1)中に生じる。
第1のストック研磨ステップを停止させるために、好ましくは、たとえば、フジミ社、日本、によるGlanzox3900などの表面活性剤により安定化されたシリカゾルに基づく研磨停止ステップが実施される。
特に好ましくは、第1のストック研磨ステップの停止は、ケイ素産業で使用されるのに必要な純度を有する脱イオン水(DI水、DIW)により実施される。
この場合、半導体材料ウェハの表面は、たとえば未だ存在する研磨剤残渣による堆積物の乾燥を防止するために、次のプロセスステップの開始まで湿ったまま保たれるべきである。
少なくとも1つの半導体材料ウェハの表面および裏面の第1の同時研磨(FF−DSP1)により、ウェハの幾何学的形状が最適化される。本発明に従う方法のこの第1のステップにおける硬質かつ圧縮不可能な研磨パッドの使用により、特に、向上されたエッジの幾何学的形状が得られる。
しかしながら、硬質かつ圧縮不可能な研磨パッドの使用により、第1の両面研磨ステップ後に、未だ高過すぎる研磨された表面および裏面の粗さが引起されてしまう。
本発明に従う研磨方法では、第1の同時両面研磨ステップ(FF−DSP1)の後にエッジ−ノッチ研磨(ENP)が行われる。
エッジ−ノッチ研磨のために、半導体材料ウェハは、好ましくは、その表面を中央で回転するチャック上にして真空により固定される。
エッジ−ノッチ研磨のために、半導体材料ウェハは、特に好ましくは、その裏面を中央で回転する保持装置(チャック)上にして真空により固定される。半導体ウェハのエッジは、研磨装置にアクセス自在となるように、チャックを越えて延在する。
中央で回転するウェハの少なくとも1つのエッジ表面は、研磨装置に対してある力(印加圧力)で押圧される。研磨装置は、停止状態(研磨あご)であっても、または同じく中央で回転(研磨ドラム)してもよい。エッジまたはノッチを研磨するための研磨装置上に研磨パッドが塗布される。
エッジ−ノッチ研磨のための装置および方法は先行技術であり、たとえば、ドイツ出願公開第10 2009 030 294号およびドイツ出願公開第102 19 450号、ならびに、文献ドイツ特許出願第601 23 532号に開示されている。
半導体材料ウェハのチャック上の固定は、チャックに接する表面上に、いわゆるチャック跡と呼ばれるチャックの痕跡を生じるおそれがある。ENPプロセスでのチャック跡の形態で生じる表面欠陥は、次に、所望の表面品質を達成するために、その後の研磨により確実に除去される必要がある。
少なくとも1つの半導体材料ウェハを研磨するための本発明に従う方法では、第2の浮動自在両面研磨(FF−DSP2)がエッジ−ノッチ研磨の後に実施され、半導体材料ウェハの表面が、この研磨ステップで平滑な下部研磨パッド上で研磨される(表面が下向き)。
このため、少なくとも1つの半導体材料ウェハは、両面研磨機の作業間隙中に配置されたキャリアプレートの、好適な寸法を付けられた窪み中に再度配置される。
第2の両面研磨ステップは、一方では、第1の両面研磨ステップ(FF−DSP1)により引起された表面および裏面の増加した粗さ(チャップマンフィルタ30〜250μm/DICヘイズ[ppm]/ヘイズ[ppm])を減少させるために使用され、他方では、硬質かつ圧縮不可能な摩耗パッドの使用により引起され得る、存在する可能性のある研磨擦り傷を除去し、さらに、チャック跡を除去するために用いられる。
本発明に従う方法の第2の両面研磨ステップでは、構成された研磨パッドが上部研磨プレート上に塗布され、平滑な研磨パッドが下部研磨プレート上に塗布される。上部研磨パッドの表面中の構造により、上部パッド上の半導体材料ウェハの付着が回避される。
この第2の研磨ステップ(FF−DSP2)のための研磨パッドとしては、好ましくは、たとえばポリウレタン(PU)などのポリマーが含浸された不織パッドが、上部および下部研磨プレート上に塗布される。
この第2の研磨ステップ(FF−DSP2)のために、たとえばポリウレタン発泡体からなり、一般的に不織繊維のインレーを含有しない発泡研磨パッドを適用することも好ましい。
本発明に従うと、この第2の両面研磨ステップのためのこれらの研磨パッドは、80ショアA以下の硬度および3%より大きい圧縮率を有するため、本発明に従う方法の第1の両面研磨ステップによる発泡研磨パッドよりも軟質かつ圧縮可能である。
第2の研磨ステップのためのポリマーが含浸された好適な不織研磨パッドは、たとえば、ダウケミカル社、米国、によるMHシリーズのSUBA研磨パッドである。
第2の研磨ステップのための好適な発泡研磨パッドは、たとえば、ニッタ・ハース株式会社(日本)製造業者による、たとえばPRD−N015AパッドなどのPRDシリーズのパッドである。
発泡研磨パッドが第2の両面研磨ステップに用いられる場合、必要な硬度および圧縮率を有する発泡研磨パッドを選択することにより、第1の研磨ステップの発泡研磨パッドと比較してより小さな硬度およびより小さな圧縮率が、好ましくは達成される。
さらに好ましくは、第1の両面研磨ステップと比較してより高温で第2の両面研磨ステップを行なうことにより、第1の研磨ステップの発泡研磨パッドと比較してより小さな硬度およびより小さな圧縮率が達成される。特に、両方の両面研磨ステップに同じ研磨パッドが使用される場合、第1の両面研磨ステップと比較してより高い温度により、発泡研磨パッドの硬度および圧縮率の両方が減少される。硬度および圧縮率の両方の減少は、研磨温度により制御することができる。すなわち、より高温であるほど、硬度および圧縮率はより低くなる。
好ましくは、少なくとも1つの半導体材料ウェハの第2の同時両面研磨は、20℃〜60℃の温度範囲内、特に好ましくは30℃〜45℃の温度範囲内で実施される。
第2の両面研磨ステップ(FF−DSP2)では、たとえば、フジミ社、日本、によるGlanzox3900などの、シリカゾル(SiO)を主体とするアルカリが添加された希釈研磨剤懸濁液が、たとえば、KCOなどのアルカリ性バッファと組合されて用いられる。
第2の両面研磨ステップ(FF−DSP2)のための研磨剤は、たとえばKOHなどの強アルカリを含有しない。第2の両面研磨ステップ(FF−DSP2)での強アルカリの使用により、pHの大きな増加が引起され得るため、第2の両面研磨が行なわれている間に、エッジ−ノッチ研磨により既に最適化されたエッジの制御不能なエッチングが起きるおそれがある。
第2の両面研磨ステップ(FF−DSP2)のための研磨剤分散液中の砥粒の割合は、好ましくは0.25〜20重量%、特に好ましくは0.4〜5重量%である。砥粒粒子の径分布は、好ましくは単一モードである。平均粒径は、5〜300nm、特に好ましくは5〜50nmである。砥粒は、基板材料を機械的に研磨する材料からなり、好ましくは、アルミニウム、セリウムまたはケイ素の元素の酸化物の1以上からなる。
特に、コロイド状に分散されたシリカを含有する研磨剤分散液が好ましい。研磨剤分散液のpHは、10〜11の範囲内にあり、好ましくは、炭酸ナトリウム(NaCO)、炭酸カリウム(KCO)、水酸化テトラメチルアンモニウム(TMAH)またはこれらの化合物の任意の所望の混合物などの添加剤により調整される。
研磨剤分散液は、1以上のさらなる他の添加材、たとえば、湿潤剤および界面活性剤等の界面活性添加材、保護コロイドとして作用する安定剤、防腐剤、殺生物剤、アルコール、ならびに錯化剤をさらに含んでもよい。
第2の両面研磨ステップ(FF−DSP2)での研磨圧力は、好ましくは、最大で10分の研磨時間で0.1〜0.4バールである。好ましくは、第2の両面研磨ステップの研磨時間は、1〜6分であり、特に好ましくは2〜4分である。
好ましくは、少なくとも1つの半導体材料ウェハの表面および裏面の第2の同時研磨(FF−DSP2)中に、1面当たり2μm以下の材料摩耗が生じる。特に、ウェハ1面当たり0.5〜1μmの材料研磨が好ましい。
少なくとも1つの半導体材料ウェハの表面および裏面の第2の同時研磨(FF−DSP2)は、一方では、存在する可能性のある擦り傷およびチャック跡を除去するために使用され、他方では、表面の粗さを減少させるために使用される。
第2の両面研磨ステップが実施された後、半導体材料ウェハの幾何学的形状測定が行なわれてもよい。好ましくは、幾何学的形状測定は、ランダムサンプリングにより、たとえば、研磨操作1回当たりに1回のランダムなサンプルにより実施される。
幾何学的形状測定は、次の研磨ステップである最終ミラー研磨(仕上げ研磨)を制御するために用いられる。
本発明に従う方法の第2の実施形態では、少なくとも1つの半導体材料ウェハの表面および裏面の第2の同時研磨(FF−DSP2)の代わりに、ウェハの裏面にゲッターが設けられる。ゲッターの適用は、粗面化により機械的に実施されても、または、たとえばポリシリコンなどの層を堆積することにより実施されてもよい。ゲッターを適用するための方法は先行技術であり、たとえば、米国特許第3,923,567号およびドイツ特許第2628 087号に開示されている。
少なくとも1つの半導体材料ウェハを研磨するための本発明に従う方法の最終ミラー研磨は、先行技術に従う表面の片面研磨(SSP)として実施され、少なくとも1つの半導体材料ウェハの表面の粗さのさらなる最小化のために使用される。
片面研磨は、本発明に従う方法では、砥粒を一切含有しない軟質研磨パッドにより、研磨剤の存在下で、典型的な化学機械的研磨(CMP)として実施される。
CMP法は、たとえば、ドイツ特許出願公開第100 58 305号およびドイツ特許出願公開第10 2007 026 292号に開示されている。
好ましくは、この最終ステップでの半導体材料ウェハの表面上の全摩耗は、0.01μm〜1μm、特に好ましくは0.05μm〜0.2μmである。

Claims (8)

  1. 研磨剤を供給しつつ、少なくとも1つの半導体材料ウェハを研磨するための方法であって、
    a) 第1の研磨パッドによる表面および裏面の第1の同時両面研磨のステップと、
    b) エッジ−ノッチ研磨のステップと、
    c) 第2の研磨パッドによる前記表面および前記裏面の第2の同時両面研磨のステップと、
    d) 前記表面の片面研磨のステップとをこの順に含み、
    前記第1の同時両面研磨のための上部および下部研磨パッドは、前記第2の同時両面研磨のための上部および下部研磨パッドよりも硬質であり、かつ圧縮可能でない、方法。
  2. 前記第1の同時両面研磨のための前記研磨パッドは、少なくとも80ショアAの硬度および最大で3%の圧縮率を有する発泡ポリマーからなり、前記第2の同時両面研磨のための前記研磨パッドは、80ショアA未満の硬度および3%より大きい圧縮率を有するポリマー含浸不織繊維からなる、請求項1に記載の方法。
  3. 前記第1の同時両面研磨のための前記研磨パッドは、少なくとも80ショアAの硬度および最大で3%の圧縮率を有する発泡ポリマーからなり、前記第2の同時両面研磨のための前記研磨パッドは、前記第2の研磨ステップ中に、80ショアA未満の硬度を有し、かつ3%より大きい圧縮率を有する発泡ポリマーからなる、請求項1に記載の方法。
  4. 前記少なくとも1つの半導体材料ウェハの前記表面は、前記第1の同時両面研磨中に前記上部研磨パッド上で研磨される、請求項1〜3のいずれか1項に記載の方法。
  5. 前記第1の同時両面研磨のための前記研磨剤は、たとえばKOHなどの強アルカリを含有し、前記第2の同時両面研磨のための前記研磨剤は、強アルカリを含有しない、請求項1〜4のいずれか1項に記載の方法。
  6. 前記第1の同時両面研磨中に、1面当たり8μm〜12μmの材料摩耗が生じ、前記第2の同時両面研磨中に、1面当たり2μm以下の材料摩耗が生じる、請求項1〜5のいずれか1項に記載の方法。
  7. 前記表面の片面研磨中に、1μm以下の材料摩耗が生じる、請求項1〜6のいずれか1項に記載の方法。
  8. 前記第2の同時両面研磨の研磨温度は、20℃〜60℃の範囲内である、請求項1または2に記載の方法。
JP2014054822A 2013-03-19 2014-03-18 半導体材料ウェハを研磨するための方法 Expired - Fee Related JP5853041B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201310204839 DE102013204839A1 (de) 2013-03-19 2013-03-19 Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102013204839.4 2013-03-19

Publications (2)

Publication Number Publication Date
JP2014180753A true JP2014180753A (ja) 2014-09-29
JP5853041B2 JP5853041B2 (ja) 2016-02-09

Family

ID=51484645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014054822A Expired - Fee Related JP5853041B2 (ja) 2013-03-19 2014-03-18 半導体材料ウェハを研磨するための方法

Country Status (7)

Country Link
US (1) US9193026B2 (ja)
JP (1) JP5853041B2 (ja)
KR (1) KR101600171B1 (ja)
CN (1) CN104064455B (ja)
DE (1) DE102013204839A1 (ja)
SG (1) SG10201400611VA (ja)
TW (1) TWI566287B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092247A (ja) * 2014-11-06 2016-05-23 株式会社ディスコ SiC基板の研磨方法
JP6327329B1 (ja) * 2016-12-20 2018-05-23 株式会社Sumco シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
WO2018198583A1 (ja) * 2017-04-24 2018-11-01 信越半導体株式会社 シリコンウエーハの研磨方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6635003B2 (ja) * 2016-11-02 2020-01-22 株式会社Sumco 半導体ウェーハの両面研磨方法
DE102016222063A1 (de) * 2016-11-10 2018-05-17 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
JP6747376B2 (ja) * 2017-05-15 2020-08-26 信越半導体株式会社 シリコンウエーハの研磨方法
CN109290853B (zh) * 2017-07-24 2021-06-04 蓝思科技(长沙)有限公司 一种超薄蓝宝石片的制备方法
WO2019043895A1 (ja) * 2017-08-31 2019-03-07 株式会社Sumco シリコンウェーハの両面研磨方法
JP6844530B2 (ja) * 2017-12-28 2021-03-17 株式会社Sumco ワークの両面研磨装置および両面研磨方法
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
CN109605207A (zh) * 2018-12-27 2019-04-12 西安奕斯伟硅片技术有限公司 晶圆处理方法和装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332517A (ja) * 2000-05-22 2001-11-30 Okamoto Machine Tool Works Ltd 基板の化学機械研磨方法
JP2005158798A (ja) * 2003-11-20 2005-06-16 Shin Etsu Handotai Co Ltd 半導体ウェーハの両面研磨方法、半導体ウェーハ及びキャリアプレート
JP2010017811A (ja) * 2008-07-11 2010-01-28 Sumco Corp 半導体ウェーハの製造方法
JP2011091143A (ja) * 2009-10-21 2011-05-06 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP2011216887A (ja) * 2010-03-31 2011-10-27 Siltronic Ag 半導体ウェハの両面研磨のための方法
WO2012005289A1 (ja) * 2010-07-08 2012-01-12 株式会社Sumco シリコンウェーハの研磨方法およびその研磨液
JP2012186338A (ja) * 2011-03-07 2012-09-27 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
JP2012223838A (ja) * 2011-04-15 2012-11-15 Shin Etsu Handotai Co Ltd 両頭研削方法及び両頭研削装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
US3923567A (en) 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
US3997368A (en) 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
US5139571A (en) 1991-04-24 1992-08-18 Motorola, Inc. Non-contaminating wafer polishing slurry
JP2798345B2 (ja) 1993-06-11 1998-09-17 信越半導体株式会社 ウェーハのノッチ部研磨装置
TW308561B (ja) * 1995-08-24 1997-06-21 Mutsubishi Gum Kk
CN1272222A (zh) * 1997-08-21 2000-11-01 Memc电子材料有限公司 处理半导体晶片的方法
DE19756614A1 (de) 1997-12-18 1999-07-01 Wacker Siltronic Halbleitermat Verfahren zur Montage und Demontage einer Halbleiterscheibe, und Stoffmischung, die zur Durchführung des Verfahrens geeignet ist
JP2000158315A (ja) 1998-11-27 2000-06-13 Speedfam-Ipec Co Ltd 端面研磨装置におけるノッチ研磨装置のノッチ研磨方法
WO2000047369A1 (en) 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
DE19956250C1 (de) 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
US6306016B1 (en) 2000-08-03 2001-10-23 Tsk America, Inc. Wafer notch polishing machine and method of polishing an orientation notch in a wafer
JP2002124490A (ja) * 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
DE10054166C2 (de) 2000-11-02 2002-08-08 Wacker Siltronic Halbleitermat Vorrichtung zum Polieren von Halbleiterscheiben
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP2002329687A (ja) 2001-05-02 2002-11-15 Speedfam Co Ltd デバイスウエハの外周研磨装置及び研磨方法
DE102004040429B4 (de) 2004-08-20 2009-12-17 Peter Wolters Gmbh Doppelseiten-Poliermaschine
JP2006100799A (ja) 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
US7559825B2 (en) * 2006-12-21 2009-07-14 Memc Electronic Materials, Inc. Method of polishing a semiconductor wafer
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
DE102007035266B4 (de) 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102007056122A1 (de) 2007-11-15 2009-05-28 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030294B4 (de) * 2009-06-24 2013-04-25 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102009038941B4 (de) 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
CN101791779A (zh) * 2009-12-03 2010-08-04 北京有色金属研究总院 半导体硅片制造工艺
DE102010014874A1 (de) * 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010024040A1 (de) * 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
CN102528597B (zh) * 2010-12-08 2015-06-24 有研新材料股份有限公司 一种大直径硅片制造工艺

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332517A (ja) * 2000-05-22 2001-11-30 Okamoto Machine Tool Works Ltd 基板の化学機械研磨方法
JP2005158798A (ja) * 2003-11-20 2005-06-16 Shin Etsu Handotai Co Ltd 半導体ウェーハの両面研磨方法、半導体ウェーハ及びキャリアプレート
JP2010017811A (ja) * 2008-07-11 2010-01-28 Sumco Corp 半導体ウェーハの製造方法
JP2011091143A (ja) * 2009-10-21 2011-05-06 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP2011216887A (ja) * 2010-03-31 2011-10-27 Siltronic Ag 半導体ウェハの両面研磨のための方法
WO2012005289A1 (ja) * 2010-07-08 2012-01-12 株式会社Sumco シリコンウェーハの研磨方法およびその研磨液
JP2012186338A (ja) * 2011-03-07 2012-09-27 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
JP2012223838A (ja) * 2011-04-15 2012-11-15 Shin Etsu Handotai Co Ltd 両頭研削方法及び両頭研削装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092247A (ja) * 2014-11-06 2016-05-23 株式会社ディスコ SiC基板の研磨方法
JP6327329B1 (ja) * 2016-12-20 2018-05-23 株式会社Sumco シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
WO2018116558A1 (ja) * 2016-12-20 2018-06-28 株式会社Sumco シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
US11551922B2 (en) 2016-12-20 2023-01-10 Sumco Corporation Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
WO2018198583A1 (ja) * 2017-04-24 2018-11-01 信越半導体株式会社 シリコンウエーハの研磨方法
JP2018186118A (ja) * 2017-04-24 2018-11-22 信越半導体株式会社 シリコンウエーハの研磨方法
CN110546740A (zh) * 2017-04-24 2019-12-06 信越半导体株式会社 硅晶圆的研磨方法
KR20190142338A (ko) * 2017-04-24 2019-12-26 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼의 연마방법
US10913137B2 (en) 2017-04-24 2021-02-09 Shin-Etsu Handotai Co., Ltd. Method for polishing silicon wafer
KR102382812B1 (ko) 2017-04-24 2022-04-05 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼의 연마방법

Also Published As

Publication number Publication date
KR20140114791A (ko) 2014-09-29
US20140287656A1 (en) 2014-09-25
KR101600171B1 (ko) 2016-03-04
CN104064455B (zh) 2018-02-06
CN104064455A (zh) 2014-09-24
TWI566287B (zh) 2017-01-11
TW201438087A (zh) 2014-10-01
DE102013204839A1 (de) 2014-09-25
US9193026B2 (en) 2015-11-24
SG10201400611VA (en) 2014-10-30
JP5853041B2 (ja) 2016-02-09

Similar Documents

Publication Publication Date Title
JP5853041B2 (ja) 半導体材料ウェハを研磨するための方法
JP5995825B2 (ja) 少なくとも1つのウエハを研磨する方法
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
KR101103415B1 (ko) 반도체 웨이퍼 양면 연마 방법
US8389409B2 (en) Method for producing a semiconductor wafer
JP2011103460A (ja) 半導体ウェハの研磨方法
JP2011009735A (ja) 半導体ウェハの両面研磨方法
JP5331777B2 (ja) 半導体ウェハの研磨方法
KR101340246B1 (ko) 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
JP5286381B2 (ja) 半導体ウエハの研磨方法
TW201935548A (zh) 用於拋光半導體晶圓的方法
KR100728887B1 (ko) 실리콘 웨이퍼 양면 연마방법
JP2018195641A (ja) シリコンウエーハの研磨方法
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150716

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151207

R150 Certificate of patent or registration of utility model

Ref document number: 5853041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350