KR101600171B1 - 반도체 재료 웨이퍼를 연마하는 방법 - Google Patents

반도체 재료 웨이퍼를 연마하는 방법 Download PDF

Info

Publication number
KR101600171B1
KR101600171B1 KR1020140031692A KR20140031692A KR101600171B1 KR 101600171 B1 KR101600171 B1 KR 101600171B1 KR 1020140031692 A KR1020140031692 A KR 1020140031692A KR 20140031692 A KR20140031692 A KR 20140031692A KR 101600171 B1 KR101600171 B1 KR 101600171B1
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor material
wafer
simultaneous double
abrasive
Prior art date
Application number
KR1020140031692A
Other languages
English (en)
Other versions
KR20140114791A (ko
Inventor
유르겐 슈완드너
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20140114791A publication Critical patent/KR20140114791A/ko
Application granted granted Critical
Publication of KR101600171B1 publication Critical patent/KR101600171B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

본 발명은 단단한 연마 패드에 의한 적어도 하나의 반도체 재료 웨이퍼의 전면 및 후면의 제 1 동시 양면 연마, 에지-노치 연마, 보다 부드러운 연마 패드에 의한 적어도 하나의 반도체 재료 웨이퍼의 전면 및 후면의 제 2 동시 양면 연마, 및 전면의 최종 단면 경면 연마를 나타낸 순서대로 포함하는 적어도 하나의 반도체 재료 웨이퍼를 연마하는 방법.

Description

반도체 재료 웨이퍼를 연마하는 방법{METHOD FOR POLISHING A SEMICONDUCTOR MATERIAL WAFER}
본 발명은 2단계의 자유-유동 양면 연마(free-floating double-side polishing; FF-DSP) 사이의 에지-노치(edge-notch) 연마, 및 반도체 재료 웨이퍼의 전면(front side)의 최종 단일면 마무리 연마(finish polishing)(경면 연마(mirror polishing))와 함께 2단계 FF-DSP 공정을 포함하는, 반도체 재료 기판을 연마하는 방법에 관한 것이다. 본 발명에 따른 방법은 모든 웨이퍼 직경, 특히 300mm 이상의 직경을 갖는 반도체 웨이퍼를 연마하는데 적합하다.
전자 기술, 마이크로전자 기술, 마이크로-전기기계 기술에 있어서, 전반적인 및 국부적인 평탄성(나노토폴리지), 조도(표면 광택) 및 순도(무관한 원자들(extraneous atoms), 특히 금속으로부터의 자유)에 대한 극도의 요건을 갖는 반도체 재료 웨이퍼가 출발 재료(기판)로서 요구된다. 반도체 재료는 갈륨 비소와 같은 화합물 반도체, 또는 주로 실리콘, 및 때때로 게르마늄과 같은 원소 반도체, 또는 그들의 층 구조체이다.
반도체 재료 웨이퍼는 결정의 웨이퍼로의 쏘잉(sawing)을 통한 결정의 풀링(pulling)으로 시작하여, 표면처리까지 다양한 공정 단계에서 생산된다. 표면 처리는 반도체 웨이퍼의 결점없는, 매우 평평한(평면의) 표면을 성취하도록 의도된다. 연마(polishing)는 이러한 경우에 하나의 표면 처리 방법이다. 이전 기술에 있어서, 다양한 반도체 재료 웨이퍼 연마 방법이 알려져 있다. 이러한 방법은 단면( single-side) 연마 및 양면(double-side)를 포함한다.
반도체 재료 웨이퍼의 생산을 위한 대응하는 공정이 예를 들면 국제 출원 번호 WO 00/47369 A1 및 WO 2011/023297 A1에 개시된다.
소위, 양면 연마(double-side polishing; DSP)에서는, 웨이퍼의 전면 및 후면이 동시에 연마된다. 이를 위해, 웨이퍼는 캐리어 플레이트에서 안내되고, 캐리어 플레이트는 연마 패드가 그 위에 각각 적용된 상부 연마 플레이트 및 하부 연마 플레이트에 의해 형성되는 작업 간극(working gap)에 위치된다. 반도체 재료 웨이퍼의 양면 연마는 예를 들어 US 3,691,694 A에 개시된다.
소위, 단면 연마(single-side polishing; SSP)에서는, 웨이퍼의 한 면만 연마된다. 반도체 재료 웨이퍼의 단면 연마를 위해서, 하나 이상의 웨이퍼가, 예를 들어 알루미늄 또는 세라믹으로 구성될 수 있는, 지지 플레이트 상에 체결된다(fastened). 이전 기술에 따르면, 지지 플레이트를 체결하는 것은 일반적으로 시멘트 층에 의해 웨이퍼를 시멘팅함으로써 수행되고, 이것은 예를 들면 EP 0 924 759 B1에 개시된다. 반도체 재료 웨이퍼를 위한 단면 연마는 예를 들면 DE 100 54 166 A1 및 US 2007/0224821 A2에 개시된다.
연마 동안에, 표면 마모는 일반적으로 기판 표면과의 기계-화학적 상호작용(CMP)에 의해 발생한다. CMP는 특히, 표면 결함을 제거하고 표면 조도를 감소시키기 위해 사용된다. CMP법은 예를 들어, US 6,530,826 B2 및 US 2008/0305722 A1에 개시된다.
반도체 재료 기판의 화학-기계적 연마(chemical-mechanical polishing; CMP) 동안에, 복수의 연마 패드 중 적어도 하나의 표면은 고정된 연마재(fixed abrasives)를 또한 함유할 수 있다. 고정된 연마재를 함유하는 연마 패드에 의한 연마 동작은 FA 연마 동작이라고 한다. 독일 특허 출원 DE 10 2007 035 266 A1은 예를 들어 실리콘 재료 기판의 FA 연마 방법을 개시한다. 일반적으로, FA 연마를 위한 연마제(polishing agent)는 어떤 추가의 연마재를 함유하지 않는다.
복수의 연마 패드 중 적어도 하나의 연마 패드의 표면이 임의의 고정된 연마재를 함유하지 않으면, 연마재를 함유하는 연마제가 일반적으로 사용된다(연마 슬러리). 대응하는 연마제는 예를 들면 US 5,139,571 A에 개시된다.
이전 기술에 따르면, 반도체 재료 웨이퍼의 연마는 적어도 2단계의 연마, 즉 제 1 재료 제거 연마 단계로서, 일반적으로 웨이퍼 면마다 - 전면 상에서만, 또는 전면 및 후면 상에서 - 약 12-15㎛의 재료가 제거되는, 소위 스톡(stock) 연마, 및 결함 감소로 이어지는, 후속의 경면 연마(마무리 연마)로 구성된다. 경면 연마 동안에, 표면 조도의 감소가 추가로 성취된다. 경면 연마는 1㎛ 미만, 바람직하게는 0.5㎛ 이하의 마모로 수행된다.
반도체 재료 웨이퍼의 생산을 위한 공정 시퀀스로의 전면 및 후면의 동시 연마(양면 연마, DSP)의 통합은 이전 기술로부터 알려져 있다.
공개 독일 명세서 DE 10 2010 024 040 A1은 고정된 연마재 입자를 함유하는 연마 패드가 위에 각각 적용되는 2개의 연마 플레이트 사이의 반도체 웨이퍼의 전면 및 후면의 동시 연마 - 고체가 없는 알칼리 용액이 공급되고 있음 - ; (b) 연마 패드가 위에 각각 적용되는 2개의 연마 플레이트 사이의 반도체 웨이퍼의 전면 및 후면의 동시 연마 - 연마재 입자를 함유하는 알칼리 현탁액이 공급되고 있음 - ; (c) 연마재 입자를 함유한 현탁액을 공급하면서 연마 연마 패드 상에 반도체 웨이퍼의 전면의 연마의 단계를 나타낸 순서대로 포함하는, 반도체 재료 웨이퍼를 연마하는 단계적인 방법을 개시한다. 후속하여 경면 연마(마무리 연마, CMP)가 면마다 총 0.3㎛부터 최고 1㎛의 마모로 부드러운 연마 패드를 이용하여 수행되고, 이 경우 경면 연마는 단면 연마 또는 양면 연마로서 수행될 수 있다.
독일 특허 DE 199 56 250 C1에는 (a) 연마제가 존재하면서 2개의 연마 플레이트 사이의 반도체 웨이퍼의 전면 및 후면의 동시 연마; (b) 각각의 품질 요건에 대한 반도체 재료 웨이퍼의 검사; (c) 추가의 처리 공정에 특정된 품질 특성을 만족하지 않는 반도체 웨이퍼의 전면 및 후면의 추가의 동시 연마; (d) 단계 (c)에서 연마된 반도체 재료 웨이퍼의 재검사의 단계를 포함하는, 반도체 재료 웨이퍼를 연마하는 단계적인 방법을 교시한다.
특허 DE 199 56 250 C1의 교시에 따르면, 단계 (c)에서 추가의 양면 연마가 2㎛ 내지 10㎛의 추가의 재료 마모와 함께 단계 (a)에서 양면 연마와 동일한 파라미터로 수행된다. 그러나, 특허 DE 199 56 250 C1의 교시는 웨이퍼 표면의 조도에 대한 요건은 고려하지 않은, 단지 최적의 표면 지오메트리의 성취에 관한 것이다.
반도체 재료 웨이퍼의 전면 및 후면을 연마하는데 더하여, 전반적으로 모따기된 웨이터의 에지, 그리고 존재한다면 배향 노치(orientation notch)가 또한 연마될 필요가 있다. 이러한, 소위 에지-노치 연마(edge-notch polishing; ENP)에 대하여 반도체 재료 웨이퍼는 일반적으로 회전가능한 유지 디바이스(척(chuck)) 상에 중심으로 고정된다. 반도체 웨이퍼의 에지는, 그것이 연마 디바이스에 자유롭게 접근가능하도록 척 이상으로 연장한다. ENP에 대한 방법 및 디바이스는 이전 기술이고, 예를 들면 DE 10 2009 030 294 A1, DE 694 13 311 T2 및 EP 1 004 400 A1에 개기된다.
그러나, 에지 및/또는 에지-노치 연마를 위한 척 상에 웨이퍼를 고정하는 것은 고정이 수행되는 면 상에, 예를 들면 자국(imprint)의 형태로, 표면 손상을 남길 수 있다.
그러므로, 본 발명의 목적은 반도체 재료 웨이퍼의 최적의 표면 지오메트리와, 표면의 원하는 조도 및 결점으로부터의 자유로움을 갖는 반도체 재료 웨이퍼를 보장하는, 에지-노치 연마(edge-notch polishing; ENP)를 포함한, 적어도 하나의 반도체 재료 웨이퍼를 연마하는 개선된 연마 방법을 제공하는 것이다.
본 목적은 연마제를 공급하면서 적어도 하나의 반도체 재료 웨이퍼를 연마하는 방법에 의해 성취되고, 상기 방법은 제 1 연마 패드에 의한 전면 및 후면의 제 1 동시 양면(double-side) 연마; 에지-노치(edge-notch) 연마; 제 2 연마 패드에 의한 전면 및 후면의 제 2 동시 양면 연마; 및 전면의 단면(single-side) 연마를 나타낸 순서대로 포함하고, 여기서 제 1 동시 양면 연마를 위한 상부 연마 패드 및 하부 연마 패드는 제 2 동시 양면 연마를 위한 상부 연마 패드 및 하부 연마 패드보다 단단하고 압축성이 덜한 것이다.
본 목적을 성취하기 위해 사용되는 본 발명에 따른 방법은, 도면과 함께 아래에 상세하게 설명될 것이다. 본 발명에 따른 방법에서의 모든 연마 단계는 화학-기계적 연마 단계(CMP 단계)이다.
도 1은 플로우차트로서 본 발명에 따른 적어도 하나의 반도체 재료 웨이퍼를 연마하는 방법을 요약한다.
본 발명에 따른 적어도 하나의 반도체 재료 웨이퍼를 연마하는 방법은 제 1 동시 양면 연마 단계(FF-DSP 1), 에지-노치 연마(edge-notch polishing; ENP), 물리력없이 수행되는 제 2 동시 양면 연마 단계(FF-DSP 2), 및 한 면에 수행되는 마무리 연마(경면 연마, SSP)를 나타낸 순서대로 포함한다(도 1). 본 발명에 따른 방법은 임의의 웨이퍼 직경에 적합할 수 있다.
반도체 재료 웨이퍼는, 종래로부터, 실리콘 웨이퍼 또는 예를 들면 실리콘-게르마늄(SiGe) 또는 실리콘 카바이드(SiC) 또는 갈륨 질화물(GaN)과 같은 실리콘으로부터 유도된 층 구조체를 갖는 기판이다.
반도체 재료 웨이퍼는 전면(front side) 및 후면(back side), 그리고 - 일반적으로 - 라운딩된 에지를 갖는다. 반도체 재료 웨이퍼의 전면은, 정의상, 후속의 주문형 공정에서 원하는 마이크로 구조체가 그 위에 적용되는 면이다. 에지에는, 결정 배향(crystal orientation)을 위해 사용되는 노치가 있다.
적어도 하나의 반도체 재료 웨이퍼의 동시 양면 연마에 대하여, 웨이퍼는 연마 동안에 웨이퍼를 안내하는 캐리어 플레이트의 적합하게 치수화된 리세스(suitably dimensioned recess)에 위치된다.
캐리어 플레이트는, 바람직하게는 가능한 가볍지만 충분한 강성의 물질, 예를 들면 티타늄으로 구성되고, 연마 패드가 위에 각각 적용된 상부 연마 플레이트 및 하부 연마 플레이트에 의해 형성되는 작업 간극 내에 위치된다.
적어도 하나의 반도체 재료 웨이퍼의 전면 및 후면의 동시 양면 연마 동안에, 웨이퍼는 캐리어 플레이트의 적합하게 치수화된 리세스 내에서 "자유 유동(freely floating)으로 움직일 수 있다. 그러므로, 이러한 방법은 자유 유동(FF-DSP)이라고도 한다.
적어도 하나의 반도체 재료 웨이퍼의 전면 및 후면의 동시 양면 연마는 포지티브 돌출(jut-out) 또는 네거티브 돌출로 종료될 수 있다.
동시 양면 연마가 포지티브 돌출로 종료되는 경우, 적합하게 치수화된 리세스 내에 위치된 반도체 재료 웨이퍼는 캐리어 플레이트보다 두껍다, 다시 말해서 상부 연마 패드를 향하는 웨이퍼의 면은 캐리어 플레이트의 대응하는 면보다 높다.
단단한 비압축성의 연마 패드를 이용하는 경우, 포지티브 돌출은, 연마 패드와 캐리어 플레이트 사이에 직접적인 접촉이 발생하지 않기 때문에, 연마될 기판과 연마 패드 사이에 재료 상호작용의 관점에서, 및 양면 연마에 의해 성취가능한 웨이퍼 지오메트리의 관점에서 이점을 갖는다.
포지티브 돌출에서의 양면 연마의 하나의 단점은, 특히 더 부드럽고 더 압축성이 있는 연마 패드의 경우에, 연마 패드로의 웨이퍼 싱킹(sinking)으로 인한 원하지 않은 에지 롤-오프(roll-off)일 수 있다.
연마가 네거티브 돌출로 종료되는 경우, 적합하게 치수화된 리세스 내에 위치된 반도체 재료 웨이퍼는 캐리어 플레이트보다 얇아, 연마 패드가 캐리어 플레이트의 적합하게 치수화된 리세스의 에지에 의해 지지되고, 덜 강하게 변형되고, 그에 따라 웨이퍼의 최외측 에지에서 압력 방출(pressure relief)되기 때문에, 더 부드럽고 더 압축성이 있는 연마 패드의 경우의 원하지 않는 에지 롤-오프가 충분히 감소되도록 한다.
그러나, 연마 패드가 캐리어 플레이트 표면에 직접적으로 표면 전체에 걸쳐(surface-wide) 작용하기 때문에, 캐리어 플에이트 코팅의 증가된 착용(wear)으로 이끈다. 이것은 원하지 않는 입자 발생으로, 웨이퍼의 금속 오염까지 이끌 수 있다.
이전 기술에 따르면, 동시 양면 연마의 경우에, 상부 연마 플레이트, 하부 연마 패드가 매끄러운 표면을 가지면서, 상부 연마 플레이트 상의 연마된 웨이퍼의 접착을 회피하도록 구조화(structured)된다.
본 발명에 따른 방법에서는, 발포 폴리머(foamed polymer), 예를 들면 폴리우레탄(PU)으로 구성된 단단한 비압축성의 연마 패드가, 적어도 하나의 반도체 재료 웨이퍼(기판)의 전면 및 후면의 제 1 동시 연마(FF-DSP 1)를 위해 사용된다.
본 발명의 문맥에서, 단단한 연마 패드는 80 Shore A보다 높은 경도를 갖고, 비압축성 연마 패드는 최고 3%의 압축성을 갖는다. 재료의 압축성은 특정 부피 변화를 발생시키기 위해 필요한 모든 측면에서의 압력 변화를 설명한다. 압축성의 산출은 표준 JIS L-1096(직조 섬유에 대한 테스팅 방법)과 유사한 방식으로 수행된다.
그러므로, 본 발명의 문맥에서, 단단한 비압축성의 연마 패드가 전면 및 후면의 제 1 동시 연마(FF-DSP 1)를 위해 사용된다. 그들은 예들 들어 폴리 우레탄 발포체로 구성되고, 일반적으로 섬유 부직포(fiber non-woven)의 인레이(inlay)를 함유하지 않는다. 예로는 제조사 Nitta-Haas Inc.(일본)로부터의 PRD 시리즈의 패드, 예들 들면 패드 PRD-N015A가 있다.
특히, 단단한 비압축성의 연마 패드를 사용할 때, 그러한 연마 패드는 연마 간극 지오메트리에 직접 서로에 대한 2개의 연마 플레이트의 위치 차이를 복제하기 때문에, 평면-평행한 작업 간극을 보장하기 위해 특히 중요하다,
그러므로, 연마 공정은 바람직하게는 능동적인 연마 간극 제어로 수행된다. 이것은 연마 공정 동안에 적어도 2개, 바람직하게는 3개의 방사 위치에서 상부 연마 플레이트와 하부 연마 플레이트 사이의 거리의 비접촉 측정을 포함한다. 비접촉 특정은 바람직하게는 와전류 센서(eddy current sensors)에 의해 수행된다. 측정된 거리의 방사 프로파일에 기초하여, 2개의 연마 플레이트 중 적어도 하나 연마 플레이트의 형상은 전체 반경에 걸쳐 2개의 연마 플레이트의 최대한 일정한 간격을 성취하기 위해 능동적으로 재조정된다. 그것을 위해, 일반적으로 상부 연마 플레이트의 형상은 조정되어, 연마 공정 동안에 예를 들면 열의 입력에 의해 개시되는(initiated) 하부 작업 디스크의 형상 변화로 적응된다. 이러한 유형의 능동적인 작업 간극 제어를 갖는 연마 디바이스가 DE 10 2004 040 429 A1에 개시된다. 와전류 센서에 의한 거리 측정은, 작업 간극의 금속 부분이 측정에 간섭하기 때문에, 적어도 캐리어 플레이트의 내부 부분이 금속으로 구성되지 않을 때 특히 잘 작업된다.
능동적인 작업 간극 제어는 연마제에 의해 개시되는 단기적인 온도 변동을 회피하기 위해, 정의된 온도로의 연마제의 사전조정(preconditioning)과 결합되는 것이 바람직하다. 바람직하게는, 연마제는 작업 간극으로 전달되기 전에 열 교환기에 의해 미리결정된 온도가 되게 한다. 이것은 결과적으로 유리하게, 방전되고, 수집되고, 열적으로 조절되고, 작업 간극으로 되돌아온 연마제를 사용하는, 연마제 재활용과 결합될 수 있다. 이러한 방식으로 비용 절약 및 온도 안정화가 동시에 성취될 수 있다.
적어도 하나의 반도체 재료 웨이퍼(기판)의 전면 및 후면의 제 1 동시 연마(FF-DSP 1)에 대하여, 제 1 실시예에서는, 적어도 하나의 반도체 재료 웨이퍼가, 반도체 재료 웨이퍼의 전면이 연마 공정 동안에 구조화된 상부 연마 패드 상에서 연마되는 방식으로 캐리어 플레이트의 적합하게 치수화된 리세스 내에 위치된다(업사이드 업(upside up)).
반도체 재료 웨이퍼가 업사이드 업 연마될 때, 완전히 연마된 웨이퍼가 캐리어 플레이트에 관하여 포지티브 돌출 또는 네거티브 돌출에 있는 방식으로 양면 연마가 수행될 수 있다.
적어도 하나의 반도체 재료 웨이퍼(기판)의 전면 및 후면의 제 1 동시 연마(FF-DSP 1)에 대하여, 제 2 실시예에서는, 적어도 하나의 반도체 재료 웨이퍼가, 반도체 재료 웨이퍼의 전면이 연마 공정 동안에 매끄러운 하부 연마 패드 상에서 연마되는 방식으로 캐리어 플레이트의 적합하게 치수화된 리세스 내에 위치된다(업사이드 다운(upside down)).
반도체 재료 웨이퍼가 업사이드 다운 연마될 때, 완전히 연마된 웨이퍼가 캐리어 플레이트에 관하여 포지티브 돌출 또는 네거티브 돌출에 있는 방식으로 양면 연마가 수행될 수 있다.
본 발명에 따른 연마 공정에 대하여, 알칼리-로드된(alkali-loaded), 그러나 입자로 희석된 수성 실리카 졸 현탁액이, 바람직하게는 알칼리성 버퍼 및 강알칼리와 함께 연마제로서 사용된다.
제 1 양면 연마 단계(FF-DSP 1)를 위한 연마제 확산에서 연마재의 비율은, 바람직하게는 0.25 내지 20wt%, 특히 바람직하게는 0.4 내지 5wt%이다. 연마재 입자의 사이즈 분포는, 바람직하게는 모노모달(monomodal)이다. 평균 입자 사이즈는 5 내지 300nm, 특히 바람직하게는 5 내지 50nm이다. 연마재는 기판 재료를 기계적으로 마멸시키는 재료, 바람직하게는 원소 알루미늄, 세륨, 또는 실리콘의 산화물 중 하나 이상으로 구성된다.
콜로이드 모양으로(colloidally) 확산된 실리카를 함유하는 연마제 확산이 특히 바람직하다. 연마제 확산의 pH는 바람직하게는 9 내지 12.5의 범위 내, 특히 바람직하게는 11 내지 11.5의 범위 내에 놓이고, 바람직하게는 탄산 나트륨(Na2CO3), 탄산 칼륨(K2CO3), 수산화 나트륨 (NaOH), 수산화 칼륨 (KOH), 수산화 암모늄(NH4OH), 수산화 테트라메틸암모늄(TMAH) 또는 이들 화합물의 임의의 원하는 혼합물과 같은 첨가제에 의해 조정된다.
연마제의 확산은 또한 하나 이상의 추가의 첨가제, 예를 들면 습윤제 및 계면 활성제와 같은 계면 활성의 첨가제, 보호 콜로이드로서 작용하는 안정제, 보존제, 살생물제(biocides), 알코올 및 금속 이온 봉쇄제(sequestrants)를 추가로 함유할 수 있다.
스톡(stock) 연마 동안에 연마제 슬러리에 의한, 제 1 재료 제거 연마 단계에서 연마 압력은 바람직하게는 0.10 내지 0.5bar, 특히 바람직하게는 0.10 내지 0.30bar이다.
바람직하게는, 연마제는 연마제 재활용 시스템에 의해 재사용되고, 또한 수산화 칼륨에 의해 리프레시(refresh)된다.
바람직하게는, 적어도 하나의 반도체 재료 웨이퍼의 제 1 동시 양면 연마는 20℃ 내지 30℃, 특히 바람직하게는 22℃ 내지 25℃의 온도 범위에서 수행된다.
바람직하게는, 적어도 하나의 반도체 재료 웨이퍼의 전면 및 후면의 제 1 동시 연마(FF-DSP 1) 동안에 면마다 8㎛ 내지 12㎛의 재료 마모가 발생한다.
제 1 스톡 연마 단계를 정지하기 위해, 마모 정지 단계는 계면 활성제, 예를 들면 일본의 Fujimi 회사로부터의 Glanzox 3900로 안정화된 실리카 졸에 기초한다.
특히 바람직하게는, 제 1 스톡 연마 단계의 정지가 실리콘 산업에 사용하기 위해 필요한 순도로 탈이온화된(deionized) 물(DI water, DIW)로 수행될 수 있다.
이러한 경우에, 반도체 재료 웨이퍼의 표면은, 예를 들면 연마제 잔여물이 여전히 존재하기 때문에, 침전물이 건조되는 것을 방지하기 위해, 다음의 공정 단계의 시작때까지 습윤 상태를 유지하여야 한다.
적어도 하나의 반도체 재료 웨이퍼의 전면 및 후면의 제 1 동시 연마(FF-DSP 1)에 의해, 웨이퍼의 지오메트리는 최적화된다. 본 발명에 따른 제 1 단계에서 단단한 비압축성의 연마 패드를 사용하는 것은, 특히 개선된 에지 지오메트리로 이어진다.
그러나, 단단한 비압축성의 연마 패드의 사용은, 제 1 양면 연마 단계 이후에도 여전히 너무 높게 연마된 전면 및 후면의 조도로 이어진다.
본 발명에 따른 연마 방법에서, 제 1 동시 양면 연마 단계(FF-DSP 1)는 에지-노치 연마(edge-notch polishing; ENP)에 의해 후속된다.
에지-노치 연마에 대하여, 반도체 재료 웨이퍼는 중심으로(centrally) 회전하는 척 상에 그 전면과 함께 진공에 의해 고정되는 것이 바람직하다. 에지-노치 연마에 대하여, 반도체 재료 웨이퍼는 중심으로 회전하는 유지 디바이스(척) 상에 그 후면과 함께 진공에 의해 고정되는 것이 특히 바람직하다. 반도체 웨이퍼의 에지는 연마 디바이스에 자유롭게 접근가능하도록 척 이상으로 연장한다.
중심으로 회전하는 웨이퍼의 적어도 하나의 에지 표면은 움직이지 않거나(연마 조우(polishing jaw)) 또는 똑같이 중심으로 회전할 수 있는(연마 드럼), 폴리싱 디바이스에 대하여 특정 힘(어플리케이션 압력)으로 가압된다. 연마 패드는 에지 또는 노치를 연마하는 연마 디바이스 상에 적용된다.
에지-노치 연마를 위한 디바이스 및 방법은 이전 기술이고, 예를 들면 독일 출원 DE 10 2009 030 294 A1 및 DE 102 19 450 A1 뿐만 아니라 특허문헌 DE 601 23 532 T2에도 개시된다.
척 상에 반도체 재료 웨이퍼를 고정하는 것은 척에 닿는 면 상의 척 자국, 소위 척 마크로 이어질 수 있다. 이후, ENP 공정에서의 척 마크의 형태로 생성된 표면 결함은, 원하는 표면 품질을 성취하기 위해, 후속의 연마에 의해 확실하게 제거되어야 한다.
본 발명에 따른 적어도 하나의 반도체 재료 웨이퍼를 연마하는 방법에 있어서, 제 2 자유-유동 양면 연마(FF-DSP 2)는 에지-노치 연마 이후에 수행되고, 반도체 재료 웨이퍼의 전면은 이 연마 단계에서 매끄러운 하부 연마 패드 상에서 연마되고 있다(업사이드 다운).
이를 위해, 적어도 하나의 반도체 재료 웨이퍼는 양면 연마 머신의 작업 간극에서 위치되는, 캐리어 플레이트의 적합하게 치수화된 리세스 내에 다시 위치된다. 제 2 양면 연마 단계는 한편으로, 제 1 양면 연마 단계(FF-DSP 1)에 의해 발생되는 전면 및 후면의 증가된 조도(Chapman 필퍼 30 내지 250㎛/ DIC haze [ppm] / haze [ppm]를 감소시키기위해, 또 다른 한편으로, 단단한 비압축성의 연마 패드의 사용에 의해 발생될 수 있는, 잠재적으로 존재하는 연마 스크래치를 제거할 뿐만 아니라, 척 마크를 제거하기 위해 사용된다.
본 발명에 따른 방법의 제 2 양면 연마 단계에서는, 구조화된 연마 패드가 상부 연마 플레이트 상에 적용되고, 매끄러운 연마 패드가 하부 연마 플에이트 상에 적용된다. 상부 연마 패드의 표면에서의 구조 덕분에, 상부 패드 상의 반도체 재료 웨이퍼의 접착은 회피된다.
이 제 2 연마 단계(FF-DSP 2)를 위한 연마 패드로서, 바람직하게는 폴리머, 예를 들면 폴리우레탄(PU)으로 함침된(impregnated) 부직포 패드가 상부 연마 플레이트 및 하부 연마 플레이트 상에 적용된다.
이 제 2 연마 단계(FF-DSP 2)를 위해, 예를 들면 폴리우레탄 발포로 구성되고 일반적으로 섬유 부직포의 인레이는 포함하지 않는 발포 연마 패드를 적용하는 것이 바람직하다.
본 발명에 따르면, 이 제 2 양면 연마 단계를 위한 연마 패드는 80 Shore A와 같거나 작은 경도, 및 3%보다 높은 압축성을 갖고, 그에 따라 본 발명에 따른 제 1 양면 연마 단계로부터의 발포 연마 패드보다 더 부드럽고 더 압축성이 있다.
제 2 연마 단계에 적합한 폴리머로 함침된 부직포 연마 패드는, 예를 들면 미국의 Dow Chemical Company 회사로부터의 MH 시리즈 중 SUBA 연마 패드이다.
제 2 연마 단계에 적합한 발포 연마 패드는, 예를 들면 제조사 Nitta-Haas Inc.(일본)으로부터의 PRD 시리즈 중의 패드, 예를 들면 패드 PRD-N015A이다.
제 2 양면 연마 단계에 발포 연마 패드가 사용되는 경우에, 요구되는 경도 및 압축성을 갖는 발포 연마 패드를 선출함으로써, 제 1 연마 단계의 발포 연마 패드와 비교하여 더 낮은 경도 및 더 낮은 압축성이 성취되는 것이 바람직하다.
제 1 양면 연마 단계와 비교하여 더 높은 온도에서 제 2 양면 연마 단계를 수행함으로써, 제 1 연마 단계의 발포 연마 패드와 비교하여 더 낮은 경도 및 더 낮은 압축성을 성취하는 것이 훨씬 바람직하다. 제 1 양면 연마 단계와 비교하여 더 높은 온도에 관하여, 특히 동일한 연마 패드가 두 양면 연마 단계에 사용되는 경우, 발포 연마 패드의 경도 및 압축성 모두 감소된다. 경도 및 압축성 모두의 감소는 연마 온도, 즉 더 높은 온도에 의해 더 낮은 경도 및 압축성으로 제어될 수 있다.
바람직하게는, 적어도 하나의 반도체 재료 웨이퍼의 제 2 동시 양면 연마는 20℃ 내지 60℃, 특히 바람직하게는 30℃ 내지 45℃의 온도 범위 내에서 수행된다.
제 2 양면 연마 패드(FF-DSP 2)에서는, 실리카 졸(SiO2)에 기초한 알칼리-로드된(alkali-loaded), 희석된 연마제 현탁액, 예를 들면 일본의 회사 Fujimi로부터의 Glanzox 3900가 알칼리 버퍼, 예를 들면 K2CO3와 결합하여 사용된다.
제 2 양면 연마 단계(FF-DSP 2)를 위한 연마제는 예를 들면 KOH와 같은 강알칼리를 포함하지 않는다. 제 2 양면 연마 단계(FF-DSP 2)에서의 강알칼리의 사용은, 에지-노칭 연마에 의해 이미 최적화된 에지의 제어되지 않은 에칭이 제 2 양면 연마가 일어나는 동안 발생할 수 있도록, pH를 크게 증가시키는 것으로 이어질 수 있다.
제 2 양면 연마 단계(FF-DSP 2)를 위한 연마제 확산에서 연마재의 비율은 바람직하게는 0.25 내지 20wt%, 특히 바람직하게는 0.4 내지 5wt%이다. 연마재 입자의 사이즈 분포는 바람직하게는 모노모달(monomodal)이다. 평균 입자 사이즈는 5 내지 300nm, 특히 바람직하게는 5 내지 50nm이다. 연마재는 기판 재료를 기계적으로 마멸시키는 재료, 바람직하게는 원소 알루미늄, 세륨, 또는 실리콘의 산화물 중 하나 이상으로 구성된다.
콜로이드 모양으로(colloidally) 확산된 실리카를 함유하는 연마제 확산이 특히 바람직하다. 연마제 확산의 pH는 바람직하게는 10 내지 11의 범위 내에 놓이고, 바람직하게는 탄산 나트륨(Na2CO3), 탄산 칼륨(K2CO3), 수산화 테트라메틸암모늄(TMAH) 또는 이들 화합물의 임의의 원하는 혼합물과 같은 첨가제에 의해 조정된다.
연마제의 확산은 또한 하나 이상의 추가의 첨가제, 예를 들면 습윤제 및 계면 활성제와 같은 계면 활성의 첨가제, 보호 콜로이드로서 작용하는 안정제, 보존제, 살생물제(biocides), 알코올 및 금속 이온 봉쇄제(sequestrants)를 추가로 함유할 수 있다.
제 2 양면 연마 패드(FF-DSP 2)에서의 연마 압력은 최고 10분의 연마 시간과 함께, 0.1 내지 0.4 bar이다. 바람직하게는, 제 2 양면 연마 단계의 연마 시간은 1 내지 6분, 특히 바람직하게는 2 내지 4분이다.
바람직하게는, 적어도 하나의 반도체 재료 웨이퍼의 전면 및 후면의 제 2 동시 연마(FF-DSP 2) 동안에 면마다 2㎛ 이하의 재료 마모가 발생한다. 웨이퍼 면마다 0.5㎛ 내지 1㎛의 재료 마모가 특히 바람직하다.
적어도 하나의 반도체 재료 웨이퍼의 전면 및 후면의 제 2 동시 연마(FF-DSP 2)는 한편으로는 아마도 존재하는 스크래치 및 척 마크를 제거하기 위해, 다른 한편으로는 평면의 조도를 감소시키기 위해 사용된다.
제 2 양면 동시 연마 단계가 수행된 후에, 반도체 재료 웨이퍼의 지오메트리 측정이 일어날 수 있다. 바람직하게는, 지오메트리 측정은 랜덤 샘플링, 예를 들면 연마 실행마다 하나의 랜덤 샘플에 의해 수행될 수 있다.
지오메트리 측정은 후속의 연마 단계, 최종 경면 연마(마무리 연마)를 제어하기 위해 사용된다.
본 발명에 따른 방법의 제 2 실시예에 있어서, 적어도 하나의 반도체 재료 웨이퍼의 전면 및 후면의 제 2 동시 연마(FF-DSP 2) 대신에, 웨이퍼의 후면이 게터(getter)와 함께 제공된다. 게터의 적용은 층, 예를 들면 폴리실리콘을 러프닝(roughening)하거나 증착함으로써 기계적으로 수행될 수 있다. 게터를 적용하는 방법은 이전 기술이고, 예를 들면 US 3,923,567 A 및 DE 26 28 087 C2에 개시된다.
적어도 하나의 반도체 재료 웨이퍼를 연마하는 본 발명에 따른 방법의 최종 경면 연마는 이전 기술에 따른 전면의 단면 연마(single-side polishing; SSP)로서 수행되고, 적어도 하나의 반도체 재료 웨이퍼의 전면의 조도를 더욱 최소화하기 위해 사용된다.
단면 연마는, 연마제가 존재하면서, 연마재를 포함하지 않는 부드러운 연마 패드에 의한 전형적인 화학-기계적 연마(chemical-mechanical polishing; CMP)으로서 본 발명에 따른 방법에서 수행된다.
CMP 방법은 예를 들면 독일 출원 DE 100 58 305 A1 및 DE 10 2007 026 292 A1에 개시된다.
바람직하게는 이 최종 단계에서 반도체 재료 웨이퍼의 전면의 총 마모는 0.01㎛ 내지 1㎛, 특히 바람직하게는 0.05㎛ 내지 0.2㎛이다.

Claims (8)

  1. 연마제를 공급하면서 적어도 하나의 반도체 재료 웨이퍼를 연마하는 방법에 있어서,
    a) 제 1 연마 패드에 의한 전면 및 후면의 제 1 동시 양면(double-side) 연마;
    b) 에지-노치(edge-notch) 연마;
    c) 제 2 연마 패드에 의한 전면 및 후면의 제 2 동시 양면 연마; 및
    d) 전면의 단면(single-side) 연마
    를 나타낸 순서대로 포함하고,
    상기 제2 동시 양면 연마의 연마 온도는 상기 제1 동시 양면 연마의 연마 온도보다 높으며,
    상기 제 1 동시 양면 연마를 위한 상부 연마 패드 및 하부 연마 패드는, 상기 제 2 동시 양면 연마를 위한 상부 연마 패드 및 하부 연마 패드보다 단단하고 압축성이 덜한 것인, 반도체 재료 웨이퍼를 연마하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 동시 양면 연마를 위한 연마 패드는 적어도 80 Shore A의 경도 및 최고 3%의 압축성을 갖는 발포 폴리머(foamed polymer)로 구성되고, 상기 제 2 동시 양면 연마를 위한 연마 패드는 80 Shore A보다 낮은 경도 및 3%보다 높은 압축성을 갖는 폴리머-함침 섬유 부직포(polymer-impregnated fiber non-woven)로 구성되는 것인, 반도체 재료 웨이퍼를 연마하는 방법.
  3. 제 1 항에 있어서,
    상기 제 1 동시 양면 연마를 위한 연마 패드는 적어도 80 Shore A의 경도 및 최고 3%의 압축성을 갖는 발포 폴리머로 구성되고, 상기 제 2 동시 양면 연마 단계 동안에 상기 제 2 동시 양면 연마를 위한 연마 패드는 80 Shore A보다 낮은 경도 및 3%보다 높은 압축성을 갖는 발포 폴리머로 구성되는 것인, 반도체 재료 웨이퍼를 연마하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 반도체 재료 웨이퍼의 전면은 상기 제 1 동시 양면 연마 동안에 상기 상부 연마 패드 상에서 연마되는 것인, 반도체 재료 웨이퍼를 연마하는 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 동시 양면 연마를 위한 연마제는 강알칼리를 함유하고, 상기 제 2 동시 양면 연마를 위한 연마제는 강알칼리를 함유하지 않는 것인, 반도체 재료 웨이퍼를 연마하는 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 동시 양면 연마 동안에 면마다 8㎛ 내지 12㎛의 재료 마모가 발생하고, 상기 제 2 동시 양면 연마 동안에 면마다 2㎛ 이하의 재료 마모가 발생하는 것인, 반도체 재료 웨이퍼를 연마하는 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전면의 단면 연마 동안에 1㎛ 이하의 재료 마모가 발생하는 것인, 반도체 재료 웨이퍼를 연마하는 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 동시 양면 연마의 연마 온도는 20℃ 내지 60℃의 범위 내에 있는 것인, 반도체 재료 웨이퍼를 연마하는 방법.
KR1020140031692A 2013-03-19 2014-03-18 반도체 재료 웨이퍼를 연마하는 방법 KR101600171B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013204839.4 2013-03-19
DE201310204839 DE102013204839A1 (de) 2013-03-19 2013-03-19 Verfahren zum Polieren einer Scheibe aus Halbleitermaterial

Publications (2)

Publication Number Publication Date
KR20140114791A KR20140114791A (ko) 2014-09-29
KR101600171B1 true KR101600171B1 (ko) 2016-03-04

Family

ID=51484645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140031692A KR101600171B1 (ko) 2013-03-19 2014-03-18 반도체 재료 웨이퍼를 연마하는 방법

Country Status (7)

Country Link
US (1) US9193026B2 (ko)
JP (1) JP5853041B2 (ko)
KR (1) KR101600171B1 (ko)
CN (1) CN104064455B (ko)
DE (1) DE102013204839A1 (ko)
SG (1) SG10201400611VA (ko)
TW (1) TWI566287B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092247A (ja) * 2014-11-06 2016-05-23 株式会社ディスコ ＳｉＣ基板の研磨方法
JP6635003B2 (ja) * 2016-11-02 2020-01-22 株式会社Sumco 半導体ウェーハの両面研磨方法
DE102016222063A1 (de) * 2016-11-10 2018-05-17 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
JP6327329B1 (ja) * 2016-12-20 2018-05-23 株式会社Sumco シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
JP6635088B2 (ja) * 2017-04-24 2020-01-22 信越半導体株式会社 シリコンウエーハの研磨方法
JP6747376B2 (ja) * 2017-05-15 2020-08-26 信越半導体株式会社 シリコンウエーハの研磨方法
CN109290853B (zh) * 2017-07-24 2021-06-04 蓝思科技（长沙）有限公司 一种超薄蓝宝石片的制备方法
WO2019043895A1 (ja) * 2017-08-31 2019-03-07 株式会社Sumco シリコンウェーハの両面研磨方法
JP6844530B2 (ja) * 2017-12-28 2021-03-17 株式会社Sumco ワークの両面研磨装置および両面研磨方法
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
CN109605207A (zh) * 2018-12-27 2019-04-12 西安奕斯伟硅片技术有限公司 晶圆处理方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091143A (ja) * 2009-10-21 2011-05-06 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP2011216887A (ja) * 2010-03-31 2011-10-27 Siltronic Ag 半導体ウェハの両面研磨のための方法
WO2012005289A1 (ja) * 2010-07-08 2012-01-12 株式会社Sumco シリコンウェーハの研磨方法およびその研磨液

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
US3923567A (en) 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
US3997368A (en) 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
US5139571A (en) 1991-04-24 1992-08-18 Motorola, Inc. Non-contaminating wafer polishing slurry
JP2798345B2 (ja) 1993-06-11 1998-09-17 信越半導体株式会社 ウェーハのノッチ部研磨装置
TW308561B (ko) * 1995-08-24 1997-06-21 Mutsubishi Gum Kk
WO1999009588A1 (en) * 1997-08-21 1999-02-25 Memc Electronic Materials, Inc. Method of processing semiconductor wafers
DE19756614A1 (de) 1997-12-18 1999-07-01 Wacker Siltronic Halbleitermat Verfahren zur Montage und Demontage einer Halbleiterscheibe, und Stoffmischung, die zur Durchführung des Verfahrens geeignet ist
JP2000158315A (ja) 1998-11-27 2000-06-13 Speedfam-Ipec Co Ltd 端面研磨装置におけるノッチ研磨装置のノッチ研磨方法
WO2000047369A1 (en) 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
DE19956250C1 (de) 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP2001332517A (ja) 2000-05-22 2001-11-30 Okamoto Machine Tool Works Ltd 基板の化学機械研磨方法
JP2002124490A (ja) * 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
US6306016B1 (en) 2000-08-03 2001-10-23 Tsk America, Inc. Wafer notch polishing machine and method of polishing an orientation notch in a wafer
DE10054166C2 (de) 2000-11-02 2002-08-08 Wacker Siltronic Halbleitermat Vorrichtung zum Polieren von Halbleiterscheiben
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP2002329687A (ja) 2001-05-02 2002-11-15 Speedfam Co Ltd デバイスウエハの外周研磨装置及び研磨方法
JP4352229B2 (ja) * 2003-11-20 2009-10-28 信越半導体株式会社 半導体ウェーハの両面研磨方法
DE102004040429B4 (de) 2004-08-20 2009-12-17 Peter Wolters Gmbh Doppelseiten-Poliermaschine
JP2006100799A (ja) 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
US7559825B2 (en) * 2006-12-21 2009-07-14 Memc Electronic Materials, Inc. Method of polishing a semiconductor wafer
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
DE102007035266B4 (de) 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102007056122A1 (de) * 2007-11-15 2009-05-28 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP2010017811A (ja) * 2008-07-11 2010-01-28 Sumco Corp 半導体ウェーハの製造方法
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030294B4 (de) 2009-06-24 2013-04-25 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102009038941B4 (de) 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
CN101791779A (zh) * 2009-12-03 2010-08-04 北京有色金属研究总院 半导体硅片制造工艺
DE102010014874A1 (de) * 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010024040A1 (de) * 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
CN102528597B (zh) * 2010-12-08 2015-06-24 有研新材料股份有限公司 一种大直径硅片制造工艺
JP5479390B2 (ja) 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
JP5494552B2 (ja) 2011-04-15 2014-05-14 信越半導体株式会社 両頭研削方法及び両頭研削装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091143A (ja) * 2009-10-21 2011-05-06 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP2011216887A (ja) * 2010-03-31 2011-10-27 Siltronic Ag 半導体ウェハの両面研磨のための方法
WO2012005289A1 (ja) * 2010-07-08 2012-01-12 株式会社Sumco シリコンウェーハの研磨方法およびその研磨液

Also Published As

Publication number Publication date
CN104064455A (zh) 2014-09-24
US9193026B2 (en) 2015-11-24
JP5853041B2 (ja) 2016-02-09
DE102013204839A1 (de) 2014-09-25
KR20140114791A (ko) 2014-09-29
JP2014180753A (ja) 2014-09-29
TWI566287B (zh) 2017-01-11
SG10201400611VA (en) 2014-10-30
US20140287656A1 (en) 2014-09-25
CN104064455B (zh) 2018-02-06
TW201438087A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
KR101600171B1 (ko) 반도체 재료 웨이퍼를 연마하는 방법
JP5995825B2 (ja) 少なくとも１つのウエハを研磨する方法
TWI421934B (zh) 拋光半導體晶圓的方法
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
US9224613B2 (en) Method for polishing both sides of a semiconductor wafer
US8388411B2 (en) Method for polishing the edge of a semiconductor wafer
US8389409B2 (en) Method for producing a semiconductor wafer
JP2011009735A (ja) 半導体ウェハの両面研磨方法
KR101240008B1 (ko) 반도체 웨이퍼를 연마하는 방법
US8444455B2 (en) Polishing pad and method for polishing a semiconductor wafer
TW201935548A (zh) 用於拋光半導體晶圓的方法
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법
KR100728887B1 (ko) 실리콘 웨이퍼 양면 연마방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 4