CN104064455B - 半导体材料晶片的抛光方法 - Google Patents
半导体材料晶片的抛光方法 Download PDFInfo
- Publication number
- CN104064455B CN104064455B CN201410098303.1A CN201410098303A CN104064455B CN 104064455 B CN104064455 B CN 104064455B CN 201410098303 A CN201410098303 A CN 201410098303A CN 104064455 B CN104064455 B CN 104064455B
- Authority
- CN
- China
- Prior art keywords
- polishing
- twin
- polishing pad
- wafers
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
Abstract
本发明涉及抛光至少一个半导体材料晶片的方法,所述方法以所指定的顺序包括,用硬质抛光垫对至少一个半导体材料晶片的正面和背面进行第一同时双面抛光,边缘凹口抛光,用更软的抛光垫对至少一个半导体材料晶片的正面和背面进行第二同时双面抛光,和对正面进行最后的单面镜面抛光。
Description
本发明涉及一种半导体材料基材的抛光方法,所述方法包括两阶段自由浮动双面抛光过程(FF-DSP过程)和对半导体材料晶片的正面的最终单面精抛光(镜面抛光),其中在两个FF-DSP阶段之间使用凹口边缘抛光。根据本发明的方法适于所有晶片直径,特别是适于抛光直径为300mm或更大的半导体材料晶片。
对于电子学、微电子学和微电机械学,需要在整体和局部平整性(纳米拓扑)、粗糙度(表面光泽度)和纯度(不含外来原子,特别是金属)上有极端要求的半导体材料晶片作为起始材料(基材)。半导体材料是化合物半导体如砷化镓,或元素半导体如主要是硅,有时是锗,或其层结构。
半导体材料晶片是在多个加工步骤中生产的,从晶体的提拉开始,经过晶体切割成晶片,直到表面制备。表面制备是为了达到无缺陷、高度平坦的(平面)的半导体晶片表面。在该情况下,抛光是一种表面制备方法。现有技术中,已知有各种对半导体材料晶片抛光的方法。这些包括单面抛光和双面抛光。
例如,在国际申请WO00/47369A1和WO2011/023297A1中,公开了相应的生产半导体材料晶片的方法。
在所谓的双面抛光(DSP)中,对晶片的正反两面同时抛光。为此,在载体板中引导晶片,载体板位于由上抛光板和下抛光板形成的加工间隙中,每个抛光板具有施加在其上的抛光垫。例如,在US3,691,694A中描述了半导体材料晶片的双面抛光。
在所谓的单面抛光(SSP)中,仅对晶片的一面抛光。对于半导体材料晶片的单面抛光,将一个或多个晶片固定在载板上,所述载板例如可以由铝或陶瓷构成。根据现有技术,固定在载板上通常是通过用水泥层粘结晶片来实施的,这例如在中EP0924759B1有描述。例如,在DE10054166A1和US2007/0224821A2中描述了半导体材料晶片的单面抛光。
在抛光期间,通常通过与基材表面的化学-机械相互作用(CMP)发生材料的研磨。特别地,使用CMP去除表面缺陷并降低表面粗糙度。例如,在US6,530,826B2和US2008/0305722A1中描述了CMP法。
在半导体材料基材的化学-机械抛光(CMP)期间,多个抛光垫中的至少一个的表面也可以含有固着磨料。使用含有固着磨料的抛光垫的抛光操作被称为FA抛光操作。例如,德国专利申请DE102007035266A1描述了一种硅材料基材的FA抛光方法。通常,FA抛光的抛光剂不含任何其他磨料。
如果多个抛光垫中的至少一个的表面不含任何固着磨料,那么通常要使用含有磨料的抛光剂(抛光浆料)。例如,在US5,139,571A中公开了相应的抛光剂。
根据现有技术,半导体材料晶片的抛光由至少两个抛光步骤构成,即,第一,材料去除抛光步骤,所谓的粗抛光,其中通常晶片的每面被去除约12-15μm的材料--仅在正面或者在正面和背面,以及随后的镜面抛光(精抛光),其引起缺陷减少。而且,在镜面抛光期间,实现表面粗糙度的降低。镜面抛光在磨损<1μm,优选≤0.5μm下进行。
将正面和背面同时抛光(双面抛光,DSP)整合到生产半导体材料晶片的加工过程中是现有技术已知的。
公开申请案德国说明书DE102010024040A1公开了抛光半导体材料晶片的多步法,包含指定顺序的以下步骤:(a)在两个抛光板之间同时对半导体晶片的正面和背面进行抛光,在所述抛光板的每一个上施加了含有固着磨料颗粒的抛光垫,提供不含固体的碱性溶液;(b)在两个抛光板之间同时对半导体晶片的正面和背面进行抛光,在所述抛光板的每一个上施加了抛光垫,提供含有磨料颗粒的碱性悬浮液;(c)在抛光垫上对半导体晶片的正面进行抛光,同时提供含有磨料颗粒的悬浮液。随后通过使用软性抛光垫进行镜面抛光(精抛光,CMP),每面的总磨损为0.3-最多1μm,在该情况下,镜面抛光可以单面抛光或双面抛光进行。
德国专利DE19956250C1教导了抛光半导体材料晶片的多步法,包含以下步骤:(a)在抛光剂的存在下,在两个抛光板之间同时对半导体晶片的正面和背面抛光;(b)对于各自的质量要求,检查半导体材料晶片;(c)进一步对未满足深加工规定的质量特征的那些半导体晶片的正面和背面同时抛光;(d)对步骤(c)中抛光的半导体材料晶片再次检查。
根据专利DE19956250C1的教导,在步骤c)中的进一步双面抛光,是在与步骤a)中的双面抛光相同的参数下进行的,进一步的材料磨损为2μm-10μm。然而,专利DE19956250C1的教导仅涉及达到最佳表面几何学,而未考虑晶片表面的粗糙度的要求。
除了对半导体材料晶片的正面和背面进行抛光外,晶片的削边,以及如果存在定向凹口,也需要抛光。对于所谓的边缘凹口抛光(ENP),通常将半导体材料晶片固定在可旋转夹具(卡盘)的中心。半导体晶片的边缘延伸出卡盘,使得抛光设备可以自由接近。ENP的方法和装置是现有技术,例如在DE102009030294A1、DE69413311T2和EP1004400A1中公开。
然而,将晶片固定在用于边缘和/或边缘凹口抛光的卡盘上可能会在实施固定的一面上留下表面损伤,例如以印痕的形式。
因此,本发明的一个目的是提供改善的抛光方法,用于抛光至少一个半导体材料晶片,包括边缘凹口抛光(ENP),所述方法确保半导体材料晶片具有最佳的表面几何以及期望的粗糙度,并且在半导体材料晶片的表面上没有缺陷。
该目的是通过在提供抛光剂下抛光至少一个半导体材料晶片的方法达到的,所述方法以所指定的顺序包括,用第一抛光垫对正面和背面进行的第一同时双面抛光,边缘凹口抛光,用第二抛光垫对正面和背面进行的第二同时双面抛光,和对正面进行的单面抛光,其中所述第一同时双面抛光的上抛光垫和下抛光垫比所述第二同时双面抛光的上抛光垫和下抛光垫更硬并且可压缩性更低。
为了达到所述目的而使用的根据本发明的方法,将在下面与附图一起详细解释。根据本发明的方法中的所有抛光步骤是化学-机械抛光步骤(CMP步骤)。
图1作为流程图概述了根据本发明用于抛光至少一个半导体材料晶片的方法。
根据本发明用于抛光至少一个半导体材料晶片的方法以所指定的顺序包括,第一同时双面抛光步骤(FF-DSP1),边缘凹口抛光(ENP),非受力进行的第二同时双面抛光(FF-DSP2),和在一面上进行的精抛光(镜面抛光,SSP)(图1)。根据本发明的方法适用于任何晶片直径。
半导体材料晶片通常是硅晶片,或具有源自硅的层结构的基材,例如硅-锗(SiGe)或碳化硅(SiC)或氮化镓(GaN)。
半导体材料晶片具有正面和背面以及通常的圆形边缘。按照定义,半导体材料晶片的正面是在随后的用户加工中施加期望的微结构的那面。在边缘上,具有用于晶体定向的凹口。
对于至少一个半导体材料晶片的同时双面抛光,将晶片置于载板的适当尺寸的凹槽中,所述载板在抛光期间引导晶片。
所述载板优选由尽可能轻但足够坚硬的材料例如钛构成,并且位于由上抛光板和下抛光板形成的加工间隙中,每个抛光板具有施加在其上的抛光垫。
在对至少一个半导体材料晶片的正面和背面进行同时双面抛光期间,该晶片可以在载板的适合尺寸的凹槽中“自由漂浮”移动。因此,该方法也被称为自由浮动法(FF-DSP)。
至少一个半导体材料晶片的正面和背面的同时双面抛光可以正突出或负突出结束。
当同时双面抛光以正突出结束时,位于适合尺寸的凹槽中的半导体材料晶片比载板更厚,即,面向上抛光垫的晶片的一面比载板的相应面高。
当使用硬质的不可压缩的抛光垫时,在通过双面抛光达到的晶片几何学,以及要抛光的基材和抛光垫间的材料相互作用上,正突出是有利的,因为在抛光垫和载板间没有直接接触。
在正突出中进行双面抛光的一个劣势,特别是在较软且可压缩的抛光垫的情况下,可能是不期望的塌边,这是由于晶片陷入到抛光垫中。
当抛光以负突出结束时,位于适合尺寸的凹槽中的半导体材料晶片比载板更薄,这样,在较软且可压缩的抛光垫的情况下的不期望的塌边显著减少,因为抛光垫由载板的适合尺寸的凹槽的边缘支撑,变形强烈减小,因此在晶片的最外侧边缘经历压力释放。
然而,在负突出中抛光增加了载板涂层的磨损,因为抛光垫在整个表面上并且直接在载板表面上作用。这可导致不期望的颗粒产生,直至晶片的金属污染。
根据现有技术,在同时双面抛光的情况下,构造上抛光垫以避免抛光的晶片附着在上抛光板上,同时下抛光垫具有光滑表面。
在根据本发明的方法中,由发泡聚合物例如聚氨酯(PU)制成的硬质的不可压缩的抛光垫被用于至少一个半导体材料晶片(基材)的正面和背面的第一同时抛光(FF-DSP1)。
在本发明中,硬质抛光垫的硬度超过80Shore A,不可压缩的抛光垫的可压缩性至多为3%。材料的可压缩性描述了在所有面上的压力变化,这是导致特定的体积变化所必需的。以类似于标准JIS L-1096(机织物的测试法)的方式进行可压缩性的计算。
因此,硬质的不可压缩的抛光垫用于本发明的正面和背面的第一同时抛光(FF-DSP1)中。其例如由聚氨酯泡沫构成,并且通常不含嵌入的纤维无纺物。实例为产自制造商Nitta-Haas Inc.(Japan)的PRD系列垫,例如垫PRD-N015A。
特别地,当使用硬质的不可压缩的抛光垫时,确保与平面平行的加工间隙是特别重要的,因为这些抛光垫直接在抛光间隙几何上复制两个抛光板之间的位置差。
因此,抛光法优选在主动抛光间隙控制下进行。这包括在抛光期间,至少在两个,优选三个或多个半径位置上,对上和下抛光板间的距离进行非接触式测量。非接触式测量优选通过涡流传感器进行。基于测量的距离的径向分布,两个抛光板中的至少一个的形状被主动调节,以在整个半径范围内达到两个抛光板的最大恒定间距。为此,通常,调节上抛光板的形状,使其适应下加工盘的形状变化,这例如在抛光期间通过引入热量而引发。在DE102004040429A1中描述了具有该类型的主动加工间隙控制的抛光装置。当至少载体板的内部不是由金属构成时,通过涡流传感器测量距离是特别有效的,因为工作间隙中的金属部件干扰测量。
主动加工间隙控制优选与将抛光剂预调节至一定的温度相结合,以避免由抛光剂引起短期温度变化。优选地,通过在递送到加工间隙中之前,先通过热交换器将抛光剂调节到预定的温度。这可以随后有利地与抛光剂循环结合,使用的抛光剂被排出、收集、热调节并返回到工作间隙。这样,节约成本和温度稳定可以同时达到。
对于至少一个半导体材料晶片(基材)的正面和背面的第一同时抛光(FF-DSP1),在第一实施方案中,将所述至少一个半导体材料晶片置于载板的适合尺寸的凹槽中,使得在抛光期间,在结构化的上抛光垫上对半导体材料晶片的正面进行抛光(正置)。
当半导体材料晶片被正置抛光时,可以进行双面抛光使得完全抛光的晶片相对于载板是正突出或负突出的。
对于至少一个半导体材料晶片(基材)的正面和背面的第一同时抛光(FF-DSP1),在第二实施方案中,将所述至少一个半导体材料晶片置于载板的适合尺寸的凹槽中,使得在抛光期间,在光滑的下抛光垫上对半导体材料晶片的正面进行抛光(倒置)。
当半导体材料晶片被倒置抛光时,可以进行双面抛光使得完全抛光的晶片相对于载板是正突出或负突出的。
对于根据本发明的抛光法,优选使用碱性但特别稀释的水性硅溶胶悬浮液与碱性缓冲剂和强碱共同用作抛光剂。
在用于第一双面抛光步骤(FF-DSP1)的抛光剂分散液中,磨料的比例优选为0.25-20wt%,特别优选0.4-5wt%。磨料颗粒的粒径分布优选是单峰的。平均粒径为5-300nm,特别优选5-50nm。磨料由机械研磨基材材料的材料,优选元素铝、铈或硅的一种或多种氧化物构成。
含有胶状分散的二氧化硅的抛光剂分散液是特别优选的。抛光剂分散液的pH优选为9-12.5,特别优选11-11.5,并优选用添加剂调节,所述添加剂例如为碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、四甲基氢氧化铵(TMAH)或这些化合物的任何期望的混合物。
抛光剂分散液还可以包含一种或多种其它添加剂,例如表面活性添加剂,如湿润剂和表面活性剂、作为保护胶体的稳定剂、防腐剂、杀菌剂、醇类和螯合剂。
在粗抛光期间并且在供应抛光剂下进行的第一材料去除抛光步骤中,抛光压力优选为0.10-0.5巴,尤其优选为0.10-0.30巴。
优选地,通过抛光剂回收系统对抛光剂再利用,并且补充氢氧化钾。
优选地,至少一个半导体材料晶片的第一同时双面抛光在20℃-30℃,尤其优选22℃-25℃的温度下进行。
优选地,在至少一个半导体材料晶片的正面和背面的第一同时抛光(FF-DSP1)期间,每面发生8-12μm的材料磨损。
为了停止第一粗抛光步骤,优选进行基于用表面活性剂稳定的硅溶胶的研磨停止步骤,所述硅溶胶例如来自日本Fujimi公司的Glanzox3900。
特别优选地,用在硅行业使用所需的纯度的去离子水(去离子水DIW)进行第一粗抛光步骤的停止。
在这种情况下,保持半导体材料晶片的表面湿润,直到下一个过程步骤开始,以防止干燥沉积,例如由于抛光剂残留仍然存在。
通过至少一个半导体材料晶片的正面和背面的第一同时抛光(FF-DSP1),晶片的几何形状得到优化。特别地,在根据本发明的方法的所述第一步中,使用硬质的不可压缩的抛光垫得到改进的边缘几何。
然而,使用硬质的不可压缩的抛光垫导致抛光的正面和背面的粗糙度在第一双面抛光步骤后仍然太高。
在根据本发明的抛光法中,第一同时双面抛光步骤(FF-DSP1)后进行边缘凹口抛光(ENP)。
对于边缘凹口抛光,半导体材料晶片优选通过真空将其正面固定在中心旋转卡盘上。
对于边缘凹口抛光,半导体材料晶片特别优选通过真空将其背面固定在中心旋转夹具(卡盘)上。半导体晶片的边缘延伸出卡盘,使得抛光装置可以自由接近。
用特别的力(施加压力)将中心旋转晶片的至少一个边缘表面按压到抛光装置,所述抛光装置可以是固定的(抛光爪)或同样可以是中心旋转的(抛光鼓)。将抛光垫施加在用于抛光边缘或凹口的抛光装置上。
边缘凹口抛光的装置和方法是现有技术,例如在德国申请DE102009030294A1和DE10219450A1,以及文献DE60123532T2中公开。
在卡盘上固定半导体材料晶片可导致在接触卡盘的面上产生卡盘的印痕,所谓的卡盘标记。在ENP法中,以卡盘标记的形式产生的表面缺陷必须通过随后的抛光可靠地去除,以达到期望的表面性质。
在根据本发明用于对至少一个半导体材料晶片进行抛光的方法中,在边缘凹口抛光后,进行第二自由浮动双面抛光(FF-DSP2),在该抛光步骤中,在光滑的下抛光垫上对半导体材料晶片的正面进行抛光(倒置)。
为此,再次将至少一个半导体材料晶片置于载板的适合尺寸的凹槽中,所述凹槽位于双面抛光机的加工间隙中。
使用第二双面抛光步骤,一方面,降低由第一双面抛光步骤(FF-DSP1)导致的正面和背面增加的粗糙度(Chapman过滤器30-250μm/DIC雾度[ppm]/雾度[ppm]),另一方面,去除可能由使用硬质的不可压缩的抛光垫导致的潜在存在的抛光划痕,以及去除卡盘标记。
在根据本发明的方法的第二双面抛光步骤中,将结构化的抛光垫施加在上抛光板上,在下抛光板上施加光滑的抛光垫。凭借上抛光垫的表面中的结构,避免了半导体材料晶片附着在上抛光垫上。
作为该第二抛光步骤(FF-DSP2)的抛光垫,在上抛光板和下抛光板上优选施加用聚合物例如聚氨酯(PU)浸渍的无纺垫。
还优选在该第二抛光步骤(FF-DSP2)中使用发泡抛光垫,所述发泡抛光垫由例如聚氨酯泡沫构成,并且通常不含嵌入的纤维无纺物。
根据本发明,用于该第二双面抛光步骤的这些抛光垫的硬度小于或等于80ShoreA,可压缩性大于3%,因此比根据本发明的方法的第一双面抛光步骤的泡沫抛光垫更软且更可压缩。
适用于第二抛光步骤的用聚合物浸渍的无纺抛光垫例如为源自美国Dow化学公司的MH系列的SUBA抛光垫。
适用于第二抛光步骤的发泡抛光垫为,例如,来自制造商Nitta-Haas Inc.(Japan)的PRD系列的抛光垫,例如抛光垫PRD-N015A。
在第二双面抛光步骤中使用发泡抛光垫的情况下,与第一抛光步骤的发泡抛光垫相比更小的硬度且更不可压缩性优选通过选择具有所需硬度和压缩性的发泡抛光垫来实现。
与第一抛光步骤的发泡抛光垫相比更小的硬度且更不可压缩性甚至优选通过与第一双面抛光步骤相比在更高的温度下实施第二双面抛光步骤来实现。与第一双面抛光步骤相比使用更高的温度,尤其是如果两个双面抛光步骤中使用相同的抛光垫,则发泡抛光垫的硬度和可压缩性都得到降低。硬度和可压缩性的降低可通过抛光温度来控制,即,温度越高,硬度和可压缩性越低。
优选地,至少一个半导体材料晶片的第二同时双面抛光在20-60℃,特别优选30-45℃的温度下进行。
在第二双面抛光步骤(FF-DSP2)中,与碱性缓冲剂例如K2CO3一起使用基于硅溶胶(SiO2)的碱性的稀释抛光剂悬浮液,例如产自日本Fujimi公司的Glanzox3900。
第二双面抛光步骤(FF-DSP2)的抛光剂不含强碱例如KOH。在第二双面抛光步骤(FF-DSP2)中使用强碱可导致pH大大升高,这样,在第二双面抛光期间,会发生已经通过边缘凹口抛光优化的边缘受到不可控的蚀刻。
在用于第二双面抛光步骤(FF-DSP2)的抛光剂分散液中,磨料的比例优选为0.25-20wt%,特别优选0.4-5wt%。磨料颗粒的粒径分布优选是单峰的。平均粒径为5-300nm,特别优选5-50nm。磨料由机械研磨基材材料的材料,优选元素铝、铈或硅的一种或多种氧化物构成。
含有胶状分散的二氧化硅的抛光剂分散液是特别优选的。抛光剂分散液的pH优选为10-11,并优选用添加剂调节,所述添加剂例如为碳酸钠(Na2CO3)、碳酸钾(K2CO3)、四甲基氢氧化铵(TMAH)或这些化合物的任何期望的混合物。
抛光剂分散液还可以包含一种或多种其它添加剂,例如表面活性添加剂如湿润剂和表面活性剂、作为保护胶体的稳定剂、防腐剂、杀菌剂、醇类和螯合剂。
在第二双面抛光步骤(FF-DSP2)中,抛光压力优选为0.1-0.4巴,抛光时间至多为10分钟。优选地,第二双面抛光步骤的抛光时间为1-6分钟,特别优选2-4分钟。
优选地,在至少一个半导体材料晶片的正面和背面的第二同时抛光(FF-DSP2)期间,每面发生不超过2μm的材料磨损。特别优选每个晶片面的材料磨损为0.5-1μm。
至少一个半导体材料晶片的正面和背面的第二同时抛光(FF-DSP2),一方面,用于去除可能存在的划痕和卡盘标记,另一方面,用于降低表面的粗糙度。
在进行第二双面抛光步骤后,可以进行半导体材料晶片的几何测量。优选地,用随机取样实施几何测量,例如每次抛光运行随机取一个样。
使用几何测量以控制随后的抛光步骤,最后的镜面抛光(精抛光)。
在根据本发明的方法的第二实施方案中,代替至少一个半导体材料晶片的正面和背面的第二同时抛光(FF-DSP2),给晶片的背面提供吸气剂。可以通过粗糙化或通过沉积层,例如多晶硅,机械地进行吸气剂的施加。施加吸气剂的方法是现有技术,并例如在US3,923,567A和DE2628087C2中已经公开。
用于抛光至少一个半导体材料晶片的根据本发明的方法的最后镜面抛光以根据现有技术的正面的单面抛光(SSP)进行,并用于进一步使至少一个半导体材料晶片的正面的粗糙度最小化。
在根据本发明的方法中的单面抛光,以典型的化学-机械抛光(CMP),用不含磨料的软质抛光垫并在抛光剂的存在下进行。
例如,在德国申请DE10058305A1和DE102007026292A1中公开了CMP法。
优选地,在该最后步骤中,半导体材料晶片的正面的总磨损为0.01μm-1μm,特别优选0.05μm-0.2μm。
Claims (8)
1.一种在提供抛光剂下抛光至少一个半导体材料晶片的方法,所述方法以所指定的顺序包括以下步骤:
a)用第一抛光垫对正面和背面进行第一同时双面抛光,其中所述第一抛光垫包括用于第一同时双面抛光的上抛光垫和下抛光垫,
b)边缘凹口抛光,
c)用第二抛光垫对正面和背面进行第二同时双面抛光,其中所述第二抛光垫包括用于第二同时双面抛光的上抛光垫和下抛光垫,和
d)对正面进行单面抛光,
其中用于所述第一同时双面抛光的上抛光垫和下抛光垫比用于所述第二同时双面抛光的上抛光垫和下抛光垫更硬且更不可压缩,
其中用于所述第二同时双面抛光的抛光剂不含强碱。
2.权利要求1所述的方法,其中用于所述第一同时双面抛光的抛光垫由硬度为至少80Shore A且可压缩性为至多3%的发泡聚合物构成,以及用于所述第二同时双面抛光的抛光垫由硬度低于80Shore A且可压缩性大于3%的聚合物浸渍的纤维无纺物构成。
3.权利要求1所述的方法,其中用于所述第一同时双面抛光的抛光垫由硬度为至少80Shore A且可压缩性为至多3%的发泡聚合物构成,以及用于所述第二同时双面抛光的抛光垫由硬度低于80Shore A且可压缩性大于3%的发泡聚合物构成。
4.权利要求1-3之一所述的方法,其中在所述第一同时双面抛光期间,所述至少一个半导体材料晶片的正面在上抛光垫上抛光。
5.权利要求1-3之一所述的方法,其中用于所述第一同时双面抛光的抛光剂含有强碱,而用于所述第二同时双面抛光的抛光剂不含强碱。
6.权利要求1-3之一所述的方法,其中在所述第一同时双面抛光期间,每面发生8μm-12μm的材料磨损,而在所述第二同时双面抛光期间,每面发生不超过2μm的材料磨损。
7.权利要求1-3之一所述的方法,其中在所述对正面进行单面抛光期间,发生不超过1μm的材料磨损。
8.权利要求1或2所述的方法,其中所述第二同时双面抛光的抛光温度为20-60℃。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201310204839 DE102013204839A1 (de) | 2013-03-19 | 2013-03-19 | Verfahren zum Polieren einer Scheibe aus Halbleitermaterial |
DE102013204839.4 | 2013-03-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104064455A CN104064455A (zh) | 2014-09-24 |
CN104064455B true CN104064455B (zh) | 2018-02-06 |
Family
ID=51484645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410098303.1A Expired - Fee Related CN104064455B (zh) | 2013-03-19 | 2014-03-17 | 半导体材料晶片的抛光方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9193026B2 (zh) |
JP (1) | JP5853041B2 (zh) |
KR (1) | KR101600171B1 (zh) |
CN (1) | CN104064455B (zh) |
DE (1) | DE102013204839A1 (zh) |
SG (1) | SG10201400611VA (zh) |
TW (1) | TWI566287B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092247A (ja) * | 2014-11-06 | 2016-05-23 | 株式会社ディスコ | SiC基板の研磨方法 |
JP6635003B2 (ja) * | 2016-11-02 | 2020-01-22 | 株式会社Sumco | 半導体ウェーハの両面研磨方法 |
DE102016222063A1 (de) * | 2016-11-10 | 2018-05-17 | Siltronic Ag | Verfahren zum beidseitigen Polieren einer Halbleiterscheibe |
JP6327329B1 (ja) * | 2016-12-20 | 2018-05-23 | 株式会社Sumco | シリコンウェーハの研磨方法およびシリコンウェーハの製造方法 |
JP6635088B2 (ja) * | 2017-04-24 | 2020-01-22 | 信越半導体株式会社 | シリコンウエーハの研磨方法 |
JP6747376B2 (ja) * | 2017-05-15 | 2020-08-26 | 信越半導体株式会社 | シリコンウエーハの研磨方法 |
CN109290853B (zh) * | 2017-07-24 | 2021-06-04 | 蓝思科技(长沙)有限公司 | 一种超薄蓝宝石片的制备方法 |
CN111095491B (zh) * | 2017-08-31 | 2023-05-30 | 胜高股份有限公司 | 硅晶片的双面抛光方法 |
JP6844530B2 (ja) * | 2017-12-28 | 2021-03-17 | 株式会社Sumco | ワークの両面研磨装置および両面研磨方法 |
DE102018202059A1 (de) * | 2018-02-09 | 2019-08-14 | Siltronic Ag | Verfahren zum Polieren einer Halbleiterscheibe |
CN109605207A (zh) * | 2018-12-27 | 2019-04-12 | 西安奕斯伟硅片技术有限公司 | 晶圆处理方法和装置 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3691694A (en) | 1970-11-02 | 1972-09-19 | Ibm | Wafer polishing machine |
US3923567A (en) | 1974-08-09 | 1975-12-02 | Silicon Materials Inc | Method of reclaiming a semiconductor wafer |
US3997368A (en) | 1975-06-24 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Elimination of stacking faults in silicon devices: a gettering process |
US5139571A (en) | 1991-04-24 | 1992-08-18 | Motorola, Inc. | Non-contaminating wafer polishing slurry |
JP2798345B2 (ja) | 1993-06-11 | 1998-09-17 | 信越半導体株式会社 | ウェーハのノッチ部研磨装置 |
TW308561B (zh) * | 1995-08-24 | 1997-06-21 | Mutsubishi Gum Kk | |
WO1999009588A1 (en) * | 1997-08-21 | 1999-02-25 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers |
DE19756614A1 (de) | 1997-12-18 | 1999-07-01 | Wacker Siltronic Halbleitermat | Verfahren zur Montage und Demontage einer Halbleiterscheibe, und Stoffmischung, die zur Durchführung des Verfahrens geeignet ist |
JP2000158315A (ja) | 1998-11-27 | 2000-06-13 | Speedfam-Ipec Co Ltd | 端面研磨装置におけるノッチ研磨装置のノッチ研磨方法 |
WO2000047369A1 (en) | 1999-02-12 | 2000-08-17 | Memc Electronic Materials, Inc. | Method of polishing semiconductor wafers |
DE19956250C1 (de) | 1999-11-23 | 2001-05-17 | Wacker Siltronic Halbleitermat | Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben |
JP2001332517A (ja) | 2000-05-22 | 2001-11-30 | Okamoto Machine Tool Works Ltd | 基板の化学機械研磨方法 |
JP2002124490A (ja) * | 2000-08-03 | 2002-04-26 | Sumitomo Metal Ind Ltd | 半導体ウェーハの製造方法 |
US6306016B1 (en) | 2000-08-03 | 2001-10-23 | Tsk America, Inc. | Wafer notch polishing machine and method of polishing an orientation notch in a wafer |
DE10054166C2 (de) | 2000-11-02 | 2002-08-08 | Wacker Siltronic Halbleitermat | Vorrichtung zum Polieren von Halbleiterscheiben |
DE10058305A1 (de) | 2000-11-24 | 2002-06-06 | Wacker Siltronic Halbleitermat | Verfahren zur Oberflächenpolitur von Siliciumscheiben |
JP2002329687A (ja) | 2001-05-02 | 2002-11-15 | Speedfam Co Ltd | デバイスウエハの外周研磨装置及び研磨方法 |
JP4352229B2 (ja) * | 2003-11-20 | 2009-10-28 | 信越半導体株式会社 | 半導体ウェーハの両面研磨方法 |
DE102004040429B4 (de) | 2004-08-20 | 2009-12-17 | Peter Wolters Gmbh | Doppelseiten-Poliermaschine |
JP2006100799A (ja) | 2004-09-06 | 2006-04-13 | Sumco Corp | シリコンウェーハの製造方法 |
US7559825B2 (en) * | 2006-12-21 | 2009-07-14 | Memc Electronic Materials, Inc. | Method of polishing a semiconductor wafer |
DE102007026292A1 (de) | 2007-06-06 | 2008-12-11 | Siltronic Ag | Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben |
DE102007035266B4 (de) | 2007-07-27 | 2010-03-25 | Siltronic Ag | Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium |
DE102007056122A1 (de) | 2007-11-15 | 2009-05-28 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante |
JP2009302409A (ja) * | 2008-06-16 | 2009-12-24 | Sumco Corp | 半導体ウェーハの製造方法 |
JP2010017811A (ja) * | 2008-07-11 | 2010-01-28 | Sumco Corp | 半導体ウェーハの製造方法 |
DE102009030292B4 (de) * | 2009-06-24 | 2011-12-01 | Siltronic Ag | Verfahren zum beidseitigen Polieren einer Halbleiterscheibe |
DE102009030294B4 (de) | 2009-06-24 | 2013-04-25 | Siltronic Ag | Verfahren zur Politur der Kante einer Halbleiterscheibe |
DE102009038941B4 (de) * | 2009-08-26 | 2013-03-21 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
JP2011091143A (ja) | 2009-10-21 | 2011-05-06 | Sumco Corp | シリコンエピタキシャルウェーハの製造方法 |
CN101791779A (zh) * | 2009-12-03 | 2010-08-04 | 北京有色金属研究总院 | 半导体硅片制造工艺 |
DE102010013520B4 (de) | 2010-03-31 | 2013-02-07 | Siltronic Ag | Verfahren zur beidseitigen Politur einer Halbleiterscheibe |
DE102010014874A1 (de) * | 2010-04-14 | 2011-10-20 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
DE102010024040A1 (de) * | 2010-06-16 | 2011-12-22 | Siltronic Ag | Verfahren zur Politur einer Halbleiterscheibe |
US20130109180A1 (en) | 2010-07-08 | 2013-05-02 | Sumco Corporation | Method for polishing silicon wafer, and polishing solution for use in the method |
CN102528597B (zh) * | 2010-12-08 | 2015-06-24 | 有研新材料股份有限公司 | 一种大直径硅片制造工艺 |
JP5479390B2 (ja) | 2011-03-07 | 2014-04-23 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
JP5494552B2 (ja) | 2011-04-15 | 2014-05-14 | 信越半導体株式会社 | 両頭研削方法及び両頭研削装置 |
-
2013
- 2013-03-19 DE DE201310204839 patent/DE102013204839A1/de not_active Ceased
-
2014
- 2014-03-13 SG SG10201400611VA patent/SG10201400611VA/en unknown
- 2014-03-14 US US14/210,570 patent/US9193026B2/en not_active Expired - Fee Related
- 2014-03-14 TW TW103109411A patent/TWI566287B/zh not_active IP Right Cessation
- 2014-03-17 CN CN201410098303.1A patent/CN104064455B/zh not_active Expired - Fee Related
- 2014-03-18 JP JP2014054822A patent/JP5853041B2/ja not_active Expired - Fee Related
- 2014-03-18 KR KR1020140031692A patent/KR101600171B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP5853041B2 (ja) | 2016-02-09 |
KR20140114791A (ko) | 2014-09-29 |
US9193026B2 (en) | 2015-11-24 |
DE102013204839A1 (de) | 2014-09-25 |
TWI566287B (zh) | 2017-01-11 |
US20140287656A1 (en) | 2014-09-25 |
CN104064455A (zh) | 2014-09-24 |
TW201438087A (zh) | 2014-10-01 |
KR101600171B1 (ko) | 2016-03-04 |
JP2014180753A (ja) | 2014-09-29 |
SG10201400611VA (en) | 2014-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104064455B (zh) | 半导体材料晶片的抛光方法 | |
US9224613B2 (en) | Method for polishing both sides of a semiconductor wafer | |
TWI421934B (zh) | 拋光半導體晶圓的方法 | |
TWI393183B (zh) | 雙面拋光半導體晶圓的方法 | |
KR101862139B1 (ko) | 반도체 웨이퍼의 제조 방법 | |
JP5508947B2 (ja) | 半導体ウェハの製造方法及び加工方法 | |
US8389409B2 (en) | Method for producing a semiconductor wafer | |
KR101218905B1 (ko) | 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법 | |
JP2021536140A (ja) | パッド−パッド変動のために調整を行う半導体基板の研磨方法 (関連出願の相互参照) 本願は、2018年9月10日に出願された米国仮特許出願第62/729,134号の優先権の利益を主張する。当該米国仮特許出願の開示内容は、全ての関連性および一貫性のため(for all relevant and consistent purposes)参照により本明細書中に組み込まれる。 | |
KR101133355B1 (ko) | 반도체 웨이퍼의 연마 방법 | |
KR20240096680A (ko) | 백엔드 적용을 위한 패드-인-어-보틀 및 단일 플래튼 화학적 기계적 평탄화 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180206 Termination date: 20210317 |