JP2021536140A - パッド−パッド変動のために調整を行う半導体基板の研磨方法 （関連出願の相互参照） 本願は、２０１８年９月１０日に出願された米国仮特許出願第６２／７２９，１３４号の優先権の利益を主張する。当該米国仮特許出願の開示内容は、全ての関連性および一貫性のため（ｆｏｒ ａｌｌ ｒｅｌｅｖａｎｔ ａｎｄ ｃｏｎｓｉｓｔｅｎｔ ｐｕｒｐｏｓｅｓ）参照により本明細書中に組み込まれる。 - Google Patents

パッド−パッド変動のために調整を行う半導体基板の研磨方法 （関連出願の相互参照） 本願は、２０１８年９月１０日に出願された米国仮特許出願第６２／７２９，１３４号の優先権の利益を主張する。当該米国仮特許出願の開示内容は、全ての関連性および一貫性のため（ｆｏｒ ａｌｌ ｒｅｌｅｖａｎｔ ａｎｄ ｃｏｎｓｉｓｔｅｎｔ ｐｕｒｐｏｓｅｓ）参照により本明細書中に組み込まれる。 Download PDF

Info

Publication number
JP2021536140A
JP2021536140A JP2021513335A JP2021513335A JP2021536140A JP 2021536140 A JP2021536140 A JP 2021536140A JP 2021513335 A JP2021513335 A JP 2021513335A JP 2021513335 A JP2021513335 A JP 2021513335A JP 2021536140 A JP2021536140 A JP 2021536140A
Authority
JP
Japan
Prior art keywords
polishing
semiconductor substrate
pad
slurry
polishing pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021513335A
Other languages
English (en)
Other versions
JP7341223B2 (ja
JPWO2020055571A5 (ja
Inventor
チュウ・アレックス
チウ・エイチ・ジェイ
スミート・バガバト
キム・テヒョン
則正 片倉
大 北澤
一朗 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2021536140A publication Critical patent/JP2021536140A/ja
Publication of JPWO2020055571A5 publication Critical patent/JPWO2020055571A5/ja
Application granted granted Critical
Publication of JP7341223B2 publication Critical patent/JP7341223B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/34—Accessories
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/03—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent according to the final size of the previously ground workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/04—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent involving measurement of the workpiece at the place of grinding during grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9503—Wafer edge inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)

Abstract

研磨パッドのパッド−パッド変動に基づき仕上げ研磨シーケンスを調整することを伴う半導体基板の研磨方法が開示される。【選択図】図１

Description

（開示の分野）
本開示の分野は、半導体基板を研磨するための方法に関する。特に、本開示の分野は、研磨パッドにおけるパッド−パッド変動（またはパッド間の変動、ズレもしくはバラツキ、pad-to-pad variance）に基づいて仕上げ研磨シーケンス（finish polishing sequence）を調整することを伴う半導体基板の研磨方法に関する。
（背景）
半導体ウエハは、電気回路が印刷されている集積回路（ＩＣ）チップの製造でよく用いられている。まずウエハの表面に電気回路が微細な形態で印刷され、次いで、回路チップへとウエハが分割される。かかる微細な電気回路では、ウエハの全面に亘って電気回路が適切に印刷されることを確実ならしめるべく、各ウエハの表側面および裏側面が極めてフラットで平行であることが求められる。このため、グラインド・プロセスや研磨プロセスがよく用いられており、インゴットからウエハがカットされた後で当該ウエハの表側面および裏側面の平坦度および平行度の向上が図られている。電子ビームのリソグラフィ・プロセスまたはフォトリソグラフィ・プロセスによりウエハ上に微細化された電気回路をプリントするための調整としてウエハ研磨を行うに際しては、特に良好な仕上げが求められる。微細化された電気回路が印刷されることになるウエハ表面は、フラットであるべきである。
研磨プロセスでは、半導体ウエハのプロファイルに変化がもたされ得、エッジ近傍で機械的および／または化学的な力が不均一に分布することに起因し、当該構造物のエッジ近傍で変化がもたらされ得る。例えば、構造物の周縁エッジでは厚さプロファイルが減じられることがあり、即ち、“エッジ・ロールオフ”（edge roll-off）が観察され得る。エッジ・ロールオフによって、デバイス製造に利用できるウエハの部分が減じられてしまう。エッジ・ロールオフは、米国特許公報第２０１７／０１７８８９０号で開示されるような動的制御法を通じて制御され得るものの、研磨パッド間のバラツキ（または変動）は、研磨される基板のエッジ・ロールオフについて差を引き起こし得る。かかるバラツキは、製造プロセス内で許容公差（allowed tolerances）からもたらされ得るものであり、パッドの圧縮性および／または厚さのバラツキに起因して生じ得たりする。
パッド−パッド変動に起因し得るエッジ・ロールオフの変化をオフセット（又は相殺、offset）しながらエッジ・ロールオフを最小限にすると共に、基板平坦度および／または表面粗さを改善する半導体基板の研磨方法にニーズがある。
本セクションは、本願明細書で記載されている及び／又はクレームで規定されている本開示の種々の要旨（または側面）に関連し得る種々の技術的な側面を読み手に紹介することを意図している。ここで説明されている事項は、読み手に背景情報を与えるのに役立つものと考えられ、本開示の種々の側面のより良い理解に資すると考えられる。したがって、かかる説明は、その観点で読まれるものであり、従来技術として認めるものとしては説明していないと理解されたい。
発明の要旨
本開示の１つの要旨は、半導体基板（複数の半導体基板）を研磨（polish）するための方法を対象としている。各々の基板は、表側面、およびその表側面と略平行（または概ね平行、parallel）な裏側面を有している。第１半導体基板の表側面を研磨パッドに接触させる。研磨スラリーは研磨パッドに供給され、第１半導体基板の表側面を研磨し、研磨された第１半導体基板がもたらされる。第１半導体基板のエッジ・ロールオフが測定される。第２半導体基板の表側面を研磨パッドに接触させる。研磨スラリーが研磨パッドに供給され、第２半導体基板の表側面が研磨される。第２半導体基板を研磨パッドに接触させる間において（又は第２半導体基板が研磨パッドに接する間で、もしくは、第２半導体基板を研磨パッドに接触させつつ）研磨パッドに供給される研磨スラリーの量は、第１半導体基板の測定されたエッジ・ロールオフに少なくとも一部基づき（または少なくとも部分的に基づいて）制御される。
本開示の別の要旨は、半導体基板（複数の半導体基板）を仕上げ研磨(finish-polish)するための方法を対象としている。各々の基板は、表側面、およびその表側面と略平行（または概ね平行）な裏側面を有している。研磨パッドのライフタイム（または寿命もしくは耐用期間、lifetime）が決定される。半導体基板の表側面のみを研磨パッドに接触させる。研磨スラリーが研磨パッドに供給され、半導体基板の表側面を研磨し、研磨された半導体基板がもたらされる。半導体基板を研磨パッドに接触させる間において（又は半導体基板が研磨パッドに接する間で、もしくは、半導体基板を研磨パッドに接触させつつ）研磨パッドに供給される研磨スラリーの量は、研磨パッドのライフタイムに少なくとも一部基づき（または少なくとも部分的に基づいて）制御される。
本開示の上述の態様に関連して言及される特徴について種々の変更・改良版が考えられる。更なる特徴もまた、本開示の上述の態様に対して組み込まれ得る。このような変更・改良事項および付加的な特徴は、個々に存在してよく、あるいは、組合せとして存在してもよい。例えば、本開示の例示されたいずれの態様に係る以下で説明する種々の特徴は、本開示の上述の要旨のいずれにも組み込むことができ、特に単独で組み込んでも、あるいは、組合せて組み込んでもよい。
図１は、仕上げ研磨装置の模式図である。 図２は、ロールオフ量の測定を模式的に示すウエハの断面図である。 図３は、異なる仕上げ研磨条件に対するウエハ半径を横切るように除去される材料の量変化を示すグラフである。 図４は、第１シリカ含有研磨スラリーの量を変化させた際の仕上げ研磨されるウエハのエッジ・ロールオフの変化を示すグラフである。 図５は、第１シリカ含有研磨スラリーの量を変化させた際の仕上げ研磨されるウエハのニア・エッジ（またはエッジ近傍）の平坦度の変化を示すグラフである。 図６は、アルカリ研磨スラリーの量を変化させた際の仕上げ研磨されるウエハのエッジ・ロールオフの変化を示すボックス・プロット（箱ひげ図）である。 図７は、第１シリカ含有研磨スラリーおよび第２シリカ含有研磨スラリーが供給される時間を変化させた際の仕上げ研磨されるウエハのエッジ・ロールオフの変化を示すグラフである。 図８は、パッドのライフタイムの変化に伴った仕上げ研磨されるウエハのエッジ・ロールオフの変化を示すグラフである。 図９は、ウエハの全体的なフラットネス（またはグローバル・フラットネス、global flatness）の変化に伴った仕上げ研磨されるウエハのエッジ・ロールオフの変化を示すグラフである。
全ての図面を通して、対応する参照番号は対応する部分／パーツを示している。
本開示の提供は、複数の半導体基板を研磨（またはポリッシングする、polish/polishing）ための方法に関する。適当な基板（本明細書では「ウエハ」または「構造物」とも称され得る）には、チョクラルスキー法で形成されたインゴットからウエハをスライスして得られる基板を含む単結晶シリコン基板が含まれる。各々の基板は、中心軸（central axis）、表側面（front surface）、およびその表側面と略平行な裏側面（back surface）を含んでいる。表側面と裏側面とは、中心軸に対して略垂直となっている。周縁エッジは表側面と裏側面とを繋いでおり、半径が中心軸から周縁エッジへと延びている。本開示の方法に従って研磨される構造物は、当業者による使用に適当ないずれの直径を有してよく、例えば、２００ｍｍ直径、３００ｍｍ直径であってよく、あるいは、３００ｍｍよりも大きい直径、さらには、４５０ｍｍよりも大きい直径を有するウエハであってよい。
本開示の１またはそれよりも多い態様において、半導体基板は、研磨（例えば仕上げ研磨）され、研磨された半導体基板が、エッジ・ロールオフの決定（determine）のために分析に付される。エッジ・ロールオフは、パッドにおけるパッド間変動（即ち、同じタイプのパッドの平均ロールオフからのズレ（または偏差））を決定するのに用いられる。研磨プロセスは、測定されたエッジ・ロールオフに少なくとも一部基づいて調整されてよい。幾つかの態様において、複数の半導体構造物のバッチが研磨され、ウエハのバッチについて測定されたエッジ・ロールオフが、研磨シーケンス（または一連の研磨工程もしくは研磨手順、polishing sequence）の調整に使用される。
本開示の１またはそれよりも多い態様において、研磨シーケンスに使用される複数のパッドのうちの１つのパッド−パッド変動が決定されるに先立って、１またはそれよりも多い工程で半導体基板を研磨してよい。例えば、幾つかの態様では、構造物の表側面およびオプション的にその裏側面が研磨される（即ち、ダブル・サイド研磨（両面研磨）が行われる）第１研磨工程が実施される。一般的に、研磨は、“粗”研磨（rough polish）であり、ウエハの表面粗さを約３．５Å未満〜約２．５Åほどの低い値、さらには約２Åほどの低い値（約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャン・サイズで原子間力顕微鏡（ＡＦＭ）により測定された場合の値）にまで減じる研磨である。本明細書の目的のため、特に他で明記しない限り、表面粗さは、二乗平均平方根（ＲＭＳ）として表される。粗研磨によって、ウエハの表面から材料が典型的には約１μｍ〜約２０μｍ除去され、より典型的には約５μｍ〜約１５μｍ除去される。
粗研磨（および以下で説明する仕上げ研磨）は、例えば化学機械平坦化（ＣＭＰ）によって達成され得る。ＣＭＰは、典型的には、研磨スラリー（abrasive slurry）でウエハの浸漬を行い、及び、ポリマー・パッドによってウエハを研磨することを伴う。化学的作用および機械的作用の組合せを通じて、ウエハの表面が滑らかにされる。典型的には、化学的および熱的な定常状態が得られるまで、及び、ウエハが目標とする形状およびフラットネスを達成するまで、研磨は実施される。Peter Wolters（ドイツ・レンツブルグ）から販売されているダブル・サイド・ポリッシャー（例えばAC2000ポリッシャー）、または、フジコシ（Fujikoshi, 日本・東京）もしくはスピードファム（Speedfam, 日本・神奈川）から販売されているダブル・サイド・ポリッシャーで粗研磨が実施されてよい。シリコン研磨のためのストック除去パッドは、Psiloquest (フロリダ州オーランド)、Dow Chemical Company (ミシガン州ミッドランド)から販売されている。シリカベースのスラリーは、Dow Chemical Company、Cabot（マサチューセッツ州ボストン）、Nalco（イリノイ州ネーパービル）、Bayer MaterialScience（ドイツ・レーバークーゼン）、DA NanoMaterials(アリゾナ州テンペ)およびフジミ（日本キヨソ）から販売されている。
粗研磨工程は、約５０ｍＬ／分〜約３００ｍＬ／分（または約７５ｍＬ／分〜約１２５ｍＬ／分）のスラリー流速および約１５０ｇ／ｃｍ２〜約７００ｇ／ｃｍ２のパッド圧力でもって約３００秒〜約６０分行われてよい。しかしながら、本開示の範囲から逸脱することなく、他の研磨時間、パッド圧力およびスラリー流速を採用してもよい。
粗研磨が完了した後、ウエハはリンス（rinse）され乾燥される。付加的に、ウエハはウエット・ベンチ・クリーニング（wet bench cleaning）またはスピン・クリーニング（spin cleaning）に付されてよい。ウエット・ベンチ・クリーニングは、ＳＣ−１洗浄溶液（即ち、水酸化アンモニウムおよび過酸化水素）に対してウエハを接触させることを含んでおり、オプション的には高温（例えば、約５０℃〜約８０℃）で、そのようなウエハのＳＣ−１洗浄溶液への接触を行う。スピン・クリーニングは、ＨＦ溶液およびオゾン水（またはオゾン化水、ozonated water）との接触を含んでおり、室温で実施されてよい。
洗浄後、第２研磨工程が行われてよい。第２研磨工程は、典型的には、“仕上げ”研磨（finish polish）または“鏡面”研磨（mirror polish）であり、そこでは、基板の表側面が、回転台またはプラテンに取り付けられた研磨パッドに接触させられる。仕上げ研磨では、ウエハの表面粗さが約２．０Å未満（約１０μｍ×約１０μｍ〜約１００μｍ×約１００μｍのスキャン・サイズでＡＦＭにより測定された場合の値）にまで減じられる。仕上げ研磨によって、ウエハの表面粗さが約１．５Å未満または１．２Å未満（約１０μｍ×約１０μｍ〜約１００μｍ×約１００μｍのスキャン・サイズ）にまで減じられてもよい。典型的には、仕上げ研磨においては、表面からわずか約０．５μｍ以下となる分の材料が除去される。
図１を参照して説明すると、適当な仕上げ研磨装置は、研磨テーブル７に設けられる研磨パッド１を含んでいてよい。基板２０の表側面が研磨パッド１と接触するように研磨ヘッド３１は、リテーナー２５の使用により基板２０を保持する。スラリー３８は、研磨パッド１に供給される。基板の表側面の研磨のため研磨パッド１に対して相対的に基板２０が動かされるように、研磨ヘッド３１は高速で振動する。
仕上げ研磨のための適当なポリッシャーは、ラプマスターSFT（Lapmaster SFT、例えば、LGP−708、東京・千代田区）から入手できる。適当なパッドとしては、ポリウレタン含浸ポリエチレンパッド、例えばDow Chemical CompanyのSUBAパッドや、スエード・タイプのパッド（ポリウレタンフォーム・パッドとも称される）、例えば、FujimiのSURFINパッド、Ciyoda会社（日本・大阪）のCIEGALパッド、およびDow Chemical CompanyのSPMパッドが挙げられる。
仕上げ研磨（即ち、仕上げ研磨の第１テーブル）は、少なくとも約６０秒間、さらには少なくとも約９０秒間、約１２０秒間または約１８０秒間行われてよい。トータルのスラリー流速（total slurry flow rate）は約５００ｍＬ／分〜約１０００ｍＬ／分の範囲（混合物としてのトータル）であってよく、パッド圧力は約６０ｇ／ｃｍ２〜約２００ｇ／ｃｍ２の範囲であってよい。しかしながら、本開示の範囲から逸脱することなく、他の研磨時間、パッド圧力およびスラリー流速を採用してもよい。
仕上げ研磨は、幾つかの研磨工程を伴うものであってよい。例えば、仕上げポリッシャーの２またはそれよりも多いテーブルにおいて（即ち、異なる研磨パッドが使用される異なるワークステーションにおいて）幾つかの別個の研磨シーケンスに構造物が付されてもよい。また、あるテーブルで研磨パッドに供給される研磨スラリーは、研磨シーケンスが行われる間において変更・変化されてよい。
１つ又はそれよりも多い研磨スラリーが、研磨装置の第１テーブル（即ち、第１研磨パッド）にて種々のシーケンスで研磨パッドに供給されてよい。本開示の態様に従えば、研磨シーケンスにて単独または組合せで用いられ得る適当なスラリーは、シリカ粒子の量を含んで成る第１研磨スラリー、および該第１研磨スラリーよりも低い濃度のシリカ粒子の量を含んで成る第２研磨スラリー、ならびに、アルカリ（即ち、苛性）である第３研磨スラリーを含んでおり、典型的には、シリカ粒子を含んでおらず、脱イオン水である第４研磨スラリーを含んでいない。なお、ここで言及されているような「スラリー」といった用語は、種々の懸濁物および溶液（苛性溶液および脱イオン水など、その中に粒子が存在しない溶液を含む溶液）を示しているところ、液体中に粒子の存在を暗に含んでいることを特に意図していない。
第１スラリーおよび第２スラリーのシリカ粒子は、コロイド状シリカ（又はコロイダル・シリカ）であってよく、粒子がポリマーで封入（またはカプセル化、encapsulated）されていてよい。適当な第１シリカ含有研磨スラリーは、Syton-HT50（アリゾナ州テンペのDu Pont Air Products NanoMaterials）およびDVSTS029(ミネソタ州セントポールのNalco Water)である。適当な第２シリカ含有研磨スラリーは、Glanzox-3018(日本・東京のFujimi)およびNP 8020(日本・大阪のNitta Haas)である。
第１研磨スラリーおよび第２研磨スラリーにおけるシリカ濃度は、第２スラリーにおけるより少ないシリカ粒子を用いて変更されてよい。より典型的には、かかる濃度は、粒子自体でより少ないシリカ（すなわち、より多くのポリマーで封入され、より少ないシリカ）を含むシリカ粒子を用いて変更される。
幾つかの態様において、第１研磨スラリーはシリカ粒子の第１セットを含み、第２スラリーはシリカ粒子の第２セットを含んでいる。シリカ粒子の第１セットはＸ１のシリカ含量を含み、シリカ粒子の第２セットはＸ２のシリカ含量を含んでおり、Ｘ１がＸ２よりも多くなっている。粒子のシリカ含量は、少なくとも１つのセットの中の粒子をポリマーで個々に封入することによって変えてよく、封入の程度（即ち、ポリマーの厚さ）が２つのセット間で異なるように変えてよい。ポリマーによって、粒子のセットの中でシリカ含量が減じられる。幾つかの態様において、Ｘ１と約Ｘ２と比（約Ｘ２に対するＸ１の比）は、少なくとも約２：１、または、さらには少なくも約３：１、少なくも約５：１、少なくとも１０：１、または、更には少なくとも約１５：１である。Ｘ１と約Ｘ２との間の差（即ち、Ｘ１−Ｘ２）は、約５重量％、少なくとも約１０重量％、少なくとも約２５重量％、または、少なくとも約５０重量％である。
幾つかの態様において、第１研磨スラリーの第１セットにおけるシリカ粒子は、ポリマーで個々に封入またはカプセル化されており、第１セットが、少なくとも約５０重量％のシリカ、もしくは、少なくとも約６０重量％のシリカ、少なくとも約７０重量％のシリカ、または、約５０重量％〜約９５重量％のシリカ、約６０重量％〜約９５重量％のシリカ、もしくは、約７０重量％〜約９０重量％のシリカを含んでいる。
第２研磨スラリーのシリカ粒子の第２セットもまた、ポリマーで個々に封入またはカプセル化されていてよい。ポリマー封入されたシリカ粒子の第２セットは、約２５重量％未満のシリカを含んで成っていてよく、他の態様でいえば、約１５重量％未満のシリカ、もしくは約１０重量％未満のシリカ、または、約１重量％〜約２５重量％のシリカ、約１重量％〜約１５重量％のシリカ、もしくは、約１重量％〜約１０重量％のシリカを含んでいてよい。
第３研磨スラリーは、アルカリである。例えば、第３研磨スラリーは、ＫＯＨ、ＮａＯＨまたはＮＨ４塩を含んで成り、典型的には、シリカ粒子を含んでいない。スラリーは、１２よりも高いｐＨを有していてよく、例えば、約１３〜約１４のｐＨを有していてよい。
第１研磨スラリー、第２研磨スラリー、第３研磨スラリーおよび第４研磨スラリーは、種々の研磨シーケンスにおいて、単独で適用又は種々の組合せで適用してよい。例示的なシーケンスにおいて本開示の幾つかの態様では、仕上げポリッシャーの第１テーブルにおける仕上げ研磨は、第１仕上げ研磨工程から始めてよく、この第１仕上げ研磨工程において、シリカを含んで成る第１研磨スラリーとアルカリである第３研磨スラリーとに対して研磨パッドを同時に接触させる。２つのスラリーは、ポリッシャーにおいて組み合わされてよく（すなわち、パッドにおいて個々に（または別個に若しくは分けて）供給されてよく）、あるいは、パッドに供給されるに先立って混合されてもよい。
第１テーブルの第２仕上げ研磨工程では、第２シリカ含有研磨スラリーおよび第３アルカリ研磨スラリーが研磨パッドに同時に供給される。脱イオン水（または脱イオン化水、deionized water）を含んで成る第４スラリーは、第２工程において、アルカリである第３スラリーに加えて用いてよく、あるいは、アルカリである第３スラリーに代えて用いてもよい。一般的に、第２研磨スラリーは、第１工程で第１研磨スラリーが十分に供給された後でのみパッドに供給される。
第１テーブルの第３仕上げ研磨工程では、シリカ粒子を含んで成る第２研磨スラリーおよび／または脱イオン水を含んで成る第４研磨スラリーが、研磨パッドに供給される。一般的には、第３スラリーは、エッチング・ピット（又はエッチピット、etching pit）の形成が防止されるべくアルカリを含んでいない。
第１テーブルの研磨シーケンスが完了した後、半導体基板が第２テーブルまたは更に第３テーブルへと移されてよい。第２テーブルおよび第３テーブルは、第１テーブルの研磨パッドと同じ研磨パッド、あるいは、第１テーブルの研磨パッドとは異なる研磨パッドを含んでいてよい。第１スラリーよりも低いシリカ濃度を有する第２研磨スラリーおよび／または脱イオン水を含んで成る第４スラリーが、第２テーブルおよび第３テーブルで使用されてよい。
本開示の態様では、研磨（例えば仕上げ研磨）に付された基板、または、複数の基板のバッチは、基板のエッジ・ロールオフを測定することによって分析に付され、それによって、仕上げポリッシャーの研磨シーケンス（例えば第１テーブルのシーケンス）を調整するためにフィードバックされる。研磨された基板は、エッジ・ロールオフ（「ロールオフ量」または単に「ＲＯＡ」）を決定するために分析に付される。
エッジ・ロールオフは、M．Kimuraらから開示されているような高さデータ・プロファイルを用いて測定されてよい。かかるM．Kimuraらから開示されているような高さデータ・プロファイルは、「シリコンの研磨されたウエハのウエハ・ロールオフの正確な測定のための新たな手法（A New Method for the Precise Measurement of Wafer Roll off of Silicon Polished Wafer）／Jpn. Jo. Appl. Phys.,第38巻の第38頁〜39頁／1999年」において開示されており、全ての関連性および一貫性のため、参照することにより本明細書に組み込まれる。一般的に、Kimuraの方法は、工業的に標準化されている。このようなKimuraの方法は、例えばＳＥＭＩ Ｍ６９（ロールオフ量ＲＯＡ（予備的）を用いるウエハのニア・エッジ幾何学を決定するためのプラクティス（Practice for Determining Wafer Near-Edge Geometry using Roll-off Amount）2007年）によって標準化されているところ、これも全ての関連性および一貫性のため、参照することにより本明細書に組み込まれる。最も商業的に利用されているウエハ検査機器は、ＲＯＡが算出されるように予めプログラム化されている。例えば、WaferSight解析ハードウエア（カリフォルニア州ミルピタス）を用いたKLA-Tencor Wafer Inspection Systemの使用によってＲＯＡが決定されてよい。
図２を参照して説明すると、ウエハ２０のＲＯＡは、ウエハ半径に沿った３つのポイント（Ｐ１、Ｐ２およびＰ３）を参照することによって一般的に決定される。参照ラインＲは、２つのポイント（Ｐ１およびＰ２）との間でフィッティングされる。第３ポイント（Ｐ３）は、ロールオフが常套的に観察されるウエハの周縁エッジ近く（又は近傍）に存在する。ＲＯＡは、参照ラインＲと第３ポイントＰ３との間の距離である。参照ラインＲは、一次直線ライン（first order linear line）として又は３次多項式（third order polynomial）としてフィッティングされてよい。本開示のために、参照ラインは、特に別途で言及しない限り一次直線ラインとしてフィッティングされてよい。
この点、ＲＯＡは、表側面ＲＯＡ、裏側面ＲＯＡまたは厚さＲＯＡ（即ち、平均厚さプロファイルを用いるＲＯＡ）の点で表現され得る。表側面ＲＯＡおよび裏側面ＲＯＡの測定は、表側面または裏側面それぞれに沿ったＰ１とＰ２との間で最もよくフィット（ベスト・フィット）する参照ラインＲについてフィッティングすることを伴うものであり、厚さＲＯＡは、Ｐ１とＰ２との間の種々のウエハ２０の厚さに対して最もよくフィット（ベスト・フィット）するラインについてフィッティングすることを伴う（即ち、厚さＲＯＡは表側面と裏側面との双方を考慮する）。
３つのポイントのいずれもＲＯＡ決定のために選択され得るものの、当該技術で用いられる１つの共通の方法（特に３００ｍｍ基板に対して用いられる方法）は、参照ラインＲを形成するために、ウエハの中心軸からウエハ半径の約８０％のポイントである第１ポイント、および、ウエハの中心軸からウエハ半径の約９３．３％のポイントである第２ポイントの使用を含んでいる。このようなポイントは、３００ｍｍ直径のウエハについていえば、ウエハの中心軸から約１２０ｍｍおよび１４０ｍｍである。中心軸からウエハ半径の約９８．７％の第３ポイント（即ち、３００ｍｍ直径のウエハに対しては中心軸から約１４８ｍｍの第３ポイント）が使用されてよく、参照ラインと第３ポイントとの間の距離がＲＯＡとなり得る。中央軸からウエハ半径の約９８．０％のポイント、または、中央軸からウエハ半径の約９９．３％のポイントとなる第３ポイント（３００ｍｍ直径のウエハではそれぞれ約１４７ｍｍまたは約１４９ｍｍとなる第３ポイント）を用いてＲＯＡが決定されてもよい。
ＲＯＡは、ウエハの幾つかの半径を横切るように測定され平均化されてよい。例えば、ウエハを横切るように角度を成すように離隔する２つ、４つまたは８つの半径に関するＲＯＡが測定されて平均化されてよい。例えば、８つの半径のＲＯＡ（例えば、SEMI M69でいうＲ−Θ座標系における０°、４５°、９０°、１３５°、１８０°、２２５°、２７５°および３１５°での８つの半径のＲＯＡ）を平均化することによってＲＯＡが測定されてよい。
上述したように、ＲＯＡ測定は、表側面プロファイル、裏側面プロファイル、または厚さプロファイルを伴うものであってよい。これについて、本明細書で用いられる「ＲＯＡ」は、他の特段の説明が付されない限り、ウエハのベスト・フィット厚さプロファイルの使用によって測定されるＲＯＡ（即ち、表側面ＲＯＡというよりもむしろ厚さＲＯＡ）であって、直線状１次ラインがウエハ半径の８０％〜９３．３％の間で確立され、ウエハの環状エッジ部分での参照ポイントが、半径の９８．７％のポイントとなるベスト・フィット厚さプロファイルの使用によって測定されるＲＯＡのことを指している。
厚さプロファイルに関するＲＯＡは、ウエハがその周縁エッジ部分でより厚くなる正の数であってよく、あるいは、ウエハがその周縁エッジ部分にて厚みが小さくなる負の数であってもよいことを理解されたい。この点、（正の数であろうが負の数であろうが）ＲＯＡ量に関して本明細書で使用される「未満（less than）」といった用語の使用は、ＲＯＡが、記載された量から約０までの範囲にあることを示している（例えば、「約−７００ｎｍ未満」のＲＯＡは、約−７００ｎｍ〜約０までの範囲のＲＯＡを指しており、「約７００ｎｍ未満」のＲＯＡは、約７００ｎｍ〜約０までの範囲のＲＯＡを指している）。さらには、（正の数であろうが負の数であろうが）ＲＯＡ量に関して「より大きい(greater than)」は、記載された量よりも、ウエハのエッジ部分がウエハの軸となるセンターから更に離れているロールオフ量を含んでいる。
「デルタＲＯＡ／ＥＲＯ」（図４および図６参照）の言及は、先行する前のプロセス条件からのＲＯＡの変化のことを指している。エッジにおいて“下向き”（またはフォール・オフ、fall-off）が観察される負のＲＯＡ（例えば、−７００ｎｍ）に対しては、正のデルタＲＯＡ／ＥＲＯが、変化される条件においてエッジ・ロールオフの改善（即ち、エッジが多くの“下向き”を生じないこと）を示しており、負のデルタＲＯＡ／ＥＲＯがエッジにおいて付加的な“下向き”があることを示している。エッジにおいて“上向き”（またはアップティク、up-tick）が観察される正のＲＯＡ（例えば、７００ｎｍ）に対しては、正のデルタＲＯＡ／ＥＲＯが、変化される条件に対してエッジで更なる“上向き”があることを示しており、負のデルタＲＯＡが変化される条件に対してエッジで“上向き”がより少ないことを示している。
幾つかの態様では、新たな研磨パッドが設置された後、複数の半導体基板のうちの１またはそれよりも多く（例えば、バッチ(もしくは基板集合体もしくは１群の基板の集合、batch)）が分析に付される。研磨された半導体基板のエッジ・ロールオフは、パッド間における変動またはズレ（例えば、「平均」エッジ・ロールオフからの変動（または偏差））を決定するのに用いられる。研磨された半導体基板（本明細書では「第１」半導体基板とも称され得る）または複数の基板（もしくは複数の研磨された基板）のバッチの測定されたエッジ・ロールオフは、引き続いて研磨される基板（本明細書では「第２」半導体基板とも称され得る）のための仕上げポリッシャーの第１テーブルの研磨シーケンスを調整するのに使用される。例えば、研磨パッドに供給される第１研磨スラリーの量は、制御されてよい。幾つかの態様では、第１テーブルにおいて供給される第１研磨スラリー体積および／または第２研磨スラリー体積は、分析に付された基板の測定されたエッジ・ロールオフに基づき制御される。研磨プロセスは、米国特許公報第２０１７／０１７８８９０号に開示された手法の１またはそれよりも多くに従ってエッジ・ロールオフの調整のために制御されてよい（なお、米国特許公報第２０１７／０１７８８９０号は、全ての関連性および一貫性のため、参照することにより本明細書に組み込まれる）。
本開示の幾つかの態様では、研磨パッドのパッド−パッド変動を決定するために、第１半導体基板または複数の基板のバッチにおけるエッジ・ロールオフが、第１半導体基板の研磨に使用される研磨パッドと同じタイプの研磨パッドの平均エッジ・ロールオフと比較される。第２半導体基板を研磨パッドに接触させる間（又は第２半導体基板が研磨パッドに接する間）で研磨パッドに供給される研磨スラリー（例えば、第１シリカ含有スラリー）の量は、第１半導体基板の測定されたエッジ・ロールオフと同じタイプの研磨パッドの平均エッジ・ロールオフとの間の差に少なくとも一部基づいてよい。研磨パッドの特定のタイプの平均エッジ・ロールオフは、同じタイプのパッドを用いる先行する前の研磨ラン（または、先行して行われた研磨、previous polishing runs）から決定されてよい。
研磨された第１半導体基板（又は研磨された複数の第１半導体基板）がエッジ・ロールオフの測定によって分析に付され、研磨パッドのパッド−パッド変動が決定される態様において、パッドは、研磨テーブルに設けられる新たなパッドであってよい。半導体基板（または複数の半導体基板）は、（理想的には）新しいパッドによって研磨される第１半導体構造物であってよく、あるいは、新しい研磨パッドによって研磨される第１の５個（もしくは最初の５個）、第１の１０個（もしくは最初の１０個）、または第１の２０個（もしくは最初の２０個）の基板のうちの１つであってもよい。新しい研磨装置および／またはパッド・アレンジメント（またはパッド配置）が用いられる態様では、多くのウエハ（例えば、第１（もしくは最初）の５０、１００または２００のウエハ）が安定的な除去が達成されるまで最初に研磨され、その後、上記で言及したように研磨された第１半導体基板（または複数の第１半導体基板）が研磨パッドのパッド−パッド変動を決定するためにエッジ・ロールオフを測定することによって分析に付されてよい。
幾つかの態様では、複数の基板のバッチは、各基板のエッジ・ロールオフを測定することにより分析に付され、研磨パッド（例えば、新たなパッド）におけるパッド−パッド変動が決定され、研磨プロセスが調整される。バッチは、少なくとも２つ（又は２個）の半導体基板を含んでいてよく、あるいは、他の態様では、少なくとも５個、少なくとも１０個、少なくとも１５個もしくは少なくとも２０個の半導体基板を含んでいてよい。研磨された半導体基板に関して各々の測定されたエッジ・ロールオフは平均化されてよく、第２半導体基板を研磨パッドに接触させる間で研磨パッドに供給される研磨スラリーの量がバッチの平均化されたロールオフ量に少なくとも一部基づいてよい。
幾つかの態様では、「第１テーブルで供給される第２研磨スラリー体積」に対する「第１テーブルで供給される第１研磨スラリー体積」の比が調整される。以下で説明する実施例２および４で示されるように、第２シリカ含有スラリーに対して相対的に供給される第１シリカ含有研磨スラリーの供給量を減じることによって、仕上げ研磨の間で生じるエッジ・ロールオフが減じられる（即ち、エッジにおけるロールオフの存在を示す負のＲＯＡがより小さい“負”となる）。分析に付された構造物の測定されたロールオフから予測されるようにエッジ・ロールオフがより大きい（即ち、パッドの製造の間での変動に起因してより大きい）ことが見込まれる場合では、第２シリカ含有スラリーに対して供給される第１シリカ含有研磨スラリーの供給量を減じてよく、それによって、パッド間の変動（pad-to-pad variability）に起因するエッジ・ロールオフの増加がオフセットされてよい。分析に付される構造物の測定されたロールオフから予測されるようにエッジ・ロールオフがより小さい（即ち、パッドの製造の間での変動に起因してより小さい）ことが見込まれる場合では、第２シリカ含有スラリーに対して供給される第１シリカ含有研磨スラリーの供給量を増してよく、それによって、パッド間の変動に起因する増加がオフセットされてよい。
幾つかの態様では、第１シリカ含有スラリーが研磨パッドに供給される時間の長さを変更することによって、および／または、第２シリカ含有スラリーが研磨パッドに供給される時間量を変更することによって、第２スラリーに対する第１スラリーの比が調整される。例えば、第１スラリーおよび第２スラリーがパッドに供給される時間は変更される状態でありながらも第１スラリーおよび第２スラリーが供給されるトータル時間（total time）は一定に維持されてよい。
別法にて、又は第１および第２のシリカ含有研磨スラリーの比の調整に加えて、第１テーブルに追加されるアルカリの第３の研磨スラリーの量（即ち、各研磨工程で第１テーブルにおいて加えられるアルカリの総計）が、分析に付した基板の測定されたエッジ・ロールオフに基づいて調整される。幾つかの態様では、第２シリカ含有研磨スラリーと同時に加えられる第３アルカリ研磨スラリーの量は、エッジ・ロールオフの調整のために制御される。以下で説明する実施例３で示されるように、仕上げポリッシャーの第１テーブルでの実施の間で加えられるアルカリの量を増加させることによって、仕上げ研磨に際して生じるエッジ・ロールオフが減じられる（即ち、エッジにおけるロールオフの存在を示す負のＲＯＡがより小さい“負”となる）。仕上げポリッシャーの第１テーブルで供給されるアルカリ研磨スラリーの量は、パッド−パッド変動に起因するロールオフの測定された増加に基づいて増してよく、あるいは、パッド−パッド変動に起因するロールオフの測定された減少に基づいて減じてもよい。
幾つかの態様では、目標エッジ・ロールオフが決定され、プロセス条件（例えば、シリカ含有第１研磨スラリーの量および／またはアルカリ第３研磨スラリーの量）が、分析した構造物（または複数の構造物）のエッジ・ロールオフからの決定されたパッド−パッド変動に基づいて調整される。エッジ・ロールオフの測定に加えて、フィードバック制御法では、ウエハ・フラットネスなどの他のパラメーターを評価すること、および、ウエハ・フラットネスの許容できない劣化を伴うことなく向上したエッジ・ロールオフが達成され得るよう研磨パラメーターを制御すること、が為されてよい。他のパラメーターは、プロセスの質を確保するため（例えば、エッチング・ピットの存在などを確かめるため）にモニタリングされてよい。
第１半導体基板（または複数の第１半導体基板）のエッジ・ロールオフに基づいて研磨に供給される研磨スラリーの量を制御することに代えて又はそのような制御に加えて、引き続いて使用される研磨スラリーの量が、研磨プロセスに関連する１またはそれによりも多い他のパラメーターに少なくとも一部基づいていてよい。例えば、第２半導体基板を研磨パッドに接触させる間で研磨パッドに供給される研磨スラリーの量は、研磨パッドのライフタイム（または寿命もしくは耐用期間）に少なくとも一部基づいてよい。
パッドのライフタイムは、パッドによって研磨される基板の数、もしくは、パッドが基板研磨に使用される時間に基づいて決定されてよく、または、他の適当な方法（例えば、研磨圧力を乗じた時間の集積・蓄積値）によって決定してよい。ライフタイムは、パッドが典型的に使用される平均ライフタイムに正規化（normalized）されてよく、あるいは、パッド交換後の所定のライフタイムへと正規化されてよい。図８に示されるように、パッドのライフタイムが増すにつれ、エッジ・ロールオフが一般的に増加する。供給される第１シリカ含有研磨スラリーの量を減じることによって、仕上げ研磨にて生じるエッジ・ロールオフが減じられ得ることなり（即ち、エッジにおけるロールオフの存在を示す負のＲＯＡがより小さい“負”となり）、パッドの増したライフタイムに起因して増加するエッジ・ロールオフがオフセットされる。別法にて、第３スラリー（即ち、アルカリ・スラリー）の量が調整されてもよい。
幾つかの態様では、研磨プロセスは、第２半導体ウエハの測定されたフラットネス（または平坦性もしくは平坦度）に少なくとも一部基づいて調整される。図９に示されるように、ドーミング（即ち、ウエハ中心とエッジ・エリアとの厚み差（doming））の増加は、エッジ・ロールオフの増加を引き起こす。かかる増加は、パッドに供給される第１シリカ含有研磨スラリーの量を減じること（例えば、第２シリカ含有スラリーに対する第１シリカ含有研磨スラリーの量を減じること）によってオフセット（または相殺）されてよく、仕上げ研磨において生じるエッジ・ロールオフが減じられてよい。別法にて、アルカリ・スラリーの量が調整されてよい。
研磨基板のための常套的な方法と比べて、本開示の方法は、幾つかの利点を有する。新たな研磨パッドが研磨テーブルに設けられた後で第１半導体基板または複数の基板（または研磨された複数の基板もしくは第１半導体基板）のバッチにおけるエッジ・ロールオフを測定することによって、パッド−パッド変動（pad-to-pad variation of the pad）が決定され得、それによって、研磨プロセスが、引き続いて研磨される基板のため調製されることが可能となる。研磨パッドのための平均の見込みロールオフからのズレ（または偏差）は、シリカを含む研磨スラリーまたはアルカリ研磨スラリーの量を減じる又は増加させることによって、仕上げ研磨シーケンスの間で動的にオフセットされ得る。研磨パッドのライフタイムおよび／または研磨される半導体のフラットネスに起因するエッジ・ロールオフへの影響を考慮して研磨プロセスを調整することは、研磨プロセスをより一貫したロールオフの達成に更に仕向けることが可能となる。このような方法は、（３００ｍｍ直径のウエハの研磨において典型的となる）構造物の表面から約０．５μｍ以下の材料が除去される片面研磨プロセスでエッジ・ロールオフを減じるのに特に役立つものとなり得る。
本開示のプロセスは、以下の実施例によって更に説明される。尚、かかる実施例は、本開示を制限する観点で捉えられるべきものではない。
実施例１：仕上げ研磨における除去プロファイルの第１および第２のシリカ・スラリーの量を変える効果
両面が粗研磨されたウエハが片面ポリッシャーで仕上げ研磨に付された。最終の研磨装置の第１テーブルの第１研磨工程において、シリカ粒子を含んで成る第１研磨スラリー（Syton−HT50）およびアルカリ研磨スラリー（ＫＯＨ）の量が、研磨パッドに供給された。第２工程では、シリカ粒子を含んで成る第２研磨スラリー（Glanzox−3018とNP 8020との混合物）およびアルカリがテーブルに供給された。第２シリカ含有スラリーは、第１シリカ含有スラリーよりも少ないシリカを含んでいた。第３工程では、第２シリカ含有スラリーおよび脱イオン水がパッドに供給された。
ウエハは第２テーブルに移され、引き続いて第３テーブルに移された。第２テーブルおよび第３テーブルの双方において、第２シリカ含有研磨スラリーおよび脱イオン水がパッドに供給された。
第１シリカ含有スラリーおよび第２シリカ含有スラリーの量は、ウエハの幾つかのランのための常套的な研磨方法から変更した。種々のランのための正規化された除去は、第１テーブル、第２テーブルおよび第３テーブルでの処理後に測定した。図３に示すように、付加的な第１スラリーの使用は、エッジにおける除去が増す結果（エッジ・ロールオフの増加）となった。より少ない第１スラリーの使用もまた、ウエハのエッジにおける除去が増す結果となった。しかしながら、除去の変更（すなわち、エッジに向かう除去の変化を示すフィット化されたラインと比べた１４８ｍｍ近くの除去の程度）は、付加的な第１スラリーが使用された場合に大きくなり、第１スラリーが増えるとエッジ・ロールオフが高くなることを示した。付加的な第２スラリーの使用は、ウエハのエッジに向かう除去がより少なくなる結果となり、ロールオフが減じられる結果となった。
実施例２：仕上げ研磨における第１シリカ含有スラリーを変える効果
仕上げポリッシャーの第１テーブルで第１シリカ含有研磨のトータル・フローを調整しつつ実施例１の研磨プロセスを実施した。図４は、仕上げ研磨の前後におけるエッジ・ロールオフの変化（１４８ｍｍにおける測定）を示している（仕上げＲＯＡ−粗ＲＯＡ）。図４に示されるように、第１シリカ含有研磨の小さい体積の使用は、エッジ・ロールオフを減らす（即ち、負のＲＯＡがより小さい“負”となる）。このような改善は、第１シリカ含有研磨スラリーの付加的な体積とともに減少する。ｘ軸との交差の右側にある体積は、付加的な第１スラリーの使用によって引き起こされるエッジ・ロールオフの増加を示している。
図５は、ウエハのためのニア・エッジ・フラットネス（ＥＳＦＱＲ）の変化を示している。図５に示されるように、ニア・エッジ・フラットネス（near-edge flatness）は、仕上げポリッシャーの第１テーブルにおける第１シリカ含有研磨スラリーの付加的な体積の使用に伴って劣化（または悪く）なる。
実施例３：仕上げ研磨におけるアルカリの量を変える効果
実施例１で記載される仕上げプロセスの第１テーブルの第２研磨工程で第２シリカ含有スラリーの量に対するアルカリ量の比を変更した。ウエハのエッジ・ロールオフを仕上げ研磨の後に測定（１４８ｍｍにおいて測定）した。
図６に結果のボックス・プロットを示す。図６に示されるように、２０ｍＬの第２シリカ含有スラリー量（最初の５データのポイント）において、エッジ・ロールオフは、アルカリ量の増加と共に改善した。これは、２５ｍＬの第２シリカ含有スラリーのデータ・ポイントにおいてもまた見られる。
実施例４： 仕上げ研磨における除去プロファイルの第１および第２のシリカ・スラリーの時間を変える効果
両面が粗研磨されたウエハが片面ポリッシャーにおいて仕上げ研磨に付された。最終の研磨装置の第１テーブルにおける第１研磨工程では、シリカ粒子を含んで成る第１研磨スラリー（NalcoのDVSTS029）およびアルカリ研磨スラリー（ＫＯＨ）の量が、研磨パッドに供給された。第２工程では、シリカ粒子を含んで成る第２研磨スラリー（Nitta HaasのNP 8020H）およびアルカリがテーブルに供給された。第２シリカ含有スラリーは、第１シリカ含有スラリーよりも少ないシリカを含んでいた。第１工程および第２工程における相対的なフィード・レート（feed rate）を以下の表１に示す。
[表１]
Figure 2021536140
表１：第１テーブルの第１工程および第２工程における第１および第２のシリカ・スラリーのフィード・レートならびにアルカリのフィード・レート（Ｘ＋Ｙ＝３５秒）
第３工程では、第２シリカ含有スラリーおよび脱イオン水がパッドに供給された。
工程１および工程２のトータルの研磨時間は、３５秒で一定に維持された。工程１の時間量（「Ｘ」）および工程２の時間量（「Ｙ」）は変更され、エッジ・ロールオフの変化が図７に示される。図７に示されるように、第１研磨工程の時間を増やすことは、ロールオフの増加を引き起こした（即ち、負のＲＯＡがより大きい“負”となる）。
実施例５： パッド・ライフタイムのエッジ・ロールオフへの効果
図８は、パッド・ライフタイムの増加に伴う仕上げ研磨の前後におけるエッジ・ロールオフの変化を示しており、正規化されたライフタイムが示されている。図８から分かるように、エッジ・ロールオフは、パッドのライフタイムが増すにつれて増加する（即ち、より大きな“負”となる）。
実施例６： ウエハ・フラットネスのエッジ・ロールオフへの効果
ウエハのドーミング（即ち、中心とエッジとの間の厚さ変化であり、正のパラメーターではドーム状のウエハの結果となり、負の数字では皿状ウエハの結果となる）を仕上げ研磨の前後に測定し（「デルタ・ドーミング」）、ウエハのエッジ・ロールオフを仕上げ研磨の前後で測定した（「デルタ・ロールオフ」）。図９は、デルタ・ドーミングの変化を関数としたロールオフの変化を示す。図９に示されるように、デルタ・ドーミングの増加は、エッジ・ロールオフが減少する結果となった（即ち、“負”のエッジ・ロールオフがより小さい“負”となる）。
本明細書で用いられるように、「約（about）」、「実質的（substantially）」、「本質的（essentially）」および「おおよそ（approximately）」といった用語は、寸法、濃度、温度または他の物理的もしくは化学的な特性または特徴の範囲に関連して用いられる場合、当該特性または特徴の範囲の上限および／または下限に存在し得る変動をカバーすることを意図している（例えば、丸め込み、測定手法または他の統計学的な変動が含まれ得る）。
本開示の要素またはその態様について説明される際、「ある（a）」、「ある（an）」、「その（the）」、および「上記（said）」などの冠詞は、１またはそれよりも多い要素を意味することを意図している。「有して成る／含んで成る（comprising）」、「含む（including）」、「含む（containing）」および「有する（having）」などの用語は、包含的なものであることを意味しており、挙げられた要素以外の追加要素も存在し得ることを意味している。特定の方向（例えば、「頂部（top）」、「底または底部（bottom）」、「サイドまたは側（side）」など）を示す用語の使用は、説明の便宜上であって、その要素につき特定の方向を要するものではない。
本開示の範囲から逸脱することなく、上述した構成および方法について種々の変更を行うことは可能であり、それゆえ、上記説明に含まれ図面に示される全ての事項は、例示的なものとして解され、限定的な意味で解されないことを意図している。

Claims (18)

  1. 表側面および該表側面と略平行な裏側面を各々有する複数の半導体基板を研磨するための方法であって、
    第１半導体基板の表側面を研磨パッドに接触させること、
    研磨スラリーを研磨パッドに供給して、第１半導体基板の表側面を研磨し、研磨された第１半導体基板を生じさせること、
    第１半導体基板のエッジ・ロールオフを測定すること、
    第２半導体基板の表側面を研磨パッドに接触させること、
    研磨スラリーを研磨パッドに供給して、第２半導体基板の表側面を研磨すること、及び
    第１半導体基板の測定されたエッジ・ロールオフに少なくとも一部基づいて、第２半導体基板を研磨パッドに接触させる間にて研磨パッドに供給される研磨スラリーの量を制御すること
    を含んで成る、半導体基板の研磨方法。
  2. 第１半導体基板は、複数の半導体基板のバッチから成るものであって、前記半導体基板の研磨方法が、
    複数の半導体基板のバッチの各半導体基板の表側面を研磨パッドに接触させること、
    研磨スラリーを研磨パッドに供給して、バッチの複数の半導体基板の各々の表側面を研磨し、研磨された複数の半導体基板のバッチを生じさせること、
    バッチの研磨された複数の半導体基板の各々のエッジ・ロールオフを測定すること、及び
    研磨された複数の半導体基板のバッチの測定されたエッジ・ロールオフに少なくとも一部基づいて、第２半導体基板を研磨パッドに接触させる間にて研磨パッドに供給される研磨スラリーの量を制御すること、
    を含んで成る、請求項１に記載の半導体基板の研磨方法。
  3. バッチの研磨された複数の半導体基板の各々の測定されたエッジ・ロールオフを平均化しており、バッチの平均化したロールオフ量に少なくとも一部基づいて、第２半導体基板を研磨パッドに接触させる間にて研磨パッドに供給される研磨スラリーの量が制御される、請求項２に記載の半導体基板の研磨方法。
  4. 研磨パッドのパッド−パッド変動を決定するため、複数の半導体基板のバッチの平均エッジ・ロールオフを、第１半導体基板の研磨に使用される研磨パッドと同じタイプの複数の研磨パッドの平均エッジ・ロールオフと比べることを更に含んで成る、請求項３に記載の半導体基板の研磨方法。
  5. バッチが、少なくとも２つの半導体基板、または、少なくとも５個、少なくとも１０個もしくは少なくとも２０個の半導体基板を有して成る、請求項２〜４のいずれかに記載の半導体基板の研磨方法。
  6. 第２半導体基板を研磨パッドに接触させる間で研磨パッドに供給される研磨スラリーの量は、研磨パッドのライフタイムに少なくとも一部基づいて制御される、請求項１〜５のいずれかに記載の半導体基板の研磨方法。
  7. 第２半導体基板を研磨パッドに接触させる間で研磨パッドに供給される研磨スラリーの量は、第２半導体基板のフラットネスに少なくとも一部基づいて制御される、請求項１〜６のいずれかに記載の半導体基板の研磨方法。
  8. 研磨スラリーはシリカを含んで成る第１研磨スラリーであって、第１研磨スラリーが第１研磨スラリー体積で研磨パッドへと供給され、前記半導体基板の研磨方法が、
    第２研磨スラリーを第２研磨スラリー体積で研磨パッドへと供給することを更に含んで成り、
    第１研磨スラリーは、第２研磨スラリーよりも相対的に高いシリカ濃度を有し、研磨パッドに供給される第１研磨スラリーの量は、第２研磨スラリー体積に対する第１研磨スラリー体積の比が制御されることによって制御される、請求項１〜７のいずれかに記載の半導体基板の研磨方法。
  9. 第２研磨スラリーがシリカを含んで成る、請求項８に記載の半導体基板の研磨方法。
  10. 第２研磨スラリー体積に対する第１研磨スラリー体積の比は、第１研磨スラリーおよび第２研磨スラリーが研磨パッドに適用される時間を制御することによって制御される、請求項８または９に記載の半導体基板の研磨方法。
  11. 第１研磨スラリーおよび第２研磨スラリーが、研磨パッドへと別個に供給される、請求項８〜１０のいずれかに記載の半導体基板の研磨方法。
  12. 研磨パッドに供給される研磨スラリーの量は、研磨装置の第１テーブルにおいて研磨される際に供給される研磨スラリーの総量であり、前記半導体基板の研磨方法が、研磨装置の第２テーブルへと基板を移すことを含んで成る、請求項１〜１１のいずれかに記載の半導体基板の研磨方法。
  13. 第１半導体基板および第２半導体基板の裏側面は、基板の表側面が研磨される間、研磨パッドに接触していない、請求項１〜１２のいずれかに記載の半導体基板の研磨方法。
  14. 研磨工程が、基板の表側面から約０．５μｍ以下となる材料が除去される仕上げ研磨である、請求項１〜１３のいずれかに記載の半導体基板の研磨方法。
  15. 第１半導体基板は、研磨パッドによって研磨される第１の５個の基板または第１の１０個もしくは２０個の基板である、請求項１〜１４のいずれかに記載の半導体基板の研磨方法。
  16. 第１半導体基板が、研磨パッドによって研磨される第１基板である、請求項１〜１４のいずれかに記載の半導体基板の研磨方法。
  17. 第２半導体基板を研磨パッドに接触させる間で研磨パッドに供給される研磨スラリーの量は、第１半導体基板の測定されたエッジ・ロールオフと、同じタイプの複数の研磨パッドの平均エッジ・ロールオフとの差に少なくとも一部基づいている、請求項１〜１６のいずれかに記載の半導体基板の研磨方法。
  18. 表側面および該表側面と略平行な裏側面を各々有する複数の半導体基板を仕上げ研磨するための方法であって、
    研磨パッドのライフタイムを決定すること、
    半導体基板の表側面のみを研磨パッドに接触させること、
    研磨スラリーを研磨パッドに供給して、半導体基板の表側面を研磨し、研磨された半導体基板を生じさせること、及び
    半導体基板を研磨パッドに接触させる間で研磨パッドに供給される研磨スラリーの量は、研磨パッドのライフタイムに少なくとも一部基づいて制御すること
    を含んで成る、半導体基板の仕上げ研磨方法。
JP2021513335A 2018-09-10 2019-08-23 パッド－パッド変動のために調整を行う半導体基板の研磨方法 Active JP7341223B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862729134P 2018-09-10 2018-09-10
US62/729,134 2018-09-10
PCT/US2019/047829 WO2020055571A1 (en) 2018-09-10 2019-08-23 Methods for polishing semiconductor substrates that adjust for pad-to-pad variance

Publications (3)

Publication Number Publication Date
JP2021536140A true JP2021536140A (ja) 2021-12-23
JPWO2020055571A5 JPWO2020055571A5 (ja) 2022-11-24
JP7341223B2 JP7341223B2 (ja) 2023-09-08

Family

ID=67841307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021513335A Active JP7341223B2 (ja) 2018-09-10 2019-08-23 パッド－パッド変動のために調整を行う半導体基板の研磨方法

Country Status (8)

Country Link
US (1) US11081359B2 (ja)
EP (1) EP3849742B1 (ja)
JP (1) JP7341223B2 (ja)
KR (1) KR102515998B1 (ja)
CN (2) CN114734373A (ja)
SG (1) SG11202102118TA (ja)
TW (1) TWI802747B (ja)
WO (1) WO2020055571A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6635088B2 (ja) * 2017-04-24 2020-01-22 信越半導体株式会社 シリコンウエーハの研磨方法
JP7420328B2 (ja) * 2021-12-27 2024-01-23 株式会社レゾナック うねり予測装置、うねり予測方法、被研磨物の加工方法及びプログラム
CN115752220A (zh) * 2022-12-09 2023-03-07 上海超硅半导体股份有限公司 一种硅片边缘形貌数据化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529455A (ja) * 2000-03-30 2003-10-07 エムイーエムシー・エレクトロニック・マテリアルズ・ソシエタ・ペル・アチオニ ウエハ研磨方法
JP2003285262A (ja) * 2002-03-28 2003-10-07 Shin Etsu Handotai Co Ltd ウエーハの両面研磨装置及び両面研磨方法
WO2017104285A1 (ja) * 2015-12-18 2017-06-22 株式会社Sumco ウェーハ研磨方法および研磨装置
US20170178890A1 (en) * 2015-12-21 2017-06-22 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor substrate polishing methods with dynamic control

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI268286B (en) 2000-04-28 2006-12-11 Kao Corp Roll-off reducing agent
JP2002273649A (ja) 2001-03-15 2002-09-25 Oki Electric Ind Co Ltd ドレッサ−を有する研磨装置
WO2003083917A1 (fr) 2002-03-28 2003-10-09 Shin-Etsu Handotai Co.,Ltd. Dispositif et procede de polissage a double face pour plaquette
KR20040056177A (ko) 2002-12-23 2004-06-30 주식회사 실트론 실리콘웨이퍼의 연마 장치
KR100529434B1 (ko) * 2003-02-04 2005-11-17 동부아남반도체 주식회사 반도체 기판 연마장치의 패드 컨디셔너
DE10324429B4 (de) * 2003-05-28 2010-08-19 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Betreiben eines chemisch-mechanischen Polier Systems mittels eines Sensorsignals eines Polierkissenkonditionierers
TWI386989B (zh) * 2005-02-25 2013-02-21 Ebara Corp 研磨裝置及研磨方法
KR100623189B1 (ko) 2005-05-18 2006-09-13 삼성전자주식회사 슬러리 공급 장치 및 이를 갖는 웨이퍼 연마 장치
JP2007053298A (ja) 2005-08-19 2007-03-01 Nitta Haas Inc 研磨用組成物
EP2410558A3 (en) 2005-11-11 2012-04-18 Hitachi Chemical Co., Ltd. Polishing slurry for silicon oxide, additive liquid and polishing method
KR20080062020A (ko) 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 웨이퍼의 가공방법
JP5057325B2 (ja) 2007-05-11 2012-10-24 ニッタ・ハース株式会社 研磨パッド
JP5275595B2 (ja) 2007-08-29 2013-08-28 日本化学工業株式会社 半導体ウエハ研磨用組成物および研磨方法
JP5450946B2 (ja) 2007-09-27 2014-03-26 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハの両面研磨方法
US8192248B2 (en) 2008-05-30 2012-06-05 Memc Electronic Materials, Inc. Semiconductor wafer polishing apparatus and method of polishing
JP5415735B2 (ja) 2008-09-26 2014-02-12 株式会社荏原製作所 ドレッシング方法、ドレッシング条件の決定方法、ドレッシング条件決定プログラム、および研磨装置
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
CN102189469B (zh) * 2010-03-11 2013-04-10 中芯国际集成电路制造(上海)有限公司 用于动态调整化学机械抛光的时间界限的方法
TWI565559B (zh) 2011-07-19 2017-01-11 荏原製作所股份有限公司 研磨裝置及方法
CN103733314B (zh) 2011-09-01 2016-05-04 信越半导体株式会社 硅晶片的研磨方法及研磨剂
US20140015107A1 (en) * 2012-07-12 2014-01-16 Macronix International Co., Ltd. Method to improve within wafer uniformity of cmp process
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US9193025B2 (en) 2013-03-13 2015-11-24 Sunedison Semiconductor Limited (Uen201334164H) Single side polishing using shape matching
CN105081957A (zh) * 2014-05-14 2015-11-25 和舰科技(苏州)有限公司 一种用于晶圆平坦化生产的化学机械研磨方法
US9566687B2 (en) 2014-10-13 2017-02-14 Sunedison Semiconductor Limited (Uen201334164H) Center flex single side polishing head having recess and cap
US10128146B2 (en) * 2015-08-20 2018-11-13 Globalwafers Co., Ltd. Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures
JP6794275B2 (ja) 2017-01-17 2020-12-02 株式会社荏原製作所 研磨方法
WO2019099541A1 (en) * 2017-11-16 2019-05-23 Applied Materials, Inc. Predictive filter for polishing pad wear rate monitoring

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529455A (ja) * 2000-03-30 2003-10-07 エムイーエムシー・エレクトロニック・マテリアルズ・ソシエタ・ペル・アチオニ ウエハ研磨方法
JP2003285262A (ja) * 2002-03-28 2003-10-07 Shin Etsu Handotai Co Ltd ウエーハの両面研磨装置及び両面研磨方法
WO2017104285A1 (ja) * 2015-12-18 2017-06-22 株式会社Sumco ウェーハ研磨方法および研磨装置
US20170178890A1 (en) * 2015-12-21 2017-06-22 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor substrate polishing methods with dynamic control

Also Published As

Publication number Publication date
JP7341223B2 (ja) 2023-09-08
KR102515998B1 (ko) 2023-03-29
TWI802747B (zh) 2023-05-21
CN114734373A (zh) 2022-07-12
US11081359B2 (en) 2021-08-03
EP3849742B1 (en) 2022-10-05
SG11202102118TA (en) 2021-04-29
TW202023749A (zh) 2020-07-01
KR20210045495A (ko) 2021-04-26
CN113165137A (zh) 2021-07-23
EP3849742A1 (en) 2021-07-21
WO2020055571A1 (en) 2020-03-19
US20200083057A1 (en) 2020-03-12
CN113165137B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
CN101927447B (zh) 双面抛光半导体晶片的方法
JP7341223B2 (ja) パッド－パッド変動のために調整を行う半導体基板の研磨方法
TWI566287B (zh) 半導體材料晶圓的拋光方法
JP2005264057A (ja) 研磨用砥粒、研磨剤、研磨液、研磨液の製造方法、研磨方法及び半導体素子の製造方法
US20130130595A1 (en) Polishing agent and polishing method
US8389409B2 (en) Method for producing a semiconductor wafer
CN110546740B (zh) 硅晶圆的研磨方法
CN111251163B (zh) 一种获得亲水性表面的抛光硅片加工方法
JP2005045102A (ja) ウエーハの研磨方法
KR102574629B1 (ko) 연마 방법 및 조성 조정제
US10600634B2 (en) Semiconductor substrate polishing methods with dynamic control
WO2011058816A1 (ja) Ｃｍｐ研磨液、並びに、これを用いた研磨方法及び半導体基板の製造方法
JPWO2020055571A5 (ja)
TW201720578A (zh) 研磨方法
US20230197455A1 (en) Methods for polishing semiconductor substrates
KR102492236B1 (ko) 연마장치 및 웨이퍼의 연마방법
JP2007149923A (ja) 半導体ウェーハの平坦化加工方法
KR101581469B1 (ko) 웨이퍼 연마방법
KR20030042858A (ko) 실리콘 웨이퍼 연마 장치 및 제조 방법
JP2001198799A (ja) 半導体ウェーハの研磨方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20221025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230829

R150 Certificate of patent or registration of utility model

Ref document number: 7341223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150