KR102515998B1 - 패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들 - Google Patents

패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들 Download PDF

Info

Publication number
KR102515998B1
KR102515998B1 KR1020217010352A KR20217010352A KR102515998B1 KR 102515998 B1 KR102515998 B1 KR 102515998B1 KR 1020217010352 A KR1020217010352 A KR 1020217010352A KR 20217010352 A KR20217010352 A KR 20217010352A KR 102515998 B1 KR102515998 B1 KR 102515998B1
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor substrate
pad
slurry
polishing pad
Prior art date
Application number
KR1020217010352A
Other languages
English (en)
Other versions
KR20210045495A (ko
Inventor
이치로 요시무라
알렉스 추
에이치.제이. 치우
수미트 바가바트
태형 김
노리마사 카타쿠라
마사루 키타자와
Original Assignee
글로벌웨이퍼스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨이퍼스 씨오., 엘티디. filed Critical 글로벌웨이퍼스 씨오., 엘티디.
Publication of KR20210045495A publication Critical patent/KR20210045495A/ko
Application granted granted Critical
Publication of KR102515998B1 publication Critical patent/KR102515998B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/34—Accessories
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/03—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent according to the final size of the previously ground workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/04—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent involving measurement of the workpiece at the place of grinding during grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9503—Wafer edge inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)

Abstract

연마 패드의 패드 대 패드 변동에 기초하여 마감 연마 시퀀스를 조정하는 것을 포함하는 반도체 기판들을 연마하기 위한 방법들이 개시된다.

Description

패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들
본 출원은 2018년 9월 10일자로 출원된 미국 가특허 출원 제62/729,134호의 이익을 주장하며, 이는 모든 관련되고 일관된 목적을 위해 본 명세서에 참조로 포함된다.
본 개시내용의 분야는 반도체 기판들을 연마하기 위한 방법들에 관한 것으로, 특히, 연마 패드의 패드 대 패드 변동(pad-to-pad variance)에 기초하여 마감 연마 시퀀스를 조정하는 것을 포함하는 방법들에 관한 것이다.
반도체 웨이퍼들은 상부에 회로망이 인쇄되는 집적 회로(IC) 칩들의 생산에서 일반적으로 사용된다. 그러한 회로망은 소형화된 형태로 웨이퍼들의 표면 상으로 먼저 인쇄된다. 그 후, 웨이퍼들이 회로 칩들로 나누어진다. 이러한 소형화된 회로망은, 회로망이 웨이퍼의 전체 표면 위에 적절하게 인쇄될 수 있도록 보장하기 위해서, 각 웨이퍼의 전면 및 후면이 극도로 평탄하고 평행할 것을 요구한다. 이러한 것을 달성하기 위해서, 웨이퍼가 잉곳(ingot)으로부터 절단된 후에 웨이퍼의 전면 및 후면의 평탄도 및 평행관계를 개선하기 위해서, 연삭 및 연마 프로세스가 일반적으로 이용된다. 전자 빔-리소그래피 또는 포토리소그래피 프로세스에 의해 웨이퍼 상에 소형화된 회로들을 인쇄하기 위한 준비로 웨이퍼를 연마할 때 특히 양호한 마감이 요구된다. 소형화된 회로들이 상부에 인쇄되는 웨이퍼 표면은 반드시 평탄해야 한다.
연마 프로세스들은, 에지 근처에서의 기계적 및/또는 화학적 힘들의 불균일한 분포로 인해, 반도체 웨이퍼의 프로파일이 구조체의 에지 근처에서 변경되게 할 수 있다. 예를 들어, 구조체의 주변 에지에서의 두께 프로파일이 감소될 수 있는데, 즉 "에지 롤-오프(edge roll-off)"가 관찰될 수 있다. 에지 롤-오프는 디바이스 제조에 이용가능한 웨이퍼의 부분을 감소시킨다. 에지 롤-오프는 미국 특허 공개 제2017/0178890호에 개시된 바와 같은 동적 제어 방법들을 통해 제어될 수 있지만, 연마 패드들 사이의 변동성은 연마된 기판들의 에지 롤-오프의 차이를 야기할 수 있다. 이러한 변동성은 제조 프로세스 내의 허용 오차들로 인해 발생할 수 있고, 패드 압축성 및/또는 두께의 변동으로인해 발생할 수 있다.
패드 대 패드 변동성에 기인할 수 있는 에지 롤-오프의 변화들을 오프셋하는 동안 에지 롤-오프를 최소화하면서 기판 평탄도 및/또는 표면 거칠기를 개선하는 반도체 기판들을 연마하기 위한 방법들이 필요하다.
본 섹션은 이하에 설명되고 및/또는 청구되는 본 개시내용의 다양한 양태와 관련될 수 있는 기술의 다양한 양태를 독자에게 소개하기 위한 것이다. 본 논의는 본 개시내용의 다양한 양태의 더 나은 이해를 촉구하기 위해 배경 정보를 독자에게 제공하는데 도움이 될 것으로 생각된다. 따라서, 이 문장들은 선행기술의 인정(admissions)으로서가 아닌, 이러한 견지에서 읽혀야 한다는 것이 이해되어야 한다.
본 개시내용의 일 양태는 반도체 기판들을 연마하기 위한 방법에 관한 것이다. 각각의 기판은 전면과 전면과 대체로 평행한 후면을 가진다. 제1 반도체 기판의 전면은 연마 패드와 접촉된다. 연마 슬러리가 연마 패드에 공급되어 제1 반도체 기판의 전면을 연마하고 연마된 제1 반도체 기판을 생성한다. 제1 반도체 기판의 에지 롤-오프가 측정된다. 제2 반도체 기판의 전면은 연마 패드와 접촉된다. 연마 슬러리가 연마 패드에 공급되어 제2 반도체 기판의 전면을 연마한다. 제2 반도체 기판을 연마 패드와 접촉시키는 동안 연마 패드에 공급되는 연마 슬러리의 양은 제1 반도체 기판의 측정된 에지 롤-오프에 적어도 부분적으로 기초하여 제어된다.
본 개시내용의 다른 양태는 반도체 기판들을 마감-연마하기 위한 방법에 관한 것이다. 각각의 기판은 전면과 전면과 대체로 평행한 후면을 가진다. 연마 패드의 수명이 결정된다. 반도체 기판의 전면만이 연마 패드와 접촉된다. 연마 슬러리가 연마 패드에 공급되어 반도체 기판의 전면을 연마하고 연마된 반도체 기판을 생성한다. 반도체 기판을 연마 패드와 접촉시키는 동안 연마 패드에 공급되는 연마 슬러리의 양은 연마 패드의 수명에 적어도 부분적으로 기초하여 제어된다.
각종 개선들에는 본 개시내용의 상술한 양태들과 관련하여 주목된 특징들이 존재한다. 추가의 특징들이 또한 본 개시내용의 상술한 양태들에도 포함될 수 있다. 이러한 개선들 및 추가의 특징들은 개별적으로, 또는 임의의 조합으로 존재할 수 있다. 예를 들어, 본 개시내용의 예시된 임의의 실시예들과 관련하여 하기에 논의된 각종 특징들은, 단독으로 또는 임의의 조합으로 본 개시내용의 상술한 임의의 양태들에 포함될 수 있다.
도 1은 마감 연마 장치의 개략도이고;
도 2는 롤-오프량의 측정을 개략적으로 나타내는 웨이퍼의 단면도이고;
도 3은 상이한 마감 연마 조건들에 대한 웨이퍼 반경에 걸쳐 제거된 재료의 양의 변화의 그래프이고;
도 4는 제1 실리카-함유 연마 슬러리의 양을 변화시킬 때 마감 연마된 웨이퍼들의 에지 롤-오프의 변화의 그래프이고;
도 5는 제1 실리카-함유 연마 슬러리의 양을 변화시킬 때 마감 연마된 웨이퍼들의 에지 근방의 평탄도 변화의 그래프이고;
도 6은 알칼리 연마 슬러리의 양을 변화시킬 때 마감 연마된 웨이퍼들의 에지 롤-오프의 변화의 박스-플롯이고;
도 7은 제1 실리카-함유 연마 슬러리 및 제2 실리카-함유 연마 슬러리가 공급되는 시간을 변화시킬 때 마감 연마된 웨이퍼들의 에지 롤-오프의 변화의 그래프이고;
도 8은 패드 수명이 변할 때 마감 연마된 웨이퍼들의 에지 롤-오프의 변화의 그래프이고;
도 9는 웨이퍼들의 전체적인 평탄도가 변함에 따른 마감 연마된 웨이퍼들의 에지 롤-오프의 변화의 그래프이다.
대응하는 참조 번호들은 도면들에 걸쳐 대응하는 부분들을 지칭한다.
본 개시내용의 제공은 반도체 기판들을 연마하기 위한 방법들에 관한 것이다. 적합한 기판들(본 명세서에서 반도체 "웨이퍼들" 또는 "구조체들"로도 지칭될 수 있음)은 초크랄스키(Czochralski) 프로세스에 의해 형성된 잉곳들로부터 웨이퍼들을 슬라이싱함으로써 획득된 기판들을 포함하는 단결정 실리콘 기판들을 포함한다. 각각의 기판은 중심 축, 전면, 및 전면에 평행한 후면을 포함한다. 전면과 후면은 중심 축에 대체로 수직이다. 원주 에지는 전면과 후면을 연결하고, 반경은 중심 축으로부터 원주 에지까지 연장된다. 본 개시내용의 방법들에 따라 연마된 구조체들은, 예를 들어, 200mm, 300mm, 300mm 초과, 또는 심지어 450mm 직경의 웨이퍼들을 포함하는 본 기술분야의 통상의 기술자에 의해 사용하기에 적합한 임의의 직경일 수 있다.
본 개시내용의 하나 이상의 실시예에서, 에지 롤-오프를 결정하기 위해 반도체 기판을 연마하고(예를 들어, 마감 연마하고) 그 연마된 반도체 기판을 분석한다. 에지 롤-오프는 패드의 패드 대 패드 변동(즉, 동일한 타입의 패드들의 평균 롤-오프로부터의 편차)을 결정하는데 사용된다. 연마 프로세스는 측정된 에지 롤-오프에 적어도 부분적으로 기초하여 조정될 수 있다. 일부 실시예들에서, 반도체 구조체들의 배치(batch)가 연마되고, 웨이퍼들의 배치의 측정된 에지 롤-오프가 연마 시퀀스를 조정하는데 사용된다.
본 개시내용의 하나 이상의 실시예에서, 반도체 기판은 연마 시퀀스에 사용되는 패드들 중 하나의 패드 대 패드 변동이 결정되기 전에 하나 이상의 단계에서 연마될 수 있다. 예를 들어, 일부 실시예들에서, 구조체의 전면 및 옵션으로 후면이 연마되는(즉, 양면 연마가 수행되는) 제1 연마 단계가 수행된다. 일반적으로, 연마는 약 1㎛ x 약 1㎛ 내지 약 100㎛ x 약 100㎛의 스캔 크기에서 AFM(atomic force microscope)으로 측정할 때 웨이퍼의 표면 거칠기를 약 3.5Å 미만으로, 심지어 약 2.5Å만큼 낮게 또는 심지어 약 2Å으로 감소시키는 "거친" 연마이다. 본 명세서의 목적을 위해, 표면 거칠기는 다르게 지시되지 않는 한 RMS(root mean square)로서 표현된다. 거친 연마는 통상적으로 웨이퍼의 표면으로부터 약 1㎛ 내지 약 20㎛의 재료, 보다 일반적으로는 약 5㎛ 내지 약 15㎛의 재료를 제거한다.
거친 연마(및 아래에 설명되는 마감 연마)는 예를 들어, CMP(chemical-mechanical planarization)에 의해 달성될 수 있다. CMP는 통상적으로 연마재 슬러리에의 웨이퍼의 침지 및 폴리머 패드에 의한 웨이퍼의 연마를 포함한다. 화학적 및 기계적 액션의 조합을 통해, 웨이퍼의 표면이 평활화된다. 통상적으로 화학적 및 열적 안정 상태가 달성될 때까지 그리고 웨이퍼들이 이들의 목표 형상 및 평탄도를 달성할 때까지 연마가 수행된다. 거친 연마는 Peter Wolters(예를 들어, AC2000 연마기; 독일 렌츠부르크) 또는 Fujikoshi(일본 도쿄), Speedfam(일본 가나와)로부터 상업적으로 입수가능한 양면 연마기에서 수행될 수 있다. 실리콘 연마를 위한 스톡 제거 패드들(stock removal pads)은 Psiloquest(플로리다, 올랜도) 및 다우 케미컬사(Dow Chemical Company)(미시건, 미들랜드)로부터 입수가능하고, 실리카 기반 슬러리들은 다우 케미컬사의 Cabot(메사추세츠, 보스톤), Nalco(일리노이, 네이퍼빌), Bayer MaterialScience(독일, 레버쿠젠), DA NanoMaterials(아리조나, 템피) 및 Fujimi(일본, 키요소)로부터 구입될 수 있다.
약 300 초 내지 약 60 분 동안 그리고 약 50ml/분 내지 약 300ml/분(또는 약 75ml/분 내지 약 125ml/분)의 슬러리 유속으로 약 150g/cm2 내지 약 700g/cm2의 패드 압력에서 거친 연마 단계를 수행할 수 있다. 그러나, 본 개시내용의 범주를 벗어나지 않고 다른 연마 시간, 패드 압력 및 슬러리 유속이 사용될 수 있다는 것을 이해해야 한다.
거친 연마가 완료된 후에, 웨이퍼들은 린스 및 건조될 수 있다. 또한, 웨이퍼들에는 습식 벤치(wet bench) 또는 스핀 세정이 실시될 수 있다. 습식 벤치 세정은 옵션으로 상승된 온도(예를 들어, 약 50℃ 내지 약 80℃에서 웨이퍼들을 SC-1 세정 용액(즉, 수산화 암모늄 및 과산화 수소)과 접촉시키는 것을 포함할 수 있다. 스핀 세정은 HF 용액 및 오존화된 물과의 접촉을 포함하고, 실온에서 수행될 수 있다.
세정 후에, 제2 연마 단계가 수행될 수 있다. 제2 연마 단계는 통상적으로 기판의 전면이 턴테이블 또는 플래튼(platen)에 부착된 연마 패드와 접촉하는 "마감(finish)" 또는 "미러(mirror)" 연마이다. 마감 연마는 약 10㎛ x 약 10㎛ 내지 약 100㎛ x 약 100㎛의 스캔 크기에서 AFM에 의해 측정될 때, 웨이퍼의 표면 거칠기를 약 2.0Å 미만으로 감소시킨다. 마감 연마는 약 10㎛ x 약 10㎛ 내지 약 100㎛ x 약 100㎛의 스캔 크기에서 표면 거칠기를 약 1.5Å 미만 또는 약 1.2Å 미만으로 훨씬 더 감소시킬 수 있다. 마감 연마는 통상적으로 표면으로부터 약 0.5㎛ 이하의 재료만을 제거한다.
도 1을 참조하면, 적합한 마감 연마 장치는 연마 테이블(7)에 장착된 연마 패드(1)를 포함할 수 있다. 연마 헤드들(31)은 기판들(20)의 전면들이 패드(1)에 접촉하도록 리테이너들(retainers)(25)을 사용하여 기판들(20)을 유지한다. 슬러리(38)는 연마 패드(1)에 공급된다. 연마 헤드(31)는 기판들의 전면을 연마하기 위해 패드(1)에 대해 기판들(20)을 이동시키도록 고속으로 진동한다.
마감 연마를 위한 적합한 연마기들은 Lapmaster SFT(예를 들어, 일본 키요다-쿠, LGP-708)로부터 획득할 수 있다. 적합한 패드들은 다우 케미컬사의 SUBA 패드와 같은 폴리우레탄 함침 폴리에틸렌 패드들, 후지미(Fujimi)의 SURFIN 패드와 같은 스웨드형(suede-type) 패드(폴리우레탄 폼 패드라고도 함), Chiyoda KK의 CIEGAL 패드(일본, 오사카) 및 다우 케미컬사의 SPM 패드를 포함한다.
마감 연마(즉, 마감 연마의 제1 테이블)는 적어도 약 60초 동안 또는 심지어 약 90, 120 또는 180초 동안 발생할 수 있다. 총 슬러리 유속은 약 500ml/분 내지 약 1000ml/분(혼합된 총량) 범위일 수 있고, 패드 압력은 약 60g/cm2 내지 약 200g/cm2 범위일 수 있지만; 본 개시내용의 범주를 벗어나지 않고 다른 연마 시간, 패드 압력 및 슬러리 유속이 사용될 수 있다는 것을 이해해야 한다.
마감 연마는 몇몇 연마 단계들을 포함할 수 있다. 예를 들어, 구조체는 마감 연마기의 2개 이상의 테이블(즉, 상이한 연마 패드가 사용되는 상이한 워크스테이션들)에서 수 개의 개별 연마 시퀀스에 노출될 수 있다. 테이블에서 연마 패드에 공급되는 연마 슬러리가 또한 연마 시퀀스 동안 변화될 수 있다.
하나 이상의 연마 슬러리가 연마 장치의 제1 테이블(즉, 제1 연마 패드)에서 다양한 시퀀스로 연마 패드에 공급될 수 있다. 본 개시내용의 실시예들에 따르면, 단독으로 또는 연마 시퀀스들을 조합하여 사용될 수 있는 적절한 슬러리들은 소정 양의 실리카 입자들을 포함하는 제1 연마 슬러리, 소정 양의 실리카 입자들을 또한 포함하지만 제1 슬러리보다 작은 농도의 제2 연마 슬러리, 알칼리(즉, 가성(caustic))이고 통상적으로 실리카 입자들을 포함하지 않는 제3 연마 슬러리, 및 탈이온수인 제4 연마 슬러리를 포함한다. 이와 관련하여, 본 명세서에서 언급된 바와 같은 용어 "슬러리"는 (가성 용액 및 탈이온수와 같은 입자들을 내부에 갖지 않는 용액들을 포함하는) 다양한 현탁액 및 용액들을 나타내고, 액체 내의 입자들의 존재를 암시하려는 의도가 아니라는 점에 주목해야 한다.
제1 및 제2 슬러리의 실리카 입자들은 콜로이드 실리카일 수 있고 입자들은 폴리머 내에 캡슐화될 수 있다. 적합한 제1 실리카-함유 연마 슬러리들은 Syton-HT50(Du Pont Air Products NanoMaterials; 아리조나, 템페)과 DVSTS029(Nalco Water; 미네소타, 세인트 폴)를 포함한다. 적합한 제2 실리카-함유 연마 슬러리들은 (Fujimi; 일본, 도쿄)의 Glanzox-3018과 NP 8020(Nitta Haas; 일본, 오사카)를 포함한다.
제1 및 제2 연마 슬러리 내의 실리카의 농도는 제2 슬러리 내에 더 적은 실리카 입자들을 사용하여 변화될 수 있다. 보다 통상적으로, 농도는 입자들 자체 내에 더 적은 실리카(즉, 더 많은 폴리머 캡슐화 및 더 적은 실리카)를 포함하는 실리카 입자들을 사용함으로써 변화된다.
일부 실시예들에서, 제1 연마 슬러리는 제1 세트의 실리카 입자들을 포함하고, 제2 슬러리는 제2 세트의 실리카 입자들을 포함한다. 제1 세트의 실리카 입자들은 X1의 실리카 함량을 갖고, 제2 세트는 X2의 실리카 함량을 갖고, X1은 X2보다 크다. 입자들의 실리카 함량은 2개의 세트 간에 상이한 캡슐화 정도(즉, 폴리머의 두께)로 적어도 하나의 세트의 입자들을 폴리머로 개별적으로 캡슐화함으로써 변화될 수 있다. 폴리머는 입자들의 세트 내의 실리카 함량을 감소시킨다. 일부 실시예에서, 약 X1 대 약 X2의 비율은 적어도 약 2:1 또는 심지어 적어도 약 3:1, 적어도 약 5:1, 적어도 약 10:1 또는 심지어 적어도 약 15:1이다. X1과 약 X2 사이의 차이(즉, X1 빼기(minus) X2)는 약 5wt%, 적어도 약 10wt%, 적어도 약 25wt% 또는 적어도 약 50wt%일 수 있다.
일부 실시예에서, 제1 세트의 제1 연마 슬러리의 실리카 입자들은 폴리머 내에 개별적으로 캡슐화되고, 제1 세트는 적어도 약 50wt% 실리카 또는 적어도 약 60wt%, 적어도 약 70wt%, 약 50wt% 내지 약 95wt%, 약 60wt% 내지 약 95wt% 또는 약 70wt% 내지 약 90wt% 실리카를 포함한다.
제2 연마 슬러리의 제2 세트의 실리카 입자들은 또한 개별적으로 폴리머 캡슐화될 수 있다. 제2 세트의 폴리머-캡슐화된 실리카 입자들은 약 25wt% 미만의 실리카, 또는 다른 실시예들에서와 같이, 약 15wt% 미만, 약 10wt% 미만, 약 1wt% 내지 약 25wt%, 약 1wt% 내지 약 15wt%, 또는 약 1wt% 내지 약 10wt% 실리카를 포함할 수 있다.
제3 연마 슬러리는 알칼리(예를 들어, KOH, NaOH 또는 NH4 염을 포함함)이며, 통상적으로 실리카 입자들을 포함하지 않는다. 슬러리는 12 초과의 pH(예를 들어, 약 13 내지 약 14의 pH)를 가질 수 있다.
제1, 제2, 제3 및 제4 연마 슬러리들은 단독으로 또는 다양한 연마 시퀀스들의 다양한 조합들로 도포될 수 있다. 예시적인 시퀀스에서 그리고 본 개시내용의 일부 실시예에 따르면, 마감 연마기의 제1 테이블에서의 마감 연마는 연마 패드가 실리카를 포함하는 제1 연마 슬러리 및 알칼리인 제3 연마 슬러리와 동시에 접촉되는 제1 마감 연마 단계로 시작한다. 2개의 슬러리는 연마기에서 결합될 수 있거나(즉, 패드에서 개별적으로 공급될 수 있거나), 패드에 공급되기 전에 혼합될 수 있다.
제1 테이블의 제2 마감 연마 단계에서, 제2 실리카-함유 연마 슬러리와 제3 알칼리 연마 슬러리가 동시에 연마 패드에 공급된다. 탈이온수를 포함하는 제4 슬러리가 제2 단계에서 알칼리인 제3 슬러리에 부가하여 또는 그 대안으로서 사용될 수 있다. 일반적으로, 제2 연마 슬러리는 제1 연마 슬러리가 제1 단계에서 완전히 공급된 후에만 패드에 공급된다.
제1 테이블의 제3 마감 연마 단계에서, 실리카 입자들을 포함하는 제2 연마 슬러리 및/또는 탈이온수를 포함하는 제4 연마 슬러리가 연마 패드에 공급된다. 일반적으로, 제3 슬러리는 에칭 피트들(etching pits)의 형성을 방지하기 위해 알칼리를 포함하지 않는다.
제1 테이블의 연마 시퀀스들이 완료된 후에, 반도체 기판은 제2 또는 심지어 제3 테이블로 이송될 수 있다. 제2 및 제3 테이블은 제1 테이블의 것과 동일하거나 상이한 연마 패드들을 포함할 수 있다. 제1 슬러리보다 낮은 농도의 실리카를 갖는 제2 연마 슬러리 및/또는 탈이온수를 포함하는 제4 슬러리가 제2 및 제3 테이블에서 이용될 수 있다.
본 개시내용의 실시예들에 따르면, 연마(예를 들어, 마감 연마)된 기판 또는 기판들의 배치는, 마감 연마기의 연마 시퀀스(예를 들어, 제1 테이블의 시퀀스)를 조정하기 위한 피드백을 제공하기 위해 구조체의 에지 롤-오프를 측정함으로써 분석된다. 연마된 기판은 에지 롤-오프("롤-오프량" 또는 간단히 "ROA"라고도 지칭됨)를 결정하기 위해 분석된다.
에지 롤-오프는 모든 관련되고 일관된 목적을 위해 본 명세서에 참조로 포함되는, M. Kimura 등, "A New Method for the Precise Measurement of Wafer Roll off of Silicon Polished Wafer," Jpn. Jo. Appl. Phys., vol. 38, pp. 38-39 (1999)에 개시된 바와 같이 높이 데이터 프로파일을 사용하여 측정될 수 있다. 일반적으로, 키무라(Kimura)의 방법들은 모든 관련되고 일관된 목적을 위해 본 명세서에 참조로 포함되는, 예를 들어, SEMI M69: Practice for Determining Wafer Near-Edge Geometry using Roll-off Amount, ROA (Preliminary)(2007)에 의해서 업계에 의해 표준화되었다. 대부분의 상업적으로 입수가능한 웨이퍼-검사 기구들은 ROA를 계산하도록 미리 프로그래밍된다. 예를 들어, ROA는 WaferSight 분석 하드웨어(캘리포니아, 밀피타스)를 사용하는 KLA-Tencor Wafer Inspection System을 사용함으로써 결정될 수 있다.
도 2를 참조하면, 웨이퍼(20)의 ROA는 일반적으로 웨이퍼 반경을 따르는 3개의 지점(P1, P2 및 P3)을 참조하여 결정된다. 기준선 R은 2개의 지점(P1, P2) 사이에 피팅된다. 제3 지점(P3)은 통상적으로 롤-오프가 관찰되는 웨이퍼의 원주 에지 근방에 있다. ROA는 기준선 R과 제3 지점 P3 사이의 거리이다. 기준선 R은 1차 선형 라인 또는 3차 다항식으로서 피팅될 수 있다. 본 개시내용의 목적을 위해, 기준선은 다르게 언급되지 않는 한 1차 선형 라인으로서 피팅된다.
이와 관련하여, ROA는 전면 ROA, 후면 ROA 또는 두께 ROA에 관하여(즉, 평균 두께 프로파일을 사용하여) 표현될 수 있다. 전면 ROA 및 후면 ROA 측정은 각각의 전면 또는 후면을 따라 P1과 P2 사이에 최상-피트 기준선 R을 피팅하는 것을 포함하고, 두께 ROA는 P1과 P2 사이의 다양한 웨이퍼(20) 두께에 대해 최상 피트 선을 피팅하는 것을 포함한다(즉, 두께 ROA는 전면과 후면 둘 다를 고려한다).
ROA를 결정하기 위해 3개의 지점 중 임의의 지점이 선택될 수 있지만, 특히 300mm 기판들에 대해, 본 기술분야에서 사용되는 하나의 일반적인 방법은 기준선 R을 형성하기 위해 웨이퍼의 중심 축으로부터 웨이퍼의 반경의 약 80%인 제1 지점과 웨이퍼의 중심 축으로부터 반경의 약 93.3%인 제2 지점을 사용하는 것을 포함한다. 이들 지점은 300mm 직경의 웨이퍼에서 웨이퍼의 중심 축으로부터 약 120mm 및 140mm이다. 중심 축으로부터 웨이퍼의 반경의 약 98.7%(즉, 300mm 직경의 웨이퍼에 대해 중심 축으로부터 약 148mm에 있음)인 제3 지점이 사용될 수 있고, 기준선과 제3 지점 사이의 거리는 ROA이다. ROA는 또한 중심 축으로부터의 웨이퍼의 반경의 약 98.0% 또는 중심 축으로부터의 웨이퍼의 반경의 약 99.3%(300mm 직경의 웨이퍼들에 대해 각각 약 147mm 및 약 149mm)인 제3 지점을 사용하여 결정될 수 있다.
ROA는 웨이퍼의 몇몇 반경에 걸쳐 측정되고 평균화될 수 있다. 예를 들어, 웨이퍼에 걸쳐 각을 이루어 이격된 2, 4 또는 8개의 반경의 ROA가 측정되고 평균화될 수 있다. 예를 들어, ROA는 8개의 반경(예를 들어, SEMI M69에서 설명된 바와 같이 R-θ 좌표계에서 0°, 45°, 90°, 135°, 180°, 225°, 275° 및 315°에서의 8개의 반경)의 ROA를 평균화함으로써 측정될 수 있다.
전술한 바와 같이, ROA 측정은 전면 프로파일, 후면 프로파일 또는 두께 프로파일을 포함할 수 있다. 이와 관련하여, 본 명세서에서 사용되는 바와 같은 "ROA"는, 달리 언급되지 않는 한, 웨이퍼의 반경의 80% 내지 93.3%에서 확립되는 선형 1차 라인으로 그리고 반경의 98.7%에 있는 웨이퍼의 환형 에지 부분의 기준점으로 웨이퍼의 최상-피트 두께 프로파일(즉, 전면 ROA 이외의 두께 ROA)을 사용하여 측정된 ROA를 지칭한다.
두께 프로파일에 관하여, ROA는 웨이퍼가 그것의 주변 에지 부분에서 더 두껍게 되는 양수일 수 있거나 웨이퍼가 그것의 주변 에지 부분에서 덜 두껍게 되는 음수일 수 있다는 것을 이해해야 한다. 이와 관련하여, ROA의 양(음수 또는 양수)과 관련하여 본 명세서에서 "미만"이라는 문구의 사용은 ROA가 언급된 양으로부터 약 0까지의 범위에 있음을 나타낸다(예를 들어, "약 -700nm 미만"의 ROA는 약 -700nm 내지 약 0의 ROA 범위를 지칭하고, "약 700nm 미만"의 ROA는 약 700nm 내지 약 0의 범위의 ROA를 지칭한다). 추가적으로, ROA의 양(음수(negative) 또는 양수(positive))과 관련하여 문구 "초과"의 사용은 웨이퍼의 에지 부분이 언급된 양보다 웨이퍼의 축방향 중심으로부터 더 멀리 떨어져 있는 롤-오프 양을 포함한다.
또한, "델타 ROA/ERO"(도 4 및 도 6 참조)에 대한 참조는 이전의 프로세스 조건으로부터의 ROA의 변화를 참조한다는 점에 주목해야 한다. 에지에서 폴-오프(fall-off)가 관찰되는 음수의 ROA들(예를 들어, -700㎚)의 경우, 양수의 델타 ROA/ERO는 변경된 조건에서 에지 롤-오프의 개선을 나타내는 반면(즉, 에지가 많이 떨어지지 않았다), 음수의 델타 ROA/ERO는 에지에서 추가적인 폴-오프를 나타낸다. 에지에서 업-틱(up-tick)이 관찰되는 양수의 ROA들(예를 들어, 700nm)의 경우, 양수의 델타 ROA/ERO는 변경된 조건에 대한 에지에서의 추가 업틱을 나타내는 반면, 음수의 델타 ROA는 변경된 조건에 대한 에지에서의 더 적은 업틱을 나타낸다.
일부 실시예에서, 하나 이상의(예를 들어, 배치(batch)) 반도체 기판은 새로운 연마 패드가 인스톨된 후에 분석된다. 연마된 반도체 기판의 에지 롤-오프는 패드의 패드 대 패드 변동(예를 들어, "평균" 에지 롤-오프로부터의 변동)을 결정하는데 사용된다. 연마된 반도체 기판(본 명세서에서 "제1" 반도체 기판이라고 지칭될 수 있음) 또는 기판들의 배치의 측정된 에지 롤-오프는 후속하여 연마된 기판들(본 명세서에서 "제2" 반도체 기판이라고 지칭될 수 있음)에 대한 마감 연마기의 제1 테이블의 연마 시퀀스를 조정하는데 사용된다. 예를 들어, 연마 패드에 공급되는 제1 연마 슬러리의 양이 제어될 수 있다. 일부 실시예에서, 제1 테이블에서 공급되는 제1 연마 슬러리 볼륨 및/또는 제2 연마 슬러리 볼륨은 분석된 기판들의 측정된 에지 롤-오프에 기초하여 제어된다. 연마 프로세스는 모든 관련되고 일관된 목적을 위해 본 명세서에 참조로 포함되는, 미국 특허 공개 제2017/0178890호에 개시된 방법들 중 하나 이상에 따라 에지 롤-오프를 조정하도록 제어될 수 있다.
본 개시내용의 일부 실시예들에 따르면, 연마 패드의 패드 대 패드 변동을 결정하기 위해, 제1 반도체 기판 또는 기판들의 배치의 에지 롤-오프가 제1 반도체 기판을 연마하는데 사용되는 연마 패드와 동일한 타입의 연마 패드들의 평균 에지 롤-오프와 비교된다. 제2 반도체 기판을 연마 패드와 접촉시키는 동안 연마 패드에 공급되는 연마 슬러리(예를 들어, 제1 실리카-함유 슬러리)의 양은 제1 반도체 기판의 측정된 에지 롤-오프와 동일한 타입의 연마 패드들의 평균 에지 롤-오프 사이의 차이에 적어도 부분적으로 기초할 수 있다. 특정 타입의 연마 패드의 평균 에지 롤-오프는 동일한 타입의 패드들을 사용하여 이전의 연마 런들(polishing runs)로부터 결정될 수 있다.
연마 패드의 패드 대 패드 변동을 결정하기 위해 에지 롤-오프를 측정함으로써 제1 연마된 반도체 기판(들)이 분석되는 실시예들에서, 패드는 연마 테이블 상에 인스톨된 새로운 패드일 수 있다. 반도체 구조체(들)는 (이상적으로) 새로운 패드에 의해 연마되는 제1 반도체 구조체일 수 있거나, 또는 새로운 연마 패드에 의해 연마되는 처음 5개, 처음 10개 또는 처음 20개의 기판 중 하나일 수 있다. 새로운 연마 장치 및/또는 패드 배열이 사용되는 실시예들에서, 안정된 제거가 달성될 때까지 다수의 웨이퍼(예를 들어, 처음 50, 100, 또는 200개의 웨이퍼)가 초기에 연마될 수 있고, 그 후 위에서 언급된 제1 연마된 반도체 기판(들)은 연마 패드의 패드 대 패드 변동을 결정하기 위해 에지 롤-오프를 측정함으로써 분석될 수 있다.
일부 실시예에서, 기판들의 배치는 연마 패드(예를 들어, 새로운 패드)의 패드 대 패드 변동을 결정하고 연마 프로세스를 조정하기 위해 기판들 각각의 에지 롤-오프를 측정함으로써 분석된다. 배치(batch)는 적어도 2개의 반도체 기판, 또는 다른 실시예들에서와 같이 적어도 5개, 적어도 10개, 적어도 15개 또는 적어도 20개의 반도체 기판을 포함할 수 있다. 연마된 반도체 기판들 각각의 측정된 에지 롤-오프는 연마 패드에 공급되는 연마 슬러리의 양으로 평균화될 수 있는 한편, 제2 반도체 기판을 연마 패드와 접촉시키는 것은 배치의 평균화된 롤-오프량에 적어도 부분적으로 기초한다.
일부 실시예에서, 제1 테이블에서 공급되는 제1 연마 슬러리 볼륨 대 제1 테이블에서 공급되는 제2 연마 슬러리 볼륨의 비율이 조정된다. 아래의 예들 2 및 4에 나타낸 바와 같이, 제2 실리카-함유 슬러리에 비해 공급된 제1 실리카-함유 연마 슬러리의 양을 감소시킴으로써, 마감 연마 동안 발생하는 에지 롤-오프가 감소된다(즉, 에지에서의 롤-오프의 존재를 나타내는 음수의 ROA가 더 작은 음수가 된다). 분석된 구조체들의 측정된 롤-오프로부터 예측된 바와 같이 에지 롤-오프가 더 클(즉, 패드의 제조 동안의 변동으로 인해 더 클) 것으로 예상되는 경우들에서, 제2 실리카-함유 슬러리에 대하여 공급된 제1 실리카-함유 연마 슬러리의 양이 패드 대 패드 변동으로 인한 에지 롤-오프의 증가를 오프-셋하도록 감소될 수 있다. 분석된 구조체들의 측정된 롤-오프로부터 예측된 바와 같이 에지 롤-오프가 더 작을(즉, 패드의 제조 동안의 변동으로 인해 더 작을) 것으로 예상되는 경우들에서, 제2 실리카-함유 슬러리에 대하여 공급된 제1 실리카-함유 연마 슬러리의 양이 패드 대 패드 변동으로 인한 증가를 오프-셋하도록 증가될 수 있다.
일부 실시예들에서, 제1 슬러리 대 제2 슬러리의 비율은 제1 실리카-함유 슬러리가 연마 패드에 공급되는 시간의 길이를 변경함으로써 및/또는 제2 실리카-함유 슬러리가 연마 패드에 공급되는 시간의 양을 변경함으로써 조정된다. 예를 들어, 제1 및 제2 슬러리가 도포되는 총 시간은 제1 및 제2 슬러리가 패드에 공급되는 시간이 변화되는 것과 일정하게 유지될 수 있다.
제1 및 제2 실리카-함유 연마 슬러리의 비율을 조정하는 것에 추가하여 또는 이에 대안적으로, 제1 테이블에 추가되는 제3 알칼리 연마 슬러리의 양(즉, 각각의 연마 단계 동안 제1 테이블에 추가되는 알칼리의 총 합)은 분석된 기판들의 측정된 에지 롤-오프에 기초하여 조정된다. 일부 실시예에서, 제2 실리카-함유 연마 슬러리와 동시에 추가된 제3 알칼리 연마 슬러리의 양은 에지 롤-오프를 조정하도록 제어된다. 아래의 예 3에 나타낸 바와 같이, 마감 연마기의 제1 테이블 동안 추가된 알칼리의 양을 증가시킴으로써, 마감 연마 동안 발생하는 에지 롤-오프가 감소된다(즉, 에지에서의 롤-오프의 존재를 나타내는 음수의 ROA가 더 작은 음수가 된다). 마감 연마기의 제1 테이블에서 공급되는 알칼리 연마 슬러리의 양은 패드 대 패드 변동으로 인한 측정된 롤-오프의 증가에 기초하여 증가될 수 있거나 패드 대 패드 변동으로 인한 측정된 롤-오프의 감소에 기초하여 감소될 수 있다.
일부 실시예에서, 목표 에지 롤-오프가 결정되고, 프로세스 조건들(예를 들어, 실리카를 함유하는 제1 연마 슬러리의 양 및/또는 알칼리의 제3 연마 슬러리의 양)은 분석된 구조체(들)의 에지 롤-오프로부터 결정된 패드 대 패드 변동에 기초하여 조정된다. 에지 롤-오프 측정 이외에, 피드백 제어 방법들은 또한 수용불가능한 웨이퍼 평탄도의 저하없이 개선된 에지 롤-오프가 달성될 수 있도록 웨이퍼 평탄도와 같은 다른 파라미터들의 평가 및 연마 파라미터들의 제어를 포함할 수 있다. 품질 처리를 보장하기 위해 다른 파라미터들이 모니터링될 수 있다(예를 들어, 에칭 피트(etching pits)들의 존재).
제1 반도체 기판(들)의 에지 롤-오프에 기초하여 연마에 공급되는 연마 슬러리의 양을 제어하는 것에 추가하여 또는 이에 대안적으로, 후속하여 사용되는 연마 슬러리의 양은 연마 프로세스에 관련된 하나 이상의 다른 파라미터에 적어도 부분적으로 기초할 수 있다. 예를 들어, 제2 반도체 기판을 연마 패드와 접촉시키는 동안 연마 패드에 공급되는 연마 슬러리의 양은 연마 패드의 수명에 적어도 부분적으로 기초할 수 있다.
패드의 수명은 패드에 의해 연마되는 기판들의 수 또는 패드가 기판들을 연마하는데 사용된 시간 또는 임의의 다른 적절한 방법(예를 들어, 연마 압력이 곱해진 시간의 축적)에 의해 결정될 수 있다. 수명은 패드들이 통상적으로 사용되는 평균 수명 또는 패드가 교체되는 미리 결정된 수명으로 정규화될 수 있다. 도 8에 나타낸 바와 같이, 패드의 수명이 증가함에 따라, 에지 롤-오프가 대체로 증가한다. 공급된 제1 실리카-함유 연마 슬러리의 양을 감소시킴으로써, 증가된 패드의 수명으로 인해 증가된 에지 롤-오프를 오프-셋하기 위해, 마감 연마 동안 발생하는 에지 롤-오프가 감소될 수 있다(즉, 에지에서의 롤-오프의 존재를 나타내는 음수의 ROA는 더 작은 음수가 된다). 대안적으로, 제3 슬러리(즉, 알칼리 슬러리)의 양은 조정될 수 있다.
일부 실시예에서, 연마 프로세스는 제2 반도체 웨이퍼의 측정된 평탄도에 적어도 부분적으로 기초하여 조정된다. 도 9에 나타낸 바와 같이, 도밍(doming)의 증가(즉, 웨이퍼 중심과 에지 영역 사이의 두께 차이)는 에지 롤-오프의 증가를 야기한다. 이러한 증가는 (예를 들어, 제2 실리카-함유 슬러리에 비해) 패드에 공급되는 제1 실리카-함유 연마 슬러리의 양을 감소시킴으로써 오프-셋될 수 있고, 그에 의해 마감 연마 동안 발생하는 에지 롤-오프가 감소될 수 있다. 대안적으로, 알칼리 슬러리의 양이 조정될 수 있다.
기판들을 연마하기 위한 종래의 방법들에 비해, 본 개시내용의 방법들은 몇 가지 이점들을 갖는다. 새로운 연마 패드가 연마 테이블 상에 인스톨된 후에 제1 반도체 기판 또는 기판들의 배치의 에지 롤-오프를 측정함으로써, 패드의 패드 대 패드 변동이 결정될 수 있고, 이는 연마 프로세스가 후속하여 연마되는 기판들에 대해 조정되는 것을 허용한다. 연마 패드에 대한 평균 예측 롤-오프로부터의 편차들은 실리카를 포함하는 연마 슬러리 또는 알칼리 연마 슬러리의 양을 감소시키거나 증가시킴으로써 마감 연마 시퀀스 내에서 동적으로 오프셋될 수 있다. 연마 패드의 수명 및/또는 연마될 반도체의 평탄도에 기인한 에지 롤-오프에 대한 영향을 설명하기 위해 연마 프로세스를 조정하는 것은 연마 프로세스가 보다 일관된 롤-오프를 달성하도록 추가로 튜닝되는 것을 허용한다. 본 방법들은 (300mm 직경의 웨이퍼들의 연마에 통상적인) 구조체의 표면으로부터 불과 약 0.5㎛ 이하의 재료가 제거되는 단일측 연마 프로세스들에서 에지 롤-오프를 감소시키는데 특히 유용할 수 있다.
예들
본 개시내용의 프로세스들은 후속하는 실시예들에 의해 추가로 예시된다. 이러한 예들은 제한하는 의미로 여겨져서는 안된다.
예 1 : 마감 연마에서 제거 프로파일에 대한 다양한 양의 제1 및 제2 실리카 슬러리의 효과
거친 양면의 연마된 웨이퍼들은 단면 연마기에서 마감 연마되었다. 최종 연마 장치의 제1 테이블의 제1 연마 단계에서, 실리카 입자들을 포함하는 제1 연마 슬러리(Syton-HT50)와 일정량의 알칼리 연마 슬러리(KOH)가 연마 패드에 공급되었다. 제2 단계에서, 실리카 입자들을 포함하는 제2 연마 슬러리(Glanzox-3018과 NP 8020의 혼합물)와 알칼리가 테이블에 공급되었다. 제2 실리카-함유 슬러리는 제1 실리카-함유 슬러리보다 적은 실리카를 함유한다. 제3 단계에서, 제2 실리카-함유 슬러리와 탈이온수가 패드에 공급되었다.
웨이퍼들은 제2 테이블에 이송된 다음, 제3 테이블에 이송되었다. 제2 및 제3 테이블 둘 다에서, 제2 실리카-함유 연마 슬러리와 탈이온수가 패드들에 공급되었다.
제1 및 제2 실리카-함유 슬러리의 양은 웨이퍼들의 몇몇 런들에 대한 종래의 연마 방법으로부터 변화되었다. 다양한 런들에 대한 정규화된 제거는 제1, 제2 및 제3 테이블에서의 처리 후에 측정되었다. 도 3에 나타낸 바와 같이, 추가적인 제1 슬러리의 사용은 에지에서의 제거의 증가(에지 롤-오프의 증가)를 초래하였다. 더 적은 제1 슬러리의 사용은 또한 웨이퍼의 에지에서의 제거의 증가를 야기한다. 그러나, 제거의 변화(즉, 에지를 향한 제거의 변화를 나타내는 피팅된 라인에 비해 148mm 근처의 제거의 정도)는 증가된 제1 슬러리에 의한 더 높은 에지 롤-오프를 나타내는 추가적인 제1 슬러리가 사용되었을 때 더 컸다. 추가적인 제2 슬러리를 사용함으로써 웨이퍼의 에지를 향한 제거가 더 적었고 롤-오프가 감소되었다.
예 2 : 마감 연마에서 제1 실리카-함유 슬러리를 변화시키는 효과
예 1의 연마 프로세스는 마감 연마기의 제1 테이블에서 제1 실리카-함유 연마의 총 흐름을 조정하면서 수행되었다. 도 4는 마감 연마 전후의 (148mm에서 측정된) 에지 롤-오프의 변화를 나타낸다(마감 ROA 빼기(minus) 거친 ROA). 도 4에 나타낸 바와 같이, 작은 볼륨의 제1 실리카 함유 연마를 사용함으로써 에지 롤-오프가 줄어든다(즉, 음수의 ROA는 더 작은 음수가 된다). 이러한 개선은 제1 실리카-함유 연마 슬러리의 추가 볼륨에 따라 줄어든다. x-축과의 교점의 우측의 볼륨들은 추가적인 제1 슬러리의 사용에 의해 야기되는 에지 롤-오프의 증가를 나타낸다.
도 5는 웨이퍼들에 대한 ESFQR(near-edge flatness)의 변화를 나타낸다. 도 5에 나타낸 바와 같이, 에지 근처 평탄도는 마감 연마기의 제1 테이블에서 제1 실리카-함유 연마 슬러리의 추가적인 볼륨의 사용에 의해 열화된다.
예 3 : 마감 연마의 다양한 양의 알칼리의 효과
예 1에 설명된 마감 프로세스의 제1 테이블의 제2 연마 단계에서 제2 실리카 함유 슬러리의 양에 대한 알칼리의 양의 비율이 변화되었다. 웨이퍼들의 에지 롤-오프(148mm에서 측정됨)는 마감 연마 후에 측정되었다.
결과의 박스-플롯이 도 6에 나타나 있다. 도 6에 나타낸 바와 같이, 20ml(처음 5개의 데이터 지점)의 제2 실리카-함유 슬러리 양에서, 알칼리의 양들이 증가함에 따라 에지 롤-오프가 개선되었다. 이것은 또한 25ml의 제2 실리카-함유 슬러리 데이터 지점들에서 보여진다.
예 4 : 제1 및 제2 실리카 슬러리의 다양한 시간이 마감 연마의 제거 프로파일에 미치는 영향
거친 양면의 연마된 웨이퍼들은 단면 연마기에서 마감 연마되었다. 최종 연마 장치의 제1 테이블의 제1 연마 단계에서, 실리카 입자들을 포함하는 제1 연마 슬러리(Nalco로부터의 DVSTS029)와 일정량의 알칼리 연마 슬러리(KOH)가 연마 패드에 공급되었다. 제2 단계에서, 실리카 입자들을 포함하는 제2 연마 슬러리(Nitta Haas로부터의 NP 8020H)와 알칼리가 테이블에 공급되었다. 제2 실리카-함유 슬러리는 제1 실리카-함유 슬러리보다 적은 실리카를 함유한다. 제1 및 제2 단계에서의 상대 피드 레이트는 아래의 표 1에 나타나 있다.
단계 1 단계 2
지속시간 X Y
Nalco 20 cc/분 -
KOH 600 cc/분 600 cc/분
NP8020H - 35 cc/분
표 1: 제1 테이블의 제1 단계 및 제2 단계 동안의 제1 및 제2 실리카 슬러리와 알칼리의 속도(X+Y=35초)
제3 단계에서, 제2 실리카-함유 슬러리와 탈이온수가 패드에 공급되었다.
단계 1 및 단계 2에 대한 총 연마 시간은 35초에서 일정하게 유지되었다. 단계 1("X") 및 단계 2("Y")의 시간의 양은 도 7에 나타낸 에지 롤-오프의 변화에 따라 변화되었다. 도 7에 나타낸 바와 같이, 제1 연마 단계의 시간을 증가시키면 롤-오프가 증가되었다(즉, 음수의 ROA는 더 큰 음수가 된다).
예 5 : 패드 수명이 에지 롤-오프에 미치는 영향
도 8은 패드 수명이 나타나 있는 정규화된 수명과 함께 증가함에 따른 마감 연마 전후의 에지 롤-오프의 변화를 나타낸다. 도 8로부터 알 수 있는 바와 같이, 에지 롤-오프는 패드의 수명이 증가함에 따라 증가한다(즉, 더 큰 음수가 된다).
예 6 : 웨이퍼 평탄도가 에지 롤-오프에 미치는 영향
웨이퍼의 도밍(즉, 도밍된 웨이퍼를 야기하는 연마 파라미터들 및 디싱된 웨이퍼를 야기하는 음수들을 이용하는 중심과 에지 사이의 두께의 변화)은 마감 연마 전후에 측정되었고("델타 도밍"), 웨이퍼들의 에지 롤-오프는 마감 연마 전후에 측정되었다("델타 롤 오프"). 도 9는 델타 도밍의 변화의 함수로서 롤-오프의 변화를 나타낸다. 도 9에 나타낸 바와 같이, 델타 도밍의 증가는 에지 롤-오프가 감소되게 한다(즉, 음수의 에지 롤-오프는 더 작은 음수가 된다).
본원에 사용될 때, 치수, 농도, 온도 또는 다른 물리적 또는 화학적 물성 또는 특성의 범위와 관련하여 사용될 때 "약", "실질적으로", "본질적으로" 및 "대략적으로"라는 용어는 예를 들어, 반올림, 측정 방법 또는 다른 통계적 변동으로 인한 변화를 포함하여 물성 또는 특성의 범위의 상한 및/또는 하한에 존재할 수 있는 변동을 포함하는 것을 의미한다.
본 개시내용 또는 그 실시예(들)의 요소들을 소개할 때, "하나의"("a", "an"), "상기"("the", "said")는 하나 이상의 해당 요소들이 존재한다는 것을 의미하도록 의도되어 있다. 용어 "포함하는"("comprising", "including", "containing") 및 "갖는"("having")은 포괄적임을 의도하며 열거된 요소들 이외의 추가 요소들이 존재할 수 있음을 의미하는 것을 의도한다. 특정한 배향(예컨대, "상부(top)", "하부(bottom)", "측부(side)", 등)을 나타내는 용어는 설명의 편의를 위해 사용되며 기술된 항목의 어떤 특정한 배향을 필요로 하지 않는다.
본 개시내용의 범위를 벗어나지 않으면서 전술한 구성 및 방법에서 다양한 변화가 이루어질 수 있으므로, 전술한 설명에 포함되고 첨부 도면[들]에 도시된 모든 사항은 예시로서 해석되어야 하며, 제한적인 의미는 아니다.

Claims (18)

  1. 반도체 기판들- 각각의 기판은 전면과 상기 전면에 대체로 평행한 후면을 가짐 -을 연마하기 위한 방법으로서,
    제1 반도체 기판의 전면을 연마 패드와 접촉시키는 단계;
    상기 연마 패드에 제1 반도체 기판 연마 슬러리를 공급하여 상기 제1 반도체 기판의 전면을 마감 연마하고 연마된 제1 반도체 기판을 생성하는 단계;
    상기 제1 반도체 기판의 에지 롤-오프를 측정하는 단계;
    제2 반도체 기판의 전면을 상기 연마 패드와 접촉시키는 단계;
    상기 연마 패드에 제2 반도체 기판 연마 슬러리를 공급하여 상기 제2 반도체 기판의 전면을 마감 연마하는 단계; 및
    상기 제1 반도체 기판의 상기 측정된 에지 롤-오프에 적어도 부분적으로 기초하여, 상기 제2 반도체 기판을 상기 연마 패드와 접촉시키는 동안 상기 연마 패드에 공급되는 상기 제2 반도체 기판 연마 슬러리의 양을 제어하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 반도체 기판은 반도체 기판들의 배치(batch) 중 하나이고, 상기 방법은:
    상기 반도체 기판들의 배치의 각각의 반도체 기판의 전면을 상기 연마 패드와 접촉시키는 단계;
    상기 배치의 각각의 반도체 기판에 대한 상기 연마 패드에 상기 제1 반도체 기판 연마 슬러리를 공급하여 상기 배치의 상기 반도체 기판들 각각의 전면을 마감 연마함으로써 연마된 반도체 기판들의 배치를 생성하는 단계;
    상기 배치의 상기 연마된 반도체 기판들 각각의 에지 롤-오프를 측정하는 단계; 및
    상기 연마된 반도체 기판들의 배치의 측정된 에지 롤-오프에 적어도 부분적으로 기초하여, 상기 제2 반도체 기판을 상기 연마 패드와 접촉시키는 동안 상기 연마 패드에 공급되는 상기 제2 반도체 기판 연마 슬러리의 양을 제어하는 단계를 포함하는 방법.
  3. 제2항에 있어서,
    상기 배치의 상기 연마된 반도체 기판들 각각의 측정된 에지 롤-오프는 평균화되고, 상기 제2 반도체 기판을 상기 연마 패드와 접촉시키는 동안 상기 연마 패드에 공급되는 상기 제2 반도체 기판 연마 슬러리의 양은 상기 배치의 상기 평균화된 롤-오프량에 적어도 부분적으로 기초하는 방법.
  4. 제3항에 있어서,
    상기 반도체 기판들의 배치의 평균 에지 롤-오프를, 상기 제1 반도체 기판을 연마하는데 사용되는 연마 패드와 동일한 연마 패드들의 평균 에지 롤-오프와 비교하여 상기 연마 패드의 패드 대 패드 변동(pad-to-pad variance)을 결정하는 단계를 추가로 포함하는 방법.
  5. 제2항에 있어서,
    상기 배치는 적어도 5개의 반도체 기판을 포함하는 방법.
  6. 제1항에 있어서,
    상기 제2 반도체 기판을 상기 연마 패드와 접촉시키는 동안 상기 연마 패드에 공급되는 상기 제2 반도체 기판 연마 슬러리의 양은 상기 연마 패드의 수명에 적어도 부분적으로 기초하여 제어되는 방법.
  7. 제1항에 있어서,
    상기 제2 반도체 기판을 상기 연마 패드와 접촉시키는 동안 상기 연마 패드에 공급되는 상기 제2 반도체 기판 연마 슬러리의 양은 상기 제2 반도체 기판의 평탄도에 적어도 부분적으로 기초하여 제어되는 방법.
  8. 제1항에 있어서,
    상기 제2 반도체 기판 연마 슬러리는 적어도 2개의 단계에서 공급되고, 상기 제2 반도체 기판 연마 슬러리는 실리카를 포함하는 제1 단계 연마 슬러리이고, 상기 제1 단계 연마 슬러리는 제1 단계 연마 슬러리 볼륨으로 상기 연마 패드에 공급되고, 상기 방법은:
    제2 단계 연마 슬러리 볼륨으로 상기 연마 패드에 제2 단계 연마 슬러리를 공급하는 단계를 추가로 포함하고, 상기 제1 단계 연마 슬러리는 상기 제2 단계 연마 슬러리에 비해 더 높은 농도의 실리카를 포함하고, 상기 연마 패드에 공급되는 상기 제1 단계 연마 슬러리의 양은 상기 제1 단계 연마 슬러리 볼륨 대 상기 제2 단계 연마 슬러리 볼륨의 비율을 제어함으로써 제어되는 방법.
  9. 제8항에 있어서,
    상기 제2 단계 연마 슬러리는 실리카를 포함하는 방법.
  10. 제8항에 있어서,
    상기 제1 단계 연마 슬러리 볼륨 대 상기 제2 단계 연마 슬러리 볼륨의 비율은 상기 제1 단계 연마 슬러리와 상기 제2 단계 연마 슬러리가 상기 연마 패드에 도포되는 시간을 제어함으로써 제어되는 방법.
  11. 제8항에 있어서,
    상기 제1 단계 연마 슬러리와 상기 제2 단계 연마 슬러리는 상기 연마 패드에 개별적으로 공급되는 방법.
  12. 제1항에 있어서,
    상기 연마 패드에 공급되는 제2 반도체 연마 슬러리의 양은 연마 장치의 제1 테이블에서 연마하는 동안 공급되는 제2 반도체 연마 슬러리의 총량이고, 상기 방법은 상기 기판을 상기 연마 장치의 제2 테이블로 이송하는 단계를 포함하는 방법.
  13. 제1항에 있어서,
    상기 제1 및 제2 반도체 기판의 후면은 상기 기판의 상기 전면을 연마하는 동안 연마 패드와 접촉되지 않는 방법.
  14. 제1항에 있어서,
    상기 제1 반도체 기판의 마감 연마는 상기 제1 반도체 기판의 상기 전면으로부터 약 0.5㎛ 이하의 재료를 제거하고,
    상기 제2 반도체 기판의 마감 연마는 상기 제2 반도체 기판의 상기 전면으로부터 약 0.5㎛ 이하의 재료를 제거하는 방법.
  15. 제1항에 있어서,
    상기 제1 반도체 기판은 상기 연마 패드에 의해 연마된 처음 5개, 처음 10개 또는 처음 20개의 기판 중 하나인 방법.
  16. 제1항에 있어서,
    상기 제1 반도체 기판은 상기 연마 패드에 의해 연마된 제1 기판인 방법.
  17. 제1항에 있어서,
    상기 제2 반도체 기판을 상기 연마 패드와 접촉시키는 동안 상기 연마 패드에 공급되는 상기 제2 반도체 기판 연마 슬러리의 양은 상기 제1 반도체 기판의 상기 측정된 에지 롤-오프와 동일한 연마 패드들의 평균 에지 롤-오프 사이의 차이에 적어도 부분적으로 기초하는 방법.
  18. 삭제
KR1020217010352A 2018-09-10 2019-08-23 패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들 KR102515998B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862729134P 2018-09-10 2018-09-10
US62/729,134 2018-09-10
PCT/US2019/047829 WO2020055571A1 (en) 2018-09-10 2019-08-23 Methods for polishing semiconductor substrates that adjust for pad-to-pad variance

Publications (2)

Publication Number Publication Date
KR20210045495A KR20210045495A (ko) 2021-04-26
KR102515998B1 true KR102515998B1 (ko) 2023-03-29

Family

ID=67841307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217010352A KR102515998B1 (ko) 2018-09-10 2019-08-23 패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들

Country Status (8)

Country Link
US (1) US11081359B2 (ko)
EP (1) EP3849742B1 (ko)
JP (1) JP7341223B2 (ko)
KR (1) KR102515998B1 (ko)
CN (2) CN114734373A (ko)
SG (1) SG11202102118TA (ko)
TW (1) TWI802747B (ko)
WO (1) WO2020055571A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6635088B2 (ja) * 2017-04-24 2020-01-22 信越半導体株式会社 シリコンウエーハの研磨方法
KR20240126440A (ko) * 2021-12-27 2024-08-20 가부시끼가이샤 레조낙 굴곡 예측 장치, 굴곡 예측 방법, 연마 대상물 가공 방법 및 프로그램
CN115752220A (zh) * 2022-12-09 2023-03-07 上海超硅半导体股份有限公司 一种硅片边缘形貌数据化方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003285262A (ja) 2002-03-28 2003-10-07 Shin Etsu Handotai Co Ltd ウエーハの両面研磨装置及び両面研磨方法
US20170178890A1 (en) 2015-12-21 2017-06-22 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor substrate polishing methods with dynamic control

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1268129A1 (en) 2000-03-30 2003-01-02 Memc Electronic Materials S.P.A. Method of polishing wafers
TWI268286B (en) 2000-04-28 2006-12-11 Kao Corp Roll-off reducing agent
JP2002273649A (ja) 2001-03-15 2002-09-25 Oki Electric Ind Co Ltd ドレッサ−を有する研磨装置
CN100380600C (zh) * 2002-03-28 2008-04-09 信越半导体株式会社 晶片的两面研磨装置及两面研磨方法
KR20040056177A (ko) 2002-12-23 2004-06-30 주식회사 실트론 실리콘웨이퍼의 연마 장치
KR100529434B1 (ko) * 2003-02-04 2005-11-17 동부아남반도체 주식회사 반도체 기판 연마장치의 패드 컨디셔너
DE10324429B4 (de) * 2003-05-28 2010-08-19 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Betreiben eines chemisch-mechanischen Polier Systems mittels eines Sensorsignals eines Polierkissenkonditionierers
TWI386989B (zh) * 2005-02-25 2013-02-21 Ebara Corp 研磨裝置及研磨方法
KR100623189B1 (ko) 2005-05-18 2006-09-13 삼성전자주식회사 슬러리 공급 장치 및 이를 갖는 웨이퍼 연마 장치
JP2007053298A (ja) 2005-08-19 2007-03-01 Nitta Haas Inc 研磨用組成物
CN100587918C (zh) 2005-11-11 2010-02-03 日立化成工业株式会社 氧化硅用研磨剂、添加液以及研磨方法
KR20080062020A (ko) 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 웨이퍼의 가공방법
JP5057325B2 (ja) 2007-05-11 2012-10-24 ニッタ・ハース株式会社 研磨パッド
JP5275595B2 (ja) 2007-08-29 2013-08-28 日本化学工業株式会社 半導体ウエハ研磨用組成物および研磨方法
JP5450946B2 (ja) 2007-09-27 2014-03-26 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハの両面研磨方法
US8192248B2 (en) 2008-05-30 2012-06-05 Memc Electronic Materials, Inc. Semiconductor wafer polishing apparatus and method of polishing
JP5415735B2 (ja) 2008-09-26 2014-02-12 株式会社荏原製作所 ドレッシング方法、ドレッシング条件の決定方法、ドレッシング条件決定プログラム、および研磨装置
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
CN102189469B (zh) * 2010-03-11 2013-04-10 中芯国际集成电路制造(上海)有限公司 用于动态调整化学机械抛光的时间界限的方法
TWI565559B (zh) 2011-07-19 2017-01-11 荏原製作所股份有限公司 研磨裝置及方法
SG2014009229A (en) 2011-09-01 2014-04-28 Shinetsu Handotai Kk Method for polishing silicon wafer and polishing agent
US20140015107A1 (en) * 2012-07-12 2014-01-16 Macronix International Co., Ltd. Method to improve within wafer uniformity of cmp process
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US9193025B2 (en) 2013-03-13 2015-11-24 Sunedison Semiconductor Limited (Uen201334164H) Single side polishing using shape matching
CN105081957A (zh) * 2014-05-14 2015-11-25 和舰科技(苏州)有限公司 一种用于晶圆平坦化生产的化学机械研磨方法
US9566687B2 (en) 2014-10-13 2017-02-14 Sunedison Semiconductor Limited (Uen201334164H) Center flex single side polishing head having recess and cap
US10128146B2 (en) * 2015-08-20 2018-11-13 Globalwafers Co., Ltd. Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures
JP6406238B2 (ja) * 2015-12-18 2018-10-17 株式会社Sumco ウェーハ研磨方法および研磨装置
JP6794275B2 (ja) 2017-01-17 2020-12-02 株式会社荏原製作所 研磨方法
US11504821B2 (en) * 2017-11-16 2022-11-22 Applied Materials, Inc. Predictive filter for polishing pad wear rate monitoring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003285262A (ja) 2002-03-28 2003-10-07 Shin Etsu Handotai Co Ltd ウエーハの両面研磨装置及び両面研磨方法
US20170178890A1 (en) 2015-12-21 2017-06-22 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor substrate polishing methods with dynamic control

Also Published As

Publication number Publication date
SG11202102118TA (en) 2021-04-29
TWI802747B (zh) 2023-05-21
KR20210045495A (ko) 2021-04-26
US20200083057A1 (en) 2020-03-12
JP7341223B2 (ja) 2023-09-08
CN113165137B (zh) 2022-06-14
EP3849742A1 (en) 2021-07-21
TW202023749A (zh) 2020-07-01
CN113165137A (zh) 2021-07-23
CN114734373A (zh) 2022-07-12
US11081359B2 (en) 2021-08-03
JP2021536140A (ja) 2021-12-23
WO2020055571A1 (en) 2020-03-19
EP3849742B1 (en) 2022-10-05

Similar Documents

Publication Publication Date Title
KR102515998B1 (ko) 패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들
EP1755156B1 (en) Process for producing silicon wafers
KR101103415B1 (ko) 반도체 웨이퍼 양면 연마 방법
US7332437B2 (en) Method for processing semiconductor wafer and semiconductor wafer
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
CN101927447B (zh) 双面抛光半导体晶片的方法
KR101032932B1 (ko) 반도체 웨이퍼 연마법
CN110546740B (zh) 硅晶圆的研磨方法
CN111251163B (zh) 一种获得亲水性表面的抛光硅片加工方法
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
US10600634B2 (en) Semiconductor substrate polishing methods with dynamic control
WO2011058816A1 (ja) Ｃｍｐ研磨液、並びに、これを用いた研磨方法及び半導体基板の製造方法
KR102299152B1 (ko) 연마방법
WO2001015860A1 (fr) Procede et dispositif de polissage pour tranche de semiconducteur
JPWO2020055571A5 (ko)
US7833908B2 (en) Slurry composition for chemical-mechanical polishing capable of compensating nanotopography effect and method for planarizing surface of semiconductor device using the same
US20230197455A1 (en) Methods for polishing semiconductor substrates
KR101581469B1 (ko) 웨이퍼 연마방법
KR20030042858A (ko) 실리콘 웨이퍼 연마 장치 및 제조 방법
JP2018082066A (ja) ウエーハの研磨方法
JP2018082065A (ja) 研磨パッドおよび研磨方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant