KR101103415B1 - 반도체 웨이퍼 양면 연마 방법 - Google Patents

반도체 웨이퍼 양면 연마 방법 Download PDF

Info

Publication number
KR101103415B1
KR101103415B1 KR1020090100171A KR20090100171A KR101103415B1 KR 101103415 B1 KR101103415 B1 KR 101103415B1 KR 1020090100171 A KR1020090100171 A KR 1020090100171A KR 20090100171 A KR20090100171 A KR 20090100171A KR 101103415 B1 KR101103415 B1 KR 101103415B1
Authority
KR
South Korea
Prior art keywords
polishing
abrasive
semiconductor wafer
polishing pad
pad
Prior art date
Application number
KR1020090100171A
Other languages
English (en)
Other versions
KR20100047802A (ko
Inventor
쥐르겐 슈반트너
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20100047802A publication Critical patent/KR20100047802A/ko
Application granted granted Critical
Publication of KR101103415B1 publication Critical patent/KR101103415B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체 웨이퍼의 양면을 연마하는 방법으로서,
a) 연마 패드에 고정된 연마재(abrasive)를 포함하는 연마 패드 상에서 반도체 웨이퍼의 후면을 연마하는 연마 단계로서, 이 연마 단계 동안에 반도체 웨이퍼의 후면과 연마 패드 사이에 고체가 없는 연마제 용액(polishing agent solution)이 유입되는 것인 것인 연마 단계와,
b) 연마 패드에 고정된 연마재를 포함하는 연마 패드 상에서 반도체 웨이퍼의 정면을 스톡 연마(stock polishing)하는 스톡 연마 단계로서, 이 스톡 연마 단계 동안에 반도체 웨이퍼의 정면과 연마 패드 사이에 고체가 없는 연마제 용액이 유입되는 것인 스톡 연마 단계와,
c) 연마 패드 상에서 반도체 웨이퍼의 정면을 연마하는 것에 의해 반도체 웨이퍼 정면으로부터 미세 조도와 미세 결함을 제거하는 제거 단계로서, 이 제거 단계 동안에 반도체 웨이퍼의 정면과 연마 패드 사이에 연마재를 함유하는 연마제 용액이 유입되는 것인 제거 단계, 그리고
d) 연마 패드에 고정된 연마재를 포함하지 않는 연마 패드 상에서 반도체 웨이퍼의 정면을 연마하는 것에 의해 반도체 웨이퍼의 정면을 피니시 연마(finish polishing)하는 피니시 연마 단계로서, 이 피니시 연마 단계 동안에 반도체 웨이퍼의 정면과 연마 패드 사이에 연마재를 함유하는 연마제 용액이 유입되는 것인 피니시 연마 단계
를 이 순서대로 포함하는 것인 반도체 웨이퍼 양면 연마 방법에 관한 것이다.
반도체 웨이퍼, 정면, 후면, 연마재, 연마제 용액, 연마제 현탁액, 연마 패드

Description

반도체 웨이퍼 양면 연마 방법{METHOD FOR POLISHING BOTH SIDES OF A SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼 양면 연마 방법에 관한 것이다.
구체적으로, 본 발명은 차세대 기술의 실리콘 웨이퍼, 주로 직경이 450 mm인 웨이퍼를 연마하기 위한 것이다. 현재, 직경이 300 mm인 연마 반도체 웨이퍼 또는 직경이 300 mm인 에피택시 처리된 반도체 웨이퍼는 전자 산업에서 가장 많이 요구되는 어플리케이션을 위해 사용된다. 직경이 200 mm인 실리콘 웨이퍼는 차츰 직경이 300 mm인 웨이퍼로 대체되고 있다.
전자 산업이 마이크로프로세서 또는 메모리 칩과 같은 그 부품의 제조를 위해 대형 기판을 요망하는 주요한 이유는 대형 기판이 보장하는 막대한 경제적 장점에 있다. 반도체 산업에서, 오랜 시간 동안 이용 가능한 기판 면적에 초점을 맞추는 것이 통상적이었으며, 즉 다시 말해서 개별 기판 상에 많은 부품, 즉 로직 칩 또는 메모리 칩을 수용할 수 있는 방법을 꾀하는 것이 통상적이었다. 이것은 복수의 부품 제조 공정 단계는 전체 기판을 대상으로 하지만, 기판을 구성하는 개별 단계, 즉 후속하여 개별 칩을 형성하는 부품 구조를 제조하는 개별 단계 역시 존재하 고, 이에 따라 양자의 그룹의 공정 단계에 대한 제조비가 매우 구체적으로 말하자면 기판 크기에 의해 결정된다는 사실에 관련된다. 기판 크기는 매우 큰 범위에 걸쳐 부품 당 제조비에 영향을 미치며, 이에 따라 경제적인 관점에서 매우 중요하다.
그러나, 기판 직경을 증가시키는 것은 때때로 다수의 전적으로 새로운 지금까지 알려지지 않은 기술적인 문제점을 일으킨다.
마지막으로, 열처리(에피택시, 어닐링)뿐만 아니라 순수한 기계적 처리(소잉, 연삭, 래핑), 화학적 처리(에칭, 클리닝) 또는 사실상 화학 기계적 처리(폴리싱)든지 간에 모든 처리 단계는 특히 이들 처리를 위해 사용되는 기계 및 장치(장비)에 대하여 완전한 개조를 요구한다.
본 발명은 웨이퍼가 메모리 칩을 제조하도록 의도되는 경우의 최종 필수 처리 단계이거나, 대체로 웨이퍼가 마이크로프로세서 제조를 위한 소위 에피 웨이퍼(epi wafer)로서 사용되도록 의도되는 경우에 반도체 웨이퍼의 에피택시에 선행하는 끝에서 2번째의 필수 처리 단계인 반도체 웨이퍼 연마에 초점을 맞춘다.
본 발명자는 450 mm의 웨이퍼 연마 처리가 기본적인 변화를 필요로 함을 발견하였다. 아래에서는, 신규의 연마 방법을 밝히기 위해 고려한, 종래 기술에 공지되어 있는 연마 방법을 제시하겠다. 종래 기술에 공지되어 있는 연마 방법은 기본적으로, 일경우에는 스톡 연마로서 연마제를 공급하는 동안에 연마 패드에 의해 반도체 웨이퍼의 양면을 연마(DSP)하는 것을 포함하고, 다른 경우에는 소위 헤이즈-프리 연마(haze-free polishing)(CMP 단계, "피니싱")뿐만 아니라 비교적 신규한 소위 "고정 연마재 연마"(Fixed Abrasive Polishing; FAP) 기술- 반도체 웨이퍼가 연마 패드 상에서 연마되지만, 연마 패드는 이 연마 패드에 고정된 연마재를 포함함("연마재 고정 패드") -로서 연질의 연마 패드를 사용하는 동안에 정면("부품측")만을 피니시 연마하는, 통상적으로 사용되는 양면 연마(DSP) 방법과 화학 기계적 연마(CMP) 방법의 수정을 필요로 한다. 아래에서는 그러한 FAP 패드를 사용하는 연마 단계를 간결하게 FAP 단계라고 하겠다.
WO 99/55491 A1에는 첫번째의 FAP 연마 단계와 후속하는 두번째의 CMP 연마단계를 포함하는 2 단계 연마 방법이 설명되어 있다. CMP의 경우, 연마 패드는 고정 연마재를 포함하지 않는다. DSP 단계에서와 같이, 여기에서는 연마재가 반도체 웨이퍼와 연마 패드 사이에 현탁액 형태로 도입된다. 그러한 2 단계 연마 방법은 특히 FAP 단계로 인해 기판의 연마면 상에 남겨진 스크래치를 제거하는 데 사용된다.
EP 1 717 001 A1은, 또한 표면에 아직 부품 구조가 형성되지 않은 반도체 웨이퍼의 연마를 위해서 사용되는 FAP 단계의 일례이다. 그러한 반도체 웨이퍼의 연마는 주로 매우 평평하고 가능한 최소의 미세 조도(microroughness)와 나노토포그래피(nanotopography)를 갖는 적어도 하나의 측면 생성을 대상으로 한다.
US 2002/00609967 A1은 전자 부품 제조중에 지형면(topographical surface)을 평탄화하는 CMP 방법에 관한 것이다. 주 목적은 FAP 연마 패드를 사용할 때 비교적 낮은 제거율의 단점을 완화하는 것이다. 연마 단계의 순서로는, 우선 연마제 현탁액과 함께 FAP 패드를 사용하여 연마를 수행하고, 이어서 연마제 용액과 함께 FAP 패드를 사용하여 연마를 수행하는 것이 제안된다. 이러한 단계의 순서는 제거율을 증가시키기 위해 의도적으로 선택된다. 균일한 조성을 갖는 재료로 형성된 웨이퍼, 예컨대 실리콘 웨이퍼의 연마는 그 특허 출원에는 개시되어 있지 않다.
이와 마찬가지로, WO 03/074228 A1에도 전자 부품 제조중에 지형면을 평탄화하는 방법이 개시되어 있다. 여기에서, 해당 발명의 초점은 CMP 방법의 종료점을 검지하는 데 있다. 알려져 있는 바와 같이, 종료점 검지는 연마를 종료하는 것과, 그리고 이에 따라 연마로 인해 사실상 연마 대상이 아닌 구역의 제거가 일어나기 전에 재료 제거를 즉시 종료하는 것을 포함한다. 이러한 목적으로, 구리층을 연마하는 2 단계 방법이 제안된다. 제1 단계에서는, FAP 연마 패드를 이용하여 연마가 수행되는데, 이 경우 연마제는 선택적으로 자유 연마재 입자를 포함할 수도 있고 포함하지 않을 수도 있다. 그러나 마찬가지로 FAP 패드를 이용하여 연마가 수행되는 제2 연마 단계에서는, 자유 연마재 입자를 지닌 연마제의 사용이 필수적이다.
출원 번호 제102 007 035 266호의 독일 특허 출원- 본 발명의 우선일에 아직 공개되지 않음 -에는, 제1 연마 단계에서는 고상 물질인 고정 연마재를 함유하는 연마제 현탁액이 기판과 연마 패드 사이에 유입되는 한편, 제2 연마 단계에서는 연마제 현탁액이 고체가 없는 연마제 용액으로 대체되는, 서로 상이한 FAP 타입의 2개의 연마 단계를 포함하는, 반도체 재료로 형성된 기판을 연마하는 방법이 설명되어 있다.
"연마제"라는 표현은 아래에서 연마제 현탁액과 연마제 용액에 대한 포괄적 인 용어로서 사용하겠다.
종래의 양면 연마 방법과 FAP 연마 방법을 포함하는 종래 기술에 공지되어 있는 방법 모두는 스톡 연마에 관하여 결정적인 단점을 갖고 있다.
종래의 양면 연마에서는 반도체 웨이퍼의 양면이 동시에 연마되고, 이로 인해 소위 "에지 롤오프(edge roll-off)"라고 하는 바람직하지 않은 에지 대칭성, 즉 반도체 웨이퍼의 두께에 대한 에지의 감소가 초래된다. 실험을 통해 이러한 문제는 직경이 큰 웨이퍼, 즉 예컨대 직경이 450 mm인 전술한 웨이퍼를 연마할 때 훨씬 더 악화된다는 것을 확인하였다. 대형 기판은 웨이퍼 에지와 나머지 웨이퍼 구역에서 상이한 연마 제거에 있어서의 증가를 일으키기 때문에, 에지 롤오프가 훨씬 더 두드러진다.
이것은 특히, 국제적으로 동의를 얻은 소위 로드맵[ITRS, "반도체를 위한 국제 기술 로드맵(International Technology Roadmap for Semiconductors)", 챕터, "전방 단부 처리"]에 따라, 반도체 웨이퍼 제조업자가 부품을 제조하는 데 사용 가능한 웨이퍼 면적을 증가시키고, 부품을 위해 이용 불가한 소위 "에지 배제부"를 감소시킬 것을 요구한다는 사실로 인해 문제가 있다.
현재, 2 mm의 에지 배제부가 허용 가능한 것으로 간주되지만, 처음에 이 크기는 웨이퍼의 직경이 450 mm로 증가하는 것으로 인해 향후에 달성하기가 더 어려울 것이고, 이어서 에지 배제부는 1 mm로 감소될 것이다. 이것은 단지 에지 롤오프를 현저히 감소시키는 것에 의해서 달성될 것이다. 에지 배제부를 완전히 제거하는 것이 바람직할 것이다.
ITRS 로드맵에 따른 훨씬 더 엄격한 요건의 대상이 되는 다른 물리량은 반도체 웨이퍼의 나노토포그래피이다. 나노토포그래피는 통상적으로, 면적이 2 mm × 2 mm인 정사각형 측정 윈도우에 기초한 높이 변화 PV(= "피크 대 밸리")로서 표현된다. 여기에서는 또한, 기존의 연마 방법은 증가된 반도체 웨이퍼의 요건을 만족시키기에 충분치 않다는 것이 훨씬 이전에 확인되었다.
마지막으로, 에지의 기하학적 형상과 나노토포그래피뿐만 아니라, 전체적인 평탄도와 국부적인 평탄도 역시 후속하는 차세대 기술을 가능하게 하는 데 있어서 매우 중요하다.
한가지 매우 중요한 특성은 반도체 웨이퍼 정면의 국부적인 평탄도, 즉 국부적인 기하학적 형상이다. 최신 스테퍼(stepper) 기술은, 예컨대 SFQR["부위별 정면 기준 최소 제곱/범위(site front-surface referenced least squares/range)" = 정해진 크기의 부품 표면(측정 윈도우, "부위")에 대해 최소 제곱 최소화법에 의해 정해진 정면으로부터의 음양의 편차 크기]로 표현되는 반도체 웨이퍼 정면의 서브 구역(subregion)에서의 최적의 국부적인 평탄도를 요구한다. 최대의 국부적인 평탄도값(SFQRmax)은 반도체 웨이퍼를 고려한 부품 표면에 대한 최고 SFQR값을 나타낸다.
최대의 국부적인 평탄도값은 통상적으로 2 mm의 에지 배제부를 고려하는 것에 의해 결정된다. 공칭 에지 배제부 안쪽의 반도체 웨이퍼 상의 영역은 통상적으로 "고정 품질 영역(Fixed Quality Area)", 줄여서 "FQA"라고 칭한다. 그 영역의 일부는 FQA 외측에 놓여있지만 중심은 FQA 내부에 놓여 있는 부위는 "부분 부위(partial site)"라고 칭한다. 일반적으로 알려져 있는 경험적인 법칙은, 반도체 웨이퍼의 SFQRmax값은 반도체 웨이퍼 상에 제조할 반도체 부품을 위한 이 반도체 웨이퍼 상의 가능한 선폭(linewidth) 이하여야 한다는 것이다. 이 값을 초과하는 것은 스테퍼에 대한 문제에 초점을 맞추는 것을 초래하고, 따라서 해당 부품의 손실을 초래한다.
현재, 시장에서 입수 가능한 반도체 웨이퍼는 이미 개발된 32 nm 기술로 점차 대체되는 45 nm 기술 세대(선폭 = 45 nm)에 상응하고, 따라서 부품 제조업자는 또한 이 정도까지 장치 처리를 점차 변경하고 있다. 이에 후속할 22 nm 기술 세대는 이미 개발중이다. 종래의 연마 방법은 사실상 22 nm 설계 법칙의 요건을 만족시키기에 충분치 않다는 것이 확인되었다.
따라서, 본 발명의 목적은 차세대 기술의 요건을 만족시키고, 차세대 기술의 450 mm의 웨이퍼에 적합한 신규의 연마 방법을 제공하는 것이다.
상기 목적은 순서대로 상술한 다음 단계를 포함하는 반도체 웨이퍼의 양면 연마 방법에 의해 달성된다.
a) 연마 패드에 고정된 연마재를 포함하는 연마 패드 상에서 반도체 웨이퍼의 후면을 연마하는 연마 단계로서, 이 연마 단계 동안에 반도체 웨이퍼의 후면과 연마 패드 사이에 고체가 없는 연마제 용액이 유입되는 것인 연마 단계,
b) 연마 패드에 고정된 연마재를 포함하는 연마 패드 상에서 반도체 웨이퍼의 정면을 스톡 연마(stock polishing)하는 스톡 연마 단계로서, 이 스톡 연마 단계 동안에 반도체 웨이퍼의 정면과 연마 패드 사이에 고체가 없는 연마제 용액이 유입되는 것인 연마 단계,
c) 연마 패드 상에서 반도체 웨이퍼의 정면을 연마하는 것에 의해 반도체 웨이퍼의 정면으로부터 미세 조도와 미세 결함을 제거하는 제거 단계로서, 이 제거 단계 동안에 반도체 웨이퍼의 정면과 연마 패드 사이에 연마재를 함유하는 연마제 현탁액이 유입되는 것인 제거 단계, 및
d) 연마 패드에 고정된 연마재를 포함하지 않는 연마 패드 상에서 반도체 웨이퍼의 정면을 연마하는 것에 의해 반도체 웨이퍼의 정면을 피니시 연마(finish polishing)하는 피니시 연마 단계로서, 이 피니시 연마 단계 동안에 반도체 웨이퍼의 정면과 연마 패드 사이에 연마재를 함유하는 연마제 현탁액이 유입되는 것인 피니시 연마 단계.
본 발명자는 이 경우에 반도체 웨이퍼의 정면과 후면을 순서대로 연마하는 것만이 적절하다는 것을 발견하였다. 이 경우, 지금까지 사용된, 캐리어 디스크에 유지되어 있는 복수 개의 반도체 웨이퍼 양면을 동시에 연마하는 일괄 연마는 전체적으로 불충분하고, 단일 디스크 처리로 대체해야 할 필요가 있다.
이러한 반도체 웨이퍼의 정면 및 후면의 단일 디스크 처리는 본 발명에 따라 순서대로, 바람직하게는 동일한 연마 장치에서 일어나며, (종래의 DSP에서와 같은) 스톡 연마에 상응하는 연마 단계와 (종래의 CMP에서와 같은) 헤이즈-프리 연마에 상응하는 연마 단계 모두를 포함한다.
후면 처리는 제2 연마 장치나, 반도체 웨이퍼의 정면을 처리하는 데 사용되는 것과 동일한 장치에서 일어나며, 후자의 변형예는 기존에 DSP 단계와 CMP 단계를 항시 포함하는 종래의 순서에 있어서보다 훨씬 작은 연마 장비로 처리한다는 장점을 제공하는데, 그 이유는 특히 단일 디스크 처리용 연마 장치가 현재 사용되는 일괄 타입보다 훨씬 작고, 또한 훨씬 작은 공간 요건을 가지며, 이에 따라 제조 라인의 미래의 기업 혁신 전략에 의한 완전히 새로운 제조 플랜트 계획을 수반하기 때문이다. 웨이퍼 후면을 처리하는 데 필요한 제2 연마 장치에 대한 변형예를 보다 효과적으로 구성하기 위해서는, 예컨대 Applied materials로부터의 Reflection 타입의 연마 장치에, 3개의 연마판 모두에 연마재가 고정된 연마 패드를 설치하고, 이어서 웨이퍼의 후면 연마를 수행하는 것을 고려할 수 있다. 후속 단계에서, 이미 후면 연마된 웨이퍼는 동일한 타입의 다른 연마 장치에서, 예컨대 개별적으로 정면이 연마되는데, 이 경우 b) 내지 d) 항목에서 설명한 연마 단계가 순서대로 채용된다.
이에 수반되는 제조 순서의 간이화는 또한 추가의 비용 절감을 허용한다.
본 발명은 에지 롤오프를 개선하는 것에 의해, 구체적으로는 부분 부위를 개선하는 것에 의해 연마된 반도체 웨이퍼 에지의 기하학적 형상에 있어서의 개선을 달성하는 것을 가능하게 한다. 나노토폴로지 또는 나노토포그래피에 관하여, 22 nm 설계 법칙 요건을 이미 만족시키는 값이 달성된다.
이것은 반도체 웨이퍼의 양면이, 예컨대 에지 구역의 기하학적 형상에 긍적적으로 영향을 미치도록 순차적인 연마로 인해 제어된 방식으로 서로에 대해 맞춰질 수 있기 때문에 가능하다.
본 발명은 종래 기술에 의해 예견되지 않는데, 그 이유는 US 2002/00609967 A1에 설명되어 있는 방법은 본 발명에 따른 방법의 정면에 대한 FAP 단계[단계 b) 및 단계 c) 참고]에 관하여 정확하게 반대되는 순서를 필요로 하기 때문이다. 이에 따라, 당업자는 상기 미국 특허 공보에서부터 출발하여 본 발명에 이르기 위해서는 상기 미국 특허 공보에 개시되어 있는 교시를 넘어서야 할 것이다. 그러나, 이것을 제안할 수 있는 기초에 대한 어떠한 명백한 고려 사항도 존재하지 않는다.
WO 03/074228 A1에 관하여, 이 특허에 설명되어 있는 방법은 오로지 구리 연 마만을 다루며, 이 특허에서는 연마제가 제1 연마 단계에서 자유 연마 입자를 함유하는지 그렇지 않은지의 여부는 중요하지 않은 것으로 고려된다는 점이 강조되어야 한다.
본 발명에 따르면, 차세대 기술의 요건을 만족시키고, 차세대 기술의 450 mm의 웨이퍼에 적합한 신규의 연마 방법이 제공되어, 종래의 양면 연마에 있어서의 에지 롤오프에 관한 문제점을 해결하고 반도체 웨이퍼 정면의 평탄도를 향상시킨다.
가장 간단한 경우에, 본 발명의 단계 a) 및 단계 b)에 따른 연마제 용액은 물이며, 바람직하게는 반도체 산업에서 사용하기 위한 통상의 순도를 갖는 탈이온수(DIW)이다.
그러나, 연마제 용액은 또한 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 테트라메틸암모늄 하이드록사이드(TetraMethylAmmonium Hydroxide; TMAH), 또는 이들의 임의의 혼합물과 같은 화합물을 함유할 수 있다. 탄산칼륨의 사용은 보다 특히 바람직하다. 이 경우, 열마제 용액의 pH는 10 내지 12의 범위인 것이 바람직하며, 연마제 용액에 있어서의 상기 화합물의 비율은 바람직하게는 0.01 내지 10 중량%이고, 특히 바람직하게는 0.01 내지 0.2 중량%이다.
연마제 용액은 또한 하나 이상의 다른 첨가제, 예컨대 습윤제와 계면활성제와 같은 계면활성첨가제, 보호 콜로이드로서 작용하는 안정제, 방부제, 살(殺)생물제, 알콜 및 격리제(sequestrant)를 함유할 수 있다.
단계 b)와 단계 c) 사이에, 단계 c)에서와 같이 연마제 현탁액을 이용하면서, FAP 패드에 의해 추가의 FAP 단계를 실시하는 것이 바람직하다.
본 발명에 따른 방법의 단계 c) 및 단계 d)에 따른 연마제 현탁액에 있는 연마제의 비율은 0.25 내지 20 중량%인 것이 바람직하며, 0.25 내지 1 중량%인 것이 특히 바람직하다.
연마재 입자의 크기 분포는 모노모달(monomodal) 형태를 나타내는 것이 바람직하다.
평균 입자 크기는 5 내지 300 nm이며, 특히 바람직하게는 5 내지 50 nm이다.
연마재는 기판 재료를 기계적으로 제거하는 재료, 바람직하게는 알루미늄, 세륨 또는 규소 원소로 이루어진 산화물 중 1종 이상으로 구성된다.
콜로이드 분산 실리카(colloidally disperse silica)를 함유하는 연마제 현탁액이 특히 바람직하다(실리카 졸, 표 1 및 관련 설명; "Glanzox" 참고).
연마제 현탁액의 pH는 9 내지 11.5 범위인 것이 바람직하며, 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 테트라메틸암모늄 하이드록사이드(TMAH), 또는 이들 화합물의 임의의 혼합물로부터 선택되는 첨가제에 의해 조정되는 것이 바람직하다. 탄산칼륨의 사용은 보다 특히 바람직하다.
연마제 용액은 또한 하나 이상의 다른 첨가제, 예컨대 습윤제와 계면활성제와 같은 계면활성첨가제, 보호 콜로이드로서 작용하는 안정제, 방부제, 살(殺)생물제, 알콜 및 격리제를 함유할 수 있다.
본 발명에 따라 연마 가능한 기판으로는, 특히 규소, 갈륨 비소, SiXGe1-X, 사파이어 및 탄화규소와 같은 재료로 형성된 반도체 웨이퍼를 들 수 있다.
특히 적절한 기판은 규소로 형성된 반도체 웨이퍼와 이 반도체 웨이퍼로부터 얻은 기판이다. 연마할 실리콘 반도체 웨이퍼의 정면은 결정체로부터 반도체 웨이퍼를 슬라이싱(slicing)한 후, 반도체 웨이퍼를 랩핑한 후, 반도체 웨이퍼를 연삭한 후, 반도체 웨이퍼를 에칭한 후, 또는 반도체 웨이퍼를 이미 연마한 후에 얻은 상태일 수 있다.
실리콘 반도체 웨이퍼로부터 얻은 기판은 특히 층 구조를 갖는 기판, 예컨대 에피택시에 의해 층이 증착된 반도체 웨이퍼, SOI 기판("Silicon On Insulator"), 및 SSOI 기판(Strained Silicon On Insulator)과 대응하는 이들의 중간 생성물(예컨대, SGOI = "Silicon-Germanium On Insulator")을 의미하는 것으로 의도된다.
중간 생성물은 또한 도너 반도체 웨이퍼- 특히 SOI 기판을 제조하는 과정에서 이 도너 반도체 웨이퍼로부터 층들이 다른 기판으로 전달됨 -를 포함한다. 도너 반도체 웨이퍼가 재사용 가능하기 위해서는, 층 전달에 의해 노출된 도너 반도체 웨이퍼의 표면- 비교적 거칠고 에지 구역에서 고유한 단(段)을 가짐 -을 평탄화 하는 것이 필요하다.
연마할 기판 표면은 규소로 구성될 필요도 없고, 단지 규소만으로 구성될 필요도 없다. 예컨대, 기판 표면은 갈륨 비소 또는 규소와 게르마늄 합금(SiXGe1-X)과 같은 Ⅲ 내지 Ⅴ족 반도체 화합물로 이루어진 층일 수 있다.
다른 예는, 인화인듐, 질화갈륨 및 알루미늄-갈륨 비소로 이루어진 층이다. 그러한 층은 현재, 특히 "발광 다이오드(Light Emitting Diode = LED)"에 있어서 매우 중요하다.
SiXGe1-X층의 표면은 종종, "크로스 해치(cross hatch)"라고 알려지고 전위(轉位)에 의해 야기되는 패턴을 특징으로 하고, 일반적으로 하나 이상의 다른 층을 이 표면 상에 증착할 수 있기 전에 평탄화되어야 한다.
게르마늄 또는 SiXGe1-X로 이루어진 층을 갖는 기판이 본 발명에 따라 연마되면, 연마제 현탁액과 연마제 용액 중 어느 하나 또는 이들 양자는 다른 첨가제로서 산화제를 함유할 수 있다.
적절한 산화제로는 과산화수소(H2O2)와 오존(O3)이 있다. 산화제의 첨가는 게르마늄을 수용성 화합물로 변환한다.
산화제를 첨가하지 않는 경우, 연마 과정에서 피연마면에 흠집을 낼 수 있는 게르마늄을 함유하는 입자가 형성될 수 있다.
직경이 큰 기판, 예컨대 직경이 300 mm, 또는 특히 직경이 450 mm인 실리콘 반도체 웨이퍼는 본 발명에 따라 개별 연마된다. 각각의 연마 단계는[본 발명의 방법에 따른 단계 a), 단계 b), 단계 c) 및 단계 d)에 따른 적어도 4개 단계]는 정면과 후면 모두에서 순서대로 수행된다.
본 발명은 정면과 후면을 동시에 연마(DSP)하는 것에 관한 것이 아니다. 본 발명에 따르면, 반도체 웨이퍼의 한면만이 각 처리 단계에서 개별적으로 처리된다.
기본적으로 반도체 웨이퍼는 연마할 측면이 연마판 상에 배치된 연마 패드와 맞닿도록 "연마 헤드"에 의해 가압된다.
연마 헤드는 또한, 기판을 측방향으로 에워싸고 연마중에 기판이 연마 헤드에서 미끄러지는 것을 방지하는 "리테이너 링"을 포함한다.
최신 연마 헤드에 있어서, 연마 패드의 반대측을 향하는 반도체 웨이퍼의 측면은 인가되는 연마 압력을 전달하는 탄성 멤브레인 상에 지지된다. 탄성 멤브레인은 가스 또는 액체 쿠션을 형성하는, 선택적으로 세분되는 챔버 시스템의 구성 요소이다.
그럼에도 불구하고, 탄성 멤브레인 대신에 탄성 백킹("백킹 패드")이 사용되는 연마 헤드를 사용한다. 이러한 탄성 백킹은 일반적으로 중실형으로 제조되는 판("백킹판") 상에 도포된다. 이때, 백킹 패드와 웨이퍼 후면 사이에는, 웨이퍼 후면의 다양한 부위에 위에 공기 쿠션이 선택적으로 생성될 수 있다. 더욱이, 웨이퍼가 소위 "템플릿(template)"에 의해, 즉 백킹판과, 탄성 백킹("백킹 패드") 상에 도포되는 리테이너 링에 의해 연마되는 연마 헤드 역시 사용된다. 정해진 두께를 갖는 리테이너 링은 연마중에 웨이퍼를 캐리어에 있어서의 제위치에 유지하기 위해 사용된다. 이러한 리테이너 링의 두께는 웨이퍼 자체- 소위 "오목한 웨이퍼" 라고 함 -보다 두껍거나, "돌출 웨이퍼"라는 용어가 사용되는 경우에 보다 얇도록 선택될 수 있다.
기판 연마는 연마 헤드와 연마판을 회전시키는 것에 의해, 기판과 연마 패드 사이에 연마제를 공급하는 것과 동시에 수행된다.
추가로, 연마 헤드는 또한 보다 넓은 연마 패드의 표면의 사용을 달성하도록 연마 패드 위에서 병진 이동할 수도 있다.
또한, 본 발명에 따른 발명은 단일판 연마 장치와 복수 판 연마 장치에서 똑같이 만족스럽게 수행될 수 있다.
바람직하게는 2개, 보다 특히 바람직하게는 3개의 연마판과 연마 헤드를 구비하는 복수 판 연마 장치를 사용하는 것이 바람직하다.
상이한 연마 패드와 상이한 연마제 또한 채용될 수 있다.
본 발명에 따른 방법에서, 연마 패드에 고정된 연마재를 포함하는 연마 패드(FAP 또는 FA 패드)는 단계 a)와 단계 b)에서 각각 사용된다.
적절한 연마재로는, 예컨대 세륨, 알루미늄, 실리콘 또는 지르코늄 원소로 이루어진 산화물 입자와, 탄화규소, 질화붕소 및 다이아몬드와 같은 경질 물질로 이루어진 입자가 있다.
특히 적절한 연마 패드는 복제된 미세 구조에 의해 부여되는 표면 토포그래피를 갖는다. 이라한 미세 구조["포스트(post)"]는, 예컨대 원통형이나 다각형 단면을 갖는 컬럼 형상 또는 각뿔이나 각뿔대 형상을 갖는다.
그러한 연마 패드는 상업적으로 이용 가능하며, 예컨대 미국에 소재하는 3M 사에 의해 제공된다(예컨대, 3M이 시판중인 "ESP 001"). 그러한 연마 패드에 관한 보다 상세한 설명은, 예컨대 WO 92/13680 A1 및 US 2005/227590 A1에 포함되어 있다.
단계 c)에서, 스톡 연마 패드를 사용하는 것이 바람직하다. 예컨대, Rohm & Haas로부터의 SUBATM 범위의 연마 패드, 예컨대 SUBATM 1250("원료 패드"), 또는 Rodel®로부터의 SPM 3100과 같은 전형적인 CMP 연마 패드("피니싱 패드")가 이러한 용도로 적합하다. 그러나, 연마 패드는 본 발명에 따른 방법의 단계 b)에서와 같은 FAP 연마패드, 즉 스톡 연마 패드 및 CMP 연마 패드와 달리 고정된 연마재를 포함하는 연마 패드일 수도 있다.
따라서, 처리 단계 b)와 처리 단계 c)는 동일한 연마 패드를 필요로 할 수도 있고, 상이한 연마 패드를 사용할 수도 있다. 단계 c)에서는, 예컨대 FAP 연마 패드를 사용할 수 있다. 그러나, CMP 연마 패드를 사용하는 것도 바람직하다.
단계 d)에서는, CMP 연마패드, 예컨대 Rodel®로부터의 연마재가 고정되어 있지 않은 SPM 3100이 사용된다. 단계 d)는 종래의 CMP 연마 단계에 대응한다. CMP 연마 패드는 표준 패드 조절에 의해 조절될 수 있다. 예컨대, KINIC로부터의 다이아몬드 드레서(dresser)는 이러한 용도에 적합할 수 있다.
예
예시적인 실시예를 위해, 미국에 소재하는 3M사로부터의 FAP 패드("ESP 001")- 내부에 산화세륨(CeO2)으로 형성된 연마재 입자가 고정되어 있고, 평균 입자 크기가 0.55 ㎛임- 를 사용하였다.
표 1은 정면 연마에 대한 처리 순서에 있어서 중요한 파라메터 모두의 예를 보여준다.
테스트를 위해 복수 판 연마 장치(Applied Materials, Inc.로부터의 AMAT Reflection)를 사용하였다.
복수 판 연마 장치는 5 구역 멤브레인 캐리어를 포함하여, 5개 구역에서 상이하게 설정되는 캐리어의 압력 프로파일을 허용한다.
표 1에 명기한 공정 파라메터는 웨이퍼 연마의 당업자에게 친숙하기 때문에, 본원에서는 상세한 설명을 생략할 수 있다. 대부분의 파라메터는 종래 기술로서 간주되며, 이들 파라메터(압력, 속도)의 최적화는 당업자의 능력의 범위에 달려있다. 본 발명의 본질은 처리 순서와 이러한 용도로 사용되는 연마 패드(FAP 또는 CMP, 고정된 연마재: 예/아니오) 각각과 연마제(용액, 현탁액)에 있다.
우선, FA 연마 패드와 연마제 용액(탄산칼륨 K2CO3)을 사용하여 판 1에서 스톡 연마 단계를 수행하였다. 이어서, 동일한 연마판에서, 마찬가지로 FAP 패드를 이용하지만 연마제 현탁액을 사용하는 것에 의해 평탄화 단계를 수행하였다.
판 2에서의 단계 3과 판 3에서의 단계 4는 종래의 CMP 단계에 대응한다.
[표 1]
연마판 판 1 판 2 판 3
단계 순서 원료
(단계 1)		 평탄화
(단계 2)		 평탄화
(단계 3)		 평탄화
(단계 4)
멤브레인 캐리어 구역 1 내지 5의
압력 프로파일
[psi]		 4.1/3.2/
3.4/4.0/
4.0		 4.1/3.2
3.4/4.0/
4.0		 4.1/3.2/
3.4/4.0/
4.0		 4.1/3.2/
3.4/4.0/
4.0
리테이너 링
인가 압력[psi]		 7.5 7.5 7.5 7.5
연마제 K2CO3
0.2 중량%		 Glanzox
3900*)
0.8 중량%		 Glanzox
3900*)
0.8 중량%		 Glanzox
3900*)
0.8 중량%
유량[l/min] 0.5 0.5 0.5 0.5
연마 시간[초] 33 127 160 160
판/헤드 속도
[rpm]/[rpm]		 119/123 119/123 119/123 119/123
패드 조절 타입 - - 원위치 원위치
패드 조절 유닛의 인가 압력[lb] - - 4 4
패드 조절 속도
[rpm]		 - - 100 100
연마패드 FAP 패드
0.55 ㎛		 FAP 패드
0.55 ㎛		 CMP 패드
SPM 3100		 CMP 패드
SPM 3100
*) Glanzox 3900은 일본에 소재하는 Fujimi Incorporated로부터 입수 가능한 농축액인 연마제 현탁액의 제품명이다. pH가 10.5인 농축액은 평균 입자 크기가 30 내지 40 nm인 콜로이달 SiO2를 약 9 중량% 함유한다. 표 1에 나타내는 SiO2 함량은 연마제 항목으로 표시하였다.
KLA Tencor로부터의 Nanomapper® 기기를 사용하여 나노토포그래피를 연구하였다. 이러한 간섭계는 반도체 웨이퍼 정면 상의 -20 nm 내지 + 20 nm 범위의 토포그래피를 측정하는 데 적절하다. 측정중에, 반도체 웨이퍼는 연성의 평평한 웨이퍼 홀더(척) 상에 배치된다. 직경이 2 mm인 원(또한, 직경이 10 mm인 원)에서 얻은 피크 대 밸리(Peak-to-Valley; PV)값을 필터링하고(가우시안 고주파 통과 필터: gaussian high pass filter), 피크 대 밸리 편차에 대하여 분석한다. THA 분 석["한계 높이 분석(threshold height analysis)"]에서, 세부 사항을 위해 SEMI 표준 M43을 보면, 최종적으로 소위 THA 값으로서 PV값 모두의 분포로부터 3 시그마 PV값을 계산하였다.
본 발명에 따라 연마된 웨이퍼는 10 nm 또는 보다 양호한 THA값을 제공하였다. 표 1에 명기된 연마 파라메터를 사용할 때, 5.1 nm의 THA값을 얻었다. 분석 범위는 직경이 2 mm인 전술한 원에 대응한다. 직경이 2 mm인 소형 윈도우를 채용하였다는 것을 명확히 하기 위해, 이러한 THA값을 종종 THA-2값이라고도 한다. 연마 과정의 최적화로 인해, 이러한 파라메터에 있어서의 추가의 개선이 예상된다.
이에 따라, 본 발명에 따른 반도체 웨이퍼는 THA-2로 표현되는, 1 내지 10 nm, 바람직하게는 1 내지 5 nm의 나노토포그래피를 갖는다.
아래에서는 도 1을 참고하여, 소위 "부분 부위"의 국부적인 평탄도를 개선하는 것에 의한 에지의 기하학적 형상에 있어서의 개선을 설명하겠다.
도 1은 한편으로는 본 발명에 따른 방법을 수행하기 전의 웨이퍼에 있어서, 그리고 다른 한편으로는 본 발명에 따라 웨이퍼를 연마한 후에 있어서의 부분 부위에서 발생한 SFQR값의 분포(주파수)를 보여준다.
직경이 300 mm인 단결정 실리콘으로 이루어진, DSP 연마 웨이퍼를 연구하였다. 에지의 기하학적 형상에 있어서의 본 발명에 따른 방법의 효과를 규명하기 위해서, 동일한 웨이퍼를 대응하는 정면 연마 처리를 행하였고, 이 연마 처리에서는 다음 파라메터를 채용하였다(표 1의 단계 순서를 참고).
- FAP를 지닌 판 1: 단계 1: 33초 단지 K2CO3 용액(0.2 중량%); 후속하는 단계 2: 8초 Glanzox(실리카 졸).
- 헤이즈 프리 연마 패드(CMP "SPM 3100")와 연마제로서 Glanzox만을 갖는 판 2 및 판 3 : 각 경우마다 43 초.
전체 분포에 대해서 약 0.01 ㎛만큼의 현저한 개선이 확인된다. 부분 부위의 SFQRmax 역시 대략 이 정도의 양만큼 개선된다.
따라서, 본 발명에 따른 방법은 에지 구역에서의 국부적인 기하학적 형상을 개선하는 데 적절하다.
도 1은 한편으로는 본 발명에 따른 방법을 수행하기 전의 웨이퍼에 있어서, 그리고 다른 한편으로는 본 발명에 따라 웨이퍼를 연마한 후에 있어서의 부분 부위에서 발생하는 SFQR값의 분포(주파수)를 보여주는 그래프.

Claims (20)

  1. 반도체 웨이퍼의 양면을 연마하는 방법으로서,
    a) 연마 패드에 고정된 연마재(abrasive)를 포함하는 연마 패드 상에서 반도체 웨이퍼의 후면을 연마하는 연마 단계로서, 이 연마 단계 동안에 반도체 웨이퍼의 후면과 연마 패드 사이에 고체가 없는 연마제 용액(polishing agent solution)이 유입되는 것인 것인 연마 단계와,
    b) 연마 패드에 고정된 연마재를 포함하는 연마 패드 상에서 반도체 웨이퍼의 정면을 스톡 연마(stock polishing)하는 스톡 연마 단계로서, 이 스톡 연마 단계 동안에 반도체 웨이퍼의 정면과 연마 패드 사이에 고체가 없는 연마제 용액이 유입되는 것인 스톡 연마 단계와,
    c) 연마 패드 상에서 반도체 웨이퍼의 정면을 연마하는 것에 의해 반도체 웨이퍼 정면으로부터 미세 조도와 미세 결함을 제거하는 제거 단계로서, 이 제거 단계 동안에 반도체 웨이퍼의 정면과 연마 패드 사이에 연마재를 함유하는 연마제 현탁액이 유입되는 것인 제거 단계, 그리고
    d) 연마 패드에 고정된 연마재를 포함하지 않는 연마 패드 상에서 반도체 웨이퍼의 정면을 연마하는 것에 의해 반도체 웨이퍼의 정면을 피니시 연마(finish polishing)하는 피니시 연마 단계로서, 이 피니시 연마 단계 동안에 반도체 웨이퍼의 정면과 연마 패드 사이에 연마재를 함유하는 연마제 현탁액이 유입되는 것인 피니시 연마 단계
    를 이 순서대로 포함하는 것인 반도체 웨이퍼 양면 연마 방법.
  2. 제1항에 있어서, 단계 a) 및 단계 b)에 따른 연마제 용액은 물, 또는 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 테트라메틸암모늄 하이드록사이드(TetraMethylAmmonium Hydroxide; TMAH), 또는 이들의 임의의 혼합물의 화합물로 이루어진 수용액인 것인 반도체 웨이퍼 양면 연마 방법.
  3. 제2항에 있어서, 상기 연마제 용액의 pH는 10 내지 12이고, 상기 연마제 용액에 있는 상기 화합물의 비율은 0.01 내지 10 중량%인 것인 반도체 웨이퍼 양면 연마 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 단계 b)와 단계 c) 사이에, 연마 패드에 고정된 연마재를 포함하는 연마 패드 상에서 추가의 연마 단계가 수행되며, 이 연마 단계 동안에 반도체 웨이퍼의 정면과 연마 패드 사이에 연마재를 함유하는 연마제 용액이 유입되는 것인 반도체 웨이퍼 양면 연마 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 단계 c) 및 단계 d)에 따른 연마제 현탁액에 있는 연마재의 비율은 0.25 내지 20 중량%인 것인 반도체 웨이퍼 양면 연마 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 단계 c) 및 단계 d)에 따른 연마제 현탁액에 있는 연마재의 비율은 0.25 내지 1 중량%인 것인 반도체 웨이퍼 양면 연마 방법.
  7. 제6항에 있어서, 평균 입자 크기가 5 내지 300 nm인 것인 반도체 웨이퍼 양면 연마 방법.
  8. 제7항에 있어서, 상기 평균 입자 크기는 5 내지 50 nm인 것인 반도체 웨이퍼 양면 연마 방법.
  9. 제1항에 있어서, 상기 연마제 현탁액에 있는 연마재는 알루미늄, 세륨 또는 규소 원소로 이루어진 산화물 중 1종 이상으로 이루어지는 것인 반도체 웨이퍼 양면 연마 방법.
  10. 제9항에 있어서, 상기 연마제 현탁액은 콜로이드 분산 실리카(colloidally disperse silica)를 포함하는 것인 반도체 웨이퍼 양면 연마 방법.
  11. 제1항에 있어서, 상기 연마제 현탁액의 pH는 9 내지 11.5 범위인 것인 반도 체 웨이퍼 양면 연마 방법.
  12. 제1항에 있어서, 상기 연마제 현탁액의 pH는 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 테트라메틸암모늄 하이드록사이드(TMAH), 또는 이들 화합물의 임의의 혼합물로부터 선택된 첨가제에 의해 조정되는 것인 반도체 웨이퍼 양면 연마 방법.
  13. 제1항에 있어서, 단계 a) 및 단계 b)에서 사용되는 연마 패드는 세륨, 알루미늄, 실리콘 또는 지르코늄 원소로 이루어진 산화물 입자, 혹은 질화규소, 질화붕소 또는 다이아몬드로부터 선택되는 경질 물질의 입자로부터 선택되는 연마재를 포함하는 것인 반도체 웨이퍼 양면 연마 방법.
  14. 제1항에 있어서, 단계 c)에서 고정 연마재를 포함하지 않는 연마 패드가 사용되는 것인 반도체 웨이퍼 양면 연마 방법.
  15. 제1항에 있어서, 단계 c)에서 고정 연마재를 포함하는 연마 패드가 사용되는 것인 반도체 웨이퍼 양면 연마 방법.
  16. 제15항에 있어서, 제13항에 따른 연마재를 갖는 연마 패드가 사용되는 것인 반도체 웨이퍼 양면 연마 방법.
  17. 제1항에 있어서, 상기 반도체 웨이퍼는 직경이 300 mm 이상인 실리콘 웨이퍼인 것인 반도체 웨이퍼 양면 연마 방법.
  18. 직경이 300 mm 이상이고, 제1항에 따른 반도체 웨이퍼 양면 연마 방법에 의해 연마되는 정면과 후면을 포함하며, THA-2(SEMI 표준 M43)로 표현되는 정면 나노토폴로지(nanotopology)가 1 내지 10 nm인 것인 실리콘 웨이퍼.
  19. 제18항에 있어서, THA-2로 표현되는 정면 나노토폴로지가 1 내지 5 nm인 실리콘 웨이퍼.
  20. 제18항 또는 제19항에 있어서, 직경이 450 mm인 실리콘 웨이퍼.
KR1020090100171A 2008-10-29 2009-10-21 반도체 웨이퍼 양면 연마 방법 KR101103415B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008053610A DE102008053610B4 (de) 2008-10-29 2008-10-29 Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102008053610.5 2008-10-29

Publications (2)

Publication Number Publication Date
KR20100047802A KR20100047802A (ko) 2010-05-10
KR101103415B1 true KR101103415B1 (ko) 2012-01-06

Family

ID=42117783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090100171A KR101103415B1 (ko) 2008-10-29 2009-10-21 반도체 웨이퍼 양면 연마 방법

Country Status (7)

Country Link
US (1) US9224613B2 (ko)
JP (1) JP5557506B2 (ko)
KR (1) KR101103415B1 (ko)
CN (1) CN101722462B (ko)
DE (1) DE102008053610B4 (ko)
SG (1) SG161170A1 (ko)
TW (1) TWI567811B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133355B1 (ko) * 2009-10-28 2012-04-06 실트로닉 아게 반도체 웨이퍼의 연마 방법
DE102009051007B4 (de) 2009-10-28 2011-12-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102009057593A1 (de) 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102011083041B4 (de) 2010-10-20 2018-06-07 Siltronic Ag Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings
JP5750877B2 (ja) * 2010-12-09 2015-07-22 株式会社Sumco ウェーハの片面研磨方法、ウェーハの製造方法およびウェーハの片面研磨装置
JP5614397B2 (ja) * 2011-11-07 2014-10-29 信越半導体株式会社 両面研磨方法
KR102028217B1 (ko) * 2011-11-25 2019-10-02 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물
JP6077209B2 (ja) * 2011-11-25 2017-02-08 株式会社フジミインコーポレーテッド 研磨用組成物
DE102011089362B4 (de) * 2011-12-21 2014-01-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
JP6100002B2 (ja) 2013-02-01 2017-03-22 株式会社荏原製作所 基板裏面の研磨方法および基板処理装置
DE102013205448A1 (de) 2013-03-27 2014-10-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102013213838A1 (de) 2013-07-15 2014-09-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102015224933A1 (de) 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
EP3604475A4 (en) 2017-03-23 2020-12-23 Fujimi Incorporated POLISHING COMPOSITION
DE102018221922A1 (de) * 2018-12-17 2020-06-18 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mittels einer Drahtsäge, Drahtsäge und Halbleiterscheibe aus einkristallinem Silizium

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204467A (ja) 1998-01-19 1999-07-30 Sony Corp 半導体製造装置および半導体装置の製造方法
KR20020060695A (ko) * 1999-08-31 2002-07-18 린치 마이클 엘. 금속 합성 연마재에 의한 마이크로일렉트로닉 기판의기계적 및 화학-기계적 평탄화를 위한 방법 및 장치
JP2006093655A (ja) 2004-08-24 2006-04-06 Disco Abrasive Syst Ltd 研磨液，及び研磨装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
US5860848A (en) * 1995-06-01 1999-01-19 Rodel, Inc. Polishing silicon wafers with improved polishing slurries
JP3510036B2 (ja) 1996-02-22 2004-03-22 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2000315665A (ja) * 1999-04-29 2000-11-14 Ebara Corp 研磨方法及び装置
US6722962B1 (en) * 1997-04-22 2004-04-20 Sony Corporation Polishing system, polishing method, polishing pad, and method of forming polishing pad
KR100243292B1 (ko) * 1997-05-07 2000-02-01 윤종용 연마액의ph를조정하는반도체제조를위한화학적기계연마방법
US5897426A (en) 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
JP3858462B2 (ja) * 1998-07-30 2006-12-13 株式会社日立製作所 半導体装置の製造方法
JP2000080350A (ja) * 1998-09-07 2000-03-21 Speedfam-Ipec Co Ltd 研磨用組成物及びそれによるポリッシング加工方法
US6270395B1 (en) * 1998-09-24 2001-08-07 Alliedsignal, Inc. Oxidizing polishing slurries for low dielectric constant materials
KR20010039590A (ko) * 1999-04-29 2001-05-15 마에다 시게루 작업대상물을 폴리싱하는 방법 및 장치
JP3439402B2 (ja) 1999-11-05 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US20010039101A1 (en) * 2000-04-13 2001-11-08 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Method for converting a reclaim wafer into a semiconductor wafer
US6387289B1 (en) * 2000-05-04 2002-05-14 Micron Technology, Inc. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
JP3950622B2 (ja) 2000-10-25 2007-08-01 スピードファム株式会社 ナノトポグラフィ評価用基準ウェーハとその製造方法
KR100882389B1 (ko) * 2000-10-26 2009-02-05 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
DE10054159A1 (de) 2000-11-02 2002-05-16 Wacker Siltronic Halbleitermat Verfahren zur Montage von Halbleiterscheiben
JP3617665B2 (ja) 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
JP2002252189A (ja) 2001-02-26 2002-09-06 Mitsubishi Materials Silicon Corp 半導体ウェーハ用研磨液
DE10142400B4 (de) 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
WO2003074228A1 (en) 2002-01-17 2003-09-12 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
CN100347827C (zh) * 2002-02-20 2007-11-07 株式会社荏原制作所 抛光方法及研磨液
DE10328842B4 (de) * 2003-06-26 2007-03-01 Siltronic Ag Suszeptor für eine chemische Gasphasenabscheidung, Verfahren zur Bearbeitung einer Halbleiterscheibe durch chemische Gasphasenabscheidung und nach dem Verfahren bearbeitete Halbleiterscheibe
JP4608856B2 (ja) * 2003-07-24 2011-01-12 信越半導体株式会社 ウエーハの研磨方法
US20050121969A1 (en) * 2003-12-04 2005-06-09 Ismail Emesh Lubricant for wafer polishing using a fixed abrasive pad
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
DE102004054566B4 (de) * 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツＮｔｃ株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
JP4942516B2 (ja) 2007-03-07 2012-05-30 信越ポリマー株式会社 基板収納容器用の収容槽
JP5037974B2 (ja) 2007-03-14 2012-10-03 株式会社岡本工作機械製作所 研磨加工ステージにおける半導体基板の監視機器および監視方法
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204467A (ja) 1998-01-19 1999-07-30 Sony Corp 半導体製造装置および半導体装置の製造方法
KR20020060695A (ko) * 1999-08-31 2002-07-18 린치 마이클 엘. 금속 합성 연마재에 의한 마이크로일렉트로닉 기판의기계적 및 화학-기계적 평탄화를 위한 방법 및 장치
JP2006093655A (ja) 2004-08-24 2006-04-06 Disco Abrasive Syst Ltd 研磨液，及び研磨装置

Also Published As

Publication number Publication date
US9224613B2 (en) 2015-12-29
CN101722462B (zh) 2013-06-19
CN101722462A (zh) 2010-06-09
JP5557506B2 (ja) 2014-07-23
US20100104806A1 (en) 2010-04-29
SG161170A1 (en) 2010-05-27
DE102008053610B4 (de) 2011-03-31
JP2010109370A (ja) 2010-05-13
KR20100047802A (ko) 2010-05-10
TW201017745A (en) 2010-05-01
TWI567811B (zh) 2017-01-21
DE102008053610A1 (de) 2010-07-01

Similar Documents

Publication Publication Date Title
KR101103415B1 (ko) 반도체 웨이퍼 양면 연마 방법
US20080113510A1 (en) Semiconductor Wafer Fabricating Method and Semiconductor Wafer Mirror Edge Polishing Method
CN101927447B (zh) 双面抛光半导体晶片的方法
US8389409B2 (en) Method for producing a semiconductor wafer
KR100394972B1 (ko) 에피택셜 코팅 반도체웨이퍼 및 그 제조방법
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
US8377825B2 (en) Semiconductor wafer re-use using chemical mechanical polishing
TWI566287B (zh) 半導體材料晶圓的拋光方法
US20190348270A1 (en) Method of polishing silicon wafer and method of producing silicon wafer
KR101240008B1 (ko) 반도체 웨이퍼를 연마하는 방법
KR20020017910A (ko) 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법
US10600634B2 (en) Semiconductor substrate polishing methods with dynamic control
JP2021536140A (ja) パッド−パッド変動のために調整を行う半導体基板の研磨方法 （関連出願の相互参照） 本願は、２０１８年９月１０日に出願された米国仮特許出願第６２／７２９，１３４号の優先権の利益を主張する。当該米国仮特許出願の開示内容は、全ての関連性および一貫性のため（ｆｏｒ ａｌｌ ｒｅｌｅｖａｎｔ ａｎｄ ｃｏｎｓｉｓｔｅｎｔ ｐｕｒｐｏｓｅｓ）参照により本明細書中に組み込まれる。
KR101086966B1 (ko) 반도체 웨이퍼 연마방법
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법
KR101581469B1 (ko) 웨이퍼 연마방법
JPWO2020055571A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161222

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee