CN101722462B - 抛光半导体晶片两面的方法 - Google Patents

抛光半导体晶片两面的方法 Download PDF

Info

Publication number
CN101722462B
CN101722462B CN2009102072817A CN200910207281A CN101722462B CN 101722462 B CN101722462 B CN 101722462B CN 2009102072817 A CN2009102072817 A CN 2009102072817A CN 200910207281 A CN200910207281 A CN 200910207281A CN 101722462 B CN101722462 B CN 101722462B
Authority
CN
China
Prior art keywords
polishing
polishing pad
agent
pad
grinding agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102072817A
Other languages
English (en)
Other versions
CN101722462A (zh
Inventor
J·施万德纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101722462A publication Critical patent/CN101722462A/zh
Application granted granted Critical
Publication of CN101722462B publication Critical patent/CN101722462B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明涉及抛光半导体晶片两面的方法，其包括以下规定顺序的步骤：a)在抛光垫上抛光半导体晶片的背面，所述抛光垫包含固定在抛光垫中的研磨剂，在该抛光步骤期间在半导体晶片的背面和抛光垫之间引入不含固体的抛光剂溶液；b)在抛光垫上一次抛光半导体晶片的正面，所述抛光垫包含固定在抛光垫中的研磨剂，在该抛光步骤期间在半导体晶片的正面和抛光垫之间引入不含固体的抛光剂溶液；c)通过在抛光垫上抛光半导体晶片的正面，由半导体晶片的正面除去微粗糙和微损伤，在该抛光步骤期间在半导体晶片的正面和抛光垫之间引入包含研磨剂的抛光剂溶液；d)通过在抛光垫上抛光半导体晶片的正面，精整抛光半导体晶片的正面，所述抛光垫不含固定在抛光垫中的研磨剂，在该抛光步骤期间在半导体晶片的正面和抛光垫之间引入包含研磨剂的抛光剂溶液。

Description

抛光半导体晶片两面的方法
技术领域
本发明涉及抛光半导体晶片两面的方法。
具体而言，本发明用于抛光下一代技术的硅晶片，主要是直径为450mm的晶片。目前，在电子工业中大多数领域需要使用直径为300mm的抛光或外延加工的半导体晶片。直径为200mm的硅晶片正逐渐被300mm晶片取代。
背景技术
电子工业希望较大基片来生产其元件(微处理器或存储芯片)的主要原因在于它们所具有的巨大经济优势。在半导体工业中，长期以来习惯聚焦于可获得的基片面积，或者换句话说考虑在单个基片上可容纳多少数量的元件，即逻辑芯片或存储芯片。这涉及以下实际情况：元件制造者的多个加工步骤欲在整个基片上进行，但是也有单个步骤用于结构化基片，即制造随后获得单个芯片元件结构，因此两组处理步骤的制造成本非常特别地由基片尺寸决定。基片尺寸在非常显著的程度内影响每个元件的制造成本，并因此有重大的经济重要性。
怎样增加基片直径产生了巨大(有时是完全新的)未知的技术问题。
最后，所有的处理步骤，无论他们是纯机械(修剪、研磨、精研)、化学(蚀刻、洁净)或本质上化学处理(抛光)以及热处理(外延、退火)，都需要完全的修正，尤其是它们所用的机械和系统(装备)。
本发明致力于当晶片用于制造存储芯片时，作为最后必须步骤的抛光半导体晶片，或者原则上当晶片用做生产微处理器的所谓epi晶片时，作为半导体晶片外延生长前的倒数第二处理步骤。
本发明的发明人已经发现抛光450mm晶片的方法需要根本的改变。以下将描述现有技术中已知的那些抛光方法，它们已经被考虑用于限定新的抛光方法。他们实质上包括对传统使用的双面抛光(DSP)和化学-机械抛光(CMP)的方法的改进，其在一种情况下包括在施加抛光剂的同时通过抛光垫抛光半导体晶片的两面，作为一次性抛光(DSP步骤)，而在另一种情况下，仅在使用软化剂抛光垫的同时精整抛光(finish polishing)正面(元件面)，作为所谓的无雾抛光(CMP步骤，精整)，但也包括相对新的所谓“固定研磨抛光”(FAP)技术，其中半导体晶片在抛光垫上抛光，但是后者包含固定在抛光垫中的研磨剂(“固定研磨剂垫”)。其中使用这样的FAP垫的抛光步骤在下文将简称为FAP步骤。
WO 99/55491A1描述了二阶段抛光法，包括第一FAP抛光步骤和随后的第二CMP抛光步骤。对于CMP，抛光垫不包含固定研磨剂。在DSP步骤中，在半导体晶片和抛光垫之间以悬浮液的形式引入研磨剂。这样的二阶段抛光法尤其用于除去FAP步骤在基片抛光表面上留下的刮痕。
EP 1717001A1是用于抛光半导体晶片的FAP步骤的实例，在半导体晶片表面上还没有形成元件结构。这样的半导体晶片的抛光主要目的在于制造至少一侧的表面，其是特别平整的，并且该表面具有较小可能的微粗糙和纳米形貌。
US 2002/00609967A1涉及CMP法，用于在制造电子元件期间使形貌表面平坦化。主要目的是弱化当使用FAP抛光垫时较低除去速率的不利之处。其提出了抛光步骤的顺序，其中首先用FAP垫结合抛光剂悬浮液实施抛光，随后用FAP垫结合抛光剂溶液实施抛光。谨慎地选择步骤的顺序，以便增加除去速率。其中没有公开用具有均一组成的材料制得的晶片(例如，硅晶片)的抛光。
同样地，WO 03/074228A1也公开了在制造电子元件期间使形貌表面平坦化的方法。这里，该发明的重点在于CMP法的终端检测。众所周知，终端检测包括终止抛光，并因此在引起实际不准备抛光的区域的去除前迅速地终止材料的去除。为此，建议用二阶段法抛光铜层。在第一步骤中抛光使用FAP抛光垫来实施，在此情况下，抛光剂任选可含有或可不含有自由研磨剂颗粒。然而，在同样使用FAP垫的第二抛光步骤中，使用无自由研磨剂颗粒的抛光剂是必须的。
申请号为102007035266的德国专利申请在本申请优先权日尚未公开，其描述了抛光由半导体材料制备的基片的方法，包括两个FAP型抛光步骤，相互之间的区别在于：在一个抛光步骤中基片和抛光垫之间引入含有固定研磨剂作为固体物质的抛光剂悬浮液，而在第二个抛光步骤中，抛光剂悬浮液被不含固体的抛光剂溶液代替。
术语抛光剂作为涵盖性术语在下文中使用，涵盖抛光剂悬浮液和抛光剂溶液。
相对于包括常规的双面抛光方法和FAP方法的一次抛光，现有技术中已知的所有方法都具有严重的缺点。
半导体晶片的两面同时抛光，导致不希望的边缘对称，在常规的双面抛光中所谓的“边缘碾轧(edge roll-off)”，即相对于半导体晶片厚度的边缘减少。实验已经显示了，当抛光具有较大直径的晶片，即例如上述具有450mm直径的晶片时，此问题进一步恶化。较大的基片使得在晶片边缘处和在晶片剩余区域中增加了不同的抛光除去率，从而边缘碾轧更加突出。
这是有问题的，尤其因为根据国际公认的所谓Roadmap(ITRS，“International Technology Roadmap for Semiconductors”的“Front EndProcesses”章)，制造半导体晶片要求增加可用于制造元件的晶片面积，并降低供元件所用的所谓的“边缘排除(edge exclusion)”。
2mm的边缘排除是目前认为可以接受的，最初此尺寸在将来由于晶片直径增加到450mm将变得更难以达成，并且随后它将甚至降低到1mm。这将只有通过显著降低边缘碾轧而达成。将希望完全将其消除。
根据ITRS Roadmap更严格要求的另一个量是半导体晶片的形貌。形貌常规表示为高度变量PV(＝“峰到谷”)，基于面积为2mm×2mm的方形测量窗。
这里再次提及，长期以来发现先前的抛光方法不足以满足半导体晶片的增加的要求。
最后，除了边缘构型和形貌，整体的和局部的平坦对于形成下一个及随后可能的技术代也具有绝对重要性。
一个特别严格的性能是半导体晶片在其正面上的局部平坦度或局部构型。现代步进技术(Modern stepper technology)要求在半导体晶片的正面的子区域的优良的局部平坦度，例如表示为SFQR(对于限定尺寸的元件表面(测量窗“位置”)，“位置正面参考最小平方/范围”＝与正面的正偏差和负偏差的幅度，由最小平方最小化限定。最大的局部平坦度值SFQRmax表示在半导体晶片上考虑的元件表面的最高SFQR值。
最大局部平坦度值传统上通过考虑2mm的边缘排除来测定。在额定边缘排除内的半导体晶片上的面积传统上称作“固定质量面积”，简称为FQA。那些一部分面积在FQA之外、而中心位于FQA之内的位置称作“部分位置”。
通常承认的经验法则表明半导体晶片的SFQRmax值必须等于或小于用于在其上制造半导体元件的半导体晶片可能的线宽。超过此值导致步进器(stepper)关注的问题，从而导致相关元件的损失。
目前，市场上购得的半导体晶片对应45nm技术代(线宽＝45nm)，其正逐渐被已经开发的32nm技术取代，为此，制造商也正逐渐改变它们的装置工艺。其后的22nm技术代已经在开发中。已经发现传统的抛光方法确实不足以满足22nm设计规则的要求。
因此，本发明的目的是提供新的抛光方法，其既满足未来的技术代的要求，又适合于新一代的450mm晶片。
发明内容
所述目的通过抛光半导体晶片两面的方法而实现，所述方法包括以下规定顺序的步骤：
a)在抛光垫上抛光半导体晶片的背面，所述抛光垫包含固定在抛光垫中的研磨剂，在该抛光步骤期间在半导体晶片的背面和抛光垫之间引入不含固体的抛光剂溶液；
b)在抛光垫上一次抛光半导体晶片的正面，所述抛光垫包含固定在抛光垫中的研磨剂，在该抛光步骤期间在半导体晶片的正面和抛光垫之间引入不含固体的抛光剂溶液；
c)通过在抛光垫上抛光半导体晶片的正面，由半导体晶片的正面除去微粗糙和微损伤，在该抛光步骤期间在半导体晶片的正面和抛光垫之间引入包含研磨剂的抛光剂溶液；
d)通过在抛光垫上抛光半导体晶片的正面，精整抛光(finish polishing)半导体晶片的正面所述抛光垫不含固定在抛光垫中的研磨剂，在该抛光步骤期间在半导体晶片的正面和抛光垫之间引入包含研磨剂的抛光剂溶液。
发明人已经发现只有顺序的抛光半导体晶片的正面和背面才适合于此。迄今所用批量抛光方法同时抛光多个容纳在载体盘中的半导体晶片的两面，完全不适合于此，需要被单盘加工取代。
根据本发明，半导体晶片的正面和背面的单盘加工顺序进行，并且优选在相同的抛光机上进行，其包括对应一次抛光的抛光步骤(如在传统DSP中)和对应无雾抛光的抛光步骤(如在传统CMP中)。
背面的加工在第二抛光机或与半导体正面加工所用抛光机相同的抛光机上进行，后一方案提供了比先前在传统顺序中所用更少的抛光设备的优点，所述传统顺序总是包含DSP步骤和CMP步骤，尤其因为用于单盘加工的抛光机比现在所用的大批量型小很多，也具有小很多的空间要求，并且因此产生了关于前瞻性重建加工线的完全新的加工设备计划。为了使加工晶片背面的第二抛光机方案更加有效地构造，可想到在全部3个抛光板上用固定研磨剂抛光垫装备抛光机，例如来自Applied Materials的Reflection型，随后进行晶片的背面抛光。在随后步骤中，已经背面抛光的晶片在同样型号的另一台抛光机上抛光正面，例如逐批进行，在此情况下，b)至d)点所描述的抛光步骤依序进行。
所述制造顺序所伴随的简化进一步节省了额外的成本。
通过改进边缘辊轧，尤其是通过改进部分位置(partial sites)，本发明可得到抛光半导体晶片的边缘几何构型。关于纳米拓扑或纳米形貌，得到已经满足22nm设计规则要求的值。
本发明的方法不能由现有技术所预见，因为US2002/00609967A1所描述的方法实际上要求与正面的FAP步骤(即本发明方法的步骤b)和c))相反的顺序。由此文件出发，为了达成本发明，本领域技术人员由此将跨越该文件公开的内容。然而，在该文件中没有任何明显的建议怎样进行。
在最简单的情况下，根据本发明的步骤a)和b)的抛光剂溶液是水，优选去离子水(DIW)，其具有半导体工业中所用的通常纯度。
但是，抛光剂溶液也可以包含化合物，例如碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、氢氧化四甲基铵(TMAH)或它们的任何混合物。碳酸钾的使用是更特别优选的。在此情况下，抛光剂溶液的pH优选在10-12的范围内，并且抛光剂溶液中所述化合物的比例优选为0.01-10重量％，特别优选0.01-0.2重量％。
抛光剂溶液可以另外含有一种或多种其他添加剂，例如表面活性添加剂(例如润湿剂和表面活性剂)、起保护性胶体作用的稳定剂、防腐剂、杀生物剂、醇和螯合剂。
在步骤b)和c)之间，优选进行另外的FAP步骤，其中使用步骤c)中的抛光剂悬浮液，但是使用FAP垫。
本发明方法的步骤c)和d)的抛光剂悬浮液中的研磨剂的比例优选为0.25-20重量％，特别优选0.25-1重量％。
研磨剂颗粒的尺寸分布优选单峰形。
平均颗粒尺寸为5-300nm，特别优选5-50nm。
研磨剂由机械去除基片材料的材料构成，优选元素铝、铈或硅的氧化物中的一种或多种。
特别优选含有胶体分散硅石的抛光剂悬浮液(硅溶胶，参见表1和相关说明：“Glanzox”)。
抛光剂悬浮液的pH优选在9-11.5的范围内，并且优选通过选自以下的添加剂来调节：碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、氢氧化四甲基铵(TMAH)或这些化合物的任何混合物。更特别优选使用碳酸钾。
抛光剂溶液可进一步包含一种或多种其他添加剂，例如表面活性添加剂(例如润湿剂和表面活性剂)、起保护性胶体作用的稳定剂、防腐剂、杀生物剂、醇和螯合剂。
作为可根据本发明进行抛光的基片，尤其可考虑由诸如以下材料制得的半导体晶片：硅、砷化镓、SixGe1-x、蓝宝石和碳化硅。
特别合适的基片是由硅制得的半导体晶片以及由其衍生的基片。硅半导体晶片的待抛光的正面可以是在由晶体切割半导体晶片后得到的形态、在精研半导体晶片后得到的形态、在研磨半导体晶片后得到的形态、在蚀刻半导体晶片后得到的形态或者在已经抛光半导体晶片后得到的形态。
由硅半导体晶片衍生的基片意味着尤其具有层结构的基片，例如具有通过外延沉积的层的半导体晶片、SOI基片(“Silicon on Insulator”)和sSOI基片(Strained Silicon On Insulator)，以及它们相应的中间产物(例如SGOI＝“Silicon-Germanium On Insulator”)。
中间产物也包括供体半导体晶片，由该供体半导体晶片将层转移到其他基片上。为了使其可被再使用，必须平滑通过层转移暴露的供体半导体晶片的表面，其是相对粗糙的，并且在边缘区域具有特征步骤(characteristicstep)。
待抛光的基片的表面需要由硅构成，或者仅由硅构成。它们可以例如是由III-V化合物半导体构成的层，例如砷化镓或硅与锗的合金(SixGe1-x)。
其他实例是磷化铟、氮化镓和铝-镓砷化物的层。这些层现今尤其对于生产“发光二极管(Lighting Emitting diodes)”(＝LEDs)具有很大的意义。
SixGe1-x层的表面通常特征在于图案，称作“交叉影线(cross hatch)”，是由位错引起的，并且原则上在其上沉积一个或多个其他层之前必须对其平滑。
如果具有锗或SixGe1-x层的基片根据本发明被抛光，那么抛光剂悬浮液或抛光剂溶液(或者二者)可含有氧化剂作为其他添加剂。
适合的氧化剂是过氧化氢(H2O2)和臭氧(O3)。它们的添加将锗转化为水溶性化合物。
没有它们的添加，在抛光的过程中可以形成含有锗的颗粒，其可划伤抛光的表面。
具有大直径的基片，例如直径为300mm的硅半导体晶片，或者尤其是直径为450mm的硅半导体晶片，单个地根据本发明被抛光。在正面和背面上都顺序地实施各抛光步骤(根据本发明方法的步骤a)、b)、c)和d)至少为4)。
本发明不涉及在相同时间同时抛光正面和背面(DSP)。根据本发明，在每个加工步骤中分别加工半导体晶片的仅一面。
借助于“抛光头”，半导体晶片基本上被加压，使得待抛光的面表面与放置在抛光板上的抛光垫相对。
抛光头也具有“卡圈(retainer ring)”，其面向包封基片，并且防止其在抛光期间滑出抛光头。
在现代的抛光头中，背离抛光头的半导体晶片的侧表面承载在弹性膜上，该弹性膜传送所施加的抛光压力。该膜是具有任选细分的室系统的元件，其形成气体或液体垫。
然而，在有些使用的抛光头中，使用弹性支持件(“支持垫”)代替该膜。此弹性支持件通常施加在实心制造板(“支持板”)上。在支持垫和晶片背面之间，可在晶片背面的各区域任选生成空气垫。此外，也有些使用中的抛光头中晶片借助于所谓的“模板”，即借助于施加在弹性支持件(“支持垫”)上的支持板和卡圈，进行抛光。使用具有限定厚度的卡圈，使得晶片在抛光期间保持其在载具中的位置。可以选择此卡圈的厚度，使得其或者比晶片本身厚，此时描述为所谓的“凹陷的晶片”(recessed wafer)，或者更薄，此时使用术语突起晶片(projecting wafer)。
实施基片的抛光，同时在基片和抛光垫之间提供抛光剂，并且旋转抛光头和抛光板。
另外，抛光头也可在抛光垫上转换移动(moved in translation)，从而得到更广泛使用的抛光垫表面。
另外，本发明的方法可以在单板抛光机和多板抛光机上同样好地使用。
优选使用多板抛光机，特别优选使用两个，更特别优选使用三个抛光板和抛光头。
也可以使用不同的抛光垫和不同的抛光剂。
在本发明的方法中，在步骤a)和b)中分别使用包含固定在抛光垫中的研磨剂的抛光垫(FAP或FA垫)。
适合的研磨剂包括例如元素铈、铝、硅或锆的氧化物的颗粒，以及硬质物质如碳化硅、氮化硼和金刚石的颗粒。
特别适合的抛光垫具有通过复杂的微结构赋予的表面形貌。举例而言，这些微结构(“posts”)具有柱形，其具有圆柱截面或多边形截面，或者这些微结构具有棱锥或截棱锥的形状。
这样的抛光垫是市场上可获得的，并且例如由3M Corp.，USA提供(例如来自3M的“ESP 001”)。这些抛光垫的更多详细的说明例如包含在WO92/12680A1中。
在步骤c)中，优选使用一次抛光垫。来自Rohm&Haas的SUBATM范围的抛光垫例如适合于此，例如SUBATM1250(“一次垫”)，或典型的CMP抛光垫(“精整垫”(finishing pad))，例如来自
Figure G2009102072817D00091
的SPM3100。然而，也可以是如本发明方法的步骤b)中的FAP抛光垫，即不同于一次抛光垫和CMP抛光垫的包含固定研磨剂的抛光垫。
加工步骤b)和c)因此可使用相同的抛光垫，或者可以使用不同的抛光垫。在步骤c)中，例如可以使用FAP抛光垫。然而，也优选使用CMP抛光垫。
在步骤d)中使用CMP抛光垫，例如来自
Figure G2009102072817D00092
的SPM3100，其不含有固定研磨剂。步骤d)对应传统的CMP抛光步骤。CMP抛光垫可以通过标准的抛光调节而调节(condition)。例如，来自KINIC的金刚石休整工具(diamond dresser)可适合于此。
实施例
示例性实施方案中使用来自3M Corp.USA的FAP垫，其中具有固定的研磨剂颗粒，由氧化铈(CeO2)制得，平均粒径为0.55μm(“ESP 001”)。
表1显示了具有所用重要参数的正面抛光的加工顺序的实例。
多板抛光机用于测试(来自Applied Materials，Inc.的AMAT Reflection)。
该抛光机包括5-区膜载具，其容许载具的压力范围被设置为在5个区不同。
表1中规定的加工参数对于抛光技术领域人员来数是熟悉的，从而这里省略了详细说明。多数参数被归为现有技术，这些参数(压力、速度)的优化是在本领域技术人员的能力范围内。本发明的精髓在于加工顺序和为此而分别使用的抛光垫(FAP或CMP，固定研磨剂：是/否)和抛光剂(溶液、悬浮液)。
一次曝光步骤首先在板1上进行，使用FA抛光垫和抛光剂溶液(碳酸钾K2CO3)。平滑步骤随后在相同的抛光板上进行，同样使用FAP垫，但是使用抛光剂悬浮液。
在板2和板3上进行的步骤3和4对应传统的CMP步骤。
表1
Figure G2009102072817D00101
*)Glanzox 3900是由Fujimi Incorporated，Japan作为浓缩物购得的抛光剂悬浮液的产品名称。所述浓缩液的pH为10.5，包含约9重量％的胶体SiO2，其平均颗粒尺寸为30-40nm。表1中所示的SiO2含量以抛光剂计表示。
来自KLA Tencor的
Figure G2009102072817D00102
仪器用于研究纳米形貌。此干涉计适用于测量在半导体晶片的正面上-20nm和+20nm之间范围内的形貌。在此测量期间，半导体晶片放置在软平晶片支架(卡盘(chuck))上。所得到的峰-谷(PV)值被过滤(Gaussian高通过过滤器)，并在2mm直径的圆上分析(另外，也在10mm直径的圆分析)峰谷偏差。在THA分析(“thresholdheight anaylsis”)，详见SEMI标准M43，从所有PV值的分布最终计算出3-sigma PV值，作为所谓的THA值。
根据本发明抛光的晶片给出10nm或更好的THA值。当使用表1规定的抛光参数时，得到5.1nm的THA值。分析范围对应前述的2mm直径的圆。此THA值通常也称作THA-2值，从而明确使用2mm的小分析窗。此参数的其他改进之处将从抛光方法的优化而得到。
根据本发明抛光的半导体晶片因此具有1-10nm、优选1-5nm的纳米形貌，称作THA-2.
借助于图1，以下将解释通过改进所谓的“部分位置”的局部平坦度而改进边缘几何结构。
图1所示为在部分位置发现的SFQR值的分布(频率)，一方面对于实施本发明方法前的晶片，另一种情况是已经根据本发明抛光后的晶片。
研究了直径为300mm的单晶硅的DSP抛光的晶片。为了在边缘几何构型上实现本发明的效果，相同的晶片进行正面的相应抛光，为此使用以下的参数(参见表1中的步骤顺序)：
-板1，使用FAP垫：步骤1：33秒，仅K2CO3溶液(0.2重量％)；随后步骤2：8秒，Glanzox(硅溶胶)。
-板2和3，使用无雾抛光垫(CMP“SPM 3100”)，并且只有Glanzox作为抛光剂，每种情况下43秒。
在整个分布中，发现了约0.01μm的显著改进。部分位置的SFQRmax也改进了约这个数量。
根据本发明的方法因此适合于改进边缘区域的局部几何结构。

Claims (16)

1.抛光半导体晶片两面的方法，其包括以下规定顺序的步骤：
a)在抛光垫上抛光半导体晶片的背面，所述抛光垫包含固定在抛光垫中的研磨剂，在该抛光步骤期间在半导体晶片的背面和抛光垫之间引入不含固体的抛光剂溶液；
b)在抛光垫上一次抛光半导体晶片的正面，所述抛光垫包含固定在抛光垫中的研磨剂，在该抛光步骤期间在半导体晶片的正面和抛光垫之间引入不含固体的抛光剂溶液；
c)通过在抛光垫上抛光半导体晶片的正面，由半导体晶片的正面除去微粗糙和微损伤，在该抛光步骤期间在半导体晶片的正面和抛光垫之间引入包含研磨剂的抛光剂溶液；
d)通过在抛光垫上抛光半导体晶片的正面，精整抛光半导体晶片的正面，所述抛光垫不含固定在抛光垫中的研磨剂，在该抛光步骤期间在半导体晶片的正面和抛光垫之间引入包含研磨剂的抛光剂溶液。
2.权利要求1的方法，其中步骤a)和b)的抛光剂溶液是水或以下化合物的水溶液：碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、氢氧化四甲基铵(TMAH)或它们的任何混合物。
3.权利要求2的方法，其中步骤a)和b)的抛光剂溶液的pH为10-12，并且步骤a)和b)的抛光剂溶液中所述化合物的比例为0.01-10重量%。
4.权利要求1-3之一的方法，其中在步骤b)和c)之间在抛光垫上进行另外的抛光步骤，所述抛光垫包含固定在抛光垫中的研磨剂，在该抛光步骤期间在半导体晶片的正面和抛光垫之间引入包含研磨剂的抛光剂溶液。
5.权利要求1-3之一的方法，其中步骤c)和d)的包含研磨剂的抛光剂溶液中的研磨剂的比例为0.25-20重量%。
6.权利要求1-3之一的方法，其中步骤c)和d)的包含研磨剂的抛光剂溶液中研磨剂的比例为0.25-1重量%。
7.权利要求6的方法，其中研磨剂平均颗粒尺寸为5-300nm。
8.权利要求7的方法，其中研磨剂平均颗粒尺寸为5-50nm。
9.权利要求1-3之一的方法，其中包含研磨剂的抛光剂溶液中的研磨剂由元素铝、铈或硅的氧化物中的一种或多种构成。
10.权利要求9的方法，其中包含研磨剂的抛光剂溶液含有胶体分散硅石。
11.权利要求1-3之一的方法，其中包含研磨剂的抛光剂溶液的pH在9-11.5的范围内。
12.权利要求1-3之一的方法，其中包含研磨剂的抛光剂溶液的pH通过选自以下的添加剂来调节：碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、氢氧化四甲基铵(TMAH)或这些化合物的任何混合物。
13.权利要求1-3之一的方法，其中步骤a)和b)中所用的抛光垫包含的研磨剂选自：元素铈、铝、硅或锆的氧化物的颗粒，或者氮化硅、氮化硼和金刚石的颗粒。
14.权利要求1-3之一的方法，其中在步骤c)中使用不包含固定研磨剂的抛光垫。
15.权利要求1-3之一的方法，其中在步骤c)中使用包含固定研磨剂的抛光垫。
16.权利要求1-3之一的方法，其中半导体晶片是直径为300mm或以上的硅晶片。
CN2009102072817A 2008-10-29 2009-10-23 抛光半导体晶片两面的方法 Expired - Fee Related CN101722462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008053610.5 2008-10-29
DE102008053610A DE102008053610B4 (de) 2008-10-29 2008-10-29 Verfahren zum beidseitigen Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
CN101722462A CN101722462A (zh) 2010-06-09
CN101722462B true CN101722462B (zh) 2013-06-19

Family

ID=42117783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102072817A Expired - Fee Related CN101722462B (zh) 2008-10-29 2009-10-23 抛光半导体晶片两面的方法

Country Status (7)

Country Link
US (1) US9224613B2 (zh)
JP (1) JP5557506B2 (zh)
KR (1) KR101103415B1 (zh)
CN (1) CN101722462B (zh)
DE (1) DE102008053610B4 (zh)
SG (1) SG161170A1 (zh)
TW (1) TWI567811B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009051007B4 (de) 2009-10-28 2011-12-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
KR101133355B1 (ko) * 2009-10-28 2012-04-06 실트로닉 아게 반도체 웨이퍼의 연마 방법
DE102009057593A1 (de) * 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102011083041B4 (de) 2010-10-20 2018-06-07 Siltronic Ag Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings
JP5750877B2 (ja) * 2010-12-09 2015-07-22 株式会社Sumco ウェーハの片面研磨方法、ウェーハの製造方法およびウェーハの片面研磨装置
JP5614397B2 (ja) * 2011-11-07 2014-10-29 信越半導体株式会社 両面研磨方法
US9238755B2 (en) * 2011-11-25 2016-01-19 Fujima Incorporated Polishing composition
JP6077209B2 (ja) * 2011-11-25 2017-02-08 株式会社フジミインコーポレーテッド 研磨用組成物
DE102011089362B4 (de) * 2011-12-21 2014-01-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
JP6100002B2 (ja) * 2013-02-01 2017-03-22 株式会社荏原製作所 基板裏面の研磨方法および基板処理装置
DE102013205448A1 (de) 2013-03-27 2014-10-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102013213838A1 (de) 2013-07-15 2014-09-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
US11319460B2 (en) 2017-03-23 2022-05-03 Fujimi Incorporated Polishing composition
DE102018221922A1 (de) * 2018-12-17 2020-06-18 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mittels einer Drahtsäge, Drahtsäge und Halbleiterscheibe aus einkristallinem Silizium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6343978B1 (en) * 1997-05-16 2002-02-05 Ebara Corporation Method and apparatus for polishing workpiece
CN1394355A (zh) * 2000-10-26 2003-01-29 信越半导体株式会社 单晶片的制造方法及研磨装置以及单晶片
CN1533595A (zh) * 2002-02-20 2004-09-29 株式会社荏原制作所 抛光方法及研磨液
CN1773682A (zh) * 2004-11-11 2006-05-17 硅电子股份公司 校平半导体晶圆的方法及装置，及平坦度改进的半导体晶圆

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
US5860848A (en) * 1995-06-01 1999-01-19 Rodel, Inc. Polishing silicon wafers with improved polishing slurries
JP3510036B2 (ja) 1996-02-22 2004-03-22 株式会社ルネサステクノロジ 半導体装置の製造方法
US6722962B1 (en) * 1997-04-22 2004-04-20 Sony Corporation Polishing system, polishing method, polishing pad, and method of forming polishing pad
KR100243292B1 (ko) 1997-05-07 2000-02-01 윤종용 연마액의ph를조정하는반도체제조를위한화학적기계연마방법
JPH11204467A (ja) 1998-01-19 1999-07-30 Sony Corp 半導体製造装置および半導体装置の製造方法
US5897426A (en) 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
JP3858462B2 (ja) * 1998-07-30 2006-12-13 株式会社日立製作所 半導体装置の製造方法
JP2000080350A (ja) * 1998-09-07 2000-03-21 Speedfam-Ipec Co Ltd 研磨用組成物及びそれによるポリッシング加工方法
US6270395B1 (en) * 1998-09-24 2001-08-07 Alliedsignal, Inc. Oxidizing polishing slurries for low dielectric constant materials
KR20010039590A (ko) * 1999-04-29 2001-05-15 마에다 시게루 작업대상물을 폴리싱하는 방법 및 장치
US6331135B1 (en) * 1999-08-31 2001-12-18 Micron Technology, Inc. Method and apparatus for mechanical and chemical-mechanical planarization of microelectronic substrates with metal compound abrasives
JP3439402B2 (ja) 1999-11-05 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US20010039101A1 (en) * 2000-04-13 2001-11-08 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Method for converting a reclaim wafer into a semiconductor wafer
US6387289B1 (en) 2000-05-04 2002-05-14 Micron Technology, Inc. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
JP3950622B2 (ja) 2000-10-25 2007-08-01 スピードファム株式会社 ナノトポグラフィ評価用基準ウェーハとその製造方法
DE10054159A1 (de) 2000-11-02 2002-05-16 Wacker Siltronic Halbleitermat Verfahren zur Montage von Halbleiterscheiben
JP3617665B2 (ja) 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
JP2002252189A (ja) 2001-02-26 2002-09-06 Mitsubishi Materials Silicon Corp 半導体ウェーハ用研磨液
DE10142400B4 (de) 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
AU2003248673A1 (en) 2002-01-17 2003-09-16 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
DE10328842B4 (de) 2003-06-26 2007-03-01 Siltronic Ag Suszeptor für eine chemische Gasphasenabscheidung, Verfahren zur Bearbeitung einer Halbleiterscheibe durch chemische Gasphasenabscheidung und nach dem Verfahren bearbeitete Halbleiterscheibe
JP4608856B2 (ja) 2003-07-24 2011-01-12 信越半導体株式会社 ウエーハの研磨方法
US20050121969A1 (en) * 2003-12-04 2005-06-09 Ismail Emesh Lubricant for wafer polishing using a fixed abrasive pad
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP2006093655A (ja) 2004-08-24 2006-04-06 Disco Abrasive Syst Ltd 研磨液，及び研磨装置
JP4820108B2 (ja) 2005-04-25 2011-11-24 コマツＮｔｃ株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
JP4942516B2 (ja) 2007-03-07 2012-05-30 信越ポリマー株式会社 基板収納容器用の収容槽
JP5037974B2 (ja) 2007-03-14 2012-10-03 株式会社岡本工作機械製作所 研磨加工ステージにおける半導体基板の監視機器および監視方法
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6343978B1 (en) * 1997-05-16 2002-02-05 Ebara Corporation Method and apparatus for polishing workpiece
CN1394355A (zh) * 2000-10-26 2003-01-29 信越半导体株式会社 单晶片的制造方法及研磨装置以及单晶片
CN1533595A (zh) * 2002-02-20 2004-09-29 株式会社荏原制作所 抛光方法及研磨液
CN1773682A (zh) * 2004-11-11 2006-05-17 硅电子股份公司 校平半导体晶圆的方法及装置，及平坦度改进的半导体晶圆

Also Published As

Publication number Publication date
KR101103415B1 (ko) 2012-01-06
JP2010109370A (ja) 2010-05-13
US20100104806A1 (en) 2010-04-29
DE102008053610A1 (de) 2010-07-01
DE102008053610B4 (de) 2011-03-31
US9224613B2 (en) 2015-12-29
SG161170A1 (en) 2010-05-27
TW201017745A (en) 2010-05-01
TWI567811B (zh) 2017-01-21
KR20100047802A (ko) 2010-05-10
JP5557506B2 (ja) 2014-07-23
CN101722462A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101722462B (zh) 抛光半导体晶片两面的方法
KR100394972B1 (ko) 에피택셜 코팅 반도체웨이퍼 및 그 제조방법
US7037838B2 (en) Method for polishing a substrate surface
CN100435288C (zh) 硅晶片的制造方法
CN101930909B (zh) 生产半导体晶片的方法
US6861360B2 (en) Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers
CN101733699B (zh) 用于抛光具有应变松弛Si1-xGex层的半导体晶片的方法及该方法的用途
CN101927447B (zh) 双面抛光半导体晶片的方法
CN104064455B (zh) 半导体材料晶片的抛光方法
US8377825B2 (en) Semiconductor wafer re-use using chemical mechanical polishing
CN101930911B (zh) 生产外延涂布的半导体晶片的方法
WO2006135688A2 (en) Polar surface preparation of nitride substrates
JP2006528423A (ja) ＳｉＣ薄膜におけるエピ前表面処理方法
CN117480230A (zh) 用于降低表面缺陷数和雾度的硅晶圆最终抛光用浆料组合物及利用其的最终抛光方法
KR101086966B1 (ko) 반도체 웨이퍼 연마방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130619

Termination date: 20191023

CF01 Termination of patent right due to non-payment of annual fee