DE102011083041B4 - Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings - Google Patents

Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings Download PDF

Info

Publication number
DE102011083041B4
DE102011083041B4 DE102011083041.3A DE102011083041A DE102011083041B4 DE 102011083041 B4 DE102011083041 B4 DE 102011083041B4 DE 102011083041 A DE102011083041 A DE 102011083041A DE 102011083041 B4 DE102011083041 B4 DE 102011083041B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
support ring
heat treatment
less
curved surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011083041.3A
Other languages
English (en)
Other versions
DE102011083041A1 (de
Inventor
Erich Daub
Raimund Kaiss
Michael Klösler
Thomas Loch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102011083041.3A priority Critical patent/DE102011083041B4/de
Priority to TW103101398A priority patent/TWI506697B/zh
Priority to TW100136260A priority patent/TWI443234B/zh
Priority to JP2011225983A priority patent/JP5622702B2/ja
Priority to SG2011075413A priority patent/SG180109A1/en
Priority to MYPI2011004953A priority patent/MY155764A/en
Priority to US13/274,456 priority patent/US8460465B2/en
Priority to KR1020110107622A priority patent/KR101312836B1/ko
Publication of DE102011083041A1 publication Critical patent/DE102011083041A1/de
Priority to JP2013220163A priority patent/JP6016748B2/ja
Application granted granted Critical
Publication of DE102011083041B4 publication Critical patent/DE102011083041B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • Y10T117/1016Apparatus with means for treating single-crystal [e.g., heat treating]

Abstract

Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung der Halbleiterscheibe, umfassend eine äußere und eine innere Mantelfläche (2, 3) und eine sich von der äußeren bis zur inneren Mantelfläche (2, 3) erstreckende gekrümmte Fläche (4) zum Ablegen der Halbleiterscheibe mit einem Krümmungsradius von nicht weniger als 6000 mm und nicht mehr als 9000 mm, sofern die gekrümmte Fläche (4) zur Ablage einer Halbleiterscheibe mit einem Durchmesser von 300 mm ausgelegt ist oder mit einem Krümmungsradius von nicht weniger als 9000 mm und nicht mehr als 14000 mm, sofern die gekrümmte Fläche (4) zur Ablage einer Halbleiterscheibe mit einem Durchmesser von 450 mm ausgelegt ist, wobei die gekrümmte Fläche (4) einen Materialanteil Rmr(t) von nicht weniger als 85 % hat bei einer Materialtiefe t von 2 µm.

Description

  • Die beanspruchte Erfindung ist auf dem Gebiet der Wärmebehandlung einkristalliner Halbleiterscheiben aus Silizium angesiedelt. Die Wärmebehandlung wird in der Regel in einem Vertikalofen („wafer boat“) durchgeführt. In einem solchen Ofen werden eine Vielzahl von Halbleiterscheiben gleichzeitig über einen längeren Zeitraum auf hohe Temperaturen erhitzt. Sie liegen dabei übereinander gestapelt und voneinander beabstandet auf Stützringen auf. Ein solcher Stützring („susceptor ring, support ring“) besteht in der Regel aus Siliziumcarbid und hat die Aufgabe die darauf liegende Halbeiterscheibe während der Wärmebehandlung abzustützen.
  • Ziel der Wärmebehandlung ist es, eine von der Oberfläche ins Innere der Halbleiterscheibe reichende Zone („denuded zone“) für elektronisch aktive Strukturen zu schaffen, die frei von Defekten ist, welche die Funktion von elektronischen Bauelementen stören könnten. Solche Defekte sind insbesondere Ansammlungen von präzipitiertem Sauerstoff, BMD („bulk micro defects“), und Defekte, die von Ansammlungen von Leerstellen gebildet werden und unter anderem als COP-Defekte („crystal originated particles“) bezeichnet werden. Durch die Wärmebehandlung werden BMD bildende Keime und COP-Defekte aufgelöst und die Sauerstoffkonzentration in der Zone unter die zur BMD-Bildung notwendige Schwelle abgesenkt.
  • Je größer COP-Defekte sind, desto länger dauert es, um sie durch eine Wärmebehandlung der Halbleiterscheibe auflösen zu können. Es ist daher zweckmäßig, bereits während des Ziehens des die Halbleiterscheiben liefernden Einkristalls aus einem Tiegel Maßnahmen zu ergreifen, die COP-Defekte mit vergleichsweise kleinen Dimensionen entstehen lassen. Üblicherweise kommen dafür zwei Maßnahmen in Betracht, die auch kombiniert werden können. Zum einen verhindert ein schnelles Abkühlen des Einkristalls dass Leerstellen ausreichend lange beweglich bleiben, um sich zu vergleichsweise großen COP-Defekten zusammenlagern zu können. Zum anderen bewirkt das Dotieren des Einkristalls mit Stickstoff dass Leerstellen beim Abkühlen des Einkristalls später in Übersättigung geraten und entsprechend weniger Zeit zur Bildung der Leerstellen-Ansammlungen zur Verfügung steht.
  • Bei den während der Wärmebehandlung herrschenden Temperaturen im Bereich von 1050 °C bis 1300 °C ist das Kristallgitter von einkristallinem Silizium besonders empfindlich gegen Störungen. Temperaturgradienten, Relativbewegungen von Halbleiterscheibe und Stützring wegen unterschiedlicher Wärmeausdehnungskoeffizienten von Silizium und Siliziumcarbid und das auf den Stützring drückende Eigengewicht der Halbleiterscheibe können Vergleitungen („slip“) im Kristallgitter auslösen oder Kratzer verursachen.
  • Üblicherweise werden Messungen von Laser-Streulicht oder Messungen der Depolarisation von Laserlicht zum Nachweis von Spannungen und Vergleitungen herangezogen. Die auf Letzterem basierende Messmethode ist unter dem Akronym SIRD bekannt, das für „Scanning Infrared Depolarization“ steht. In der US 2004 / 0 021 097 A1 ist ein SIRD anwendendes Messverfahren beschrieben, mit dem vom Stützring verursachte Defekte an Halbleiterscheiben nachgewiesen werden können.
  • In der DE 10 2005 013 831A1 ist offenbart, dass sowohl die Temperatur während der Wärmebehandlung als auch die Konzentration an Stickstoff in der Halbleiterscheibe einen besonderen Einfluss auf die obere Streckgrenze („upper yield stress“, UYS) haben. Der UYS ist eine Kenngröße für die Widerstandsfähigkeit des Halbleitermaterials gegen die Bildung von Vergleitungen. Die Widerstandsfähigkeit nimmt demnach im Temperaturbereich von 1000 °C bis 1350 °C deutlich ab, ebenso mit einer Verringerung der Stickstoff-Konzentration. Um wärmebehandelte Halbleiterscheiben aus einkristallinem Silizium zu erhalten, die bei einer SIRD-Messung keine Vergleitungen zeigen, wird in der genannten Druckschrift empfohlen, die bei einer Temperatur von 1200 °C gemessene obere Streckgrenze als Kriterium zu verwenden, um die Wärmebehandlung in bestimmter Weise auszuführen. Demnach sind vergleichsweise hohe Aufheizraten im Temperaturbereich von über 900 °C beziehungsweise vergleichsweise hohe Abkühlraten im Temperaturbereich bis 900 °C und der Einsatz eines geschlossenen Rings als Stützring während der Wärmebehandlung eher nur für relativ widerstandsfähige Halbleiterscheiben geeignet.
  • In der JP 2003 - 59 851 A ist ein Stützring beschrieben, umfassend eine innere und eine äußere Mantelfläche, eine horizontale Fläche zum Ablegen der Halbleiterscheibe und eine abgerundete oder abgeschrägte Kante zwischen der inneren Mantelfläche und der horizontalen Ablagefläche. Der Abstand Ry zwischen der höchsten Erhebung („peak“) und dem tiefsten Einschnitt („valley“) innerhalb einer die Rauheit der Kante erfassenden Messstrecke ist nicht größer als 5 µm.
  • Die EP 1 772 901 A2 enthält die Beschreibung eines zweiteiligen Stützrings, dessen Oberflächenrauheit ausgedrückt in Form der gemittelten Rautiefe Rz nicht mehr als 15 µm sein soll. Eine Halbleiterscheibe aus Silizium, die auf einem solchen Stützring bei einer Temperatur von 1200 °C über einen Zeitraum von 600 min erhitzt wurde, zeigte im Anschluss an die Wärmebehandlung keine mittels Laser-Streulicht oder Depolarisation von Laserlicht nachweisbaren Vergleitungen.
  • Aus der JP H09- 251 961 A ist eine Haltevorrichtung zur Wärmebehandlung von Halbleiterwafern bekannt, die Stützringe mit gekrümmter Auflagefläche für die Wafer aufweist.
  • Die Erfinder der vorliegenden Erfindung haben jedoch herausgefunden, dass Halbleiterscheiben aus einkristallinem Silizium bei Verwendung bekannter Stützringe während einer Wärmebehandlung Spannungen ausgesetzt sind, die die Nanotopographie der Vorderseite der Halbleiterscheibe beeinträchtigen können.
  • Aufgabe der vorliegenden Erfindung ist daher, einen verbesserten Stützring vorzustellen und ein besseres Verfahren zur Wärmebehandlung einer Halbleiterscheibe aus einkristallinem Silizium aufzuzeigen, bei dem der Stützring eingesetzt wird.
  • Gelöst wird die Aufgabe durch einen Stützring entsprechend einem der Patentansprüche 1 bis 5 und durch ein Verfahren gemäß Patentanspruch 6.
  • Eine auf einem Stützring abgelegte Halbleiterscheibe aus Silizium biegt sich aufgrund ihres Eigengewichts durch, weil im Zentrumsbereich die Unterstützung durch den Stützring fehlt.
  • Die Erfinder der vorliegenden Erfindung haben herausgefunden, dass es ungünstig ist, einen Stützring mit horizontaler Fläche zum Ablegen einer Halbleiterscheibe zu verwenden, auch wenn die innere Kante zwischen der horizontalen Ablagefläche und der inneren Mantelfläche abgerundet ist. Die Durchbiegung der Halbleiterscheibe führt insbesondere im Bereich der inneren Kante des Stützrings zu einem Spannungsfeld, das regelmäßig Vergleitungen hervorruft. Die Wärmebehandlung der Halbleiterscheibe bewirkt gleichzeitig auch eine teilweise Glättung der von Vergleitungen hervorgerufenen Unebenheiten. Solche Vergleitungen sind deshalb häufig nicht nachweisbar. Sie führen jedoch zu einer Verschlechterung der Nanotopographie der Halbleiterscheibe und gegebenenfalls zu Defokussierungs-Problemen beim Belichten der Vorderseite der Halbleiterscheibe im Verlauf der Herstellung von elektronischen Bauelementen. Die Nanotopographie beschreibt Ebenheitsabweichungen in einem Messbereich mit einer räumlichen Wellenlänge von 0,2 bis 20 mm. Ein zweckmäßiges Messverfahren zur Bestimmung der Nanotopographie ist die optische Interferometrie. Darauf basierende Messgeräte sind kommerziell verfügbar. Im Rahmen der Erfindung wird die Nanotopographie der Vorderseite der Halbleiterscheibe gemessen, um die Ebenheit der Vorderseite zu charakterisieren und um die Wirkung der Wärmebehandlung auf die Ebenheit abschätzen zu können. Die Vorderseite der Halbleiterscheibe ist die Seite, die für die Integration elektronischer Strukturen vorgesehen ist.
  • 1 zeigt in einer Schnittdarstellung einen zum Stand der Technik gehörenden Stützring. Dieser Stützring ist gekennzeichnet durch eine horizontale Fläche 1 zur Ablage einer Halbleiterscheibe.
  • 2 zeigt einen erfindungsgemäß ausgebildeten Stützring. Dieser Stützring ist ein geschlossener Ring und zeichnet sich durch eine konkav gekrümmte Fläche 4 zur Ablage der Halbleiterscheibe aus. Die konkav gekrümmte Ablagefläche 4 erstreckt sich von der äußeren Mantelfläche 2 bis zur inneren Mantelfläche 3 und weist daher keinen horizontal liegenden Anteil auf. Sie hat einen von der äußeren zur inneren Mantelfläche konkav fallenden Querschnitt. Der Krümmungsradius der Ablagefläche 4 beträgt nicht weniger als 6000 mm und nicht mehr als 9000 mm, sofern die Ablagefläche zur Ablage einer Halbleiterscheibe mit einem Durchmesser von 300 mm ausgelegt ist, oder nicht weniger als 9000 mm und nicht mehr als 14000 mm, sofern die Ablagefläche zur Ablage einer Halbleiterscheibe mit einem Durchmesser von 450 mm ausgelegt ist, und entspricht vorzugsweise dem Radius der Durchbiegung der Halbleiterscheibe. Dadurch ist das Spannungsfeld, das während der Wärmebehandlung im Bereich der inneren Kante zwischen Ablagefläche und innerer Mantelfläche des Stützrings auf die Halbleiterscheibe einwirkt, deutlich geringer als bei Verwendung eines Stützrings mit vollständig oder teilweise horizontaler Ablagefläche. Durch die Verwendung eines erfindungsgemäß ausgebildeten Stützrings erwächst der Vorteil einer niedrigeren Dichte von durch Spannungen hervorgerufenen Defekte, die sich auch durch eine verbesserte Nanotopographie der Vorderseite der wärmebehandelten Halbleiterscheibe zeigt.
  • Der Außendurchmesser des Stützrings ist vorzugsweise gleich dem Durchmesser der zum Zweck der Wärmebehandlung auf der gekrümmten Fläche abgelegten Halbleiterscheibe oder um bis zu nicht mehr als 2 mm größer. Der Innendurchmesser des Stützrings ist vorzugsweise nicht weniger als 60 mm und nicht mehr als 100 mm kleiner als der Außendurchmesser.
  • Der Stützring besteht vorzugsweise aus Siliziumcarbid oder ist mit Siliziumcarbid beschichtet.
  • Es ist weiterhin von Vorteil, wenn die gekrümmte Fläche zum Ablegen der Halbleiterscheibe bestimmte Rauheits- und Ebenheits-Kriterien erfüllt.
  • Die gemittelte Rautiefe Rz sollte vorzugsweise nicht weniger als 3 µm und nicht mehr als 5 µm sein und die größte Einzelrautiefe Rmax vorzugsweise nicht mehr als 5 µm betragen. Die gemittelte Rautiefe Rz entspricht dem arithmetischen Mittel der Einzelrautiefen (der Differenz von höchster Erhebung und tiefsten Einschnitt bezogen auf eine Einzelmessstrecke). Die Einzelrautiefen werden mit Hilfe eines die Rauheit abbildenden Profils über eine in fünf Einzelmessstrecken untergliederte Gesamtmessstrecke bestimmt. Eine durch eine gemittelte Rautiefe Rz von unter 3 µm gekennzeichnete Rauheit ist weniger günstig, weil sie das Verrutschen der Halbleiterscheibe auf dem Stützring fördert. Eine durch einer gemittelte Rautiefe Rz von über 5 µm gekennzeichnete Rauheit birgt die Gefahr, dass lokale Materialspitzen die Nanotopographie der wärmebehandelten Halbleiterscheiben beeinträchtigen.
  • Darüber hinaus beträgt der Materialanteil Rmr(t) der gekrümmten Ablagefläche in einer Schnitttiefe t von 2 µm nicht weniger als 85 %. Der Kennwert ist in der Norm DIN EN ISO 4287 1997 definiert und bezeichnet den prozentualen Anteil (Traganteil) der Material umfassenden Strecken an der Gesamtmessstrecke in der angegebenen Schnitttiefe. Die Letztere wird von der höchsten Erhebung des Profils aus berechnet. Ein Rmr(2 µm) von weniger als 85 %, insbesondere von weniger als 50 % ist nicht günstig, weil der geringe Materialanteil ein Indikator für das Vorhandensein lokaler Materialspitzen ist und sich entsprechend nachteilig auf die Nanotopographie der wärmebehandelten Halbleiterscheiben auswirkt. Bei einem Rmr(2 µm) von nicht weniger als 85 % sind Materialerhebungen breiter und eher abgerundet als spitz zulaufend.
  • Der Stützring sollte schließlich möglichst ideal geformt sein. Damit die Nanotopographie der Vorderseite wärmebehandelter Halbleiterscheiben zuverlässig im angestrebten Bereich bleibt, sollte die Ablagefläche um vorzugsweise nicht mehr als 30 µm von einer geometrisch ideal geformten Fläche abweichen, deren Krümmungsradius im genannten Bereich liegt. Die Flächenform gemäß der Norm DIN ISO 1101 2004 sollte also vorzugsweise nicht mehr als 0,03 mm sein. Demnach muss die Ablagefläche zwischen zwei Hüllflächen liegen, deren Abstand durch Kugeln mit einem Durchmesser von 30µm bestimmt ist, wobei der Mittelpunkt der Kugeln auf der geometrisch idealen Fläche liegt.
  • Bei Einhaltung der genannten Kriterien weisen wärmebehandelte Halbleiterscheiben aus einkristallinem Silizium die vergleichsweise beste Nanotopographie der Vorderseite auf.
  • Das Verfahren zur Wärmebehandlung einer Halbleiterscheibe aus einkristallinem Silizium gemäß Patentanspruch 6 umfasst das Ablegen der Halbleiterscheibe auf dem Stützring und das Erhitzen der auf dem Stützring abgelegten Halbleiterscheibe auf eine Temperatur von nicht weniger als 1050 °C und nicht mehr als 1300 °C für einen Zeitraum von nicht weniger als 30 min und nicht mehr als 180 min.
  • Wird die untere Temperaturgrenze nicht erreicht oder ist der Zeitraum der Wärmebehandlung kürzer als 30 min, entsteht keine „denuded zone“ oder eine, die nicht tief genug ins Innere der Halbleiterscheibe reicht. Wird die obere Temperaturgrenze überschritten oder ist der Zeitraum der Wärmebehandlung länger als 180 min, wird das Verfahren unwirtschaftlich.
  • Das Verfahren zeichnet sich auch dadurch aus, dass Kriterien wie die obere Streckgrenze des Halbleiterscheiben-Materials oder die Aufheizrate im Temperaturbereich über 900 °C beziehungsweise die Abkühlrate im Temperaturbereich bis 900 °C nicht besonders berücksichtigt werden müssen. So können auch Halbleiterscheiben mit einer vergleichsweise niedrigen Konzentration an Stickstoff wärmebehandelt werden, ohne dass sich Vergleitungen bilden.
  • Es ist dennoch bevorzugt, die Aufheizrate im Temperaturbereich von über 900 °C und die Abkühlrate im Temperaturbereich bis 900 °C auf Werte im Bereich von 1°C/min bis 10°C/min einzustellen.
  • Die Wärmebehandlung wird vorzugsweise in einer unter den herrschenden Bedingungen mit Silizium chemisch nicht reagierenden Atmosphäre oder in einer reduzierenden Atmosphäre durchgeführt. Beispiele sind eine Wärmebehandlung in Argon oder in einem Gemisch aus Argon und Wasserstoff.
  • Beispiel:
  • Halbleiterscheiben aus einkristallinem Silizium mit einem Durchmesser von 300 mm wurden einer Wärmebehandlung in einem Vertikalofen vom Typ A412 des Herstellers ASM unterzogen. Die Halbleiterscheiben wurden im Verlauf der Wärmebehandlung auf eine Temperatur von 1200°C über einen Zeitraum von 120 min erhitzt.
  • Die Halbleiterscheiben wurden aus Einkristallen geschnitten, die im die Halbleiterscheiben liefernden Abschnitt der Einkristalle mit einer mittleren Ziehgeschwindigkeit von 0,86mm/min aus einer in einem Tiegel enthaltenen und mit Stickstoff dotierten Schmelze aus Silizium nach der Czochralski-Methode gezogen und aktiv gekühlt worden waren. Die Abkühlrate im Temperaturbereich von 1150 bis 1000 °C betrug 2,5 K/min im Zentrum und 3,2 K/min am Rand des jeweiligen Einkristalls.
  • Während der Wärmebehandlung lagen die Halbleiterscheiben auf Stützringen aus Siliziumcarbid, die wie in 2 dargestellt ausgebildet waren. Der Außendurchmesser der Stützringe war 1 mm größer als der Durchmesser der Halbleiterscheiben.
  • Das Rauheitsprofil der Auflagefläche wurde mit einem Taster („Profiler“) gemessen.
  • Die gemittelte Rautiefe Rz lag bei den eingesetzten Stützringen im Bereich von 3 µm bis 5 µm und die größte gemessene Einzelrautiefe Rmax betrug nicht mehr als 5 µm. Darüber hinaus lag der Materialanteil Rmr(t) der gekrümmten Ablagefläche in einer Schnitttiefe t von 2 µm bei keinem der Stützringe unter 85 %.
  • Nach einem Zeitraum von 1000 Prozessfahrten wurde kein einziger Ausfall wegen des Überschreitens der oberen Grenze der zulässigen Nanotopographie der Vorderseite der Halbleiterscheibe beobachtet.
  • Die Messung der Nanotopographie wurde entsprechend der SEMI-Norm M78-1110 vom Oktober 2010 durchgeführt, mit einer „fixed quality area“ (FQA) von 297 mm, den „Key Options“ NT-CC, der „threshold area“ x = 0.25 % und der „cut-off wavelength“ λc = 20 mm. Die Auswertung erfolgte entsprechend der „Deviation Metric“.
  • Unter ansonsten gleichartigen Bedingungen wurden auch Halbleiterscheiben wärmebehandelt, die auf einem Stützring abgelegt wurden, der entsprechend der Darstellung in 1 ausgebildet war. Bei diesen Halbleiterscheiben wurden Ausfälle in signifikanter Anzahl sowohl nach SIRD-Messung als auch nach Messung der Nanotopographie beobachtet.
  • 3 und 4 zeigen typische SIRD-Abbildungen einer ausgefallenen Halbleiterscheibe und einer erfindungsgemäß wärmebehandelten Halbleiterscheibe. Die Aufnahmen wurden mit einem Messgerät vom Typ SIRD A300P des Herstellers PVA TePla erstellt. In 3 sind lokale SIRD-Spannungen als Grund des Ausfalls der Halbleiterscheibe markiert. Die Lage der Markierungen zeigt, dass die Spannungen durch das Zusammenwirken von Halbleiterscheibe und innerer Kante des Stützrings hervorgerufen wurden.
  • 5 und 6 zeigen typische Nanotopographie-Messungen der Vorderseite einer ausgefallenen Halbleiterscheibe und einer erfindungsgemäß wärmebehandelten Halbleiterscheibe. Die Aufnahmen wurden mit einem Messgerät vom Typ WaferSight2 des Herstellers KLA Tencor erstellt. In 5 ist eine Überschreitung der lokalen Nanotopographie als Grund des Ausfalls der Halbleiterscheibe markiert. Ihre Lage im Bereich der inneren Kante des verwendeten Stützrings zeigt, dass die Form des Stützrings für die Überschreitung verantwortlich ist.
  • Die in 5 dargestellte Halbleiterscheibe hatte eine Nanotopographie von 8,68 nm, bezogen auf ein Messfenster mit einem Durchmesser von 4 mm Durchmesser und von 55,56 nm, bezogen auf ein Messfenster mit einem Durchmesser von 20 mm. Bei der in 6 dargestellten erfindungsgemäß wärmebehandelten Halbleiterscheibe waren die entsprechenden Messwerte 4,48 nm, beziehungsweise 10,01 nm.

Claims (6)

  1. Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung der Halbleiterscheibe, umfassend eine äußere und eine innere Mantelfläche (2, 3) und eine sich von der äußeren bis zur inneren Mantelfläche (2, 3) erstreckende gekrümmte Fläche (4) zum Ablegen der Halbleiterscheibe mit einem Krümmungsradius von nicht weniger als 6000 mm und nicht mehr als 9000 mm, sofern die gekrümmte Fläche (4) zur Ablage einer Halbleiterscheibe mit einem Durchmesser von 300 mm ausgelegt ist oder mit einem Krümmungsradius von nicht weniger als 9000 mm und nicht mehr als 14000 mm, sofern die gekrümmte Fläche (4) zur Ablage einer Halbleiterscheibe mit einem Durchmesser von 450 mm ausgelegt ist, wobei die gekrümmte Fläche (4) einen Materialanteil Rmr(t) von nicht weniger als 85 % hat bei einer Materialtiefe t von 2 µm.
  2. Stützring nach Anspruch 1, wobei die gekrümmte Fläche (4) eine gemittelte Rautiefe Rz von nicht weniger als 3 µm und nicht mehr als 5 µm und eine größte Einzelrautiefe Rmax von nicht mehr als 5 um aufweist.
  3. Stützring nach Anspruch 1 oder Anspruch 2, wobei die Flächenform der gekrümmten Fläche (4) nicht mehr als 0,03 mm beträgt.
  4. Stützring nach einem der Ansprüche 1 bis 3, wobei der Außendurchmesser des Stützrings gleich dem Durchmesser der Halbleiterscheibe ist oder um bis zu nicht mehr als 2 mm größer ist, und der Innendurchmesser des Stützrings nicht weniger als 60 mm und nicht mehr als 100 mm kleiner als der Außendurchmesser ist.
  5. Stützring nach einem der Ansprüche 1 bis 4, bestehend aus Siliziumcarbid oder beschichtet mit Siliziumcarbid.
  6. Verfahren zur Wärmebehandlung einer Halbleiterscheibe aus einkristallinem Silizium, umfassend das Ablegen der Halbleiterscheibe auf einem Stützring gemäß einem der Ansprüche 1 bis 5 und das Erhitzen der auf dem Stützring abgelegten Halbleiterscheibe auf eine Temperatur von nicht weniger als 1050 °C und nicht mehr als 1300 °C für einen Zeitraum von nicht weniger als 30 min und nicht mehr als 180 min.
DE102011083041.3A 2010-10-20 2011-09-20 Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings Active DE102011083041B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102011083041.3A DE102011083041B4 (de) 2010-10-20 2011-09-20 Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings
TW103101398A TWI506697B (zh) 2010-10-20 2011-10-06 由單晶矽構成的未經塗覆的半導體晶圓
TW100136260A TWI443234B (zh) 2010-10-20 2011-10-06 用於在熱處理過程中支撐由單晶矽構成的半導體晶圓的支撐環、用於熱處理這種半導體晶圓的方法、以及由單晶矽構成的熱處理後的半導體晶圓
JP2011225983A JP5622702B2 (ja) 2010-10-20 2011-10-13 単結晶シリコンで構成された半導体ウェハを熱処理中に支持するための支持リングおよび該半導体ウェハの熱処理のための方法
SG2011075413A SG180109A1 (en) 2010-10-20 2011-10-14 Support ring for supporting a semiconductor wafer composed of monocrystalline silicon during a thermal treatment, method for the thermal treatment of such a semiconductor wafer, and thermally treated semiconductor wafer composed of monocrystalline silicon
MYPI2011004953A MY155764A (en) 2010-10-20 2011-10-14 Support ring for supporting a semiconductor wafer composed of monocrystalilline silicon during a thermal treatment, method for the thermal treatment of such a semiconductor wafer, and thermally treated semiconductor wafer composed of monocrystalline silicon
US13/274,456 US8460465B2 (en) 2010-10-20 2011-10-17 Support ring for supporting a semiconductor wafer composed of monocrystalline silicon during a thermal treatment, method for the thermal treatment of such a semiconductor wafer, and thermally treated semiconductor wafer composed of monocrystalline silicon
KR1020110107622A KR101312836B1 (ko) 2010-10-20 2011-10-20 열처리 중에 단결정 실리콘으로 이루어진 반도체 웨이퍼를 지지하는 지지 링, 이러한 반도체 웨이퍼의 열처리 방법 및 단결정 실리콘으로 이루어진 열처리된 반도체 웨이퍼
JP2013220163A JP6016748B2 (ja) 2010-10-20 2013-10-23 半導体ウェハ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010042686.5 2010-10-20
DE102010042686 2010-10-20
DE102011083041.3A DE102011083041B4 (de) 2010-10-20 2011-09-20 Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings

Publications (2)

Publication Number Publication Date
DE102011083041A1 DE102011083041A1 (de) 2012-04-26
DE102011083041B4 true DE102011083041B4 (de) 2018-06-07

Family

ID=45923381

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011083041.3A Active DE102011083041B4 (de) 2010-10-20 2011-09-20 Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings

Country Status (8)

Country Link
US (1) US8460465B2 (de)
JP (2) JP5622702B2 (de)
KR (1) KR101312836B1 (de)
CN (2) CN102664160B (de)
DE (1) DE102011083041B4 (de)
MY (1) MY155764A (de)
SG (1) SG180109A1 (de)
TW (2) TWI506697B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575800A (zh) * 2016-02-26 2016-05-11 上海华力微电子有限公司 一种晶圆托环及具有该晶圆托环的反应腔室
DE102019207433A1 (de) * 2019-05-21 2020-11-26 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
WO2022250097A1 (ja) * 2021-05-27 2022-12-01 京セラ株式会社 フォーカスリングおよびプラズマ処理装置
KR20230174262A (ko) * 2021-05-27 2023-12-27 교세라 가부시키가이샤 포커스 링 및 플라즈마 처리 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59851A (ja) 1982-04-28 1984-01-06 イ−ジ−・アンド・ジ−・インコ−ポレイテイド 蒸気放電灯装置
JPH09251961A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
JP2003059851A (ja) * 2001-08-17 2003-02-28 Asahi Glass Co Ltd ウエハ支持体およびそれを用いた熱処理用ボート
JP2003257981A (ja) 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
US20040021097A1 (en) 2002-07-30 2004-02-05 Seh America, Inc. Method for isolation of wafer support-related crystal defects
DE102005013831A1 (de) 2005-03-24 2006-09-28 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
EP1772901A2 (de) 2005-10-07 2007-04-11 Rohm and Haas Electronic Materials, L.L.C. Waferhalter und Verfahren zur Halbleiterverarbeitung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003906B2 (ja) * 1999-03-19 2007-11-07 コバレントマテリアル株式会社 シリコン単結晶半導体ウエハ加熱処理用治具及びこれを用いたシリコン単結晶半導体ウエハ加熱処理用装置
JP3424069B2 (ja) 1999-04-28 2003-07-07 東芝セラミックス株式会社 エピタキシャルシリコン基板の製造方法
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20010041258A1 (en) * 2000-05-11 2001-11-15 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Standard for a nanotopography unit, and a method for producing the standard
KR100842473B1 (ko) * 2000-10-26 2008-07-01 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP4464033B2 (ja) * 2002-06-13 2010-05-19 信越半導体株式会社 半導体ウエーハの形状評価方法及び形状評価装置
JP4432317B2 (ja) * 2002-12-11 2010-03-17 信越半導体株式会社 シリコンウエーハの熱処理方法
US20040229548A1 (en) * 2003-05-15 2004-11-18 Siltronic Ag Process for polishing a semiconductor wafer
JP4387159B2 (ja) * 2003-10-28 2009-12-16 東洋炭素株式会社 黒鉛材料、炭素繊維強化炭素複合材料、及び、膨張黒鉛シート
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
US7865070B2 (en) * 2004-04-21 2011-01-04 Hitachi Kokusai Electric Inc. Heat treating apparatus
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP4826070B2 (ja) 2004-06-21 2011-11-30 信越半導体株式会社 半導体ウエーハの熱処理方法
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
CN1992192A (zh) * 2005-12-28 2007-07-04 东京毅力科创株式会社 半导体处理用的立式晶舟及立式热处理装置
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
US20080041798A1 (en) * 2006-06-30 2008-02-21 Memc Electronic Materials, Inc. Wafer Platform
DE102006053942A1 (de) 2006-11-15 2008-05-21 Siltronic Ag Verfahren zum Regenerieren einer Donor-Halbleiterscheibe und nach dem Verfahren herstellbare Donor-Halbleiterscheibe
JP5211550B2 (ja) * 2007-05-25 2013-06-12 株式会社Sumco シリコン単結晶ウェーハの製造方法
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8148269B2 (en) * 2008-04-04 2012-04-03 Applied Materials, Inc. Boron nitride and boron-nitride derived materials deposition method
DE102008053610B4 (de) 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
KR20100063409A (ko) * 2008-12-03 2010-06-11 주식회사 실트론 나노토포그래피가 개선된 웨이퍼의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59851A (ja) 1982-04-28 1984-01-06 イ−ジ−・アンド・ジ−・インコ−ポレイテイド 蒸気放電灯装置
JPH09251961A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
JP2003059851A (ja) * 2001-08-17 2003-02-28 Asahi Glass Co Ltd ウエハ支持体およびそれを用いた熱処理用ボート
JP2003257981A (ja) 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
US20040021097A1 (en) 2002-07-30 2004-02-05 Seh America, Inc. Method for isolation of wafer support-related crystal defects
DE102005013831A1 (de) 2005-03-24 2006-09-28 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
EP1772901A2 (de) 2005-10-07 2007-04-11 Rohm and Haas Electronic Materials, L.L.C. Waferhalter und Verfahren zur Halbleiterverarbeitung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Norm DIN EN ISO 4287 1997
Norm DIN ISO 1101 2004

Also Published As

Publication number Publication date
DE102011083041A1 (de) 2012-04-26
JP2012089842A (ja) 2012-05-10
CN102664160B (zh) 2015-05-13
JP2014057081A (ja) 2014-03-27
TWI443234B (zh) 2014-07-01
CN104152994B (zh) 2017-04-05
CN102664160A (zh) 2012-09-12
TW201239143A (en) 2012-10-01
TW201421583A (zh) 2014-06-01
JP5622702B2 (ja) 2014-11-12
US20120098100A1 (en) 2012-04-26
US8460465B2 (en) 2013-06-11
SG180109A1 (en) 2012-05-30
KR101312836B1 (ko) 2013-09-27
TWI506697B (zh) 2015-11-01
MY155764A (en) 2015-11-30
CN104152994A (zh) 2014-11-19
JP6016748B2 (ja) 2016-10-26
KR20120041146A (ko) 2012-04-30

Similar Documents

Publication Publication Date Title
DE112005000863B4 (de) Verfahren zur Hitzebehandlung eines Siliziumhalbleitersubstrats
DE102011083041B4 (de) Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings
DE102005013831B4 (de) Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
DE112017004347B4 (de) Herstellungsverfahren für einen SiC-Epitaxiewafer
DE112014003132B4 (de) Siliziumkarbid-Einkristallsubstrat
DE102015224983B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE112013001054B4 (de) Verfahren zum Herstellen eines Silizium-Einkristall-Wafers
DE102012214085A1 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE112014000431B4 (de) Verfahren zum Herstellen eines Silizium-Einkristall-lngots
DE102006055038A1 (de) Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
WO2017108406A1 (de) Siliciumscheibe mit homogener radialer sauerstoffvariation
DE102005028202B4 (de) Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
DE112012002217B4 (de) Verfahren zur Herstellung eines GaAs-Einkristalls und GaAs-Einkristallwafer
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE112006000816T5 (de) Produktionsverfahren für Siliziumeinkristall, getemperter Wafer und Produktionsverfahren für getemperten Wafer
DE102010007460A1 (de) Verfahren zum Ziehen eines Einkristalls aus Silicium aus einer in einem Tiegel enthaltenen Schmelze und dadurch hergestellter Einkristall
DE112018002713T5 (de) SiC-EPITAXIE-WAFER UND VERFAHREN ZU DESSEN HERSTELLUNG
DE112012002299T5 (de) Verfahren zum Herstellen eines Siliziumkarbidsubstrates
DE3026030C2 (de) Vorrichtungsteil für die Halbleitertechnik, Verfahren und Vorrichtung zu dessen Herstellung
DE112018001919T5 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
DE112010002747T5 (de) Siliziumepitaxialwafer und Verfahren zur Herstellung desselben
DE102018004823A1 (de) Polykristalliner Siliciumstab und Verfahren zum Herstellen eines polykristallinen Siliciumstabs
DE112009000239B4 (de) Silizium-Einkristall-Züchtungsvorrichtung
DE102008013325A1 (de) Halbleiterscheibe aus einkristallinem Silicium und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021670000

Ipc: H01L0021683000

R016 Response to examination communication
R130 Divisional application to

Ref document number: 102011123071

Country of ref document: DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final