CN102664160A - 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片 - Google Patents

用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片 Download PDF

Info

Publication number
CN102664160A
CN102664160A CN2011103306725A CN201110330672A CN102664160A CN 102664160 A CN102664160 A CN 102664160A CN 2011103306725 A CN2011103306725 A CN 2011103306725A CN 201110330672 A CN201110330672 A CN 201110330672A CN 102664160 A CN102664160 A CN 102664160A
Authority
CN
China
Prior art keywords
semiconductor wafer
support ring
curved surface
diameter
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103306725A
Other languages
English (en)
Other versions
CN102664160B (zh
Inventor
E·道布
R·凯斯
M·科勒斯勒
T·洛赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to CN201410392443.XA priority Critical patent/CN104152994B/zh
Publication of CN102664160A publication Critical patent/CN102664160A/zh
Application granted granted Critical
Publication of CN102664160B publication Critical patent/CN102664160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1016—Apparatus with means for treating single-crystal [e.g., heat treating]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

公开了一种用于在半导体晶片的热处理过程中支撑由单晶硅构成的半导体晶片的支撑环，包括：外侧表面、内侧表面、和从外侧表面延伸到内侧表面的用于放置半导体晶片的弯曲表面，如果弯曲表面被设计用于放置具有300mm的直径的半导体晶片，则所述弯曲表面的曲率半径不小于6000mm、不大于9000mm，或如果弯曲表面被设计用于放置具有450mm的直径的半导体晶片，则所述弯曲表面的曲率半径不小于9000mm、不大于14000mm。本发明还公开了一种用于这种半导体晶片的热处理的方法和一种由单晶硅构成的热处理后的半导体晶片。

Description

用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片
技术领域
本发明涉及由硅构成的单晶半导体的热处理领域。热处理通常在井式炉(“晶片船”)中执行。在这种炉中，多个半导体晶片被同时加热到高温并保持相对较长的时段。在这种情况下，它们以彼此间隔开地上下堆叠的方式支撑在支撑环上。这种支撑环(“基座环”)通常由碳化硅构成，且具有在热处理过程中支撑放置在它上面的半导体晶片的任务。 
背景技术
热处理的目的是提供一种用于从表面延伸到半导体晶片的内部中且没有可干扰电子器件的功能的电子有效结构的区(“洁净区”)。这种缺陷特别是进入的氧气的积累、BMD(体积微缺陷，bulk micro defect)和由空位积聚形成的称作COP缺陷(晶体源颗粒)的缺陷。由于热处理，BMD形成核和COP缺陷被解决，且所述区中的氧浓度下降到BMD形成所需的阈值以下。 
COP缺陷的尺寸越大，需要越长的时间才能够通过半导体晶片的热处理解决它们。因此，有利的是，在从坩锅牵拉产生半导体晶片的单晶体的过程中尽早地采取可使COP缺陷具有明显小的尺寸的措施。为此，通常考虑也可组合的两项措施。首先，单晶体的快速冷却防止空位移动足够长而能够以相对较大的COP缺陷聚集。其次，给单晶体掺氮具有以下效果：在单晶体的冷却过程中，空位后来变得过饱和，因此仅有很少的时间可用于形成空位积聚。 
在热处理过程中的1050℃-1300℃的范围内的温度下，单晶硅的晶格对干扰特别敏感。温度梯度、半导体晶片和支撑环由于硅和碳化硅的热膨 胀系数的不同而产生的相对运动以及半导体晶片挤压到支撑环上的固有重力可促使晶格中的滑移或引起刮擦。 
激光散射光线的测量方法和激光的去极化的测量方法通常用于探测应力和滑移。基于后者的测量方法通过首字母表示而称作SIRD，即代表“Scanning Infrared Depolarization”。US 2004/0021097A1描述了一种采用SIRD的测量方法，其可用于探测由支撑环引起的半导体晶片上的缺陷。 
DE 10 2005 013 831 A1公开了热处理过程中的温度和半导体晶片中的氮的浓度对上屈服应力(UYS)都具有特殊的影响。UYS是用于表示半导体材料对滑移的形成的阻力的特征变量。因此，在1000℃-1350℃的温度范围内，阻力明显降低，同样随着氮浓度的降低也明显降低。为了获得在SIRD测量过程中不滑移的单晶硅构成的热处理后的半导体晶片，所引用的文献建议使用在1200℃的温度下测量的上屈服应力作为用于以特定方式执行热处理的标准。因此，900℃以上的温度范围中的相对较高的加热速率和/或最高为900℃的温度范围中的相对较高的冷却速率以及热处理过程中使用封闭环作为支撑环仅适合于相对阻抗性的半导体晶片。 
JP 2003059851A描述了一种支撑环，该支撑环包括内侧表面和外侧表面、用于放置半导体晶片的水平表面以及位于内侧表面与水平放置表面之间的圆滑或倾斜边缘。在探测边缘的粗糙度的测量区内的最高峰点和最低谷点之间的距离Ry不大于5μm。 
EP 1 772 901 A2中描述了两部件式支撑环，支撑环的以平均粗糙度深度Rz的形式表示的表面粗糙度希望不大于15μm。在这种支撑环上在1200℃的温度下加热600分钟的时长的由硅构成的半导体晶片在热处理之后不具有可由激光散射光线或激光的去极化探测到的滑移。 
然而，本发明的发明人已经发现，由单晶硅构成的半导体晶片在热处理过程中如果使用现有的支撑环会受到可不利地影响半导体晶片的前侧的纳米形貌特征的应力。 
发明内容
因此，本发明的目的是提供一种改进的支撑环，公开一种用于热处理由单晶硅构成的半导体晶片的更好方法，以及提供一种由单晶硅构成的改 善的热处理后的半导体晶片。 
根据本发明的第一方面，上述目的通过一种用于在半导体晶片的热处理过程中支撑由单晶硅构成的半导体晶片的支撑环实现，所述支撑环包括：外侧表面、内侧表面、和从外侧表面延伸到内侧表面的用于放置半导体晶片的弯曲表面，如果弯曲表面被设计用于放置具有300mm的直径的半导体晶片，则所述弯曲表面的曲率半径不小于6000mm、不大于9000mm，或如果弯曲表面被设计用于放置具有450mm的直径的半导体晶片，则所述弯曲表面的曲率半径不小于9000mm、不大于14000mm。 
由硅构成的放置在支撑环上的半导体晶片由于其自身重量而垂弯，这是因为在中心区域不存在通过支撑环的支撑。 
本发明的发明人已发现，使用具有用于放置半导体晶片的水平表面的支撑环是不利的，即使水平放置表面与内侧表面之间的内边缘被圆滑。半导体晶片的垂弯特别是在支撑环的内边缘的区域中会产生通常引起滑移的应力场。半导体晶片的热处理同时还实现了由滑移引起的不均匀度的局部平滑。因此，这种滑移通常不能被检测到。然而，它会损害半导体晶片的纳米形貌特征，且在某些情况下会在电子器件的制作过程中在半导体晶片的前侧的暴露时产生散焦问题。纳米形貌特征利用空间波长0.2-20mm描述测量范围内的平坦度偏差。用于确定纳米形貌特征的有利的测量方法是光学干涉法。基于此的测量装置商业上可获得。在本发明的情况下，半导体晶片的前侧的纳米形貌特征被测量，以表征前侧的平坦度和能够估计热处理对平坦度的影响。半导体晶片的前侧是被提供用于电子结构的集成的一侧。 
具体实施方式
图1以剖视图示出了与现有技术相关的支撑环。该支撑环的特征在于用于放置半导体晶片的水平表面1。 
图2示出了根据本发明实施的支撑环。该支撑环是封闭环，其特点在于用于放置半导体晶片的凹形弯曲表面4。该凹形弯曲放置表面从外侧表面2延伸到内侧表面3，因此，不具有水平布置的部分。该弯曲表面具有从外侧表面到内侧表面凹入形成的横截面。如果放置表面被设计用于放置具有 300mm的直径的半导体晶片，则放置表面4的曲率半径不小于6000mm、不大于9000mm，或如果放置表面被设计用于放置具有450mm的直径的半导体晶片，则放置表面4的曲率半径不小于9000mm、不大于14000mm，而且放置表面4的曲率半径优选与半导体晶片的垂弯半径对应。这样，与使用具有完全或部分水平的放置表面的支撑环相比，在热处理过程中，在支撑环的放置表面与内侧表面之间的内边缘的区域处作用于半导体晶体的应力场明显较低。使用根据本发明实施的支撑环具有使因应力引起的缺陷的密度更低的优点，这也得到了热处理后的半导体晶片的前侧的改善的纳米形貌特征证明。 
支撑环的外径优选与放置在弯曲表面上以用于热处理目的的半导体晶片的直径相等，或大至多2mm。支撑环的内径优选比所述外径小60mm-100mm。 
支撑环优选由碳化硅构成或覆盖有碳化硅。 
而且，有利的是，用于放置半导体晶片的弯曲表面满足特定的粗糙度和平坦度标准。 
平均粗糙度深度Rz应优选不小于3μm、不大于5μm，且各点粗糙度深度中的最大粗糙度深度Rmax应优选不大于5μm。平均粗糙度深度Rz与各点粗糙度深度的算术平均值(相对于单个测量区的最大峰值与最深谷值之差)对应。各点粗糙度深度借助于被分成五个单独的测量区的总测量区上的粗糙度映射轮廓确定。特征在于平均粗糙度深度Rz小于3μm的粗糙度是不太有利的，这是因为它恶化了半导体晶片在支撑环上的滑移。特征在于平均粗糙度深度Rz大于5μm的粗糙度会使得产生不利地影响热处理后的半导体晶片的纳米形貌特征的局部材料点的危险。 
而且，弯曲放置表面的切削深度t为2μm的材料比例Rmr(t)应不少于85％。该特征值限定在DIN EN ISO 4287中，且表示总测量区中的处于指定切削深度下的包含材料的区所占的百分比(支承比例)。后者由轮廓的最高峰值点计算。小于85％、特别是小于50％的Rmr(2μm)是不利的，因为小的材料比例意味着存在局部材料点，从而会不利地影响热处理后的半导体晶片的纳米形貌特征。在不小于85％的Rmr(2μm)的情况下，材料峰值点较宽些和圆滑，而不是收缩成一个点。 
最后，支撑环应尽可能理想地被成形。为了使热处理后的半导体晶片的前侧的纳米形貌特征可靠地保持在希望的范围内，放置表面应与曲率半径处于所述范围内的几何形状方面被理想成形的表面相差优选不超过30μm。因此，根据DIN ISO 1101标准的表面形状应优选不超过0.03mm。相应地，放置表面必须位于两个包络面之间，所述包络面的间距由具有30μm的直径的球体确定，其中，球体的中点位于几何形状方面理想的表面上。 
当遵守所述标准时，由单晶硅构成的热处理后的半导体晶片的前侧具有相当好的纳米形貌特征。 
根据本发明的第二个方面，上述目的通过一种用于由单晶硅构成的半导体晶片的热处理的方法实现，所述方法包括：将半导体晶片放置在支撑环上，所述支撑环具有外侧表面、内侧表面和从外侧表面延伸到内侧表面且用于放置半导体晶片的弯曲表面；以及将放置在支撑环上的半导体晶片加热到1050℃-1300℃的温度且使其处于该温度下30分钟-180分钟的时长。 
如果未达到下温度限度或如果热处理的时长短于30分钟，则不会出现“洁净区”，或者出现不会足够深地延伸到半导体晶片的内部中的“洁净区”。如果超过上温度限度或如果热处理的时长长于180分钟，则该方法变得不经济。 
所述方法的突出的特点还在于，不必特别地考虑某些标准，例如半导体晶片材料的上屈服应力或900℃以上的温度范围内的加热速率或最高为900℃的温度范围内的冷却速率。因此，甚至可热处理具有相对较低的氮浓度的半导体晶片，而也不会产生滑移。 
然而，优选地，将900℃以上的温度范围内的加热速率和最高为900℃的温度范围内的冷却速率设定为1℃/分钟-10℃/分钟的范围内的值。 
热处理优选在主要条件下不与硅产生化学反应的气氛下或还原气氛下执行。例子包括：在氩气或在氩气和氢气的混合物中进行热处理。 
根据本发明的第三方面，上述目的通过一种由单晶硅构成的未有覆盖物的半导体晶片实现，所述半导体晶片具有“洁净区”，具有1×1013个原子/cm3-8×1014个原子/cm3的氮浓度，且相对于直径为4mm的圆形测量窗 具有小于20nm的纳米形貌特征、和相对于直径为20mm的圆形测量窗具有小于40nm的纳米形貌特征。 
纳米形貌特征的测量根据SEMI标准M78实施。 
如果氮浓度低于下范围限度，则基于氮的存在的半导体晶片的稳定性在其效果方面太弱。如果氮浓度超过上范围限度，则由氮引起的不利缺陷将增加。 
适合于制造所述半导体晶片的一种方法是根据本发明的第二方面的方法。 
“洁净区”是从半导体晶片的前侧向半导体晶片的内部中延伸的长度优选不小于8μm的区，且在该区中不能探测到COP缺陷和BMD。 
半导体晶片优选具有4×1017个原子/cm3-7.5×1017个原子/cm3的氧浓度(新ASTM)和1ohm cm-80ohm cm的电阻率。在“洁净区”外，BMD密度优选为5×108-2×1010cm-3。 
半导体晶片的直径优选为300mm或450mm。 
产生半导体晶片的单晶体根据切克劳斯基(Czochralski)方法从容纳在坩埚中的熔融体以一牵拉速率牵拉而成，在所述牵拉速率下，相对于硅间隙过多地形成空位。单晶体在1150℃-1000℃的温度范围中优选以高的冷却速率冷却，以限制由此产生的COP缺陷的尺寸。 
示例： 
由单晶硅构成的具有300mm的直径的半导体晶片在来自制造商ASM的A412型的井式炉中经受热处理。半导体晶片在历时120分钟的时长的热处理过程中加热到1200℃的温度。 
半导体晶片由单晶体切片而成，所述单晶体已根据切克劳斯基方法以产生半导体晶片的单晶体的截面从容纳在坩埚中的硅构成且掺有氮的熔融体以0.86mm/分钟的平均牵拉速率牵拉而成，且被有效冷却。1150-1000℃的温度范围中的冷却速率在相应的单晶体的中心处为2.5K/min，在其边缘处为3.2K/min。 
在热处理过程中，半导体晶片位于由碳化硅构成的以图2中示出的方式实施的支撑环上。支撑环的外径比半导体晶片的直径大1nm。 
支承表面的粗糙度轮廓通过靠模工具机测量。 
在使用的支撑环的情况下，平均粗糙度深度Rz在3μm-5μm的范围内，且测量的各点粗糙度深度中的最大粗糙度深度Rmax不超过5μm。而且，在任何支撑环中，弯曲放置表面的切削深度t为2μm的材料比例Rmr(t)不小于85％。 
在1000个处理道次的时段之后，没有观察到由于超过半导体晶片的前侧的容许纳米形貌特征的上限度而产生的任何一次破裂。 
纳米形貌特征的测量根据SEMI标准M78执行，其中，具有297mm的“固定优质区”(FQA)，“关键选项(key option)”为NT-CC，“阈值区(threshold area)”x＝0.25％“截止波长”λc＝20mm。该估计根据“偏差度规”实施。 
在相同的条件下，放置在根据图1中的图示实施的支撑环上的半导体晶片也被热处理。在这些半导体晶片的情况下，在SIRD测量之后和纳米形貌特征测量之后均观察到数量可观的破裂。 
图3和图4示出了具有缺陷的半导体晶片和根据本发明的半导体晶片的典型SIRD图像。记录的图像使用来自制造商PVA TePla的SIRD A300P型的测量装置产生。作为半导体晶片的破裂原因的局部SIRD应力标记在图3中。标记的位置显示，应力是由半导体晶片与支撑环的内边缘的相互作用引起的。 
图5和6示出了具有缺陷的半导体晶片的前侧和根据本发明的半导体晶片的前侧的典型的纳米形貌特征测量结果。记录的图像使用来自制造商KLA Tencor的WaferSight2型的测量装置产生。作为半导体晶片的破裂原因的超过局部纳米形貌特征的情况标记在图5中。其在使用的支撑环的内边缘的区域中的位置显示出，支撑环的形状导致该超过情况。 
图5示出的半导体晶片相对于4mm的直径的测量窗具有8.68nm的纳米形貌特征、相对于20mm的直径的测量窗具有55.56nm的纳米形貌特征。在图6所示的根据本发明的半导体晶片的情况下，相应的测量值分别为4.48nm和10.01nm。 

Claims (8)

1.一种用于在半导体晶片的热处理过程中支撑由单晶硅构成的半导体晶片的支撑环，包括：
外侧表面、内侧表面、和从外侧表面延伸到内侧表面的用于放置半导体晶片的弯曲表面，如果弯曲表面被设计用于放置具有300mm的直径的半导体晶片，则所述弯曲表面的曲率半径不小于6000mm、不大于9000mm，或如果弯曲表面被设计用于放置具有450mm的直径的半导体晶片，则所述弯曲表面的曲率半径不小于9000mm、不大于14000mm。
2.如权利要求1所述的支撑环，其特征在于，弯曲表面具有不小于3μm、不大于5μm的平均粗糙度深度Rz，且弯曲表面的各点粗糙度深度中的最大粗糙度深度Rmax不大于5μm。
3.如权利要求1或2所述的支撑环，其特征在于，弯曲表面在2μm的材料深度t的情况下具有不小于85％的材料比例Rmr(t)。
4.如权利要求1-3中任一所述的支撑环，其特征在于，弯曲表面的表面形状不超过0.03mm。
5.如权利要求1-4中任一所述的支撑环，其特征在于，支撑环的外径等于半导体晶片的直径或大至多2mm，且支撑环的内径比外径小60mm-100mm。
6.如权利要求1-5中任一所述的支撑环，其特征在于，所述支撑环由碳化硅构成或覆盖有碳化硅。
7.一种用于热处理由单晶硅构成的半导体晶片的方法，包括：将半导体晶片放置在前面权利要求1-6中任一所述的支撑环上；以及将放置在支撑环上的半导体晶片加热到1050℃-1300℃的温度且使其处于该温度下30分钟-180分钟的时长。
8.一种由单晶硅构成的未有覆盖物的半导体晶片，具有“洁净区”，具有1×1013个原子/cm3-8×1014个原子/cm3的氮浓度，且半导体晶片的前侧相对于直径为4mm的圆形测量窗具有小于20nm的纳米形貌特征、相对于直径为20mm的圆形测量窗具有小于40nm的纳米形貌特征。
CN201110330672.5A 2010-10-20 2011-10-20 用于在热处理过程中支撑由单晶硅构成的半导体晶片的支撑环和热处理这种半导体晶片的方法 Active CN102664160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410392443.XA CN104152994B (zh) 2010-10-20 2011-10-20 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010042686 2010-10-20
DE102010042686.5 2010-10-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410392443.XA Division CN104152994B (zh) 2010-10-20 2011-10-20 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片

Publications (2)

Publication Number Publication Date
CN102664160A true CN102664160A (zh) 2012-09-12
CN102664160B CN102664160B (zh) 2015-05-13

Family

ID=45923381

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110330672.5A Active CN102664160B (zh) 2010-10-20 2011-10-20 用于在热处理过程中支撑由单晶硅构成的半导体晶片的支撑环和热处理这种半导体晶片的方法
CN201410392443.XA Active CN104152994B (zh) 2010-10-20 2011-10-20 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410392443.XA Active CN104152994B (zh) 2010-10-20 2011-10-20 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片

Country Status (8)

Country Link
US (1) US8460465B2 (zh)
JP (2) JP5622702B2 (zh)
KR (1) KR101312836B1 (zh)
CN (2) CN102664160B (zh)
DE (1) DE102011083041B4 (zh)
MY (1) MY155764A (zh)
SG (1) SG180109A1 (zh)
TW (2) TWI443234B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113939616A (zh) * 2019-05-21 2022-01-14 硅电子股份公司 制造半导体晶片的方法
CN113939616B (zh) * 2019-05-21 2024-05-17 硅电子股份公司 制造半导体晶片的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575800A (zh) * 2016-02-26 2016-05-11 上海华力微电子有限公司 一种晶圆托环及具有该晶圆托环的反应腔室
WO2022250097A1 (ja) * 2021-05-27 2022-12-01 京セラ株式会社 フォーカスリングおよびプラズマ処理装置
WO2022250096A1 (ja) * 2021-05-27 2022-12-01 京セラ株式会社 フォーカスリングおよびプラズマ処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251961A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
CN1611635A (zh) * 2003-10-28 2005-05-04 东洋炭素株式会社 SiC覆膜碳系材料及SiC包覆用碳系材料
CN1697130A (zh) * 2004-05-10 2005-11-16 希特隆股份有限公司 硅晶片以及用于制造硅晶片的方法
CN1992192A (zh) * 2005-12-28 2007-07-04 东京毅力科创株式会社 半导体处理用的立式晶舟及立式热处理装置
CN101092751A (zh) * 2006-05-18 2007-12-26 硅电子股份公司 用于处理半导体晶片的方法和设备
US20080267598A1 (en) * 2004-04-21 2008-10-30 Hitachi Kokusai Electric Inc. Heat Treating Apparatus

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4485333A (en) 1982-04-28 1984-11-27 Eg&G, Inc. Vapor discharge lamp assembly
JP4003906B2 (ja) * 1999-03-19 2007-11-07 コバレントマテリアル株式会社 シリコン単結晶半導体ウエハ加熱処理用治具及びこれを用いたシリコン単結晶半導体ウエハ加熱処理用装置
JP3424069B2 (ja) 1999-04-28 2003-07-07 東芝セラミックス株式会社 エピタキシャルシリコン基板の製造方法
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20010041258A1 (en) * 2000-05-11 2001-11-15 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Standard for a nanotopography unit, and a method for producing the standard
CN1217387C (zh) * 2000-10-26 2005-08-31 信越半导体株式会社 单晶片的制造方法及研磨装置以及单晶片
JP2003059851A (ja) * 2001-08-17 2003-02-28 Asahi Glass Co Ltd ウエハ支持体およびそれを用いた熱処理用ボート
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP2003257981A (ja) 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP4464033B2 (ja) * 2002-06-13 2010-05-19 信越半導体株式会社 半導体ウエーハの形状評価方法及び形状評価装置
US6825487B2 (en) 2002-07-30 2004-11-30 Seh America, Inc. Method for isolation of wafer support-related crystal defects
JP4432317B2 (ja) * 2002-12-11 2010-03-17 信越半導体株式会社 シリコンウエーハの熱処理方法
US20040229548A1 (en) * 2003-05-15 2004-11-18 Siltronic Ag Process for polishing a semiconductor wafer
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP4826070B2 (ja) 2004-06-21 2011-11-30 信越半導体株式会社 半導体ウエーハの熱処理方法
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
EP1772901B1 (en) 2005-10-07 2012-07-25 Rohm and Haas Electronic Materials, L.L.C. Wafer holding article and method for semiconductor processing
CN101479840B (zh) * 2006-06-30 2010-12-22 Memc电子材料有限公司 晶片平台
DE102006053942A1 (de) 2006-11-15 2008-05-21 Siltronic Ag Verfahren zum Regenerieren einer Donor-Halbleiterscheibe und nach dem Verfahren herstellbare Donor-Halbleiterscheibe
JP5211550B2 (ja) * 2007-05-25 2013-06-12 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハの製造方法
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8148269B2 (en) * 2008-04-04 2012-04-03 Applied Materials, Inc. Boron nitride and boron-nitride derived materials deposition method
DE102008053610B4 (de) 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
KR20100063409A (ko) * 2008-12-03 2010-06-11 주식회사 실트론 나노토포그래피가 개선된 웨이퍼의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251961A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
CN1611635A (zh) * 2003-10-28 2005-05-04 东洋炭素株式会社 SiC覆膜碳系材料及SiC包覆用碳系材料
US20080267598A1 (en) * 2004-04-21 2008-10-30 Hitachi Kokusai Electric Inc. Heat Treating Apparatus
CN1697130A (zh) * 2004-05-10 2005-11-16 希特隆股份有限公司 硅晶片以及用于制造硅晶片的方法
CN1992192A (zh) * 2005-12-28 2007-07-04 东京毅力科创株式会社 半导体处理用的立式晶舟及立式热处理装置
CN101092751A (zh) * 2006-05-18 2007-12-26 硅电子股份公司 用于处理半导体晶片的方法和设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113939616A (zh) * 2019-05-21 2022-01-14 硅电子股份公司 制造半导体晶片的方法
CN113939616B (zh) * 2019-05-21 2024-05-17 硅电子股份公司 制造半导体晶片的方法

Also Published As

Publication number Publication date
DE102011083041B4 (de) 2018-06-07
SG180109A1 (en) 2012-05-30
TWI443234B (zh) 2014-07-01
US8460465B2 (en) 2013-06-11
JP2014057081A (ja) 2014-03-27
CN104152994A (zh) 2014-11-19
TW201239143A (en) 2012-10-01
DE102011083041A1 (de) 2012-04-26
KR101312836B1 (ko) 2013-09-27
TWI506697B (zh) 2015-11-01
TW201421583A (zh) 2014-06-01
MY155764A (en) 2015-11-30
KR20120041146A (ko) 2012-04-30
JP6016748B2 (ja) 2016-10-26
JP5622702B2 (ja) 2014-11-12
CN102664160B (zh) 2015-05-13
CN104152994B (zh) 2017-04-05
US20120098100A1 (en) 2012-04-26
JP2012089842A (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
CN101187058B (zh) 硅半导体晶片及其制造方法
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR101116949B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
JP5121139B2 (ja) アニールウエハの製造方法
KR101291918B1 (ko) 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법
KR20120022749A (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법, 그리고 디바이스의 제조방법
TWI471970B (zh) A wafer-supporting jig and a method for manufacturing a crystal tube for a vertical type heat treatment and a wafer support
CN102664160A (zh) 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片
JP5439752B2 (ja) 汚染検出用モニターウェーハ、汚染検出方法及びエピタキシャルウェーハの製造方法
JP2004304075A (ja) シリコンウェーハ熱処理治具およびシリコンウェーハ熱処理方法
KR101524913B1 (ko) 실리콘 웨이퍼
JP5550180B2 (ja) シリコンウェーハ及びその製造方法
JPH11186184A (ja) 高品質シリコンウェーハの製造方法
JP6493105B2 (ja) エピタキシャルシリコンウェーハ
JP2021500302A (ja) 単結晶シリコンで構成された半導体ウェハ
JP5724890B2 (ja) シリコン単結晶ウエーハ、その酸素析出量の面内均一性評価方法、シリコン単結晶の製造方法
JP2007036105A (ja) シリコンウェーハ用サセプタ
JP2010034303A (ja) 半導体ウェーハの製造方法
KR20190002461A (ko) 실리콘 웨이퍼
JP6298403B2 (ja) シリコンウェーハ熱処理用支持治具
JP2010283076A (ja) シリコンウェーハの熱処理方法
JP2002134577A (ja) 半導体ウェーハの評価方法
JP2016213399A (ja) シリコン単結晶基板の評価方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant