CN113939616B - 制造半导体晶片的方法 - Google Patents

制造半导体晶片的方法 Download PDF

Info

Publication number
CN113939616B
CN113939616B CN202080037386.7A CN202080037386A CN113939616B CN 113939616 B CN113939616 B CN 113939616B CN 202080037386 A CN202080037386 A CN 202080037386A CN 113939616 B CN113939616 B CN 113939616B
Authority
CN
China
Prior art keywords
wafer
heat treatment
semiconductor wafer
stage
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080037386.7A
Other languages
English (en)
Other versions
CN113939616A (zh
Inventor
M·博伊
L·克斯特
E·索伊卡
P·施托克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN113939616A publication Critical patent/CN113939616A/zh
Application granted granted Critical
Publication of CN113939616B publication Critical patent/CN113939616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00Investigating or analyzing materials by the use of thermal means
    • G01N25/72Investigating presence of flaws
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种制造半导体晶片的方法,其中提供硅单晶锭,将锭切割成多个晶体锭块,并且从一个锭块上切割出测试晶片,其中使测试晶片选择性地经受第一热处理方法,并且之后经受第二热处理方法,第二热处理方法包括加热阶段、在保持温度Th下的保持阶段,以及冷却阶段,并且该第二热处理方法在测试晶片上产生径向温度梯度ΔT,然后对半导体材料的晶片进行应力场的分析,以及根据进一步的加工步骤,对从锭块切割出的半导体晶片进行进一步的加工,该进一步的加工步骤是根据测试晶片的分析结果选择的。

Description

制造半导体晶片的方法
本发明涉及一种制造半导体晶片的方法,更特别涉及对晶体块进行适合于元件加工的测试。
单晶半导体晶片是现代电子学的基础。在半导体晶片上制造元件的过程中,所进行的热处理非常复杂。这些步骤可能会导致晶格中产生热应力(下文中称为“应力”),也就不足为奇了。甚至热处理期间,在半导体晶片的晶片支撑件上不利地安装半导体晶片也可能导致附加的应力,并且最终,除了其他因素外,半导体晶片的涂层也可能引起附加的应力。
被称为上屈服应力τuy的物理参数是半导体晶片的参数,其指示应力水平,在该应力水平之上,半导体晶片的变形不再是弹性可逆的,而是变为塑性不可逆的。各个半导体晶片的上屈服应力取决于许多参数,对于特定情况下,对这些参数的认识/获取是缺乏的,或者不完全的。
如果产生的应力大于相应的上屈服应力,则可能会由于包括滑移线形成在内的机制,经由不可逆的变形发生应力的耗散,这在元件加工期间可能会导致故障,并因此增加器件加工部分的成本。
单晶半导体晶片,特别是由硅制成的单晶半导体晶片,通常是通过浮区法(FZ)或者切克劳斯基法(CZ),首先经由拉制单晶棒来制造的。将由此产生的晶棒分割成多个晶体块,通常使用线锯或者内径锯将这些晶体块加工成半导体晶片。在精研、抛光及边缘机加工之后,可以任选地通过CVD施加外延层。然后将如此制备的这些半导体晶片用于进一步的器件加工。
如果仅在器件加工中对半导体晶片进行热处理时才识别出半导体晶片中的滑移,则根据特定的制造纵深,产生的成本可能是相当大的。
由于这个原因,投入到器件加工中的半导体晶片需要是仅包括那些在器件加工中产生的应力小于上屈服应力,并且因此不会因随之产生的缺陷而形成滑移线的晶片。
实际上,对于特定的半导体晶片的上屈服应力,或在器件加工期间产生的应力,均没有足够的认识。
理论上也能够降低在热处理步骤期间在半导体晶片中产生的应力。例如,US2007/084827 A1教导了一种具有特别低的表面粗糙度的基座,在进行热处理时半导体晶片放置在该基座上,这种基座能够减少产生的滑移线的数量。但是,这种方法不能降低例如由非常高的加热及冷却速率引起的热诱导应力。由于高通量限制了可用时间,因此通常在实践中使用高加热及冷却速率。
US 2004/040632 A1描述了一种特殊的基座,该基座为将在高温下处理的半导体晶片提供平坦的支撑表面。该基座似乎能够降低处理期间半导体晶片的机械诱导应力。但是其也没有降低热诱导应力。
很难同时预测半导体晶片的上屈服应力以及器件加工中实际产生的半导体晶片应力。因此,很难预测半导体晶片在器件加工中是否会遭受损坏。
因此,本发明的第一目的是提供一种用于评估半导体晶片的半导体材料的方法,该方法能够提供关于所制造的半导体晶片是否会因产生应力所导致的损坏而在器件加工中受到损坏的指示。
本发明的第二目的是提供一种用于评估半导体晶片的方法,该方法能够确定晶片中残余应力的大小及方向。
这些目的通过权利要求中的特征得以实现。
在下文的描述中详细描述了本发明的方法的优选实施方案。各个特征可以单独地或组合地实现为本发明的实施例。
本发明从根据现有技术拉制的硅的单晶(棒,锭)开始,首先通过锯,优选为带锯,将其切割成多个晶体块。
对于本发明,单晶还可以由另一种半导体材料组成,例如锗、砷化镓、氮化镓或其混合物。此外,对于本发明,除了切克劳斯基拉晶法之外,还可以使用其他晶体生长方法,例如浮区法(FZ)。
优选地,使用带锯或者内径锯从一个晶体块上切割下至少一个半导体晶片作为测试晶片,并提供其用于根据本发明进行分析。根据分析的结果,将相关的晶体块的剩余部分提供给半导体晶片的进一步制造加工。
半导体晶片的进一步的制造加工包括线锯、研磨、精研(lapping)、抛光、倒圆角(edge rounding)、清洁及蚀刻的步骤。可选地,还可以施加同质或异质外延沉积的另一种半导体材料。
从单晶分离出的半导体材料的半导体晶片优选地包括直径为150mm、200mm或优选地为300mm的单晶硅晶片。
半导体晶片包括正面、背面以及圆周边缘,它们一起形成该晶片的表面。边缘通常由通过先前的研磨及蚀刻过程而被平坦化的两个表面(称为小平面)以及垂直于晶片的正面/背面的圆周表面(称为脊(apex)或者钝面(blunt))组成。根据定义,半导体晶片的正面是在随后的器件加工中施加所需的微结构的那一面。
如此获得的半导体晶片根据本发明优选地经受第一次热处理,其中该热处理的热预算优选地对应于器件加工中的热处理。是否实施该第一步骤与本发明无关。但是,发明人已经认识到,实施该步骤显著地改善了测量结果。
在器件加工中,通常实施热处理步骤,以便例如施加涂层。所需的热条件,例如温度和时间(热预算),以及所需的气体成分(气氛)根据涂层的类型而变化。已经发现,在热处理期间是否沉积层与本发明的方法无关。显然,模拟器件加工中必不可少的相关时间/温度曲线(热预算)就足够了。
这种器件加工例如可以是被称为Toshiba测试(在780℃下3小时,然后在1000℃下16小时)的测试。然而,也可以使用其他的热步骤。
如果,优选地,在器件加工中主要使用的气氛额外地用于第一热处理步骤中,则本发明的方法的结果再次显著地改善。在这种情况下,气氛优选地包括选自下列气体的组中的一种或多种气体:He、Ar、H2、O2、N2、NH3、SiHCl3、SiH2Cl2、SiH4、SiCl4、CH4Cl2Si、CH4或者H2O。
第二热处理过程包括加热阶段、保持阶段和冷却阶段。加热阶段是将半导体晶片从室温加热到保持阶段的期望温度Th(保持温度)的阶段。
加热速率应当理解为由室温和保持阶段中的温度之间的温度差与达到该温度差所需的加热时间的比率。
此外,冷却速率应当理解为由保持阶段中的温度和室温之间的温度差与达到该温度差所需的冷却时间的比率。
特别优选地,将冷却速率设置为不超过4K/s。优选的加热速率为优选不超过3K/s。
根据本发明,实施第二热处理过程,使得在保持阶段中,在半导体晶片上产生温度差。该温度差在这里被理解为从半导体晶片的中心到边缘的温度梯度,并且半导体晶片的平均温度被理解为保持温度。
优选地,将保持温度设置为在700℃和1410℃之间(更优选地在900℃和1100℃之间)。保持时间可以在10秒与10分钟之间变化;优选的保持时间为大约60秒。
更加优选地,保持阶段的温度梯度的量在1到30K之间,非常优选地在2到5K之间。
非常优选地,保持阶段的温度梯度的量既高于加热阶段的温度梯度,也高于冷却阶段的温度梯度。
本领域技术人员知晓用于测量温度梯度的多种技术。例如,可以使用一个或多个高温计直接测定热的晶片上各个位置处的温度差。但是,例如,可以通过用SiHCl3涂覆晶片,间接地确定设定的温度梯度,这样可以获得更高的精度。该沉积以反应受限模式进行,因此沉积速率是温度梯度的强函数。在测量沉积的层的层厚度(例如,通过椭圆偏振法)并且使用适当的校准曲线以后,能够为晶片的每个点处的温度分配一个温度,从而确定径向温度梯度。
应力场是晶格中的局部应力或整体应力,其可以通过合适的方法,例如SIRD(扫描红外去极化)来检测。SIRD利用物理原理,即当线偏振光通过在机械应力下的区域时,其偏振方向发生改变。这种情况下的去极化定义为:
其中Ip是在检测器中捕获,并根据最初的偏振方向(即,平行)偏振化的激光的强度。Io是在检测器中正交于最初的偏振方向捕获的激光的强度。在此,去极化度D被用作半导体晶片中测量位点处的应力的计量值。
用于测量测试晶片中的应力的测量技术优选为SIRD。
优选地,在半导体晶片的预定区域的位置处测量去极化度,以给出基于位置的测量值。
如此获得的基于位置的测量值被送至截止波长为2mm的高通滤波器。
然后,可以这样计算出这些基于位置的测量值的标准偏差s:
其中n是测量的次数,xi是位置i处的单个测量值,以及x是该区域内所有测量值的算数平均值。
在第一计算方法中,优选地,将区域定位为晶片上的径向对称环,该径向对称环的中点与晶片表面上的中点重合。该区域的外半径小于晶片的半径,优选地小于晶片的半径的98%,并且内半径大于晶片的半径的50%,优选地大于晶片的半径的75%。
在这里,所评估的参数被理解为与器件加工期间的热处理步骤相关的晶片的稳健性的第一量度。
例如,通过应用第一计算技术,能够对来自不同制程的不同晶锭的不同锭块的锭块进行分析。相应地,可以对拉晶参数进行适当的修正,以满足半导体晶片的应力稳健性要求。
在第二计算技术中,将使用高通滤波器处理的测量数据分为至少两个区域。在区域内,根据测量值的最大值及最小值进行搜索。如果最大值大于预定的鉴别器值DU,并且最小值小于鉴别器值DU的负值,则将该区域指定为“差”,否则指定为“好”。
在该第二方法中,对于晶片在热处理方面的品质,好的区域相对于所有区域的比例被理解为半导体晶片的应力敏感性的量度。
通过应用该第二计算技术,例如能够识别和/或观察在应力稳健性方面敏感的区域。

Claims (11)

1.一种制造半导体晶片的方法,其中
提供硅单晶棒,
将所述棒切割成多个晶体块,以及
由一个晶体块切割出测试晶片,
其中使所述测试晶片经受第一热处理方法,并且
之后进行第二热处理方法,
该第二热处理包括加热阶段、在保持温度Th下的保持阶段以及冷却阶段,
并且所述第二热处理在所述测试晶片上中心和边缘之间产生径向温度差ΔT,其中所述保持阶段中的测试晶片的中心和边缘之间的温度差的量为1K至30K,
并在冷却所述测试晶片后,使用SIRD测量,对半导体材料的晶片进行应力场的分析,去极化度D在此被用作半导体晶片中测量位点处的应力的计量值,这种情况下的所述去极化度定义为:
其中Ip是在检测器中捕获,并根据最初的偏振方向偏振化的激光的强度,Io是在检测器中正交于最初的偏振方向捕获的激光的强度,在半导体晶片的预定区域的位置处测量所述去极化度,以给出基于位置的测量值,如此获得的所述基于位置的测量值被送至截止波长为2mm的高通滤波器,然后,计算出这些基于位置的测量值的标准偏差
其中n是测量的次数,xi是位置i处的单个测量值,以及是所述区域内所有测量值的算数平均值。
2.如权利要求1所述的方法,其中
所述保持阶段的温度Th在700℃和1410℃之间。
3.如权利要求2所述的方法,所述保持阶段的温度Th在900℃和1100℃之间。
4.如权利要求1-3中任一项所述的方法,其中
所述单晶棒是通过切克劳斯基法拉制的。
5.如权利要求1-3中任一项所述的方法,其中
所述单晶棒是通过浮区法拉制的。
6.如权利要求1-3中任一项所述的方法,其中
所述加热阶段的加热速率小于4K/s,并且
所述冷却阶段的冷却速率小于5K/s。
7.如权利要求1-3中任一项所述的方法,其中
所述保持阶段中的测试晶片的中心和边缘之间的温度差的量为2K至5K。
8.如权利要求1-3中任一项所述的方法,其中
至少一个热处理步骤的气氛包括至少一种选自下列的化学物质:He、Ar、H2、O2、N2、NH3、CH4、SiHCl3、SiH2Cl2、SiH4、SiCl4、CH4Cl2Si、以及H2O。
9.如权利要求1-3中任一项所述的方法,其中
所述加热阶段和所述冷却阶段二者中的径向温度差的量小于所述保持阶段中的径向温度差的量。
10.如权利要求1-3中任一项所述的方法,其中
所述第二热处理的步骤是使用基座进行的,其中所述半导体晶片位于其整个区域的上面。
11.如权利要求1-3中任一项所述的方法,其中
所述保持阶段的持续时间为至少10s。
CN202080037386.7A 2019-05-21 2020-04-30 制造半导体晶片的方法 Active CN113939616B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019207433.2A DE102019207433A1 (de) 2019-05-21 2019-05-21 Verfahren zur Herstellung von Halbleiterscheiben
DE102019207433.2 2019-05-21
PCT/EP2020/061992 WO2020233960A1 (de) 2019-05-21 2020-04-30 Verfahren zur herstellung von halbleiterscheiben

Publications (2)

Publication Number Publication Date
CN113939616A CN113939616A (zh) 2022-01-14
CN113939616B true CN113939616B (zh) 2024-05-17

Family

ID=70482648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080037386.7A Active CN113939616B (zh) 2019-05-21 2020-04-30 制造半导体晶片的方法

Country Status (9)

Country Link
US (1) US20220236205A1 (zh)
EP (1) EP3973090A1 (zh)
JP (1) JP7309922B2 (zh)
KR (1) KR20220010028A (zh)
CN (1) CN113939616B (zh)
DE (1) DE102019207433A1 (zh)
SG (1) SG11202112812SA (zh)
TW (1) TWI736251B (zh)
WO (1) WO2020233960A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114897402A (zh) * 2022-05-26 2022-08-12 西安奕斯伟材料科技有限公司 晶棒制造管理方法和晶棒制造管理系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016312A (ja) * 2008-07-07 2010-01-21 Sumco Corp エピタキシャルウェーハの製造方法
CN101638806A (zh) * 2008-07-31 2010-02-03 科发伦材料株式会社 硅晶片的制造方法
CN102664160A (zh) * 2010-10-20 2012-09-12 硅电子股份公司 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片
JP2015073049A (ja) * 2013-10-04 2015-04-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの評価方法
CN107039300A (zh) * 2015-11-16 2017-08-11 胜高股份有限公司 硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256375B2 (en) * 2002-08-30 2007-08-14 Asm International N.V. Susceptor plate for high temperature heat treatment
EP1772901B1 (en) 2005-10-07 2012-07-25 Rohm and Haas Electronic Materials, L.L.C. Wafer holding article and method for semiconductor processing
DE102007027111B4 (de) * 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016312A (ja) * 2008-07-07 2010-01-21 Sumco Corp エピタキシャルウェーハの製造方法
CN101638806A (zh) * 2008-07-31 2010-02-03 科发伦材料株式会社 硅晶片的制造方法
CN102664160A (zh) * 2010-10-20 2012-09-12 硅电子股份公司 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片
JP2015073049A (ja) * 2013-10-04 2015-04-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの評価方法
CN107039300A (zh) * 2015-11-16 2017-08-11 胜高股份有限公司 硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆

Also Published As

Publication number Publication date
CN113939616A (zh) 2022-01-14
JP7309922B2 (ja) 2023-07-18
TWI736251B (zh) 2021-08-11
WO2020233960A1 (de) 2020-11-26
US20220236205A1 (en) 2022-07-28
KR20220010028A (ko) 2022-01-25
TW202113173A (zh) 2021-04-01
SG11202112812SA (en) 2021-12-30
EP3973090A1 (de) 2022-03-30
JP2022534373A (ja) 2022-07-29
DE102019207433A1 (de) 2020-11-26

Similar Documents

Publication Publication Date Title
US7838398B2 (en) Epitaxially coated semiconductor wafer and device and method for producing an epitaxially coated semiconductor wafer
EP3048641B1 (en) Method for predicting warpage in silicon carbide monocrystalline wafer
JP5232719B2 (ja) エピタキシャル被覆された半導体ウェハの製造方法
KR20190048278A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
US5505157A (en) Low hydrogen-content silicon crystal with few micro-defects caused from annealing, and its manufacturing methods
CN113939616B (zh) 制造半导体晶片的方法
JP6521198B1 (ja) リン化インジウム結晶基板
US7129168B2 (en) Method of estimating substrate temperature
KR20150034351A (ko) 웨이퍼 에지의 손상을 측정하는 방법
Geiler et al. Photoelastic stress evaluation and defect monitoring in 300-mm-wafer manufacturing
JP3874255B2 (ja) シリコンウェーハ中のbmdサイズの評価方法
JP4653948B2 (ja) エピタキシャルウエーハ用シリコン単結晶の検査方法及びエピタキシャルウエーハ用シリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法
US20200131668A1 (en) Gallium arsenide crystal substrate
US20220148925A1 (en) Wafer evaluation method
JP2021500302A (ja) 単結晶シリコンで構成された半導体ウェハ
JP2018186195A (ja) シリコン単結晶の欠陥領域特定方法
JP7103210B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
KR20230120755A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
JP2002368000A (ja) シリコンウェーハの評価方法
US20220020585A1 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
TW202314788A (zh) 判斷矽基板之磊晶適合性之方法
TW201939614A (zh) 用於製造半導體晶圓的方法
CN117517367A (zh) 一种<111>晶向硅单晶小平面的检测方法
JP2011049522A (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法
JP2001077166A (ja) シリコン単結晶ウェーハの表面評価法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant