TW201939614A - 用於製造半導體晶圓的方法 - Google Patents
用於製造半導體晶圓的方法 Download PDFInfo
- Publication number
- TW201939614A TW201939614A TW108107741A TW108107741A TW201939614A TW 201939614 A TW201939614 A TW 201939614A TW 108107741 A TW108107741 A TW 108107741A TW 108107741 A TW108107741 A TW 108107741A TW 201939614 A TW201939614 A TW 201939614A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- heat treatment
- temperature gradient
- radial
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000008569 process Effects 0.000 title claims abstract description 19
- 235000012431 wafers Nutrition 0.000 title abstract description 173
- 238000010438 heat treatment Methods 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 51
- 239000013078 crystal Substances 0.000 claims abstract description 26
- 230000007547 defect Effects 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000001816 cooling Methods 0.000 claims description 8
- 229910017840 NH 3 Inorganic materials 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 52
- 238000012545 processing Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000007717 exclusion Effects 0.000 description 6
- 238000000691 measurement method Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 238000004854 X-ray topography Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000028161 membrane depolarization Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000003889 chemical engineering Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/21—Polarisation-affecting properties
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
- G01N21/9505—Wafer internal defects, e.g. microcracks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本發明涉及一種用於製造半導體晶圓的方法，其中提拉半導體材料的單晶錠並且從該半導體材料的錠分離出至少一個晶圓，其中對該晶圓進行熱處理，該熱處理包括用於產生作用於該晶圓的徑向溫度梯度之一熱處理步驟，其中對該半導體材料晶圓進行關於晶格中的缺陷（即所謂應力場）之形成的分析。
Description
本發明涉及用於製造半導體晶圓的方法。
半導體晶圓（特別是單晶矽晶圓）是現代電子裝置的基礎。在客戶製程（customer process）中，對半導體晶圓進行熱製程。這可能導致晶格中的熱應力。應力誘導的場／應力場可能導致有缺陷的導體結構，從而使該晶圓對客戶而言不可用。
如果僅由客戶在晶圓熱處理中鑒別出該晶圓具有對客戶製程具破壞性的應力場並因此不符合所要求的特定規格，則因已經執行的加工步驟而導致的經濟損失是很大的。當晶圓面積與所有應力場的總大小之比超過客戶製程的臨界值時，應力場可對客戶製程具有破壞性效果。
因此，需要僅提供予客戶如下的半導體晶圓：在客戶熱製程中不傾向於形成此類應力場的半導體晶圓。
原則上適合的是例如由公開申請案DE 691 25 498 T2所教導的模擬熱處理。為此，在爐中模擬在電子元件製造期間所進行的熱製程步驟。將半導體晶圓在限定的持續時間內以限定的速率加熱至限定的溫度，隨後在限定的時間內冷卻至限定的溫度。這種加熱和冷卻的循環可重複多次。
US 2016/0032491 A1揭露一種基於電腦的模擬，其係用於預測熱處理步驟之後在氮摻雜的CZ矽單晶晶圓中的BMD密度和BMD大小。這種基於電腦的模擬係使用演算法，該演算法係考慮例如提拉速度、摻雜劑濃度和晶體表面的溫度梯度。
然而，已知的方法僅允許在晶圓邊緣處形成應力場。
理想的是，能夠實現對半導體晶圓之所有區域中可能的應力場進行針對性早期鑒別。
本發明待實現的目的源自該問題。
該目的係透過一種用於製造半導體晶圓的方法來實現，其中提拉半導體材料的單晶錠並且從該半導體材料的錠分離出至少一個晶圓，其中對該晶圓進行熱處理，該熱處理包括用於產生作用於該晶圓的徑向溫度梯度之一熱處理步驟，其中對半導體材料的晶圓進行關於晶格中缺陷（即所謂應力場）之形成的分析。
在下文說明中詳細描述根據本發明方法的較佳實施態樣。個別特徵可單獨或組合地作為本發明的實施態樣而實現。
在一個實施態樣中，徑向溫度梯度作用於晶圓的所有區域，但不包括該晶圓中相對於晶圓邊緣之距離不超過20毫米的邊緣區域。在另一實施態樣中，邊緣區域係由相對於晶圓邊緣不超過10毫米的距離限定。
在晶圓的內部區域中對可能應力場進行確定，該內部區域由晶圓的基面減去10至20毫米的邊緣排除來限定。為此，使晶圓的內部區域受徑向溫度梯度作用。
徑向溫度梯度的產生可藉由多個徑向佈置的熱源來進行，該等熱源之輻射強度係可單獨控制的。
作用於晶圓的溫度梯度可在n個相鄰的徑向區域上延伸，其中n為整數且大於1。
二個相鄰區域之間的溫度梯度可為1至50 K（絕對溫度）。
在又一實施態樣中，熱處理包括加熱步驟、保持步驟和冷卻步驟，其中保持步驟對應於用於產生作用於晶圓的徑向溫度梯度的熱處理步驟。
用於產生徑向溫度梯度的熱處理步驟較佳在氣體氣氛中進行，該氣體氣氛包含選自由N2
、O2
、H2
、NH3
、He和Ar組成之群組的一種或多種氣體。
在一個實施態樣中，在用於產生作用於晶圓的徑向溫度梯度的熱處理步驟之前，對該晶圓進行另一熱處理，在該另一熱處理中進行客戶製程中遇到的典型熱積存（thermal budget）。
本發明從根據現有技術提拉的半導體材料單晶（錠）開始，例如藉由線鋸自該單晶分離出單個晶圓。
自單晶分離出的半導體材料晶圓較佳為具有直徑150毫米、200毫米或300毫米的單晶矽晶圓。
半導體晶圓包括前側及後側以及周向邊緣，它們一起形成該晶圓的表面。該邊緣通常由如下組成：藉由先前的研磨和蝕刻製程而平坦化的二個表面，即所謂的刻面（facet）；以及垂直於晶圓的前側／後側的周向表面，即所謂的頂點或鈍部。根據定義，半導體材料晶圓的前側是在隨後的客戶製程中施加所期望之微結構的一側。
由於提拉過程，半導體晶圓可能在晶格中具有各種缺陷，例如由氧沉積造成的BMD（塊體微缺陷）或差排環（差排簇、矽原子間隙附聚物、大凹坑）。
半導體晶圓中的晶體缺陷的大小及其分佈尤其是根據從熔體提拉單晶的速率來確定；晶體缺陷可能由於由客戶進行的熱處理而導致應力誘導的場，簡稱為應力場。
應力場為在晶格中的局部應力或整體應力，其可藉由適合的方法例如SIRD（掃描紅外去偏振）檢測到。SIRD係利用以下物理原理：當偏振光穿過受機械應力作用的區域時，其偏振方向發生改變。
熱能的輸入可使在晶格中存在的應力場達到足夠的程度從而在熱處理之後高於測量方法的檢測極限，並因此變得在晶圓面積上係為可檢測／可量化。
根據本發明的方法甚至能夠在執行客戶製程中的晶圓熱處理之前鑒別出半導體晶圓（特別是在晶圓中間，即在由邊緣排除界定的區域內）是否符合針對最佳應力所需的特定規格。
在下文中描述為「內部區域」的術語「晶圓中間」較佳包括半導體晶圓的前側或後側（通常稱為「側（面）」）的整個區域，其中所限定的邊緣被排除。邊緣排除係自半導體晶圓的周向邊緣測量，較佳為至少10毫米且至多20毫米。
根據本發明之用於分析半導體晶圓的方法較佳適用於任何錠直徑，且較佳包含所給定順序的以下步驟：
1）自熔體提拉半導體材料的單晶錠，並視需要對該錠進行圓柱形研磨以達成期望的直徑。
2）藉由例如線鋸在半導體材料單晶錠上的至少一個代表點處自該錠分離出至少一個待分析的晶圓，以及準備該晶圓之表面的一個或多個製程步驟。
3）執行對應於客戶規格的第一熱處理步驟，以及使用該至少一個半導體材料晶圓執行第二熱處理步驟，其中在該第二熱處理步驟中，徑向溫度梯度由內向外或由外向內地作用於該半導體晶圓的至少一側。
4）藉由適合的測量方法分析在步驟3）中處理的半導體材料晶圓的應力場之可能的形成／程度，特別是在晶圓的內部區域中。
5）辨別該晶圓及自該晶圓所代表的錠段分離出的晶圓，將其分為符合客戶規格的應力最佳化晶圓以及不符合客戶規格的不合格晶圓。
1）自熔體提拉半導體材料的單晶錠，並視需要對該錠進行圓柱形研磨以達成期望的直徑。
2）藉由例如線鋸在半導體材料單晶錠上的至少一個代表點處自該錠分離出至少一個待分析的晶圓，以及準備該晶圓之表面的一個或多個製程步驟。
3）執行對應於客戶規格的第一熱處理步驟，以及使用該至少一個半導體材料晶圓執行第二熱處理步驟，其中在該第二熱處理步驟中，徑向溫度梯度由內向外或由外向內地作用於該半導體晶圓的至少一側。
4）藉由適合的測量方法分析在步驟3）中處理的半導體材料晶圓的應力場之可能的形成／程度，特別是在晶圓的內部區域中。
5）辨別該晶圓及自該晶圓所代表的錠段分離出的晶圓，將其分為符合客戶規格的應力最佳化晶圓以及不符合客戶規格的不合格晶圓。
術語「最佳應力」和「應力最佳化的」係關於半導體材料晶圓的表面上限定徑向區域中應力場的可定量評估程度。這二個術語還包括無應力場的狀態，即考慮到所採用的測量方法的特定檢測極限，在執行根據本發明方法的熱應力引發步驟3）之後，在後續步驟4）中在晶圓表面上無法檢測到應力場。
在步驟2）中自錠分離出的至少一個晶圓係待分析內部區域中可能之應力場的半導體材料晶圓。較佳地，該晶圓代表源於特定錠段的另外晶圓，隨後自該特定錠段切割半導體晶圓以進行進一步加工。
較佳的是：待分析的至少一個半導體材料晶圓係代表長度較佳至少20公分、特別較佳至少40公分的錠段，其中自該錠段分離出的所有產品晶圓均具有與該待分析的至少一個半導體材料晶圓相同的晶體結構。
自錠分離出之測試晶圓的數量及／或其相對於錠之縱軸的位置較佳係取決於錠／錠段的長度以及沿錠／錠段之縱軸的晶體缺陷的預期／已知的均勻度。
在分離出待分析的至少一個半導體材料晶圓之前，錠段可但非必須被圓化，即研磨到目標直徑。
較佳的是：在自錠段分離出待分析的至少一個半導體材料晶圓之後，將其邊緣圓化並研磨至期望的目標直徑。
若自例如直徑為312毫米的單晶錠段分離出至少一個半導體材料晶圓，則該晶圓在邊緣圓化後係具有300毫米的期望目標直徑，並因此具有與稍後製造的晶圓（即供予客戶的晶圓）相同的直徑。
發明人已經鑒別，對於從單晶錠分離出的半導體晶圓，經下文所述之方法作用的至少一個晶圓可以提供隨後自該錠段分離出的半導體晶圓在應力場方面的代表性指標。這使得可快速且低成本地確定自該錠所獲得並在熱處理步驟3）中處理的半導體晶圓在特別是半導體晶圓的內部區域中是否符合在無應力方面所需的特定規格。
在根據本發明方法的步驟3）中所進行的熱處理較佳以二個步驟3A及3B進行。
在第一步驟3A中，對至少一個符合客戶規格的待分析半導體材料晶圓進行／熱模擬在器件製造範疇內由客戶稍後執行的熱處理／熱積存。
第二步驟3B包含較佳以三步驟快速熱加工（RTP）的形式進行進一步的熱處理步驟，該進一步的熱處理步驟特別係針對晶圓中心方向上的徑向區域。
由該二個熱處理步驟帶來的可能的應力場係藉由適當的測量加以確定。用於檢測及定量評估應力場之面積的適合測量方法為例如SIRD（掃描紅外去偏振）及XRT（X射線形貌法）的組合。應力場係可藉由適合的方法如SIRD（掃描紅外去偏振）而檢測到之晶格中的局部應力或整體應力。SIRD係利用以下物理原理：當偏振光穿過受機械應力作用的區域時，其偏振方向發生改變。其他用於檢測應力場之適合的類似方法尤其包括在缺陷蝕刻或金屬裝飾（metal decoration）之後對晶圓表面進行的顯微拉曼、光致發光及目視檢查。
步驟3A中的客戶熱製程模擬較佳包括／對應於在客戶處製造半導體器件期間晶圓所進行的熱積存。為此，在適合的熱處理爐中對待分析的至少一個半導體材料晶圓進行客戶製程的熱條件，適合的熱處理爐為例如來自ASM International NV, Almere, Netherlands的立式爐。
因此，熱處理爐必須能容許客戶製程所需的溫度分佈及特定氣體氣氛的建立。此類客戶製程可為例如所謂的Toshiba測試（在780℃下3小時，然後在1000℃下16小時）。
在步驟3B中在製程腔中進行晶圓的第二熱處理／高溫加工，其中所必需的熱量較佳係藉由徑向佈置的熱源（例如鹵素燈）產生。
這包括較佳在短時間內將較佳大量的熱量傳遞至半導體晶圓的至少一側。例如，在US 2005/0191044 A1中已概括地描述這一所謂的快速熱加工（RTP）。例如，在US 2011/0206358 A1中已揭露相應的裝置。
RTP的一個實例為快速熱退火（RTA）。例如，在EP 2 421 029 A1及在DE 11 2016 000 465 T5中已揭露RTA方法。這包括在僅幾秒鐘內將晶圓加熱至1000℃及更高的溫度。
RTP包括三個階段，即加熱階段（斜升（ramp-up）），其中將半導體晶圓在一限定的時間內加熱至目標溫度；保持階段（浸泡步驟），其中將目標溫度保持恆定達一限定的時間；以及冷卻階段（斜降（ramp down）），其中使半導體晶圓在一限定的時間內冷卻。
RTP導致在晶圓的晶體結構內的應力載荷，因此晶體結構內可能形成新的應力場，或者已存在之應力場可能在程度上增加（晶格的失諧／錯配，應力載荷）。根據先前技術，該應力載荷由於構造而主要發生在晶圓的邊緣區域。然而，RTP還可能導致在晶圓中心產生應力並在此處導致應力場。
步驟3B包括較佳在待分析的半導體材料晶圓的至少一側的內部區域中進行特定的徑向熱處理。徑向熱處理需要較佳沿著一線的較佳點狀熱源，該線較佳地限定晶圓的直徑或較佳半徑；或者徑向熱處理係藉由沿著一線的圓形實現，該線較佳限定晶圓直徑或半徑，其中圓形熱處理係藉由圓形熱源實現，或者晶圓在點狀熱源下呈圓形旋轉，或者熱源呈圓形旋轉，其中該圓形較佳沿著半導體晶圓的直徑或半徑從內向外變寬，或者從外向內減小。為此，較佳在適合的熱處理爐中（例如購自Applied Materials, Santa Clara, California, USA的AMAT Vantage Radiance+）以三階段RTP步驟使基於晶圓直徑而限定的熱梯度作用於晶圓的至少一側，即晶圓邊緣處的熱輸入與晶圓中間的熱輸入不同。
在步驟3B中用於對待分析之半導體材料晶圓的內部區域進行針對性／特定徑向熱處理的裝置較佳具有徑向佈置的可單獨控制的熱源，例如加熱燈。若例如該裝置具有四個徑向佈置的可單獨控制的熱源，則待分析之半導體材料晶圓的至少一側可在晶圓的中心與晶圓的邊緣區域之間以不同的強度照射，使得在晶圓的中心與晶圓的邊緣之間可實現由四個區域組成的溫度梯度。
較佳在步驟3B中，較佳徑向的熱輻照係較佳在三階段RTP期間至少在半導體材料晶圓的一側上進行，較佳在前側上進行。較佳徑向的熱輻照亦可較佳地在步驟3B中在二側上進行，即，較佳徑向佈置的可單獨控制的熱源係照射半導體材料晶圓的前側及後側，其較佳以由內向外延伸的溫度梯度照射。
在下文中，區域1是具有熱源的最內部徑向區域，即照射待分析晶圓之中間的區域。若n為可單獨控制的徑向佈置的熱源之數量，則區域n係描述照射晶圓邊緣的徑向佈置之最外部的熱源，其中n為整數且大於1。在上文的實例中，區域4因此描述佈置於最外部的可單獨控制的熱源，其係照射待分析之半導體材料晶圓的邊緣。
半導體材料晶圓之至少一側的區域1的面積（即晶圓中間的面積）係由最內部的較佳徑向佈置且較佳可單獨控制的熱源所照射的面積限定。據此，半導體材料晶圓之至少一側上的區域2（與區域1直接相鄰）是其面積對應於由區域2之徑向佈置且可單獨控制的熱源所照射之面積的徑向區域。因此，區域2的內邊界對應於區域1的外邊界。半導體材料晶圓之至少一側上的區域n的徑向面積是在晶圓邊緣處由最外部之可單獨控制的熱源所照射的徑向面積。徑向區域n的外邊緣較佳係由所限定的邊緣排除而確定。這些區域較佳具有彼此相同的徑向距離，使得對於直徑為300毫米的晶圓，其半徑為150毫米，並且在5個區域的情況下，5個區域中每一區域的徑長均為30毫米。
較佳的是：較佳徑向佈置的二個相鄰熱源之間（即例如徑向區域1以及與徑向區域1相鄰的徑向區域2之間）的較佳可單獨控制的熱差係較佳在1至50 K的範圍內。又較佳的是：徑向佈置的二個相鄰熱源之間的可單獨控制的熱差係較佳在3至30 K的範圍內，且特別較佳在5至15 K的範圍內。
對於待分析之至少一個半導體材料晶圓的第二熱處理，該晶圓較佳放置在熱處理爐中，該熱處理爐在下文中稱為RTP裝置。在熱加工期間較佳存在於RTP裝置中的氣體氣氛可例如由氧氣（O2
）、氮氣（N2
）、氫氣（H2
）、氨氣（NH3
）、氦氣（He）或氬氣（Ar）中的一種或該等氣體的混合物組成，該氣體氣氛在化學或製程工程之觀點上為適合的，並據此可為氧化性或還原性或惰性。
在RTP裝置中，在第一階段中首先將待分析的至少一個半導體材料晶圓在氣體氣氛中在限定的時間內（例如20秒）加熱至較佳600℃至1350℃的溫度（加熱階段，斜升）。較佳的是：步驟3B中的斜升步驟係已實現帶有徑向溫度梯度（失諧），該徑向溫度梯度亦用於保持步驟（所謂的浸泡步驟）中。同樣較佳的是：在RTP方法的該第一步驟中，沒有徑向溫度梯度作用於半導體材料晶圓的至少一側。
包括限定之持續時間（例如3分鐘）的保持階段係包括以沿區域1至n的徑向溫度梯度執行熱輸入至半導體材料晶圓上，其中n大於1且為整數。若RTP裝置包括例如四個區域，則晶圓中心係以比半導體材料晶圓的邊緣區域高出例如40 K的溫度來照射，邊緣區域係位於區域4的輻照區域中。
在保持階段終止之後，位於RTP裝置中的晶圓係經限定的持續時間較佳受控制地進行冷卻（斜降）。冷卻階段的持續時間可比加熱階段的持續時間更短、相同或更長。冷卻階段的持續時間例如可為18秒。較佳的是：使用來自保持步驟的徑向溫度梯度實施步驟3B中的斜降步驟。同樣較佳的是：在沒有溫度梯度的情況下實施步驟3B中的斜降步驟。
較佳的是：在RTP期間，較佳徑向的溫度梯度在三個階段／時期之一中作用於半導體晶圓的至少一側。較佳的是：在RTP期間，較佳徑向的溫度梯度在所有三個階段（加熱階段、保持階段和冷卻階段）中、較佳僅在前二個階段中、較佳僅在保持階段中、或者較佳在保持階段及冷卻階段中作用於半導體晶圓的至少一側。
在所述方法的該步驟3B中決定性的是在晶圓中間的方向上建立較佳徑向的溫度梯度。最內部的區域1與直接相鄰之徑向佈置的區域2之間的溫度差較佳在3 K至30 K的範圍內，使得相應的熱源以相應的溫度差熱輻照區域1及區域2。
較佳的是：單個區域1與n之間的溫度差是相同的。同樣較佳的是：區域1與區域n之間的溫度差係線性地或指數地增加，其中區域1中的溫度高於區域n中的溫度，或者其中區域1中的溫度低於區域n中的溫度，且n為大於1的整數。
在附圖說明及申請專利範圍中闡明上文所述之根據本發明方法之實施態樣所述的特徵。單個特徵可描述自身可受保護的有利實施方式。
由較佳徑向溫度分佈所導致之作用於晶圓內部區域的溫度梯度可藉由在待分析的半導體材料晶圓的表面上，藉由徑向氧化物厚度分佈，即在適合的氣體氣氛（例如氧氣/氮氣混合物）之情況下所形成的氧化物層厚度，而進行檢查/成像（第2圖）。
第2圖以舉例方式顯示在第二熱處理步驟3B之後，對直徑為300 毫米的半導體材料晶圓，以橢圓率計測量的徑向氧化物厚度分佈。所形成的氧化物層的厚度取決於熱輻射的量。在該實例中，1 K的溫度變化對應於氧化物層厚度約1.5埃的變化。因此，晶圓中間係以比緊鄰之徑向區域高出6 K的溫度照射。
在待分析之晶圓的內部區域中由此以溫度梯度造成的更高溫度之作用使得能夠在該區域中形成並因此鑒別出應力場，並且因此可使用根據本發明方法的步驟4）中適合的測量方法來檢測所產生的應力場。
為了能夠排除由於安裝而產生的晶圓邊緣區域中的應力場，選擇步驟3B中的徑向溫度分佈，使得溫度梯度朝向內部區域（即朝向晶圓中間）地作用於晶圓表面，其中自晶圓邊緣測量的邊緣排除較佳為至少10毫米，較佳20毫米。
該方法的步驟4）包括根據現有技術（例如透過SIRD或XRT）對至少一個晶圓特別是在晶圓的內部區域中針對應力場的形成／可檢測之應力場的存在進行分析（第3圖）。
該方法的步驟5）包括透過區別應力最佳化的晶圓以及不適用於客戶的晶圓來選擇晶圓。若待分析的至少一個半導體材料晶圓（其亦代表相應的錠段）在步驟3）中的二階段熱處理之後在內部區域中具有很少（如果有的話）的應力場，則被認為是符合客戶要求的應力最佳化晶圓。
在本發明的上下文中，當在步驟3）之後，應力場的面積／數量相對於晶圓前側總面積具有對特定客戶製程而言非臨界的值時（即晶圓符合特定客戶規格時），則半導體材料晶圓具有很少的應力場。
來自由該待分析之至少一個半導體材料晶圓所代表的晶錠的其餘晶圓同樣符合該規格，並因此亦為在晶圓中心區域中經應力最佳化的。
若相對於客戶要求，待分析之至少一個半導體材料晶圓在晶圓的內部區域中具有太多的應力場（第3圖），則該晶圓以及可自相應晶錠段分割出的晶圓並不符合客戶要求，並因此依該客戶要求／規格而丟棄此特定的錠。這可避免時間密集和成本密集的分割，以及避免對不符合客戶規格的半導體晶圓進行後續加工。
上述之說明性實施態樣應被理解為示例性的。由此做出的揭露內容使得本領域技術人員能夠理解本發明與其相關的優點，並且包括在本領域技術人員所理解內對所述結構及方法顯而易見的變更及修改。因此，所有此類變更、修改及等同物均應被申請專利範圍的保護範圍所涵蓋。
：無。
第1圖彙整用於選擇應力最佳化／無應力之半導體材料晶圓的適合方法的五個步驟。
第2圖以舉例方式顯示在以在晶圓邊緣與晶圓中間之間10 K的徑向溫度梯度進行第二熱處理之後，直徑為300毫米之半導體材料晶圓的表面上的徑向氧化物厚度分佈。晶圓中間的更高溫度導致與晶圓邊緣相比更厚的氧化層。沿x軸繪製半導體材料晶圓的徑向位置（毫米），並且沿y軸繪製相對的氧化物層厚度分佈（埃）。
第3圖顯示在執行根據本發明方法之後的二個SIRD測量的結果。右側及左側的水平暗區為滑動線，該滑動線係由於在根據客戶規格執行第一熱處理步驟期間將半導體晶圓安裝至載具上而發生的。第3a圖顯示在晶圓中心的區域中沒有應力場的應力最佳化的半導體材料晶圓，而第3b圖顯示在晶圓中間的區域中（即在由邊緣排除界定的區域內）具有應力場的不符合規格的半導體材料晶圓。
Claims (10)
- 一種用於製造半導體晶圓的方法，其中提拉半導體材料的單晶錠並且從該半導體材料的錠分離出至少一個晶圓，其中對該晶圓進行熱處理，該熱處理包括用於產生作用於該晶圓的徑向溫度梯度之一熱處理步驟，其中對該半導體材料的晶圓進行關於晶格中的缺陷（即所謂應力場）之形成的分析。
- 如請求項1所述的用於製造半導體晶圓的方法，其中該徑向溫度梯度作用於該晶圓的所有區域，但不包括該晶圓中相對於晶圓邊緣之距離不超過20毫米的邊緣區域。
- 如請求項2所述的方法，其中該徑向溫度梯度作用於該晶圓的所有區域，但不包括該晶圓中相對於晶圓邊緣之距離不超過10毫米的邊緣區域。
- 如請求項1至3中任一項所述的方法，其中用於產生徑向溫度梯度的熱處理步驟係藉由多個徑向佈置的熱源來進行，該等熱源之輻射強度係可單獨控制的。
- 如請求項1至3中任一項所述的用於製造半導體晶圓的方法，其中作用於該晶圓的溫度梯度係在n個相鄰的徑向區域上延伸，其中n為整數且大於1。
- 如請求項5所述的用於製造半導體晶圓的方法，其中二個相鄰區域之間的溫度梯度為1至50 K（絕對溫度）。
- 如請求項1至3中任一項所述的用於製造半導體晶圓的方法，其中該熱處理包括加熱階段、保持階段和冷卻階段，其中該保持階段對應於該熱處理步驟，該熱處理步驟係用於產生作用於該晶圓的徑向溫度梯度。
- 如請求項1至3中任一項所述的用於製造半導體晶圓的方法，其中用於產生徑向溫度梯度的熱處理步驟係在氣體氣氛中進行，該氣體氣氛包含選自由N2 、O2 、H2 、NH3 、He和Ar組成之群組的一種或多種氣體。
- 如請求項1至3中任一項所述的方法，其中在用於產生作用於該晶圓的徑向溫度梯度的該熱處理步驟之前，對該晶圓進行另一熱處理，在該另一熱處理中該晶圓進行客戶製程中遇到的典型熱積存（thermal budget）。
- 如請求項1至3中任一項所述的方法，其中基於在該至少一個晶圓中所確定的應力場，針對該應力場對單晶錠分配特定規格，其中自該單晶錠分離出該至少一個晶圓。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102018203945.3 | 2018-03-15 | ||
| DE102018203945.3A DE102018203945B4 (de) | 2018-03-15 | 2018-03-15 | Verfahren zur Herstellung von Halbleiterscheiben |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201939614A true TW201939614A (zh) | 2019-10-01 |
| TWI709176B TWI709176B (zh) | 2020-11-01 |
Family
ID=65802075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108107741A TWI709176B (zh) | 2018-03-15 | 2019-03-08 | 用於製造半導體晶圓的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US11972986B2 (zh) |
| JP (1) | JP7062078B2 (zh) |
| KR (2) | KR20200131285A (zh) |
| CN (1) | CN111868898B (zh) |
| DE (1) | DE102018203945B4 (zh) |
| SG (1) | SG11202007989TA (zh) |
| TW (1) | TWI709176B (zh) |
| WO (1) | WO2019175207A1 (zh) |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011982B2 (ja) | 1990-09-14 | 2000-02-21 | コマツ電子金属株式会社 | 半導体装置の製造方法 |
| JP3731417B2 (ja) | 1999-11-26 | 2006-01-05 | 株式会社Ｓｕｍｃｏ | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 |
| US6663708B1 (en) * | 2000-09-22 | 2003-12-16 | Mitsubishi Materials Silicon Corporation | Silicon wafer, and manufacturing method and heat treatment method of the same |
| JP4537643B2 (ja) | 2002-01-24 | 2010-09-01 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
| US6843201B2 (en) * | 2002-05-08 | 2005-01-18 | Asm International Nv | Temperature control for single substrate semiconductor processing reactor |
| JP3933010B2 (ja) | 2002-08-23 | 2007-06-20 | 株式会社Ｓｕｍｃｏ | シリコン単結晶インゴットの点欠陥分布を測定する方法 |
| KR100531552B1 (ko) * | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
| US20080090309A1 (en) | 2003-10-27 | 2008-04-17 | Ranish Joseph M | Controlled annealing method |
| US8658945B2 (en) | 2004-02-27 | 2014-02-25 | Applied Materials, Inc. | Backside rapid thermal processing of patterned wafers |
| US20060035477A1 (en) | 2004-08-12 | 2006-02-16 | Karen Mai | Methods and systems for rapid thermal processing |
| US7700376B2 (en) * | 2005-04-06 | 2010-04-20 | Applied Materials, Inc. | Edge temperature compensation in thermal processing particularly useful for SOI wafers |
| JP2007095889A (ja) | 2005-09-28 | 2007-04-12 | Ushio Inc | 光照射式加熱方法 |
| US7598150B2 (en) * | 2006-11-20 | 2009-10-06 | Applied Materials, Inc. | Compensation techniques for substrate heating processes |
| KR100901823B1 (ko) * | 2007-08-17 | 2009-06-09 | 주식회사 실트론 | 실리콘 웨이퍼 결함 분석 방법 |
| US8249436B2 (en) * | 2008-05-02 | 2012-08-21 | Applied Materials, Inc. | System for non radial temperature control for rotating substrates |
| JP5470769B2 (ja) | 2008-07-29 | 2014-04-16 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの熱処理方法 |
| JP5407473B2 (ja) * | 2009-03-25 | 2014-02-05 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| WO2010119614A1 (ja) | 2009-04-13 | 2010-10-21 | 信越半導体株式会社 | アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法 |
| US8548312B2 (en) | 2010-02-19 | 2013-10-01 | Applied Materials, Inc. | High efficiency high accuracy heater driver |
| JP6090752B2 (ja) | 2013-10-04 | 2017-03-08 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの評価方法 |
| JP5976030B2 (ja) | 2014-04-11 | 2016-08-23 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP6652959B2 (ja) * | 2014-07-31 | 2020-02-26 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ |
| JP6044660B2 (ja) | 2015-02-19 | 2016-12-14 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| CN106757357B (zh) * | 2017-01-10 | 2019-04-09 | 山东天岳先进材料科技有限公司 | 一种高纯半绝缘碳化硅衬底的制备方法 |
-
2018
- 2018-03-15 DE DE102018203945.3A patent/DE102018203945B4/de active Active
-
2019
- 2019-03-08 TW TW108107741A patent/TWI709176B/zh active
- 2019-03-13 KR KR1020207029204A patent/KR20200131285A/ko active Application Filing
- 2019-03-13 KR KR1020227033420A patent/KR102611774B1/ko active IP Right Grant
- 2019-03-13 CN CN201980019316.6A patent/CN111868898B/zh active Active
- 2019-03-13 JP JP2020548987A patent/JP7062078B2/ja active Active
- 2019-03-13 SG SG11202007989TA patent/SG11202007989TA/en unknown
- 2019-03-13 WO PCT/EP2019/056220 patent/WO2019175207A1/de active Application Filing
- 2019-03-13 US US16/981,048 patent/US11972986B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220137152A (ko) | 2022-10-11 |
| DE102018203945B4 (de) | 2023-08-10 |
| WO2019175207A1 (de) | 2019-09-19 |
| KR20200131285A (ko) | 2020-11-23 |
| JP7062078B2 (ja) | 2022-05-02 |
| CN111868898B (zh) | 2024-07-26 |
| JP2021516866A (ja) | 2021-07-08 |
| DE102018203945A1 (de) | 2019-09-19 |
| SG11202007989TA (en) | 2020-09-29 |
| US11972986B2 (en) | 2024-04-30 |
| KR102611774B1 (ko) | 2023-12-07 |
| US20210111080A1 (en) | 2021-04-15 |
| TWI709176B (zh) | 2020-11-01 |
| CN111868898A (zh) | 2020-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5940238B2 (ja) | シリコンウエハの製造方法 | |
| US7242075B2 (en) | Silicon wafers and method of fabricating the same | |
| JP2007088421A (ja) | シリコンウェーハの表面欠陥評価方法 | |
| JPH11354529A (ja) | シリコンウエーハの熱処理方法及びシリコンウエーハ | |
| JP6292131B2 (ja) | シリコン基板の選別方法 | |
| KR101895817B1 (ko) | 실리콘 웨이퍼 및 그 제조 방법 | |
| US9748112B2 (en) | Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method | |
| JP5099024B2 (ja) | エピタキシャルウエーハの製造方法及び半導体装置の製造方法 | |
| TWI709176B (zh) | 用於製造半導體晶圓的方法 | |
| JP2007036055A (ja) | シリコンウエーハの評価方法 | |
| JP6716344B2 (ja) | シリコンウェーハの熱処理方法 | |
| CN111279461B (zh) | 由单晶硅组成的半导体晶片 | |
| CN113939616B (zh) | 制造半导体晶片的方法 | |
| KR20090051756A (ko) | 실리콘 웨이퍼의 열처리 방법 | |
| JP6111614B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP2012202798A (ja) | シリコンウェーハ中のＣｕ濃度評価方法 | |
| JPH1012689A (ja) | 半導体基板の検査方法とモニター用半導体基板 | |
| JP7103314B2 (ja) | シリコン単結晶基板中の炭素濃度評価方法 | |
| JP6369388B2 (ja) | シリコン単結晶基板の評価方法 | |
| CN111051580B (zh) | 硅晶片 | |
| WU et al. | Wafer Edge Unsalicided Poly Resistor Matching Optimization with Spike Anneal Temperature Control | |
| JP2020092169A (ja) | シリコン単結晶基板中の窒素濃度評価方法 | |
| CN114324394A (zh) | 一种单晶硅片无缺陷区深度的测量方法 | |
| KR20130100987A (ko) | 웨이퍼의 열처리 방법 및 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 및 열처리 장치 | |
| Lukjanitsa | Oscillatory “reactions” involving the oxygen and carbon background impurities in silicon undergoing heat treatment |