JPH1012689A - 半導体基板の検査方法とモニター用半導体基板 - Google Patents

半導体基板の検査方法とモニター用半導体基板

Info

Publication number
JPH1012689A
JPH1012689A JP18538696A JP18538696A JPH1012689A JP H1012689 A JPH1012689 A JP H1012689A JP 18538696 A JP18538696 A JP 18538696A JP 18538696 A JP18538696 A JP 18538696A JP H1012689 A JPH1012689 A JP H1012689A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
heat treatment
dislocations
substrate
indentations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18538696A
Other languages
English (en)
Inventor
Masanori Akatsuka
雅則 赤塚
Koji Sueoka
浩治 末岡
Hisashi Katahama
久 片浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Sitix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Sitix Corp filed Critical Sumitomo Sitix Corp
Priority to JP18538696A priority Critical patent/JPH1012689A/ja
Publication of JPH1012689A publication Critical patent/JPH1012689A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 半導体基板内の酸素濃度の影響を受けること
なく、加熱炉を汚染することなく、熱処理中における半
導体基板面内の温度分布均一性を検査できる半導体基板
の検査方法並びに検査に使用するモニター用半導体基板
の提供。 【解決手段】 半導体基板表面の複数点に一定荷重の圧
痕を付加した後に熱処理を施すと、熱処理中に圧痕から
発生した転位は、熱応力に応じて2種に分類でき、この
転位を観察することにより基板面内の温度分布の均一性
を容易に判定できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、LSI等の基板
として利用されるCZウェーハなどの半導体基板を熱処
理する際の基板の面内温度分布の均一性を判定する検査
方法に係り、半導体基板表面の複数点に一定荷重の圧痕
を付加した後に熱処理を施し、熱処理中に圧痕から発生
した転位の種類によって、基板面内の温度分布の均一性
を検査する半導体基板の検査方法とモニター用半導体基
板に関する。
【0002】
【従来の技術】様々な電子デバイスの基板として用いら
れる半導体基板は、各種のデバイスプロセス過程で熱処
理を受けるが、半導体基板面内で熱処理中に温度差が生
じると熱応力が発生する。熱応力は、転位等の結晶欠陥
を引き起こし、デバイス歩留まりを低下させる。
【0003】従って、デバイスプロセスにおける熱処理
で半導体基板面内の温度分布を把握することは非常に重
要である。例えば、基板を1枚ずつ熱処理するランプア
ニール炉は、熱処理の際に急速昇温、急速冷却を行うた
め、熱応力の発生を抑える必要から特に、面内温度分布
の高い均一性が求められている。
【0004】半導体基板の面内の温度分布の均一性の検
査方法としては、基板表面にビッカース硬度計等を用い
て圧痕を付加し、熱処理中に圧痕から移動した転位の移
動距離によって、温度分布を測定する方法が提案(特開
平4‐206942号)が提案されている。この検査方
法は、該基板の面内温度分布が一定ならば熱応力は発生
せず、転位の移動距離は面内のどの点でも同じである
が、面内温度分布にばらつきが生じると移動距離に差が
生じるため、この現象を利用して、面内温度分布の均一
性を知ることができる。
【0005】
【発明が解決しようとする課題】しかし、従来の検査方
法は、基板中にほとんど酸素を含まない帯溶融成長法
(Floating Zone法:以下FZ法と略す)
結晶を対象としている。すなわち、熱処理中に圧痕から
移動した転位の移動距離は基板中の酸素濃度に影響を受
けるため、前記の検査方法は、酸素を含むチヨクラルス
キー法(Czochralski法:以下CZ法と略
す)結晶、磁場印加CZ法(Magneticfiel
d applied CZ法:以下MCZ法と略す)結
晶、Double LayeredCZ法(以下DLC
Z法と略す)結晶等には適用できない。
【0006】現在、電子デバイスの需要の拡大に伴い、
より量産に適した大口径半導体基板が求められており、
FZ法によって作られる基板は最大でも5インチ程度で
あり、それ以上のサイズはCZ法等を用いる必要があ
り、今後、8インチから12インチ以上へと半導体基板
の大口径化が進むものと予測される。そのため、半導体
基板の熱処理における基板面内の温度均一性を判断する
に際して、基板中の酸素濃度に影響を受ける従来の検査
方法の適用が困難になってくるものと思われる。
【0007】この発明は、かかる現状に鑑み、半導体基
板内の酸素濃度の影響を受けることなく、しかも加熱炉
を汚染することなく、熱処理中における半導体基板面内
の温度均一性を検査できる半導体基板の検査方法並びに
検査に使用するモニター用半導体基板の提供を目的とす
る。
【0008】
【課題を解決するための手段】発明者らは、半導体基板
内の酸素濃度の影響を受けることなく、特に、CZ法に
よる大口径半導体基板の熱処理中における基板面内の温
度均一性を検査できる方法を目的に種々検討した結果、
半導体基板表面の複数点に一定荷重の圧痕を付加した後
に熱処理を施すと、熱処理中に圧痕から発生した転位
は、熱応力に応じて2種に分類でき、この転位を観察す
ることにより基板面内の温度分布の均一性を容易に判定
できることを知見し、この発明を完成した。
【0009】すなわち、この発明は、熱処理によって転
位を発生可能にする圧痕を基板表面の複数点に所定荷重
で付加した半導体基板を用いて、該基板に熱処理を施
し、予め定めた転位の種類によって前記熱処理後の圧痕
から伸びた転位を分類し、熱処理中の基板面内の温度の
均一性を判定する半導体基板の検査方法である。
【0010】また、この発明は、上記の半導体基板の検
査方法に使用するモニター用半導体基板として、酸素濃
度が2×1017/cm3(OLD ASTM)以上の半
導体基板の表面に複数点の圧痕を設けた半導体基板、直
径6インチ以上のCZ半導体基板の表面に複数点の圧痕
を設けた半導体基板を併せて提案する。
【0011】
【発明の実施の形態】この発明による半導体基板面内の
温度分布の均一性を判定する検査方法の工程を図1に示
す。まず、半導体基板の面内に圧痕を付加、例えば、形
状性並びに再現性に優れたビッカース硬度計等を用いて
圧痕を付加する。圧痕荷重は1g未満では観察するに十
分な圧痕を付加できず、2000gを越えると基板に割
れを生じるため、圧痕荷重は1〜2000gが好まし
い。
【0012】また、半導体基板の面内における圧痕の数
とその位置は特に限定されないが、検査が要求される熱
処理方法の条件や熱処理装置、あるいは評価点の密度な
どに応じて、図3に示す実施例のようなパターンの他、
種々の圧痕の数とその配置パターンを適宜選定すること
ができる。
【0013】次に、上記の圧痕を設けたモニター用半導
体基板に検査対象のプロセス熱処理を施す。当該熱処理
後、欠陥選択エッチングで転位を観察する。熱処理後に
観察される転位には、異なる形状の2種類の転位があ
る。図2A,Bにそれらの転位を示す。図2Aは熱処理
中に熱応力が生じなかった場合、あるいはその大きさが
小さい場合に生じる転位(以下転位Aと呼ぶ)であり、
図2Bは熱応力が大きい場合に生じる転位(以下転位B
と呼ぶ)である。転位Bが生じるとデバイスのリーク電
流の増加、酸化膜耐圧の劣化等の悪影響が起こることが
知られている。
【0014】この発明において、上記の転位Aと転位B
は、形状が大きく異なるため、欠陥選択エッチングの結
果から容易に区別することができる。また、これらの転
位の発生自体は、対象の基板内の酸素濃度の影響を受け
ないため、FZ結晶以外にも酸素原子を含んだCZ法等
による半導体基板についても、この発明による検査方法
の適用が可能である。
【0015】
【実施例】
実施例1 モニター用半導体基板1としては、(100)方位の6
インチCZウェーハ(酸素濃度[Oi]=12×1017
/cm3)を用い、図3に示すごとく放射状の多数位置
にビッカース硬度計を用いて500gの荷重で圧痕2を
付加した。
【0016】まず、バッチ処理式の横型炉を用いて基板
面内の温度分布均一性の検査を行った。熱処理は、10
00℃で30分間の保持で、炉への投入取り出し速度を
15cm/分および5cm/分とし、基板面内に負荷さ
れる熱応力を変えて行った。熱処理後に欠陥選択エッチ
ングで転位を観察したところ、5cm/分で投入取り出
しを行ったモニター用半導体基板は転位Aしか観察され
なかったのに対し、15cm/分で行ったものは、転位
Bが観察された。
【0017】次に、熱電対付きの半導体基板を用いて、
上に示した2種類の投入取り出し速度で熱処理した際に
基板の中心部と外周部に生じる最大温度差を測定した。
その結果、5cm/分で投入取り出しを行った時には最
大温度差が約60℃であったのに対し、15cm/分で
行ったときには最大温度差が約150℃であることが分
かった。この結果から、基板面内の温度差が大きくなり
熱応力が増加すると転位Bが発生すること、並びに均熱
性と発生する転位の種類の間には一定の対応があること
が分かった。この結果を表1に示す。
【0018】実際の半導体基板を用いて上記2種類の投
入取り出し速度で熱処理を行ったところ、5cm/分で
熱処理した場合には転位は全く観察されなかったが、1
5cm/分で熱処理した場合にはボート接触部から転位
が発生していることが確認された。このことから、この
発明方法で検査した際に観察される転位の種類によっ
て、実際の半導体基板を熱処理した際に、転位の発生す
る否かを判定できることが明確になった。
【0019】さらに、同様の検査をバッチ処理式縦型炉
を用いて8インチウェーハを水素、アルゴンおよび酸素
雰囲気で1200℃、1時間の熱処理を施したときの基
板面内の温度分布均一性を検査した。その結果、この発
明による検査方法にて転位Bが観察されたものは、実プ
ロセス熱処理時においても転位を発生することが確認さ
れた。また、ランプアニール炉、エピタキシャル炉にお
いて同様の検査を行った場合も、同様の結果が得られ
た。
【0020】実施例2 酸素濃度の異なる4種類の5インチのウェーハ([O
i]<1×1015/cm3、3×1017/cm3、8×1
17/cm3、12×1017/cm3)を用いてバッチ式
横型炉における半導体基板の温度分布均一性を検査し
た。熱処理としては、1000℃30分間の保持で、投
入取り出し速度5cm/分で行った。実施例1で明らか
なようにこの速度ではウェーハ面内に発生する温度差は
小さく、転位Aのみしか発生しないことが確認されてい
る。
【0021】まず、従来法で熱処理後に観察される転位
発生状況を調べたところ、酸素濃度[Oi]<1×10
15/cm3のFZウェーハについては転位の移動距離は
面内でほとんど均一であり、温度均一性は良好であると
判断できた。ところが、酸素濃度[Oi]=3×1017
/cm3(MCZ)、8×1017/cm3(DLCZ)、
12×1017/cm3(CZ)の各ウェーハについては
面内で酸素濃度の分布が均一でなかったため、転位移動
距離が面内でばらつく結果となった。
【0022】ウェーハ面内で酸素濃度の不均一がみられ
るのは、実操業でもよくあることであり、そのため、実
際には基板面内の温度分布均一性は良好であるにもかか
わらず、温度分布が不均一であると判断される結果とな
った。一方、この発明の検査方法によると、すべての酸
素濃度のウェーハについて転位Aのみしか観察されず、
基板面内の温度分布均一性は良好であると判断できた。
この結果を表2に示す、また、実際のCZウェーハ
([Oi]=12×1017/cm3)をこの炉で、投入
取り出し速度5cm/分、1000℃30分の熱処理を
行ったところ、転位は発生しないことが確認された。
【0023】
【表1】
【0024】
【表2】
【0025】
【発明の効果】この発明による検査方法は、半導体基板
熱処理中における基板面内の温度分布均一性の検査を、
熱処理装置を汚染することなく、また、基板の酸素濃度
の影響を受けることなく、いずれの製法による半導体基
板にも適用することができる。今後、半導体基板面積が
増大するにつれ、熱応力の問題が重大になると考えられ
ることから、本方法は半導体基板の温度均一化を図るた
めに非常に有効であり、例えば、加熱炉内での半導体基
板の支持方法、支持部材質、加熱源位置などの最適化を
行えば、基板面内温度分布を均一化することができ、熱
処理中に生じる転位等の欠陥を減少させることができ
る。
【図面の簡単な説明】
【図1】この発明による検査方法の工程を示すチャート
図である。
【図2】A,Bは熱処理後の半導体基板に欠陥選択エッ
チングを施し、観察した転位を示す説明図である。
【図3】この発明によるモニター用半導体基板を示す説
明図である。
【符号の説明】
1 モニター用半導体基板 2 圧痕
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/205 H01L 21/205 21/31 21/31 E 21/324 21/324 Z

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 熱処理によって転位を発生可能にする圧
    痕を基板表面の複数点に所定荷重で付加した半導体基板
    を用いて、該基板に熱処理を施し、予め定めた転位の種
    類によって前記熱処理後の圧痕から伸びた転位を分類
    し、熱処理中の基板面内の温度の均一性を判定する半導
    体基板の検査方法。
  2. 【請求項2】 酸素濃度が2×1017/cm3(OLD
    ASTM)以上の半導体基板の表面に複数点の圧痕を
    設けた請求項1に記載の半導体基板の検査方法に使用す
    るモニター用半導体基板。
  3. 【請求項3】 直径6インチ以上のCZ半導体基板の表
    面に複数点の圧痕を設けた請求項1に記載の半導体基板
    の検査方法に使用するモニター用半導体基板。
JP18538696A 1996-06-25 1996-06-25 半導体基板の検査方法とモニター用半導体基板 Pending JPH1012689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18538696A JPH1012689A (ja) 1996-06-25 1996-06-25 半導体基板の検査方法とモニター用半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18538696A JPH1012689A (ja) 1996-06-25 1996-06-25 半導体基板の検査方法とモニター用半導体基板

Publications (1)

Publication Number Publication Date
JPH1012689A true JPH1012689A (ja) 1998-01-16

Family

ID=16169912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18538696A Pending JPH1012689A (ja) 1996-06-25 1996-06-25 半導体基板の検査方法とモニター用半導体基板

Country Status (1)

Country Link
JP (1) JPH1012689A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006200982A (ja) * 2005-01-19 2006-08-03 Fuji Electric Holdings Co Ltd 加圧接触型素子の温度測定方法
JP2006222266A (ja) * 2005-02-10 2006-08-24 Shin Etsu Handotai Co Ltd 熱処理ボートの評価方法
US8104951B2 (en) * 2006-07-31 2012-01-31 Applied Materials, Inc. Temperature uniformity measurements during rapid thermal processing
CN104390872A (zh) * 2014-12-05 2015-03-04 清华大学 一种利用纳米压痕仪测量材料高温力化学耦合的实验方法
JP2016111044A (ja) * 2014-12-02 2016-06-20 信越半導体株式会社 シリコンウェーハの評価方法
JP2019220597A (ja) * 2018-06-21 2019-12-26 株式会社Sumco エピタキシャルウェーハの製造条件決定方法およびエピタキシャルウェーハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006200982A (ja) * 2005-01-19 2006-08-03 Fuji Electric Holdings Co Ltd 加圧接触型素子の温度測定方法
JP2006222266A (ja) * 2005-02-10 2006-08-24 Shin Etsu Handotai Co Ltd 熱処理ボートの評価方法
US8104951B2 (en) * 2006-07-31 2012-01-31 Applied Materials, Inc. Temperature uniformity measurements during rapid thermal processing
JP2016111044A (ja) * 2014-12-02 2016-06-20 信越半導体株式会社 シリコンウェーハの評価方法
CN104390872A (zh) * 2014-12-05 2015-03-04 清华大学 一种利用纳米压痕仪测量材料高温力化学耦合的实验方法
JP2019220597A (ja) * 2018-06-21 2019-12-26 株式会社Sumco エピタキシャルウェーハの製造条件決定方法およびエピタキシャルウェーハの製造方法

Similar Documents

Publication Publication Date Title
JP5228031B2 (ja) シリコンウェハの製造方法
US8920560B2 (en) Method for manufacturing epitaxial wafer
US7767596B2 (en) Wafer support pin for preventing slip dislocation during annealing of water and wafer annealing method using the same
US7901132B2 (en) Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment
JP2000031150A (ja) シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ
TWI639192B (zh) 矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓
JP2001081000A (ja) シリコン単結晶の結晶欠陥評価方法
CN111624460B (zh) 一种单晶硅缺陷分布区域的检测方法
KR101895817B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JPH1012689A (ja) 半導体基板の検査方法とモニター用半導体基板
JP2936916B2 (ja) シリコン単結晶の品質評価方法
CN113281304B (zh) 一种退火炉降温速率校准的方法
JP7230661B2 (ja) シリコンウェーハのスリップ転位に対する耐性の評価方法
JPH11186184A (ja) 高品質シリコンウェーハの製造方法
GB2324652A (en) Method of analyzing a semiconductor ingot
JPH0469422B2 (ja)
JPH039078B2 (ja)
CN113009075B (zh) 单晶硅晶片的氧化膜耐压的评价方法
JP2004063721A (ja) シリコンウエーハのNi汚染の評価方法
US20220028732A1 (en) Process for preparing epitaxy wafer and epitaxy wafer therefrom
JP2007048923A (ja) ウエーハのワレ評価装置およびワレ評価方法
JPH09326428A (ja) 半導体基板の結晶欠陥評価方法
JP5072185B2 (ja) 熱処理ボートの評価方法
JP2023090154A (ja) シリコンウェーハ表面の結晶欠陥検出方法
TW201939614A (zh) 用於製造半導體晶圓的方法