CN111868898A - 用于制备半导体晶片的方法 - Google Patents
用于制备半导体晶片的方法 Download PDFInfo
- Publication number
- CN111868898A CN111868898A CN201980019316.6A CN201980019316A CN111868898A CN 111868898 A CN111868898 A CN 111868898A CN 201980019316 A CN201980019316 A CN 201980019316A CN 111868898 A CN111868898 A CN 111868898A
- Authority
- CN
- China
- Prior art keywords
- wafer
- temperature gradient
- semiconductor
- semiconductor material
- radial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 235000012431 wafers Nutrition 0.000 title abstract description 172
- 239000000463 material Substances 0.000 claims abstract description 51
- 238000010438 heat treatment Methods 0.000 claims abstract description 44
- 239000013078 crystal Substances 0.000 claims abstract description 24
- 230000007547 defect Effects 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000004458 analytical method Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 48
- 238000007669 thermal treatment Methods 0.000 claims description 13
- 238000001816 cooling Methods 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 8
- 230000005855 radiation Effects 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 230000035882 stress Effects 0.000 description 52
- 238000012545 processing Methods 0.000 description 8
- 230000007717 exclusion Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000000691 measurement method Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000028161 membrane depolarization Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003889 chemical engineering Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011067 equilibration Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/21—Polarisation-affecting properties
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
- G01N21/9505—Wafer internal defects, e.g. microcracks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Pathology (AREA)
- Health & Medical Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种用于制备半导体晶片的方法，其中对半导体材料的单晶晶锭进行提拉，并且从半导体材料的晶锭中移除至少一个晶片，其中对晶片进行热处理，该热处理包含热处理步骤，在该热处理步骤中，径向温度梯度作用于晶片上，其中对半导体材料的晶片进行关于晶格中缺陷的形成的分析，即所谓的应力场的分析。
Description
本发明涉及用于制备半导体晶片的方法。
半导体晶片，特别是单晶硅的晶片，是现代电子工业的基础。在用户工艺中，半导体晶片经受热处理。这可导致晶格中的热应力。应力引起的场/应力场可导致有缺陷的导体结构，从而使晶片对用户来说不可用。
如果仅通过用户在晶片的热处理中识别出晶片具有对用户工艺具有破坏性的应力场，进而不符合所需的特定规格，则已经执行的处理步骤会导致巨大的经济损失。当晶片面积与所有应力场的总尺寸的比率超过对用户工艺来说关键的值时，应力场可能对用户工艺具有破坏性影响。
因此，需要仅将在热用户工艺中不易形成这种应力场的半导体晶片提供给用户。
原则上适合的是例如由已印制公开DE 691 25 498 T2教导的热工艺模拟。为此，在炉中模拟在电子元件的制造期间进行的热处理步骤。该半导体晶片在限定的持续时间内以限定的速率被加热到限定的温度，并且随后在限定的时间内被冷却到限定的温度。可以多次重复该加热和冷却循环。
US 2016/0032491 A1公开了用于在热处理步骤之后预测氮掺杂CZ硅单晶片中的BMD密度和BMD尺寸的基于计算机的模拟。这种基于计算机的模拟使用的算法考虑例如拉晶速度、掺杂剂浓度和晶体表面的温度梯度。
然而，已知的方法仅允许在晶片边缘处形成应力场。
希望能够实现半导体晶片的所有区域中的可能应力场的有针对性的早期识别。
本发明要实现的目的是由这个问题产生的。
通过一种用于制备半导体晶片的方法来实现该目的，其中对半导体材料的单晶晶锭进行提拉，并且从半导体材料的晶锭中移除至少一个晶片，其中对晶片进行热处理，该热处理包含热处理步骤，在该热处理步骤中，径向温度梯度作用于晶片上，其中对半导体材料的晶片进行关于晶格中缺陷的形成的分析，即所谓的应力场的分析。
在下面的描述中详细描述了根据本发明的方法的优选实施方案。可以将这些独立的特征作为本发明的实施方案单独地或组合地实现。
在一个实施方案中，径向温度梯度作用在晶片的除了离晶片边缘不大于20mm的距离的晶片边缘区域之外的所有区域上。在另一个实施方案中，由距离晶片边缘不大于10mm的距离限定边缘区域。
在由晶片的基底区域减去10-20mm的边缘排除所限定的晶片的内部区域中确定可能的应力场。为此，使晶片的内部区域经受径向温度梯度。
可以借助于多个径向布置的热源来产生径向温度梯度，这些热源在它们的辐射强度方面是可单独控制的。
作用在晶片上的温度梯度可以在n个相邻的径向区域上延伸，其中n是整数并且大于1。
两个相邻区域之间的温度梯度可以为1至50开尔文。
在热处理的另一个实施方案中，热处理包括加热步骤、保持步骤和冷却步骤，其中保持步骤对应于用于产生作用在晶片上的径向温度梯度的热处理步骤。
用于产生径向温度梯度的热处理步骤优选在包含选自由N2、O2、H2、NH3、He和Ar组成的组中的一种或多种气体的气体气氛中进行。
在一个实施方案中，在径向温度梯度作用于晶片的热处理步骤之前，对晶片进行热处理，其中晶片经受在用户工艺中遇到的典型热预算(thermal budget)。
本发明从根据现有技术提拉的半导体材料的单晶(晶锭)出发，从该单晶中例如通过线锯去除单个晶片。
从单晶除去的半导体材料晶片优选为直径为150mm、200mm或300mm的单晶硅晶片。
半导体晶片包含正面、背面和圆周边缘，它们一起形成该晶片的表面。该边缘通常由两个通过前述研磨和蚀刻方法变平的表面(所谓的小平面)和垂直于晶片的前/后侧的圆周表面(所谓的顶点或钝边)组成。该半导体材料晶片的前侧被定义为在随后的用户工艺中施加所希望的微结构的一侧。
由于拉晶过程，半导体晶片在晶格中可能具有各种缺陷，例如由氧沉淀或位错环(位错簇、硅原子的填隙聚集体、大凹坑)引起的BMD(体微缺陷)。
半导体晶片中晶体缺陷的尺寸及其分布尤其由从熔体中提拉单晶的速率决定；由于用户的热处理，晶体缺陷可能导致应力诱发场，简称为应力场。
应力场是可通过合适的方法，例如SIRD(扫描红外去极化)检测的晶格中的局部或全局应力。SIRD利用的物理原理是，当偏振光在机械应力下通过一个区域时，偏振光的偏振发生改变。
热能的输入可使晶格中存在的应力场达到高于测量方法的检测极限的足够程度，且因此在热处理之后变得相对于晶片区域可检测/可量化。
即便是在用户工艺中执行晶片的热处理之前，根据本发明的方法也有可能识别这些半导体晶片是否符合在应力最优化方面所要求的特定规格，特别是在晶片中间，即在由边缘排除界定的区域内。
除了限定的边缘排除之外，以下描述为"内部区域"的术语"晶片中间"优选地包含半导体晶片的正面或背面的整个区域，通常称为"侧面"。从半导体晶片的圆周边缘测量的边缘排除优选为至少10mm且至多20mm。
根据本发明的用于分析半导体晶片的方法优选地适用于任何晶锭直径，并且优选地包含以所述顺序的以下步骤：
1)从熔体中提拉半导体材料的单晶晶锭，并任选地对晶锭进行外圆研磨以获得所需直径。
2)在晶锭上的至少一个代表点处通过例如线锯从半导体材料的单晶晶锭移除至少一个晶片以用于分析，以及用于制备该晶片的表面的一个或多个方法步骤。
3)执行对应于用户规格的第一热处理步骤，并对至少一个半导体材料晶片执行第二热处理步骤，其中在第二热处理步骤中，径向温度梯度从内向外或从外向内作用于半导体晶片的至少一侧。
4)通过适当的测量方法，关于应力场的可能形成/范围，特别是在晶片的内部区域中，分析在步骤3)中处理的半导体材料的晶片。
5)将该晶片和从由该晶片表示的晶锭段分离的晶片区分为符合用户规格的应力优化晶片和不符合用户规格的不合格晶片。
术语"应力最佳"和"应力优化"涉及半导体材料晶片表面上限定的径向区域中的应力场的可定量评估的范围。这两个术语还包含无应力场状态，即，在执行根据本发明的方法的热应力引起步骤3)之后，在考虑所采用的测量方法的检测的特定限制的后续步骤4)中，在晶片的表面上没有检测到应力场。
在步骤2)中从晶锭取出的至少一个晶片是要关于内部区域中的可能应力场分析的半导体材料的晶片。优选地，该晶片代表源自特定晶锭段的另外的晶片，随后从该晶锭段切割半导体晶片以进一步处理。
优选地，待分析的至少一个半导体材料晶片表示长度优选为至少20cm，特别优选为至少40cm的晶锭段，其中从该晶锭段取出的所有产品晶片具有与待分析的至少一个半导体材料晶片相同的晶体结构。
从晶锭中取出的测试晶片的晶锭的数量和/或相对于该晶锭的纵向轴线的位置优选地取决于沿着该晶锭的纵向轴线/该晶锭段的纵向轴线的晶体缺陷的长度和预期的/已知的均匀性。
在去除至少一个待分析的半导体材料晶片之前，可以但不必将晶锭段圆整，即研磨至目标直径。
优选地，在从晶锭段去除至少一个待分析的半导体材料晶片之后，其边缘被圆整并研磨到所需的目标直径。
如果例如从直径为312mm的单晶晶锭段上去除至少一个半导体材料晶片，则在边缘圆整之后，该晶片具有300mm的期望目标直径，并因此具有与随后生产的晶片(即，用户使用的晶片)相同的直径。
发明人已经认识到，对于从单晶晶锭移除的半导体晶片，经受本文下面描述的方法的至少一个晶片可以提供关于随后从该晶锭段移除的半导体晶片的应力场的代表性指示。这能够快速且低成本地确定从晶锭获得并在热处理步骤3)中处理的半导体晶片是否符合特别是在半导体晶片的内部区域中的无应力所需的特定规格。
优选在两个步骤3A和3B中进行在本发明方法的步骤3)中进行的热处理。
在第一步骤3A中，对于符合待分析的用户规格的至少一个半导体材料晶片，以热方式采用在装置制造的情况下由用户随后执行的热处理/热平衡。
第二步骤3B包含优选地以三步快速热处理(RTP)的形式进行进一步的热处理步骤，该三步快速热处理(RTP)具体指向在该晶片中心的方向上的径向区域。
通过适当的测量来确定由两个热处理步骤产生的可能的应力场。用于检测和定量评价应力场面积的合适的测量方法是例如SIRD(扫描红外去极化)和XRT(X射线断层摄影)的组合。应力场是晶格中的可通过合适的方法，例如SIRD(扫描红外去极化)检测的局部或全局应力。SIRD利用了当偏振光通过机械应力下的区域时偏振光的偏振发生改变的物理原理。此外，同样适合的用于检测应力场的方法尤其包括显微拉曼、光致发光和在缺陷蚀刻或金属装饰之后对晶片表面的视觉检查。
步骤3A中的热用户工艺模拟优选地包括/对应于在用户处制造半导体装置期间晶片所经受的热平衡。为此，待分析的半导体材料的至少一个晶片在合适的热处理炉，例如来自ASM International NV,Almere,Netherlands的立式炉中经受用户工艺的热条件。
热处理炉必须相应地允许用户工艺和建立特定气体气氛所必需的温度分布。这种用户工艺可以是例如所谓的东芝试验(在780℃下进行3小时，然后在1000℃下进行16小时)。
在步骤3B中，在处理室中进行晶片的第二热处理/高温处理，其中通过优选径向布置的热源(例如卤素灯)产生必要的热量。
这包含优选在短时间内将大量的热量传递到半导体晶片的至少一侧。例如，在US2005/0191044 A1中概括地描述了这种所谓的快速热处理(RTP)。例如，US 2011/0206358A1中公开了相应的设备。
RTP的一个示例是快速热退火(RTA)。RTA方法公开于例如EP 2421029A1和DE112016000465 T5中。这包含在仅仅几秒钟内将晶片加热到1000℃和更高的温度。
RTP包含三个阶段：加热阶段(上升阶段)，在限定的时间内将半导体晶片加热到目标温度；保持阶段(沉浸步骤(soak step))，在限定的时间内将目标温度保持恒定；以及冷却阶段(下降阶段)，在限定的时间内冷却半导体晶片。
RTP导致在晶片的晶体结构内的应力加载，因此可能形成新的应力场，或者现有的应力场可能在晶体结构内的程度上增加(晶格的失谐/失配、应力加载)。根据现有技术，由于该结构，应力负载主要发生在晶片的边缘区域中。然而，RTP也可能导致在晶片中心出现应力，并在那里导致应力场。
步骤3B包含优选在待分析的半导体材料晶片的至少一侧的内部区域中执行特定径向热处理。径向热处理需要优选沿着优选限定晶片直径或优选半径的线的优选点状热源，或者径向热处理在沿着优选限定晶片直径或半径的线的圆中实现，其中圆形热处理通过圆形热源实现，或者晶片在点状热源下方在圆中旋转，或者热源在圆中旋转，其中圆优选沿着半导体晶片的直径或半径从内向外变宽或从外向内尺寸减小。为此，优选地，在合适的热处理炉中，例如来自Applied Materials,Santa Clara,California,USA的AMAT VantageRadiance+，在三阶段RTP步骤中，使该晶片的至少一侧经受基于晶片直径限定的热梯度，即晶片边缘处的热输入不同于晶片中间的热输入。
在步骤3B中使用的用于对待分析的半导体材料晶片的内部区域进行目标/特定径向热处理的设备优选具有径向布置的热源，例如单独可控的加热灯。例如，如果该设备具有四个独立可控的径向布置的热源，则可以在晶片中心和晶片边缘区域之间以变化的强度照射待分析的半导体材料晶片的至少一侧，使得在晶片中心和边缘之间可以实现由四个区域组成的温度梯度。
在步骤3B中，优选地，在三阶段RTP期间，至少在半导体材料晶片的一侧上，优选地在前侧上，优选地实现优选的径向热辐射。优选地，在步骤3B中，还可以优选在两侧上实现径向热辐射，即，优选地径向布置的单独可控热源以优选地从内向外延伸的温度梯度来辐射半导体材料晶片的正面和背面。
在下文中，区域1是具有热源的最内部径向区域，即，照射待分析晶片的中部的区域。当n是单独可控的径向布置的热源的数量时，区域n描述了照射晶片边缘的外部径向布置的热源，其中n是大于1的整数。在上述示例中，区域4因此描述了可单独控制的热源的外部布置，该热源照射待分析的半导体材料的晶片的边缘。
由最里面的优选径向布置的且优选可单独控制的热源照射的面积限定半导体材料晶片的至少一侧的区域1的面积(即晶片中部)。因此，在半导体材料晶片的至少一侧上与区域1直接相邻的区域2是径向区域，其面积对应于由区域2的径向布置且可单独控制的热源所辐射的面积。因此，区域2的内边界对应于区域1的外边界。在半导体材料晶片的至少一侧上的区域n的径向区域是由外部可单独控制的热源照射的晶片边缘处的径向区域。径向区域n的外边缘优选地由限定的边缘排除确定。这些区域优选地彼此具有相同的径向距离，使得直径为300mm的晶片的半径为150mm，并且在5个区域的情况下，该5个区域中的每一者的半径分别为30mm。
优选地，两个优选径向布置的相邻热源之间，即例如径向区域1和与径向区域1相邻的径向区域2之间的优选可单独控制的热差优选在1至50开尔文(K)的范围内。同样优选地，两个径向布置的相邻热源之间的可单独控制的热差优选在3至30开尔文的范围内，特别优选在5至15开尔文的范围内。
对于待分析的半导体材料的至少一个晶片的第二热处理，优选将该晶片放置在热处理炉中，该热处理炉在下文中称为RTP设备。在RTP设备中进行的热处理期间优选存在的气氛可以由例如氧气(O2)、氮气(N2)、氢气(H2)、氨气(NH3)、氦气(He)或氩气(Ar)或这些气体的混合物中的一者组成，从化学或工艺工程的角度来看是合适的，因此可以是氧化的或还原的或惰性的。
在RTP设备中，在第一阶段中，在气体气氛中，在限定的时间内，例如20秒内，将待分析的半导体材料的至少一个晶片初始加热到优选600℃至1350℃的温度(加热阶段，升温)。当步骤3B中的上升步骤已经受到也在保持步骤(所谓的沉浸步骤)中使用的径向温度梯度(解谐)的影响时是优选的。同样优选的是，在RTP方法的该第一步骤中，没有径向温度梯度作用于半导体材料晶片的至少一侧。
包含限定的持续时间(例如3分钟)的保持阶段包含以沿着区域1至n的径向温度梯度将热输入到半导体材料的晶片上，其中n大于1且为整数。如果RTP设备包含例如四个区域，则晶片中心以例如比位于区域4的辐照区域中的半导体材料晶片的边缘区域高40开尔文的温度进行辐照。
在保持阶段结束之后，优选地，位于RTP设备中的晶片被控制冷却限定的持续时间(降温)。冷却阶段的持续时间可以短于、等于或长于加热阶段的持续时间。冷却阶段的持续时间可以是例如18秒。当步骤3B中的下降步骤是利用来自保持步骤的径向温度梯度进行时是优选的。同样优选的是，在没有温度梯度的情况下进行步骤3B中的下降步骤。
优选地，在RTP期间，在三个时期/阶段之一中，优选径向温度梯度作用于半导体晶片的至少一侧。优选地，在RTP期间，优选地，在所有三个阶段(加热阶段、保持阶段和冷却阶段)中，优选地仅在前两个阶段中，优选地仅在保持阶段中，或者优选地在保持阶段和冷却阶段中，径向温度梯度作用于半导体晶片的至少一侧。
在该方法的该步骤3B中决定性的是在晶片中间的方向上建立优选的径向温度梯度。最内侧的区域1与直接相邻的径向布置的区域2之间的温度差优选地在从约3K至30K的范围内，使得相应的热源以相应的温度差热辐射区域1和2。
当各个区域1和n之间的温度差相同时是优选的。同样优选的是，区域1和n之间的温度差线性地或指数地增加，其中区域1中的温度高于区域n，或者其中区域1中的温度低于区域n，并且n是大于1的整数。
在附图说明和权利要求书中阐述了关于上文所述的根据本发明的方法的实施方案所指定的特征。这些单独的特征可以在其自身的权利中描述适合于保护的有利的实施方式。
附图说明
图1概括了用于选择半导体材料的应力优化/无应力晶片的合适方法的五个步骤。
图2通过示例示出了在晶片边缘和晶片中间之间具有10K的径向温度梯度的第二热处理之后，直径为300mm的半导体材料晶片表面上的径向氧化物厚度分布。与晶片边缘相比，晶片中间的更高温度导致更厚的氧化物层。沿x轴绘制的是以mm为单位的半导体材料晶片的径向位置，并且沿y轴绘制的是以埃为单位的相对氧化物层厚度分布。
图3示出了在执行根据本发明的方法之后的两次SIRD测量的结果。右侧和左侧的水平暗区域是滑移线，其在根据用户规格执行第一热处理步骤期间由于将半导体晶片安装到载体上而出现。图3a示出了在晶片中心的区域中没有表现出应力场的半导体材料的应力优化晶片，而图3b示出了在晶片中间的区域中，即在由边缘排除界定的区域内具有应力场的半导体材料的偏离规格的晶片。
作为优选的径向温度分布的结果而作用在晶片的内部区域上的温度梯度可以经由径向氧化物厚度分布在待分析的半导体材料的晶片的表面上检查/成像，该径向氧化物厚度分布就是在用于例如氧/氮混合物的合适的气体气氛的情况下形成的氧化物层的厚度(图2)。
图2以示例的方式示出了在第二热处理步骤3B之后用偏振光椭圆仪测量的用于直径为300mm的半导体材料晶片的径向氧化物厚度分布。形成的氧化物层的厚度取决于辐射的热量。在此示例中，1开尔文的温度变化对应于约1.5埃的氧化物层的厚度变化。因此，以高于紧邻的径向区域6开尔文的温度照射晶片中部。
由此在待分析的晶片的内部区域中引起的温度梯度介导的较高温度作用使得能够形成并且因此识别该区域中的应力场，并且因此可以在根据本发明的方法的步骤4)中使用合适的测量方法来检测所产生的应力场。
为了能够排除由于在步骤3B中安装径向温度分布而在晶片的边缘区域中产生的应力场，选择使得朝向内部区域，即朝向晶片中部的温度梯度以从晶片边缘测量的优选地至少10mm，优选地20mm的边缘排除作用在晶片表面上。
该方法的步骤4)包含根据现有技术，例如通过SIRD或XRT，在应力场的形成/特别是在晶片的内部区域(图3)中存在可检测的应力场方面，执行至少一个晶片的分析。
该方法的步骤5)包含通过区分应力优化的晶片和不适合用户的晶片来选择晶片。如果还表示对应的晶锭段的用于分析的半导体材料的至少一个晶片在步骤3)的两阶段热处理之后的内部区域中具有极少的应力场(如果有的话)，则关注符合用户要求的应力优化的晶片。
在本发明的上下文中，半导体材料的晶片具有较少的应力场，这时在步骤3)之后相对于晶片的正面的总面积的这些应力场的面积/数量具有对于特定的用户工艺(即晶片)来说是非关键性的值。
由这个待分析的半导体材料的至少一个晶片表示的来自晶锭的剩余晶片同样符合这个规格并且因此在晶片中心区域中也是应力优化的。
如果待分析的半导体材料的至少一个晶片相对于用户要求在晶片的内部区域中具有太多的应力场(图3)，则所述晶片和可能从对应的晶锭段切割的晶片不符合用户规格，并且对于该用户要求/规格，特定晶锭被丢弃。这避免了时间和成本密集的分割以及不符合用户规格的半导体晶片的后续处理。
以上对说明性实施方案的描述应被理解为是示例性的。由此所进行的公开使得本领域技术人员能够理解本发明及其相关优点，并且能够理解在本领域技术人员的理解范围内对所描述的结构和过程的改变和修改。因此，所有这样的改变、修改和等效物应被权利要求的保护范围所覆盖。
Claims (10)
1.一种用于制备半导体晶片的方法，其中对半导体材料的单晶晶锭进行提拉，并且从半导体材料的所述晶锭中移除至少一个晶片，其中所述晶片经受热处理，所述热处理包含热处理步骤，在所述热处理步骤中，径向温度梯度作用于所述晶片上，其中对半导体材料的所述晶片进行关于晶格中缺陷的形成的分析，即进行所谓的应力场的分析。
2.如权利要求1所述的用于制备半导体晶片的方法，其中所述径向温度梯度作用在所述晶片的除了离所述晶片边缘不大于20mm的距离的晶片边缘区域之外的所有区域上。
3.如权利要求2所述的方法，其中所述径向温度梯度作用在所述晶片的除了离所述晶片边缘不大于10mm的距离的晶片边缘区域之外的所有区域上。
4.如权利要求1至3中任一项所述的方法，其中用于产生径向温度梯度的所述热处理步骤是借助于多个径向布置的热源来实现的，所述热源在它们的辐射强度方面是可分开控制的。
5.如权利要求1至4中任一项所述的用于制备半导体晶片的方法，其中作用在所述晶片上的温度梯度在n个相邻的径向区域上延伸，其中n是整数并且大于1。
6.如权利要求5所述的用于制备半导体晶片的方法，其中在两个相邻区域之间的温度梯度是1开尔文至50开尔文。
7.如权利要求1至6中一项或多项所述的用于制备半导体晶片的方法，其中所述热处理包括加热阶段、保持阶段和冷却阶段，其中所述保持阶段对应于用于产生作用在所述晶片上的径向温度梯度的所述热处理步骤。
8.如权利要求1至7中任一项所述的用于制备半导体晶片的方法，其中用于产生径向温度梯度的所述热处理步骤在包含选自N2、O2、H2、NH3、He和Ar的一种或多种气体的气体气氛中进行。
9.如权利要求1至8中任一项所述的方法，在径向温度梯度作用于所述晶片的所述热处理步骤之前，对所述晶片进行热处理，其中所述晶片经受在用户工艺中遇到的典型热预算。
10.如权利要求1至9中任一项所述的方法，其中基于所述至少一个晶片中的所述应力场的确定，将从其移除所述至少一个晶片的所述单晶晶锭指定关于应力场的特定规格。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102018203945.3 | 2018-03-15 | ||
| DE102018203945.3A DE102018203945B4 (de) | 2018-03-15 | 2018-03-15 | Verfahren zur Herstellung von Halbleiterscheiben |
| PCT/EP2019/056220 WO2019175207A1 (de) | 2018-03-15 | 2019-03-13 | Verfahren zur herstellung von halbleiterscheiben |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111868898A true CN111868898A (zh) | 2020-10-30 |
Family
ID=65802075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980019316.6A Pending CN111868898A (zh) | 2018-03-15 | 2019-03-13 | 用于制备半导体晶片的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US11972986B2 (zh) |
| JP (1) | JP7062078B2 (zh) |
| KR (2) | KR20200131285A (zh) |
| CN (1) | CN111868898A (zh) |
| DE (1) | DE102018203945B4 (zh) |
| SG (1) | SG11202007989TA (zh) |
| TW (1) | TWI709176B (zh) |
| WO (1) | WO2019175207A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087591A (ja) * | 2002-08-23 | 2004-03-18 | Sumitomo Mitsubishi Silicon Corp | シリコン単結晶インゴットの点欠陥分布を測定する方法 |
| JP2010034288A (ja) * | 2008-07-29 | 2010-02-12 | Sumco Corp | シリコンウェーハの熱処理方法 |
| JP2015073049A (ja) * | 2013-10-04 | 2015-04-16 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの評価方法 |
| CN106757357A (zh) * | 2017-01-10 | 2017-05-31 | 山东天岳晶体材料有限公司 | 一种高纯半绝缘碳化硅衬底的制备方法 |
| US20170309529A1 (en) * | 2008-05-02 | 2017-10-26 | Applied Materials, Inc. | System for non radial temperature control for rotating substrates |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011982B2 (ja) | 1990-09-14 | 2000-02-21 | コマツ電子金属株式会社 | 半導体装置の製造方法 |
| JP3731417B2 (ja) | 1999-11-26 | 2006-01-05 | 株式会社Ｓｕｍｃｏ | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 |
| US6663708B1 (en) * | 2000-09-22 | 2003-12-16 | Mitsubishi Materials Silicon Corporation | Silicon wafer, and manufacturing method and heat treatment method of the same |
| JP4537643B2 (ja) | 2002-01-24 | 2010-09-01 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
| US6843201B2 (en) * | 2002-05-08 | 2005-01-18 | Asm International Nv | Temperature control for single substrate semiconductor processing reactor |
| KR100531552B1 (ko) * | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
| US20080090309A1 (en) * | 2003-10-27 | 2008-04-17 | Ranish Joseph M | Controlled annealing method |
| US8658945B2 (en) | 2004-02-27 | 2014-02-25 | Applied Materials, Inc. | Backside rapid thermal processing of patterned wafers |
| US20060035477A1 (en) | 2004-08-12 | 2006-02-16 | Karen Mai | Methods and systems for rapid thermal processing |
| US7700376B2 (en) * | 2005-04-06 | 2010-04-20 | Applied Materials, Inc. | Edge temperature compensation in thermal processing particularly useful for SOI wafers |
| JP2007095889A (ja) * | 2005-09-28 | 2007-04-12 | Ushio Inc | 光照射式加熱方法 |
| US7598150B2 (en) | 2006-11-20 | 2009-10-06 | Applied Materials, Inc. | Compensation techniques for substrate heating processes |
| KR100901823B1 (ko) * | 2007-08-17 | 2009-06-09 | 주식회사 실트론 | 실리콘 웨이퍼 결함 분석 방법 |
| JP5407473B2 (ja) * | 2009-03-25 | 2014-02-05 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| EP2421029A4 (en) | 2009-04-13 | 2015-01-07 | Shinetsu Handotai Kk | ANNEAL WAFER, METHOD FOR MANUFACTURING ANNEAL WAFER, AND METHOD FOR MANUFACTURING DEVICE |
| US8548312B2 (en) | 2010-02-19 | 2013-10-01 | Applied Materials, Inc. | High efficiency high accuracy heater driver |
| JP5976030B2 (ja) | 2014-04-11 | 2016-08-23 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| KR102384041B1 (ko) * | 2014-07-31 | 2022-04-08 | 글로벌웨이퍼스 씨오., 엘티디. | 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼 |
| JP6044660B2 (ja) | 2015-02-19 | 2016-12-14 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
-
2018
- 2018-03-15 DE DE102018203945.3A patent/DE102018203945B4/de active Active
-
2019
- 2019-03-08 TW TW108107741A patent/TWI709176B/zh active
- 2019-03-13 KR KR1020207029204A patent/KR20200131285A/ko active Application Filing
- 2019-03-13 SG SG11202007989TA patent/SG11202007989TA/en unknown
- 2019-03-13 CN CN201980019316.6A patent/CN111868898A/zh active Pending
- 2019-03-13 WO PCT/EP2019/056220 patent/WO2019175207A1/de active Application Filing
- 2019-03-13 JP JP2020548987A patent/JP7062078B2/ja active Active
- 2019-03-13 US US16/981,048 patent/US11972986B2/en active Active
- 2019-03-13 KR KR1020227033420A patent/KR102611774B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087591A (ja) * | 2002-08-23 | 2004-03-18 | Sumitomo Mitsubishi Silicon Corp | シリコン単結晶インゴットの点欠陥分布を測定する方法 |
| US20170309529A1 (en) * | 2008-05-02 | 2017-10-26 | Applied Materials, Inc. | System for non radial temperature control for rotating substrates |
| JP2010034288A (ja) * | 2008-07-29 | 2010-02-12 | Sumco Corp | シリコンウェーハの熱処理方法 |
| JP2015073049A (ja) * | 2013-10-04 | 2015-04-16 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの評価方法 |
| CN106757357A (zh) * | 2017-01-10 | 2017-05-31 | 山东天岳晶体材料有限公司 | 一种高纯半绝缘碳化硅衬底的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG11202007989TA (en) | 2020-09-29 |
| US11972986B2 (en) | 2024-04-30 |
| DE102018203945B4 (de) | 2023-08-10 |
| KR102611774B1 (ko) | 2023-12-07 |
| US20210111080A1 (en) | 2021-04-15 |
| JP2021516866A (ja) | 2021-07-08 |
| KR20220137152A (ko) | 2022-10-11 |
| JP7062078B2 (ja) | 2022-05-02 |
| TWI709176B (zh) | 2020-11-01 |
| WO2019175207A1 (de) | 2019-09-19 |
| KR20200131285A (ko) | 2020-11-23 |
| TW201939614A (zh) | 2019-10-01 |
| DE102018203945A1 (de) | 2019-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7242075B2 (en) | Silicon wafers and method of fabricating the same | |
| KR100831717B1 (ko) | 실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법 | |
| US11047800B2 (en) | Method of evaluating carbon concentration of silicon sample, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, method of manufacturing silicon single crystal ingot, silicon single crystal ingot and silicon wafer | |
| US9995693B2 (en) | Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method | |
| JP6388058B2 (ja) | シリコンウェーハの製造方法 | |
| KR20120084257A (ko) | 실리콘 단결정의 검사 방법 및 제조 방법 | |
| KR20190009354A (ko) | 실리콘 웨이퍼의 평가 방법 및 제조 방법 | |
| CN111868898A (zh) | 用于制备半导体晶片的方法 | |
| US9748112B2 (en) | Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method | |
| JP2017152436A (ja) | スリップ転位の発生予測方法、該方法を用いたシリコンウェーハの製造方法、シリコンウェーハの熱処理方法およびシリコンウェーハ | |
| CN113939616B (zh) | 制造半导体晶片的方法 | |
| JP5928363B2 (ja) | シリコン単結晶ウエーハの評価方法 | |
| CN111279461B (zh) | 由单晶硅组成的半导体晶片 | |
| JPH1012689A (ja) | 半導体基板の検査方法とモニター用半導体基板 | |
| JP7252884B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP7363423B2 (ja) | 炭化珪素単結晶の製造方法 | |
| JP7230741B2 (ja) | 窒素濃度の測定方法 | |
| JP7282019B2 (ja) | シリコンウェーハ及びその熱処理方法 | |
| KR102109551B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| JP2007048923A (ja) | ウエーハのワレ評価装置およびワレ評価方法 | |
| JP2023090154A (ja) | シリコンウェーハ表面の結晶欠陥検出方法 | |
| JP2000109395A (ja) | シリコン単結晶ウエハ及びその製造方法 | |
| JP2021098623A (ja) | 単結晶シリコンウェーハの酸化膜耐圧の評価方法 | |
| CN114324394A (zh) | 一种单晶硅片无缺陷区深度的测量方法 | |
| JP2020092169A (ja) | シリコン単結晶基板中の窒素濃度評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |