KR102109551B1 - 실리콘 웨이퍼의 제조 방법 - Google Patents

실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR102109551B1
KR102109551B1 KR1020187035058A KR20187035058A KR102109551B1 KR 102109551 B1 KR102109551 B1 KR 102109551B1 KR 1020187035058 A KR1020187035058 A KR 1020187035058A KR 20187035058 A KR20187035058 A KR 20187035058A KR 102109551 B1 KR102109551 B1 KR 102109551B1
Authority
KR
South Korea
Prior art keywords
wafer
evaluation
osf
single crystal
silicon single
Prior art date
Application number
KR1020187035058A
Other languages
English (en)
Other versions
KR20190002673A (ko
Inventor
히로유키 마츠야마
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20190002673A publication Critical patent/KR20190002673A/ko
Application granted granted Critical
Publication of KR102109551B1 publication Critical patent/KR102109551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실리콘 웨이퍼의 제조 방법은, 초크랄스키법에 의해, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정을 육성하는 육성 공정과, 실리콘 단결정으로부터 취득된 평가 웨이퍼의 OSF의 발생 상황을 평가하는 OSF 평가 공정과, 평가 웨이퍼에 OSF가 존재하는 경우, 평가 웨이퍼와 동일한 실리콘 단결정으로부터 취득된 실리콘 웨이퍼에 대하여 1310℃ 이상의 조건으로 RTO 처리를 행하고, 평가 웨이퍼에 OSF가 존재하지 않는 경우, 실리콘 웨이퍼에 대하여 1310℃ 미만의 조건으로 RTO 처리를 행하는 열 처리 공정을 포함한다.

Description

실리콘 웨이퍼의 제조 방법
본 발명은, 실리콘 웨이퍼의 제조 방법에 관한 것이다.
반도체 디바이스의 기판으로서 이용되는 실리콘 웨이퍼(이하, 「웨이퍼」라고 하는 경우가 있음)는, 일반적으로 초크랄스키법(이하, 「CZ법」이라고 하는 경우가 있음)에 의해 육성된 실리콘 단결정으로부터 잘라내져, 연마 등의 공정을 거쳐 제조된다. CZ법에 의해 육성된 결정에는, grown-in 결함이라고 칭해지는 결정 결함이 발생하는 경우가 있다.
도 1은, 인상된 실리콘 단결정의 종단면도이며, 결함 분포와 V/G의 관계의 일 예를 개략적으로 나타낸다. V는 실리콘 단결정의 인상 속도이고, G는 인상 직후에 있어서의 실리콘 단결정의 성장 방향의 온도 구배이다.
온도 구배(G)는, CZ로(furnace)의 핫 존 구조(hot-zone structure)의 열적 특성에 의해 대체로 일정하다고 간주된다. 이 때문에, 인상 속도(V)를 조정함으로써, V/G를 제어할 수 있다. 또한, 도 1은, V/G를 서서히 저하시키면서 성장시킨 실리콘 단결정을, 그의 중심축을 따라 절단하여, 그의 단면에 Cu를 부착시키고, 열 처리 후, X선 토포그래피법으로 관찰한 결과를 개략적으로 나타낸다.
도 1에 있어서, COP(Crystal Originated Particle)는, 실리콘 단결정 육성 시에 결정 격자를 구성해야 할 원자가 결여된 공공(空孔)의 응집체이다. 또한, 전위 클러스터는, 결정 격자 간에 과잉으로 취입된 격자 간 실리콘의 응집체이다.
이러한 COP가 웨이퍼 표면을 열 산화할 때에 산화막에 취입되면, 반도체 소자의 GOI(Gate Oxide Integrity) 특성이 열화해 버린다. 또한, 전위 클러스터도, 디바이스의 특성 불량의 원인이 된다.
그래서, 이러한 문제점을 해결하기 위해, 인상 속도(V) 등을 조정하여, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정을 육성하는 것이 고려된다.
이러한 실리콘 단결정에는, 도 1에 나타내는 OSF(Oxidation induced Stacking Fault: 산소 유기 적층 결함) 영역, PV 영역, PI 영역 중 적어도 1개의 영역이 포함되게 된다. PV 영역은, 공공의 응집체인 COP에 가까우며, 공공형 점 결함이 우세한 무결함 영역이다. 또한, PI 영역은, 전위 클러스터에 인접하며, 격자 간 실리콘형 점 결함이 우세한 무결함 영역이다.
그러나, COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지는 웨이퍼라도, 완전한 무결함 웨이퍼라는 것은 아니다.
PI 영역은, as-grown 상태에서 거의 산소 석출핵을 포함하지 않아, 열 처리를 실시해도 산소 석출물이 발생하기 어렵다.
그러나, OSF 영역은, 무결함 영역이라도, COP가 발생하는 영역에 인접하고 있고, as-grown 상태에서 판 형상 산소 석출물(OSF핵)을 포함하고 있다. 이 때문에, 고온(일반적으로는 1000℃ 내지 1200℃)에서 열 산화 처리한 경우, OSF핵이 OSF로서 현재화해 버린다. 또한, PV 영역은, as-grown 상태에서 산소 석출핵을 포함하고 있어, 저온 및 고온(예를 들면, 800℃와 1000℃)의 2단계의 열 처리를 실시한 경우, 산소 석출물이 발생하기 쉽다.
이러한 OSF 영역이나 PV 영역에 잠재적으로 존재하는 결함은, as-grown 상태의 웨이퍼에 대하여, 반응성 이온 에칭(Reactive Ion Etching: RIE)을 실시함으로써, OSF핵과 PV 영역에 존재하는 산소 석출핵을 에칭면 상의 돌기로서 현재화시킴으로써 검출할 수 있다. 이후, RIE로 검출할 수 있는 결함을, RIE 결함이라고 한다.
그런데, 웨이퍼에 잠재적으로 존재하는 RIE 결함은, 특정의 조건으로 열 처리한 경우에 발생하지만, 디바이스의 수율에 미치는 영향을 무시할 수 없게 되어 있다. 예를 들면, OSF가 웨이퍼의 표면에 생성된 경우, 리크 전류의 원인이 되어 디바이스 특성이 열화해 버린다. 또한, PV 영역의 산소 석출핵이 디바이스 제조 프로세스에서의 열 처리 과정에서 산소 석출물을 생성하고, 이 산소 석출물이 디바이스의 소자의 활성층에 남아 버리면, 디바이스에 리크 전류가 발생할 우려가 있다.
그래서, 디바이스의 수율에 미치는 영향을 억제할 수 있는 웨이퍼의 제조 방법이 검토되고 있다(예를 들면, 특허문헌 1 참조).
특허문헌 1의 제조 방법에서는, PV 영역 및 PI 영역의 중 적어도 한쪽의 영역만을 포함하는 실리콘 단결정을 육성하고, 이 실리콘 단결정으로부터 잘라낸 웨이퍼에 대하여 1300℃보다 높고 1400℃ 이하에서 급속 열 처리를 행함으로써, 웨이퍼 표면으로부터 적어도 1㎛의 깊이에 걸쳐 RIE 결함을 소멸시키고 있다.
일본특허공보 제5578172호
그러나, 특허문헌 1과 같은 제조 방법에서는, 웨이퍼의 품질을 불문하고 모든 웨이퍼에 대하여 1300℃보다도 높은 온도에서 열 처리를 행해기 때문에, 예를 들면, Ta℃에서의 열 처리로 충분히 RIE 결함을 저감 가능한 웨이퍼에 대하여, Ta℃보다도 낮은 Tb℃나 상당히 높은 Tc℃에서 열 처리가 행해질 우려가 있다. Tb℃에서 열 처리하는 경우에는, RIE 결함을 충분히 저감할 수 없고, Tc℃에서 열 처리하는 경우에는, RIE 결함을 충분히 저감할 수 있지만 필요 이상의 가열에 의해 열 처리 장치에 불필요한 부하가 걸려, 웨이퍼의 품질에 따라서 적절한 온도에서 열 처리가 행해지지 않을 우려가 있다.
본 발명의 목적은, RIE 결함이 충분히 저감된 실리콘 웨이퍼를 열 처리 전의 품질에 따른 적절한 열 처리에 의해 제조 가능한 실리콘 웨이퍼의 제조 방법을 제공하는 것에 있다.
본 발명자는, 예의 연구를 거듭한 결과, COP 및 전위 클러스터를 포함하지 않는 실리콘 웨이퍼에서는, 열 처리 전의 OSF의 발생 상황에 따라 RIE 결함을 충분히 저감 가능한 열 처리 조건이 상이한 것을 발견하여, 본 발명을 완성하기에 이른 것이다.
즉, 본 발명의 실리콘 웨이퍼의 제조 방법은, 초크랄스키법에 의해, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정을 육성하는 육성 공정과, 상기 실리콘 단결정으로부터 취득된 평가 웨이퍼의 OSF의 발생 상황을 평가하는 OSF 평가 공정과, 상기 평가 웨이퍼에 상기 OSF가 존재하는 경우, 상기 평가 웨이퍼와 동일한 실리콘 단결정으로부터 취득된 실리콘 웨이퍼에 대하여 1310℃ 이상의 조건으로 RTO 처리를 행하고, 상기 평가 웨이퍼에 상기 OSF가 존재하지 않는 경우, 상기 평가 웨이퍼와 동일한 실리콘 단결정으로부터 취득된 실리콘 웨이퍼에 대하여 1310℃ 미만의 조건으로 RTO 처리를 행하는 열 처리 공정을 포함하는 것을 특징으로 한다.
여기에서, RTO(Rapid Thermal Oxidation) 처리란, 산화성 분위기하에서 행하는 급속 가열·급속 냉각 열 처리이다.
본 발명에 의하면, OSF의 유무에 따른 상이한 조건의 RTO 처리에 의해, 어느 경우에도, RIE 결함을 충분히 저감시킬 수 있다. 따라서, RIE 결함이 충분히 저감된 실리콘 웨이퍼를 열 처리 전의 품질에 따른 적절한 열 처리에 의해 제조할 수 있다.
본 발명의 실리콘 웨이퍼의 제조 방법에 있어서, 상기 OSF가 존재하지 않는 평가 웨이퍼와 동일한 실리콘 단결정으로부터 얻어진 다른 평가 웨이퍼의 RIE 결함 밀도를 평가하는 RIE 결함 밀도 평가 공정을 포함하고, 상기 열 처리 공정은, 상기 RIE 결함 밀도가 5×106개/㎤ 이상인 경우, 상기 다른 평가 웨이퍼와 동일한 실리콘 단결정으로부터 취득된 실리콘 웨이퍼에 대하여 1270℃ 이상의 조건으로 RTO 처리를 행하고, 상기 RIE 결함 밀도가 5×106개/㎤ 미만인 경우, 상기 다른 평가 웨이퍼와 동일한 실리콘 단결정으로부터 취득된 실리콘 웨이퍼에 대하여 1250℃ 이상의 조건으로 RTO 처리를 행하는 것이 바람직하다.
본 발명에 의하면, OSF가 존재하지 않는 실리콘 웨이퍼에 대하여, RIE 결함 밀도에 따른 상이한 조건의 RTO 처리에 의해, 어느 경우에도, RIE 결함을 충분히 저감할 수 있다.
도 1은 실리콘 단결정에 있어서의 결함 분포와 V/G의 관계의 일 예를 나타내는 개략도이다.
도 2는 본 발명의 일 실시 형태에 따른 인상 장치의 구성을 나타내는 개략도이다.
도 3은 상기 일 실시 형태에 있어서의 열 처리 장치의 구성을 나타내는 개략도이다.
도 4는 상기 일 실시 형태에 있어서의 RTO 처리의 온도 프로파일을 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 실험 1에 있어서의 RTO 처리 온도와 RTO 처리 전후의 면 내 최대 RIE 결함 밀도의 관계를 나타내는 도면이다.
도 6은 상기 실시예의 실험 2에 있어서의 RTO 처리 온도와 RTO 처리 전후의 면 내 최대 RIE 결함 밀도의 관계를 나타내는 도면이다.
(발명을 실시하기 위한 형태)
본 발명의 일 실시 형태를, 도면을 참조하여 설명한다.
본 실시 형태의 웨이퍼의 제조 방법은, CZ법에 의해, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정을 육성하는 육성 공정과, 실리콘 단결정으로부터 취득된 평가 웨이퍼의 OSF의 발생 상황을 평가하는 OSF 평가 공정과, OSF가 존재하지 않는 평가 웨이퍼와 동일한 실리콘 단결정으로부터 얻어진 다른 평가 웨이퍼의 RIE 결함 밀도를 평가하는 RIE 결함 밀도 평가 공정과, OSF 평가 공정 및 RIE 결함 밀도 평가 공정에서의 평가 결과에 기초하여, 평가 웨이퍼와 동일한 실리콘 단결정으로부터 취득된 실리콘 웨이퍼에 대하여 RTO 처리를 행하는 열 처리 공정을 포함하고 있다.
이하에 있어서, 육성 공정에서 이용하는 인상 장치, 열 처리 공정에서 이용하는 열 처리 장치에 대해서 설명하고, 그 후, 웨이퍼의 제조 방법의 상세에 대해서 설명한다.
[장치의 구성]
〔인상 장치의 구성〕
도 2에 나타내는 바와 같이, 인상 장치(1)는, CZ법에 이용되는 장치로서, 인상 장치 본체(2)와, 제어부(3)를 구비하고 있다.
인상 장치 본체(2)는, 챔버(21)와, 이 챔버(21) 내의 중심부에 배치된 도가니(22)와, 이 도가니(22)에 열을 방사하여 가열하는 가열부로서의 히터(23)와, 단열통(24)과, 케이블(25)과, 열 차폐체(26)를 구비하고 있다.
챔버(21)의 상부에는, Ar 가스 등의 불활성 가스를 챔버(21) 내에 도입하는 가스 도입구(21A)가 형성되어 있다. 챔버(21)의 하부에는, 도시하지 않는 진공 펌프의 구동에 의해, 챔버(21) 내의 기체를 배출하는 가스 배기구(21B)가 형성되어 있다.
챔버(21) 내에는, 제어부(3)의 제어에 의해, 챔버(21) 상부의 가스 도입구(21A)로부터, 불활성 가스가 소정의 가스 유량으로 도입된다. 그리고 도입된 가스가, 챔버(21) 하부의 가스 배기구(21B)로부터 배출됨으로써, 불활성 가스가 챔버(21) 내의 상방으로부터 하방을 향하여 흐르는 구성으로 되어 있다.
도가니(22)는, 웨이퍼의 원료인 실리콘을 융해하여, 실리콘 융액(M)으로 하는 것이다. 도가니(22)는, 소정의 속도로 회전 및 승강이 가능한 지지축(27)에 지지되어 있다. 도가니(22)는, 바닥이 있는 원통 형상의 석영 도가니(221)와, 이 석영 도가니(221)를 수납하는 흑연 도가니(222)를 구비하고 있다.
히터(23)는, 도가니(22)의 외측에 배치되어 있고, 도가니(22)를 가열하여, 도가니(22) 내의 실리콘을 융해한다.
단열통(24)은, 도가니(22) 및 히터(23)의 주위를 둘러싸도록 배치되어 있다.
케이블(25)은, 한끝이, 도가니(22) 상방에 배치된 도시하지 않는 인상 구동부에 접속되고, 다른 한끝에, 종 결정(SC: Seed Crystal)이 부착된다. 케이블(25)은, 제어부(3)에 의한 인상 구동부의 제어에 의해, 소정의 속도로 승강함과 함께, 당해 케이블(25)의 축을 중심으로 하여 회전한다.
열 차폐체(26)는, 히터(23)로부터 상방을 향하여 방사되는 복사열을 차단한다.
제어부(3)는, 도시하지 않는 메모리에 기억된 제어 프로그램이나 작업자의 설정 입력 등에 기초하여, 챔버(21) 내의 가스 유량이나 로 내압, 히터(23)에 의한 챔버(21) 내의 가열 온도, 도가니(22)나 실리콘 단결정(SM)의 회전수, 종 결정(SC)의 승강 타이밍 등을 제어하여, 실리콘 단결정(SM)을 제조한다.
〔열 처리 장치의 구성〕
도 3에 나타내는 바와 같이, 열 처리 장치(5)는, 챔버(51)를 구비하고 있다.
챔버(51) 내에는, 웨이퍼 트레이(52)와, 이 웨이퍼 트레이(52) 상에 배치된 베이스판(53)과, 이 베이스판(53) 상에 세워 설치된 3개의 지지핀(54)이 형성되어 있다. 3개의 지지핀(54)은, 원형의 (실리콘)웨이퍼(W)를 수평으로 지지하기 위해, 상면으로부터 보아 120° 간격으로 배치되어 있다.
또한, 챔버(51) 밖에는, 상측 가열부(55)와, 하측 가열부(56)와, 파이로미터(57)가 형성되어 있다.
상측 가열부(55)는, 챔버(51)의 상측에 배치된 복수의 상측 가열 램프(551)를 구비하고, 하측 가열부(56)는, 챔버(51)의 하측에 배치된 복수의 하측 가열 램프(561)를 구비하고 있다. 상측 가열 램프(551) 및 하측 가열 램프(561)는, 할로겐 램프이며, 각각의 발광 상태가 독립적으로 제어 가능하게 구성되어 있다. 이러한 구성에 의해, 상측 가열 램프(551) 및 하측 가열 램프(561)를 개별로 제어함으로써, 웨이퍼(W)면 내의 온도 분포를 제어할 수 있다.
파이로미터(57)는, 하측 가열부(56)의 하측에 배치되고, 웨이퍼(W)의 온도를 측정한다.
또한, 챔버(51)에는, 불활성 가스나 반응 가스 등을 챔버(51) 내에 도입하는 가스 도입구(51A)와, 챔버(51) 내의 가스를 배출하는 가스 배기구(51B)와, 웨이퍼(W)를 챔버(51) 밖으로 반송하기 위한 개구부(51C)가 형성되어 있다. 개구부(51C)는, 웨이퍼(W)가 챔버(51) 내에 반송되면, 도시하지 않는 오토 셔터(automatic shutter)에 의해 덮개가 덮인다.
[웨이퍼의 제조 방법]
웨이퍼를 제조할 때에, 우선, 도 2에 나타내는 인상 장치(1)를 이용하여 육성 공정을 행한다.
이 육성 공정에서는, 도가니(22) 내에 실리콘을 투입하고, 이 실리콘을 Ar 가스 분위기 중에서 가열하여 용융시킨다. 다음으로, 케이블(25)에 부착된 종 결정(SC)을 실리콘 융액(M)에 침지하고, 종 결정(SC) 및 도가니(22)를 회전시키면서 종 결정(SC)을 서서히 인상함으로써, 실리콘 단결정(SM)을 제조한다.
이때, 실리콘 단결정(SM)의 산소 농도가, 9.5×1017atoms/㎤ 이상이 되도록, 제조 조건을 제어하는 것이 바람직하다.
또한, 인상할 때에 있어서는, 인상 속도(V)와, 인상 직후의 실리콘 단결정(SM)의 성장 방향에 있어서의 온도 구배(G)의 비 V/G가, 도 1의 A에 상당하는 값과 C에 상당하는 값의 사이에 들어가도록 제조 조건을 제어하는 것이 바람직하다. 이에 따라, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정(SM)을 제조할 수 있다. 또한, 비 V/G가, 도 1의 A에 상당하는 값과 B에 상당하는 값의 사이에 들어가도록 제조 조건을 제어하는 것이 보다 바람직하다. 이에 따라, OSF, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정(SM)을 제조할 수 있다. 또한, 이러한 실리콘 단결정(SM)은, 흑연 도가니(222), 히터(23), 단열통(24), 열 차폐체(26)가 배치된 핫 존 구조를 개량하여, 인상 직후의 실리콘 단결정(SM)의 성장 방향에 있어서의 온도 구배(G)의 지름 방향 분포를 조정할 수 있는 인상 장치(1)에 의해 제조할 수 있다.
다음으로, 웨이퍼(W)의 취득 공정을 행한다.
이 취득 공정에서는, 실리콘 단결정(SM)을 복수의 블록으로 절단한 후, 슬라이스, 랩핑, 화학 에칭, 경면 연마, 그 외의 처리를 행함으로써, 웨이퍼(W)를 얻을 수 있다.
다음으로, 취득 공정에서 취득된 웨이퍼(W)로부터 평가 웨이퍼를 선출하고, 당해 평가 웨이퍼의 OSF의 발생 상황을 평가한다(OSF 평가 공정).
OSF의 발생 상황 평가 방법으로서는, 산소 분위기하, 평가 웨이퍼에 대하여, 1000℃±30℃의 온도에서 2시간 이상 5시간 이하의 열 처리를 행하고, 계속해서 1130℃±30℃의 온도에서 1시간 이상 16시간 이하의 열 처리를 행한 후, 세코 에칭(Secco's etching)을 행하고 나서 현미경 관찰을 행하는 방법을 예시할 수 있다.
다음으로, OSF가 존재하지 않는 평가 웨이퍼와 동일한 실리콘 단결정(SM)으로부터 다른 평가 웨이퍼를 얻어, 이 평가 웨이퍼의 RIE 결함 밀도를 평가한다(RIE 결함 밀도 평가 공정). RIE 결함 밀도 평가 방법으로서는, 이하의 방법을 예시할 수 있다.
우선, 평가 웨이퍼를 반응성 이온 에칭 장치 내에 장입하고, HBr/Cl2/He＋O2 혼합 가스 분위기 중에서, Si/SiO2의 선택비가 100 이상이 되도록 설정하여 약 5㎛의 에칭을 행한다. 다음으로, 반응성 이온 에칭 후의 평가 웨이퍼를 불산 수용액으로 세정하고, 반응성 이온 에칭 시에 부착된 반응 생성물을 제거한 후, 에칭된 면에 있어서의 복수 개소의 RIE 결함 밀도를 측정한다. 그리고, 그 최댓값을 평가 웨이퍼의 RIE 결함 밀도로서 평가한다.
다음으로, OSF 평가 공정, RIE 결함 밀도 평가 공정에서의 평가 결과에 기초하여, 평가 웨이퍼와 동일한 실리콘 단결정(SM)으로부터 취득된 웨이퍼(W)에 대한 열 처리 공정을 행한다.
이 열 처리 공정에서는, 도 3에 나타내는 열 처리 장치(5)를 이용하여, 도 4에 나타내는 조건으로, 웨이퍼(W)에 대한 RTO 처리를 행한다. 기본적인 RTO 처리는, 이하와 같이 하여 행해진다.
우선, 상측 가열부(55) 및 하측 가열부(56)의 제어에 의해 온도 T2로 보존유지(保持)된 챔버(51) 내의 지지핀(54) 상에, 웨이퍼(W)를 올려놓는다.
그리고, 가스 도입구(51A)로부터 가스를 도입함과 함께, 이 가스를 가스 배기구(51B)로부터 배출함으로써, 챔버(51) 내를 산화성 분위기로 한 후, 상측 가열부(55) 및 하측 가열부(56)를 제어함으로써, 웨이퍼(W)를 처리 온도 T3까지 승온 속도 ΔTu로 급속 가열한다. 또한, 산화성 분위기로서는, 산소 100％로 하는 것이 바람직하지만, 이에 한정되는 것이 아니라, 예를 들면, 산소와 불활성 가스의 혼합 가스 분위기라도 좋다.
다음으로, 온도 T3을 보존유지 시간(K)만큼 보존유지한다.
이후, 상측 가열부(55) 및 하측 가열부(56)를 제어함으로써, 웨이퍼(W)를 온도 T1까지 강온 속도 ΔTd로 급속 냉각하고, 그 후, 실온까지 냉각함으로써, RIE 결함이 충분히 저감된 웨이퍼(W)가 얻어진다.
이상의 RTO 처리에 있어서,
·OSF가 존재하는 경우
·OSF가 존재하지 않고, 또한, RTO 처리 전의 RIE 결함 밀도가
5×106개/㎤ 이상인 경우
·OSF가 존재하지 않고, 또한, RTO 처리 전의 RIE 결함 밀도가
5×106개/㎤ 미만인 경우
의 처리 온도 T3은, 이하의 표 1에 나타내는 바와 같다.
또한, 보존유지 시간(K)으로서는, 10초 이상 60초 이하가 바람직하고, 생산성의 관점에서 30초 이하가 보다 바람직하다.
Figure 112018120950112-pct00001
OSF가 존재하는 경우, 처리 온도 T3은, 1310℃ 이상이면 좋지만, 열 처리 장치의 내용(耐用) 수명(service life)의 관점에서 1350℃ 미만이 바람직하다.
여기에서, 일반적으로, RTO 처리는, 복수의 지지핀으로 실리콘 웨이퍼의 외주부를 지지하여 행해진다. 이 경우, 지지핀과의 접촉점에 작용하는 실리콘 웨이퍼의 자중에 의한 응력이나, 온도 분포에 의한 열응력 등이 원인으로, 지지핀과의 접촉 부분에 슬립 전위(slip dislocation)가 발생하는 경우가 있다.
이러한 슬립 전위의 발생 억제의 관점에서, OSF의 유무나 RIE 결함 밀도에 관계없이, 처리 온도 T3은, 상기 범위 중에서도 보다 낮은 온도가 보다 바람직하다.
이상과 같이, 평가 웨이퍼의 OSF의 유무나, RTO 처리 전의 RIE 결함 밀도에 따른 상이한 조건의 RTO 처리에 의해, 어느 경우에도, RIE 결함을 충분히 저감시킬 수 있다.
여기에서, 상술한 바와 같은 RTO 처리에 의해 RIE 결함이 충분히 저감된 웨이퍼(W)가 얻어지는 이유를 보충해 둔다.
통상, CZ법에 의해 육성된 실리콘 단결정(SM)에는, 1018atoms/㎤ 정도의 산소가 불순물로서 포함되어 있다. 이 산소는, 실리콘의 융점 부근에서는 결정 격자 간에 고용되어 있지만, 실리콘 단결정(SM)으로부터 잘라내진 웨이퍼(W)에서는, 산소의 일부가 산화 실리콘(SiO2)으로서 석출하여, PV 영역의 산소 석출핵과 같은 결정 결함을 형성한다.
이러한 웨이퍼(W)에 대하여 산화성 분위기 중에서 RTO 처리를 행하면, 웨이퍼(W) 내부의 결정 결함 중의 산화 실리콘은, 그것을 구성하는 산소 원자가 결정 격자 내로 이동함으로써 소멸한다. 그리고, 산화 실리콘이 소멸한 후에는, 공공이 남는다. RTO 처리는 산화성 분위기 중에서 행해지기 때문에, 웨이퍼(W)의 표면측으로부터 격자 간 실리콘이 주입되어, 공공이 메워진다. 그 결과, OSF핵에 기인하는 OSF나 PV 영역의 산소 석출핵에 기인하는 RIE 결함이 소멸 또는 저감한다.
실시예
다음으로, 본 발명을 실시예에 의해 더욱 상세하게 설명하지만, 본 발명은 이들 예에 의해 하등 한정되는 것이 아니다.
[실험 1: OSF를 포함하고 COP 및 전위 클러스터를 포함하지 않는 웨이퍼에 있어서의, RTO 처리 온도와 RTO 처리 전후의 RIE 결함의 발생 상황의 관계]
우선, 상술한 인상 장치(1)를 이용하여 V/G를 제어함으로써, OSF를 포함하고 COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정을 제조했다. OSF의 발생 상황은, 상기 실시 형태에서 예시한 방법으로 확인했다. 다음으로, 이 실리콘 단결정으로부터 웨이퍼를 잘라내어, 상기 실시 형태에서 예시한 방법으로 웨이퍼의 복수 개소의 RIE 결함 밀도를 측정하고, 그의 최댓값을 면 내 최대 RIE 결함 밀도로서 구했다.
면 내 최대 RIE 결함 밀도의 측정 결과를 표 2에 나타낸다.
Figure 112018120950112-pct00002
표 2에 나타나 있는 바와 같이, OSF를 포함하고 COP 및 전위 클러스터를 포함하지 않는 실험예 1∼18의 모든 면 내 최대 RIE 결함 밀도는, 검출 한계(8×104개/㎤)보다도 큰 값이었다.
또한, 실험예 1∼5, 실험예 6∼11, 실험예 12∼14, 실험예 15∼16, 실험예 17∼18의 샘플은, 각각 동일한 실리콘 단결정으로부터 잘라낸 웨이퍼이기 때문에, 실험예 1, 실험예 6, 실험예 12, 실험예 15, 실험예 17의 RTO 처리 전의 면 내 최대 RIE 결함 밀도의 값을, 실험예 2∼5, 실험예 7∼11, 실험예 13∼14, 실험예 16, 실험예 18의 값으로서 이용했다.
다음으로, 상술한 열 처리 장치(5)를 이용하여, 실험예 1∼18의 샘플에 대하여, 이하의 조건으로 RTO 처리를 행하고, 이 RTO 처리 후의 샘플에 대하여, 상기 방법으로 면 내 최대 RIE 결함 밀도를 측정했다.
온도 T1: 600℃
온도 T2: 800℃
처리 온도 T3: 표 2 참조
보존유지 시간(K): 10초
승온 속도 ΔTu: 50℃/초
강온 속도 ΔTd: 33℃/초
또한, RTO 처리에는, RIE 결함 밀도 측정 후의 웨이퍼가 아니라, 이것과 동일한 실리콘 단결정으로부터 잘라낸 웨이퍼로서, RIE 결함 밀도 측정을 행하고 있지 않은 것을 이용했다. 그 결과를 표 2에 나타낸다. 또한, RTO 처리 온도와 RTO 처리 전후의 면 내 최대 RIE 결함 밀도의 관계를 도 5에 나타낸다. 또한, 도 5에서는, 데이터수가 표 1보다도 상당히 적지만, RTO 처리 전후의 면 내 최대 RIE 결함 밀도가 동일한 샘플이 존재하기 때문이다.
표 2 및 도 5에 나타나 있는 바와 같이, 처리 온도 T3이 1310℃ 이상인 실험예 2∼5, 8∼18의 경우, RTO 처리 전의 RIE 결함 밀도에 관계없이, 면 내 최대 RIE 결함 밀도가 검출 한계 이하인 웨이퍼, 즉 RIE 결함이 충분히 저감된 웨이퍼가 얻어졌다. 한편, 처리 온도 T3이 1310℃ 미만(1290℃, 1300℃)인 실험예 1, 6, 7의 경우, 면 내 최대 RIE 결함 밀도가 검출 한계보다도 큰 웨이퍼, 즉 RIE 결함이 충분히 저감되어 있지 않은 웨이퍼가 얻어졌다.
이상의 점에서, 실험예 2∼5, 8∼18이 본 발명의 실시예에 상당하고, 실험예 1, 6, 7이 비교예에 상당하고, OSF를 포함하고 COP 및 전위 클러스터를 포함하지 않는 웨이퍼의 경우, 1310℃ 이상의 처리 온도 T3에서 RTO 처리를 행함으로써, RIE 결함이 충분히 저감된 웨이퍼를 제조할 수 있는 것을 확인할 수 있었다.
[실험 2: OSF, COP 및 전위 클러스터를 포함하지 않는 웨이퍼에 있어서의, RTO 처리 온도와 RTO 처리 전후의 RIE 결함의 발생 상황의 관계]
우선, 상술한 인상 장치(1)의 V/G를 제어함으로써, OSF, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정을 제조했다. 그리고, 상기 실험 1과 동일하게 하여 실험예 19∼61의 샘플(웨이퍼)을 제조하여, RTO 처리 전의 면 내 최대 RIE 결함 밀도의 측정을 행했다. 그 결과를 표 3∼5에 나타낸다.
또한, 실험예 19∼53에 있어서, RTO 처리 전의 면 내 최대 RIE 결함 밀도가 동일한 것에 대해서는, 실험 1과 동일하게, 1개의 샘플의 값을 다른 샘플의 값으로서 이용했다.
Figure 112018120950112-pct00003
Figure 112018120950112-pct00004
Figure 112018120950112-pct00005
표 3, 4에 나타내는 바와 같이, OSF, COP 및 전위 클러스터를 포함하지 않는 실험예 19∼53에 있어서, RTO 처리 전의 RIE 결함 밀도는, 5×106개/㎤ 이상이었다. 한편, 표 5에 나타나 있는 바와 같이, OSF, COP 및 전위 클러스터를 포함하지 않는 실험예 54∼61에 있어서, RTO 처리 전의 RIE 결함 밀도는, 5×106개/㎤ 미만이었다.
다음으로, 실험 1과 동일하게, 실험예 19∼61의 샘플을 얻은 실리콘 단결정으로부터 잘라낸 웨이퍼로서, RIE 결함 밀도 측정을 행하고 있지 않은 것을 이용하여, RTO 처리, RTO 처리 후의 면 내 최대 RIE 결함 밀도의 측정을 행했다. 그 결과를 표 3∼5에 나타낸다. 또한, RTO 처리 온도와 RTO 처리 전후의 면 내 최대 RIE 결함 밀도의 관계를 도 6에 나타낸다.
또한, RTO 처리에 대해서는, 처리 온도 T3을 표 3∼5에 나타내는 조건으로 한 것 이외는, 실험 1과 동일하게 했다.
표 3, 4 및 도 6에 나타내는 바와 같이, 실험예 19∼53에 있어서는, 처리 온도 T3이 1270℃ 이상인 실험예 22, 23, 27, 28, 32, 33, 37, 38, 42, 43, 47, 48, 52, 53의 경우, RTO 처리 후의 면 내 최대 RIE 결함 밀도가 검출 한계 이하였지만, 처리 온도 T3이 1270℃ 미만인 상기 이외의 실험예의 경우, 검출 한계보다도 큰 값이 되었다.
이상의 점에서, 실험예 22, 23, 27, 28, 32, 33, 37, 38, 42, 43, 47, 48, 52, 53이 본 발명의 실시예에 상당하고, 실험예 19∼21, 24∼26, 29∼31, 34∼36, 39∼41, 44∼46, 49∼51이 비교예에 상당하고, OSF, COP 및 전위 클러스터를 포함하지 않고, 또한, RTO 처리 전의 RIE 결함 밀도가 5×106개/㎤ 이상인 웨이퍼의 경우, 1270℃ 이상의 처리 온도 T3에서 RTO 처리를 행함으로써, RIE 결함이 충분히 저감된 웨이퍼를 제조할 수 있는 것을 확인할 수 있었다.
한편, 표 5 및 도 6에 나타나 있는 바와 같이, 실험예 54∼61의 모두에 있어서, RTO 처리 후의 면 내 최대 RIE 결함 밀도가 검출 한계 이하였다. 또한, 실험예 19∼53의 결과로부터, 처리 온도 T3이 높을수록, 면 내 최대 RIE 결함 밀도가 작아진다고 추측할 수 있다.
이들 점에서, RTO 처리 전의 RIE 결함 밀도가 5×106개/㎤ 미만인 경우, 1250℃의 처리 온도 T3에서 RIE 결함이 충분히 저감되는 것이기 때문에, 처리 온도 T3이 1250℃를 초과하는 경우에서도, RIE 결함이 충분히 저감된다고 추정할 수 있다.
이상의 점에서, 실험예 54∼61이 본 발명의 실시예에 상당하고, OSF, COP 및 전위 클러스터를 포함하지 않고, 또한, RTO 처리 전의 RIE 결함 밀도가 5×106개/㎤ 미만인 웨이퍼의 경우, 1250℃ 이상의 처리 온도 T3에서 RTO 처리를 행함으로써, RIE 결함이 충분히 저감된 웨이퍼를 제조할 수 있는 것을 확인할 수 있었다.
SM : 실리콘 단결정
W : 웨이퍼

Claims (2)

  1. 초크랄스키법에 의해, COP(Crystal Originated Particle) 및 전위 클러스터를 포함하지 않는 실리콘 단결정을 육성하는 육성 공정과,
    상기 실리콘 단결정으로부터 취득된 평가 웨이퍼의 OSF(Oxidation induced Stacking Fault)의 발생 상황을 평가하는 OSF 평가 공정과,
    상기 평가 웨이퍼에 상기 OSF가 존재하는 경우, 상기 평가 웨이퍼와 동일한 실리콘 단결정으로부터 취득된 실리콘 웨이퍼에 대하여 1310℃ 이상의 조건으로 RTO(Rapid Thermal Oxidation) 처리를 행하고, 상기 평가 웨이퍼에 상기 OSF가 존재하지 않는 경우, 상기 평가 웨이퍼와 동일한 실리콘 단결정으로부터 취득된 실리콘 웨이퍼에 대하여 1310℃ 미만의 조건으로 RTO 처리를 행하는 열 처리 공정을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 OSF가 존재하지 않는 평가 웨이퍼와 동일한 실리콘 단결정으로부터 얻어진 다른 평가 웨이퍼의 RIE(Reactive Ion Etching) 결함 밀도를 평가하는 RIE 결함 밀도 평가 공정을 포함하고,
    상기 열 처리 공정은, 상기 RIE 결함 밀도가 5×106개/㎤ 이상인 경우, 상기 다른 평가 웨이퍼와 동일한 실리콘 단결정으로부터 취득된 실리콘 웨이퍼에 대하여 1270℃ 이상의 조건으로 RTO 처리를 행하고, 상기 RIE 결함 밀도가 5×106개/㎤ 미만인 경우, 상기 다른 평가 웨이퍼와 동일한 실리콘 단결정으로부터 취득된 실리콘 웨이퍼에 대하여 1250℃ 이상의 조건으로 RTO 처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
KR1020187035058A 2016-07-08 2017-04-12 실리콘 웨이퍼의 제조 방법 KR102109551B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-135938 2016-07-08
JP2016135938A JP6512184B2 (ja) 2016-07-08 2016-07-08 シリコンウェーハの製造方法
PCT/JP2017/014947 WO2018008222A1 (ja) 2016-07-08 2017-04-12 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20190002673A KR20190002673A (ko) 2019-01-08
KR102109551B1 true KR102109551B1 (ko) 2020-05-12

Family

ID=60901647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187035058A KR102109551B1 (ko) 2016-07-08 2017-04-12 실리콘 웨이퍼의 제조 방법

Country Status (5)

Country Link
JP (1) JP6512184B2 (ko)
KR (1) KR102109551B1 (ko)
CN (1) CN109478512B (ko)
DE (1) DE112017003457T5 (ko)
WO (1) WO2018008222A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111732A (ja) 2002-09-19 2004-04-08 Komatsu Electronic Metals Co Ltd シリコンウェーハの製造方法
JP2010173887A (ja) 2009-01-28 2010-08-12 Sumco Corp シリコンウェーハの製造方法
JP2010263186A (ja) 2009-04-08 2010-11-18 Sumco Corp シリコンウェーハの製造方法
JP2011238758A (ja) 2010-05-10 2011-11-24 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP4524983B2 (ja) * 2002-10-22 2010-08-18 信越半導体株式会社 シリコンウエーハの製造方法
JP4380141B2 (ja) * 2002-10-31 2009-12-09 信越半導体株式会社 シリコンウェーハの評価方法
JP4716372B2 (ja) * 2005-09-27 2011-07-06 コバレントマテリアル株式会社 シリコンウエハの製造方法
US20120001301A1 (en) 2009-04-13 2012-01-05 Shin-Etsu Handotai Co., Ltd. Annealed wafer, method for producing annealed wafer and method for fabricating device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111732A (ja) 2002-09-19 2004-04-08 Komatsu Electronic Metals Co Ltd シリコンウェーハの製造方法
JP2010173887A (ja) 2009-01-28 2010-08-12 Sumco Corp シリコンウェーハの製造方法
JP2010263186A (ja) 2009-04-08 2010-11-18 Sumco Corp シリコンウェーハの製造方法
JP2011238758A (ja) 2010-05-10 2011-11-24 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
KR20190002673A (ko) 2019-01-08
JP6512184B2 (ja) 2019-05-15
WO2018008222A1 (ja) 2018-01-11
CN109478512A (zh) 2019-03-15
DE112017003457T5 (de) 2019-03-28
JP2018006698A (ja) 2018-01-11
CN109478512B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
JP2010040587A (ja) シリコンウェーハの製造方法
US6139625A (en) Method for producing a silicon single crystal wafer and a silicon single crystal wafer
TWI548785B (zh) 矽晶圓及其製造方法
KR20100014188A (ko) 실리콘 웨이퍼의 제조방법
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
JPH11186277A (ja) シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP5163459B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの検査方法
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR100374703B1 (ko) 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
KR102369392B1 (ko) 실리콘 블럭의 품질 판정 방법, 실리콘 블럭의 품질 판정 프로그램 및 실리콘 단결정의 제조 방법
CN110730831A (zh) 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
KR102109551B1 (ko) 실리콘 웨이퍼의 제조 방법
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
KR101472183B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP6418085B2 (ja) シリコン単結晶の検査方法および製造方法
US20130078588A1 (en) Method for heat-treating silicon wafer
CN113862791A (zh) 一种用于拉制单晶硅棒的拉晶炉
JP2010040806A (ja) シリコンウェーハの熱処理方法
KR20130100987A (ko) 웨이퍼의 열처리 방법 및 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 및 열처리 장치
JP2019192831A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant