DE112017003457T5 - Verfahren zum Herstellen eines Silizium-Wafers - Google Patents

Verfahren zum Herstellen eines Silizium-Wafers Download PDF

Info

Publication number
DE112017003457T5
DE112017003457T5 DE112017003457.4T DE112017003457T DE112017003457T5 DE 112017003457 T5 DE112017003457 T5 DE 112017003457T5 DE 112017003457 T DE112017003457 T DE 112017003457T DE 112017003457 T5 DE112017003457 T5 DE 112017003457T5
Authority
DE
Germany
Prior art keywords
wafer
rie
osf
single crystal
experiment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017003457.4T
Other languages
English (en)
Inventor
Hiroyuki Matsuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE112017003457T5 publication Critical patent/DE112017003457T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Dieses Verfahren zum Herstellen eines Silizium-Wafers enthält: einen Schritt zum Züchten, mit Hilfe eines Czochralski-Verfahrens, eines Siliziumeinkristalls, der keine aus dem Kristall stammenden Partikel (COP) und Verlagerungs-Cluster enthält; einen Bewertungsschritt für oxidationsinduzierte Stapelfehler (OSF) zum Bewerten des Status des Auftretens von OSF eines Bewertungs-Wafers, der von dem Siliziumeinkristall erhalten ist; und einen Wärmebehandlungsschritt zum Ausführen, unter der Bedingung von 1310 °C oder höher, schneller thermischer Oxidations-Behandlung (RTO-Behandlung) in Bezug auf einen Silizium-Wafer, der von demselben Siliziumeinkristall erhalten wird, von dem der Bewertungs-Wafer erhalten worden ist, in den Fällen, in denen der Bewertungs-Wafer einen OSF aufweist, und Ausführen der RTO-Behandlung unter der Bedingung unterhalb von 1310 °C in Bezug auf den Silizium-Wafer in den Fällen, in denen der Bewertungs-Wafer keinen OSF aufweist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Silizium-Wafer-Produktionsverfahren.
  • TECHNISCHER HINTERGRUND
  • Ein Silizium-Wafer (nachstehend gelegentlich als „Wafer“ bezeichnet), der als ein Substrat eines Halbleiterbauelements verwendet werden kann, wird beispielsweise durch Polieren eines Wafers, der von einem Silizium-Einkristall abgeschnitten worden ist, der typischerweise durch den Czochralski-Prozess (gelegentlich als „CZ-Prozess“ bezeichnet) gezüchtet worden ist, produziert. Einige Kristalle, die durch den CZ-Prozess gezüchtet sind, weisen einen Gitterfehler auf, der als eingewachsener Fehler bezeichnet ist.
  • 1 ist ein vertikaler Querschnitt eines Siliziumeinkristalls, der gezogen worden ist, um eine beispielhafte Beziehung zwischen der Fehlerverteilung und V/G schematisch zu zeigen. V repräsentiert eine Ziehgeschwindigkeit des Siliziumeinkristalls, und G repräsentiert einen Temperaturgradienten des Siliziumeinkristalls in einer Wachstumsrichtung, der unmittelbar, nachdem der Siliziumeinkristall gezogen worden ist, erhalten wird.
  • Der Temperaturgradient G soll ungefähr konstant sein in Anbetracht der thermischen Eigenschaften einer Heißzonenstruktur eines CZ-Ofens. Dementsprechend kann V/G durch Anpassen der Ziehgeschwindigkeit V gesteuert werden. Es wird darauf hingewiesen, dass 1 schematisch das Ergebnis der Beobachtung eines Querschnitts des Siliziumeinkristalls zeigt, genommen entlang seiner Längsachse durch Röntgentopografie, wobei der Siliziumeinkristall mit einer allmählichen Verringerung von V/G gezüchtet und mit Cu, das auf seinen Querschnitt angelegt wird, erhitzt worden ist.
  • Bezugnehmend auf 1 ist ein COP (aus dem Kristall stammender Partikel, „Crystal Originated Particle“) eine Ansammlung von Lücken, die aus dem Verschwinden von Atomen zum Bilden eines Kristallgitters während des Züchtens eines Siliziumeinkristalls resultieren. Ein Verlagerungs-Cluster ist eine Ansammlung von Zwischengittersilizium, das in einem Kristallgitter übermäßig vorhanden ist.
  • Ein COP, der in einem Oxidfilm während der thermischen Oxidation einer Oberfläche eines Wafers vorhanden ist, verschlechtert die GOI-Eigenschaft (Gate-Oxid-Integritäts-Eigenschaft) des resultierenden Halbleiterwafers. Ein Verlagerungs-Cluster verringert außerdem die Vorrichtungseigenschaften.
  • Dementsprechend kann, um die vorstehenden Probleme zu überwinden, beispielsweise eine Ziehgeschwindigkeit V angepasst werden, um einen Siliziumeinkristall zu züchten, der frei von COP und Verlagerungs-Clustern ist.
  • Der so erhaltene Siliziumeinkristall soll wenigstens eines aus den in 1 gezeigten Gebieten aufweisen, d. h. ein OSF-Gebiet (Gebiet mit durch Oxidation induziertem Stapelfehler, „Oxidation Induced Stacking Fault“), ein Pv-Gebiet und ein PI-Gebiet. Das PV-Gebiet ist ein fehlerfreies Gebiet, an dem ein Punktfehler, der auf einer Lücke bzw. Lücken basiert, dominant ist, das sich nahe dem COP (Ansammlung von Lücken) befindet. Das PI-Gebiet ist ein fehlerfreies Gebiet, an dem ein Punktfehler, der auf Inter-Gitter-Silizium basiert, dominant ist, das dem Verlagerungs-Cluster benachbart ist.
  • Leider kann selbst ein solcher Wafer, der fehlerfreie Gebiete aufweist, die frei von COP und Verlagerungs-Cluster sind, nicht als vollkommen fehlerfreier Wafer betrachtet werden.
  • Das PI-Gebiet enthält fast keinen Sauerstoffpräzipitationskern in einem Zustand wie gewachsen, so dass es unwahrscheinlich ist, dass eine Sauerstoffpräzipitation erzeugt wird, selbst nach Wärmebehandlung.
  • Im Gegensatz dazu enthält das OSF-Gebiet, das das fehlerfreie Gebiet benachbart dem Gebiet ist, in dem ein COP erzeugt wird, eine plattenförmige Sauerstoffpräzipitation (OSF-Kern) in dem Zustand wie gewachsen. Somit wird als ein Ergebnis eines thermischen Oxidationsprozesses an einer hohen Temperatur (üblicherweise 1000 Grad C bis 1200 Grad C) der OSF-Kern als OSF hervorgerufen. Indessen enthält das Pv-Gebiet einen Sauerstoffpräzipitationskern in dem Zustand wie gewachsen, so dass es wahrscheinlich ist, dass als ein Ergebnis einer zweistufigen Wärmebehandlung bei niedriger Temperatur und hoher Temperatur (z. B. 800 Grad C und 1000 Grad C) eine Sauerstoffpräzipitation erzeugt wird.
  • Solche Fehler, die in dem OSF-Gebiet und dem Pv-Gebiet inhärent sind, können durch Ausführen von RIE (reaktivem lonenätzen, „Reactive Ion Etching“) auf einem Wafer in dem Zustand wie gewachsen detektiert werden, so dass der OSF-Kern und der Sauerstoffpräzipitationskern, die in dem Pv-Gebiet existieren, als Vorsprünge auf der geätzten Oberfläche hervorgerufen werden. Der/die Fehler, der/die durch RIE zu detektieren sind, sind nachstehend als RIE-Fehler bezeichnet.
  • Solche RIE-Fehler, die in einem Wafer inhärent sind und die als ein Ergebnis einer Wärmebehandlung, die unter spezifischen Bedingungen ausgeführt wird, verursacht werden, sind aufgrund ihres Einflusses auf die Bauelement-Ausbeute zunehmend weniger vernachlässigbar gewesen. Beispielsweise verursacht OSF, der auf einer Oberfläche eines Wafers erzeugt wird, einen Leckstrom, der die Bauelementeigenschaften verringert. Es ist außerdem wahrscheinlich, dass ein Rückstand einer Sauerstoffpräzipitation in einer aktiven Schicht einer Bauelementkomponente einen Leckstrom in dem Bauelement verursacht, wobei die Sauerstoffpräzipitation aus dem Sauerstoffpräzipitationskern in dem Pv-Gebiet während einer Wärmebehandlung in dem Vorrichtungsproduktionsprozess erzeugt worden ist.
  • Dementsprechend ist ein Produktionsverfahren eines Wafers, das eine Reduktion eines Einflusses auf eine Bauelement-Ausbeute erreicht, untersucht worden (siehe beispielsweise Patentliteratur 1).
  • Gemäß dem Produktionsverfahren von Patentliteratur 1 wird ein Siliziumeinkristall, der lediglich wenigstens ein Pv-Gebiet und ein PI-Gebiet aufweist, gezüchtet, und ein Wafer, der von dem Siliziumeinkristall geschnitten wird, wird schnell auf eine Temperatur erwärmt, die höher als 1300 Grad C, jedoch höchstens 1400 Grad C ist, und somit werden die RIE-Fehler in einem Bereich von der Oberfläche des Wafers bis wenigstens 1 µm Tiefe eliminiert.
  • ENTGEGENHALTUNGSLISTE
  • PATENTLITERATUR
  • Patentliteratur 1 JP 5578172 B
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • AUFGABE(N), DIE DURCH DIE ERFINDUNG GELÖST WERDEN SOLL(EN)
  • Leider erfordert das Produktionsverfahren gemäß Patentliteratur 1, dass alle Arten von Wafern unabhängig von der Wafer-Qualität auf eine Temperatur höher als 1300 Grad C erwärmt werden müssen. Somit würde beispielsweise ein Wafer, der erfordert, auf Ta Grad C erwärmt zu werden, um RIE-Fehler ausreichend zu reduzieren, auf Tb Grad C niedriger als Ta Grad C oder auf Tc Grad C viel höher als Ta Grad C erwärmt werden. Die Wärmebehandlung bei Tb Grad C kann die RIE-Fehler nicht ausreichend reduzieren. Die Wärmebehandlung bei Tc Grad C, die ausreichendes Reduzieren der RIE-Fehler ermöglicht, verursacht eine zusätzliche Belastung der Wärmebehandlungsausrüstung als ein Ergebnis unnötiger Erwärmung. Somit kann die Wärmebehandlung nicht immer mit einer geeigneten Temperatur abhängig von der Wafer-Qualität ausgeführt werden.
  • Es ist eine Aufgabe der Erfindung, ein Silizium-Wafer-Produktionsverfahren bereitzustellen, das das Produzieren eines Silizium-Wafers mit ausreichend reduzierten RIE-Fehlern durch eine geeignete Wärmebehandlung abhängig von der Qualität des Silizium-Wafers vor der Wärmebehandlung ermöglicht.
  • MITTEL ZUM LÖSEN DER AUFGABE(N)
  • Der Erfinder hat durch dedizierte Untersuchungen herausgefunden, dass Silizium-Wafer, die frei von COP und Verlagerungs-Clustern sind, unterschiedliche Wärmebehandlungsbedingungen zur ausreichenden Reduktion von RIE-Fehlern erfordern, abhängig von der Erzeugung von OSF vor einer Wärmebehandlung, und machte diese Erfindung basierend auf diesen Erkenntnissen.
  • Gemäß einem Aspekt der Erfindung enthält ein Silizium-Wafer-Produktionsverfahren Folgendes: Züchten eines Siliziumeinkristalls frei von COP und Verlagerungs-Clustern durch einen Czochralski-Prozess; Bewerten des Vorhandenseins von OSF in einem ersten Bewertungs-Wafer, der von dem Siliziumeinkristall geschnitten ist; und Unterziehen eines Silizium-Wafers, der von dem Siliziumeinkristall für den ersten Bewertungs-Wafer geschnitten ist, einer Wärmebehandlung, wobei die Wärmebehandlung einen RTO-Prozess enthält, der bei einer Temperatur von 1310 Grad C oder höher ausgeführt wird, wenn der erste Bewertungs-Wafer den OSF aufweist, oder bei einer Temperatur niedriger als 1310 Grad C ausgeführt wird, wenn der erste Bewertungs-Wafer frei von OSF ist.
  • Hier ist der RTO-Prozess (schnelle thermische Oxidations-Prozess, „Rapid Thermal Oxidation“) eine Wärmebehandlung durch schnelles Erwärmen / schnelles Abkühlen unter einer oxidierenden Atmosphäre.
  • In dem vorstehenden Aspekt wird der RTO-Prozess abhängig davon, ob OSF vorhanden ist, unter unterschiedlichen Bedingungen ausgeführt, so dass die RIE-Fehler in jedem Fall ausreichend reduziert werden können. Somit kann ein Silizium-Wafer mit ausreichend reduzierten RIE-Fehlern durch eine geeignete Wärmebehandlung, die von der Qualität des Silizium-Wafers vor der Wärmebehandlung abhängig ist, produziert werden.
  • In dem vorstehenden Aspekt ist es vorzuziehen, dass das Verfahren ferner ein Bewerten, wenn der erste Bewertungs-Wafer frei von OSF ist, einer RIE-Fehlerdichte eines zweiten Bewertungs-Wafers, der von dem Siliziumeinkristall für den ersten Bewertungs-Wafer geschnitten ist, enthält und dass die Wärmebehandlung enthält, dass der RTO-Prozess auf dem Silizium-Wafer ausgeführt wird, der von dem Siliziumeinkristall für den zweiten Bewertungs-Wafer geschnitten ist, bei einer Temperatur von 1270 Grad C oder höher, wenn die RIE-Fehlerdichte 5 × 106/cm3 oder höher ist, oder auf dem Silizium-Wafer, der von dem Siliziumeinkristall für den zweiten Bewertungs-Wafer geschnitten ist, bei einer Temperatur von 1250 Grad C oder höher, wenn die RIE-Fehlerdichte kleiner ist als 5 × 106/cm3, ausgeführt wird.
  • In dem vorstehenden Aspekt wird der RTO-Prozess auf einem Silizium-Wafer, der frei von OSF ist, unter unterschiedlichen Bedingungen, die von seiner RIE-Fehlerdichte abhängen, ausgeführt, so dass die RIE-Fehler unabhängig von der RIE-Fehlerdichte ausreichend reduziert werden können.
  • Figurenliste
    • 1 zeigt schematisch eine beispielhafte Beziehung zwischen Fehlerverteilung und V/G eines Siliziumeinkristalls.
    • 2 zeigt schematisch eine Anordnung einer Zieheinrichtung gemäß einer beispielhaften Ausführungsform der Erfindung.
    • 3 zeigt schematisch eine Wärmebehandlungsausrüstung gemäß der beispielhaften Ausführungsform.
    • 4 zeigt ein Temperaturprofil eines RTO-Prozesses gemäß der beispielhaften Ausführungsform.
    • 5 zeigt eine Beziehung zwischen einer RTO-Prozesstemperatur und einer ebeneninternen maximalen RIE-Fehlerdichte vor/nach dem RTO-Prozess in Verbindung mit Experiment 1 für Beispiel(e) der Erfindung.
    • 6 zeigt eine Beziehung zwischen einer RTO-Prozesstemperatur und einer ebeneninternen maximalen RIE-Fehlerdichte vor/nach dem RTO-Prozess in Verbindung mit Experiment 2 für vorstehend beschriebene Beispiel(e).
  • BESCHREIBUNG VON AUSFÜHRUNGSFORM(EN)
  • Eine beispielhafte Ausführungsform der Erfindung wird mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • Ein Wafer-Produktionsverfahren gemäß der beispielhaften Ausführungsform enthält Folgendes: Züchten eines Siliziumeinkristalls frei von COP und Verlagerungs-Clustern durch einen CZ-Prozess (Schritt zum Züchten); Bewerten eines ersten Bewertungs-Wafers, der von dem Siliziumeinkristall geschnitten ist, hinsichtlich des Vorhandenseins von OSF (OSF-Bewertungsschritt); Bewerten eines zweiten Bewertungs-Wafers, der von demselben Siliziumeinkristall für den ersten Bewertungs-Wafer geschnitten ist, der frei von OSF ist, hinsichtlich der RIE-Fehlerdichte (RIE-Fehlerdichten-Bewertungsschritt); und Ausführen eines RTO-Prozesses auf einem Silizium-Wafer, der von demselben Siliziumeinkristall für den ersten und den zweiten Bewertungs-Wafer geschnitten ist, basierend auf entsprechenden Bewertungsergebnissen des OSF-Bewertungsschnitts und des RIE-Fehlerdichten-Bewertungsschritts (Wärmebehandlungsschritt).
  • Nachstehend werden die Zieheinrichtung für den Schritt zum Züchten und die Wärmebehandlungsausrüstung für den Wärmebehandlungsschritt beschrieben, anschließend wird das Wafer-Produktionsverfahren im Einzelnen beschrieben.
  • Vorrichtungsanordnung
  • Anordnung der Zieheinrichtung
  • Wie in 2 gezeigt ist, enthält eine Zieheinrichtung 1, die eine Einrichtung ist, die für den CZ-Prozess verwendet werden kann, einen Zieheinrichtungskörper 2 und eine Steuereinheit 3.
  • Der Zieheinrichtungskörper 2 enthält eine Kammer 21, einen Schmelztiegel 22, der sich in einer Mitte der Kammer 21 befindet, ein Heizelement 23 (Heizeinheit), das konfiguriert ist, Wärme abzustrahlen, um den Schmelztiegel 22 zu erwärmen, einen Wärmeisolationszylinder 24, ein Kabel 25 und einen Wärmeschutzschild 26.
  • Ein Gaseinlass 21A, durch den ein Inertgas (z. B. Ar-Gas) in die Kammer 21 eingeleitet wird, ist an einem oberen Teil der Kammer 21 vorgesehen. Ein Gasauslass 21B, durch den das Gas in der Kammer 21 ausgelassen wird, wenn eine Vakuumpumpe (nicht gezeigt) betrieben wird, ist an einem unteren Teil der Kammer 21 vorgesehen.
  • Das inerte Gas wird mit einer vorbestimmten Gasströmungsrate in die Kammer 21 über den Gaseinlass 21A an dem oberen Teil der Kammer 21 unter der Steuerung der Steuereinheit 3 eingeleitet. Das eingeleitete Gas wird dann durch den Gasauslass 21B an dem unteren Teil der Kammer 21 ausgelassen, nachdem es innerhalb der Kammer 21 von der oberen Seite zu der unteren Seite geströmt ist.
  • Der Schmelztiegel 22 ist konfiguriert, Silizium (d. h. ein Material eines Wafers) zu schmelzen, um eine Siliziumschmelze M bereitzustellen. Der Schmelztiegel 22 ist durch eine Lagerwelle 27 gelagert, der mit einer vorbestimmten Geschwindigkeit drehbar und vertikal beweglich ist. Der Schmelztiegel 22 enthält einen zylindrischen Quarz-Schmelztiegel 221 mit einem geschlossenen Boden und einen Graphit-Schmelztiegel 222, der den Quarz-Schmelztiegel 221 aufnimmt.
  • Das Heizelement 23 befindet sich außerhalb des Schmelztiegels 22, um den Schmelztiegel 22 zu erwärmen, so dass das Silizium innerhalb des Schmelztiegels 22 schmilzt.
  • Der Wärmeisolationszylinder 24 umgibt den Schmelztiegel 22 und das Heizelement 23.
  • Das Kabel 25 weist ein erstes Ende, das mit einem Ziehantrieb (nicht gezeigt), der sich oberhalb des Schmelztiegels befindet, verbunden ist, und ein zweites Ende, das an einem Impfkristall SC angebracht ist, auf. Das Kabel 25 ist mit einer vorbestimmten Geschwindigkeit vertikal beweglich und um die Achse des Kabels 25 drehbar, wenn der Ziehantrieb durch die Steuereinheit 3 gesteuert wird.
  • Der Wärmeschutzschild 26 ist konfiguriert, Wärmestrahlung, die von dem Heizelement 23 nach oben gestrahlt wird, zu blockieren.
  • Basierend auf einem Steuerprogramm, das in einem Speicher (nicht gezeigt) gespeichert ist, und einer Einstellung, die durch einen Bediener eingegeben wird, steuert die Steuereinheit 3 beispielsweise eine Gasströmungsrate und/oder einen Ofeninnendruck in der Kammer 21, eine Temperatur in der Kammer 21, die durch das Heizelement 23 erwärmt wird, eine Drehgeschwindigkeit des Schmelztiegels 22 und des Siliziumeinkristalls SM und eine Zeit zum Hochziehen/Absenken des Impfkristalls SC, um den Siliziumeinkristall SM zu produzieren.
  • Anordnung der Wärmebehandlungsausrüstung
  • Wie in 3 gezeigt ist, enthält die Wärmebehandlungsausrüstung 5 eine Kammer 51.
  • Die Kammer 51 nimmt eine Wafer-Ablage 52, eine Basisplatte 53, die auf der Wafer-Ablage 52 montiert ist, und drei vertikale Lagerstifte 54, die auf der Basisplatte 53 angeordnet sind, auf. Die drei Lagerstifte 54 sind in Abständen von 120 Grad in einer Draufsicht angeordnet, um einen runden (Silizium-) Wafer W zu lagern.
  • Eine obere Heizeinheit 55, eine untere Heizeinheit 56 und ein Pyrometer 57 befinden sich außerhalb der Kammer 51.
  • Die obere Heizeinheit 55 enthält eine Vielzahl von oberen Wärmelampen 551, die sich oberhalb der Kammer 51 befinden. Die untere Heizeinheit 56 enthält eine Vielzahl von unteren Wärmelampen 561, die sich unterhalb der Kammer 51 befinden. Die oberen Wärmelampen 551 und die unteren Wärmelampen 561 sind Halogenlampen, deren jeweilige Lichtemissionszustände getrennt steuerbar sind. Die vorstehende Anordnung ermöglicht, dass eine Temperaturverteilung des Wafers W in der Ebene durch getrenntes Steuern der oberen Wärmelampen 551 und der unteren Wärmelampen 561 gesteuert wird.
  • Das Pyrometer 57 befindet sich unterhalb der unteren Heizeinheit 56, um eine Temperatur des Wafers W zu messen.
  • Die Kammer 51 ist mit einem Gaseinlass 51A zum Einleiten beispielsweise eines Inertgases oder eines reaktiven Gases in die Kammer 51, einem Gasauslass 51B zum Auslassen des Gases in der Kammer 51 und einer Öffnung 51C zum Herausnehmen des Wafers W aus der Kammer 51 ausgestattet. Die Öffnung 51C wird durch einen automatischen Verschluss (nicht gezeigt) geschlossen, nachdem der Wafer W in die Kammer 51 gesetzt ist.
  • Wafer-Produktionsverfahren
  • Zum Produzieren eines Wafers wird der Schritt zum Züchten zuerst mit Verwendung der in 2 gezeigten Zieheinrichtung 1 ausgeführt.
  • In dem Schritt zum Züchten wird Silizium in den Schmelztiegel 22 gefüllt und zum Schmelzen unter einer Ar-Gas-Atmosphäre erwärmt. Als Nächstes wird der Impfkristall SC, der an dem Kabel 25 angebracht ist, in die Siliziumschmelze M eingetaucht und allmählich mit einer Drehung sowohl des Impfkristalls SC als auch des Schmelztiegels 22 hochgezogen, und so wird der Siliziumeinkristall SM produziert.
  • Für den vorstehenden Prozess werden die Produktionsbedingungen vorzugsweise so gesteuert, dass eine Sauerstoffkonzentration des Siliziumeinkristalls SM 9,5 × 1017 Atome/cm3 oder höher wird.
  • Ferner sind die Produktionsbedingungen zum Ziehen vorzugsweise so gesteuert, dass ein Verhältnis V/G aus der Ziehgeschwindigkeit V zu dem Temperaturgradienten G des Siliziumeinkristalls SM in der Wachstumsrichtung, das unmittelbar nachdem der Siliziumeinkristall SM gezogen ist, in einen Bereich zwischen einem Wert, der A entspricht, und einem Wert, der C in 1 entspricht, fällt. Das ermöglicht das Produzieren des Siliziumeinkristalls SM frei von COP und Verlagerungs-Clustern. Ferner werden die Produktionsbedingungen bevorzugter so gesteuert, dass das Verhältnis V/G in einen Bereich zwischen dem Wert, der A entspricht, und einem Wert, der B in 1 entspricht, fällt. Das ermöglicht das Produzieren des Siliziumeinkristalls SM frei von OSF, COP und Verlagerungs-Clustern. Es wird darauf hingewiesen, dass der/die vorstehende(n) Siliziumeinkristall(e) SM unter Verwendung der Zieheinrichtung 1 mit einer Heißzonenstruktur produziert werden können, in der sich der Graphit-Schmelztiegel 222, das Heizelement 23, der Wärmeisolationszylinder 24 und der Wärmeschutzschild 26 befinden, wobei die Heißzonenstruktur modifiziert ist, um eine radiale Verteilung in der Wachstumsrichtung des Temperaturgradienten G des Siliziumeinkristalls SM, der gerade gezogen worden ist, anzupassen.
  • Nachfolgend soll der Wafer W erhalten werden.
  • Zum Erhalten des Wafers W wird der Siliziumeinkristall SM in mehrere Blöcke geschnitten, die dann Schneiden, Läppen, chemischem Ätzen, Hochglanzpolieren und anderen Prozessen unterzogen werden, um die Wafer W zu erhalten.
  • Nachfolgend wird der erste Bewertungs-Wafer aus den geschnittenen Wafern W ausgewählt und hinsichtlich des Vorhandenseins von OSF bewertet (OSF-Bewertungsschritt).
  • Ein beispielhaftes Verfahren zum Bewerten des Vorhandenseins von OSF enthält Folgendes: Erwärmen des ersten Bewertungs-Wafers auf eine Temperatur von 1000 Grad C ± 30 Grad C unter einer Sauerstoff-Atmosphäre für 2 bis 5 Stunden und nachfolgend auf eine Temperatur von 1130 Grad C ± 30 Grad C für 1 bis 16 Stunden; Ausführen von Secco-Ätzen auf dem ersten Bewertungs-Wafer nach der Erwärmung; und Betrachten des ersten Bewertungs-Wafers mit einem Mikroskop.
  • Als Nächstes wird der zweite Bewertungs-Wafer von demselben Siliziumeinkristall SM für den ersten Bewertungs-Wafer geschnitten, der frei von OSF ist, und hinsichtlich der RIE-Fehlerdichte bewertet (RIE-Fehlerdichten-Bewertungsschritt). Die RIE-Fehlerdichte kann durch das folgende beispielhafte Verfahren bewertet werden.
  • Zuerst wird der zweite Bewertungs-Wafer in eine Vorrichtung für reaktives lonenätzen gesetzt und mit einer Selektivität zwischen Si/SiO2, die auf 100 oder höher eingestellt ist, unter einer Mischgas-Atmosphäre aus HBr/Cl2/He+O2 um etwa 5 µm geätzt. Als Nächstes, nachdem der zweite Bewertungs-Wafer, der dem reaktiven lonenätzen unterzogen wurde, mit Flusssäure gewaschen wurde, um ein anhaftendes Reaktionsprodukt, das aus dem reaktiven lonenätzen resultiert, zu entfernen, werden die jeweiligen RIE-Fehlerdichten der geätzten Oberfläche an mehrere Positionen gemessen. Der erhaltene Maximalwert wird als die RIE-Fehlerdichte des zweiten Bewertungs-Wafers bewertet.
  • Als Nächstes wird der Wafer W, der von demselben Siliziumeinkristall SM für den ersten und den zweiten Bewertungs-Wafer geschnitten ist, basierend auf dem Bewertungsergebnis des OSF-Bewertungsschritts und des RIE-Fehlerdichten-Bewertungsschritts erwärmt.
  • Zum Erwärmen wird ein RTO-Prozess auf dem Wafer W unter Verwendung der in 3 gezeigten Wärmebehandlungsausrüstung 5 unter den in 4 gezeigten Bedingungen ausgeführt. Der RTO-Prozess enthält grundsätzlich die folgenden Schritte.
  • Zuerst wird der Wafer W auf die Lagerstifte 54 in der Kammer 51 montiert, die durch Steuern der oberen Heizeinheit 55 und der unteren Heizeinheit 56 bei einer Temperatur T2 gehalten wird.
  • Ein Gas wird durch den Gaseinlass 51A eingeleitet, während das Gas durch den Gasauslass 51B abgelassen wird, und dadurch wird eine oxidierende Atmosphäre in der Kammer 51 erreicht. Die obere Heizeinheit 55 und die untere Heizeinheit 56 werden dann so gesteuert, dass sie den Wafer W schnell auf eine Prozesstemperatur T3 mit einer Temperaturanstiegsrate ΔTu erwärmen. Es wird darauf hingewiesen, dass die oxidierende Atmosphäre vorzugsweise, jedoch nicht darauf beschränkt, aus Sauerstoff (100 %) besteht, jedoch eine Mischgas-Atmosphäre beispielsweise aus Sauerstoff und einem Inertgas sein kann.
  • Als Nächstes wird die Temperatur T3 für eine Haltezeit K aufrechterhalten.
  • Nachfolgend wird der Wafer W durch Steuern der oberen Heizeinheit 55 und der unteren Heizeinheit 56 schnell mit einer Temperaturabfallsrate von ΔTd auf eine Temperatur T1 und dann auf die Raumtemperatur abgekühlt, und dadurch wird der Wafer W mit ausreichend reduzierten RIE-Fehlern erhalten.
  • Für den vorstehenden RTO-Prozess ist die Prozesstemperatur T3 unterschiedlich, wie in Tabelle 1 nachstehend gezeigt, abhängig von:
    • ▪ OSF ist vorhanden;
    • ▪ OSF ist nicht vorhanden und die RIE-Fehlerdichte vor dem RTO-Prozess ist 5 × 106/cm3 oder höher; oder
    • ▪ OSF ist nicht vorhanden und die RIE-Fehlerdichte vor dem RTO-Prozess ist niedriger als 5 × 106/cm3.
  • Es wird darauf hingewiesen, dass die Haltezeit K vorzugsweise im Bereich von 10 Sekunden bis 60 Sekunden ist, weiter vorzuziehen 30 Sekunden oder weniger ist, hinsichtlich der Produktivität. Tabelle 1
    OSF ist vorhanden Kein OSF ist vorhanden
    RIE-Fehlerdichte ≥5 × 106/cm3 RIE-Fehlerdichte <5 × 106/cm3
    T3 1310 °C bis 1350 °C, ausschl. 1350 °C 1270 °C bis 1310 °C, ausschl. 1310 °C 1250 °C bis 1270 °C, ausschl. 1270 °C
  • Wenn OSF vorhanden ist, kann die Prozesstemperatur T3 auf irgendeinen Wert von 1310 Grad C oder höher eingestellt sein, vorzugsweise auf einen Wert von weniger als 1350 Grad C, hinsichtlich der Lebensdauer der Wärmebehandlungsausrüstung.
  • Hier wird für den RTO-Prozess eine Peripherie des Silizium-Wafers typischerweise mit mehreren Stiften gelagert. In diesem Fall verursacht beispielsweise eine Spannung aufgrund des Eigengewichts des Silizium-Wafers, das auf die Kontaktpunkte mit den Lagerstiften wirkt, und/oder eine Wärmespannung aufgrund der Temperaturverteilung manchmal Verlagerung durch Rutschen an den Kontaktabschnitten mit den Lagerstiften.
  • Um das Auftreten einer solchen Verlagerung durch Rutschen zu reduzieren, wird die Prozesstemperatur T3 bevorzugter auf eine niedrigere Temperatur in jedem der vorstehenden Bereiche eingestellt, unabhängig von dem Vorhandensein/Fehlen von OSF und/oder der RIE-Fehlerdichte.
  • Durch Ausführen des RTO-Prozesses unter Bedingungen, die abhängig von dem Vorhandensein/Fehlen von OSF in dem ersten Bewertungs-Wafer und/oder der RIE-Fehlerdichte vor dem RTO-Prozess unterschiedlich sind, können die RIE-Fehler in jedem der vorstehenden Fälle ausreichend reduziert werden.
  • Hier ist nachstehend eine zusätzliche Erläuterung für die Gründe gegeben, warum der vorstehende RTO-Prozess den Wafer W mit ausreichend reduzierten RIE-Fehlern bereitstellen kann.
  • Der Siliziumeinkristall SM, der durch das CZ-Verfahren gezüchtet worden ist, enthält normalerweise Sauerstoff mit ungefähr 1018 Atomen/cm3 als eine Verunreinigung. Dieser Sauerstoff, der in Form einer festen Lösung in einem Kristallgitter bei einer Temperatur nahe einem Schmelzpunkt von Silizium ist, präzipitiert teilweise als Siliziumoxid (SiO2), um einen Kristallfehler zu bilden, wie z. B. einen Sauerstoffpräzipitationskern in dem Pv-Gebiet in dem Wafer W, der von dem Siliziumeinkristall SM geschnitten ist.
  • Wenn ein solcher Wafer W dem RTO-Prozess unter einer oxidierenden Atmosphäre unterzogen wird, verschwindet das Siliziumoxid in dem Kristallfehler innerhalb des Wafers W als ein Ergebnis davon, dass sich die Sauerstoffatome, die das Siliziumoxid bilden, in das Kristallgitter bewegen. Nachdem das Siliziumoxid verschwindet, bleiben Lücken zurück. Da der RTO-Prozess unter einer oxidierenden Atmosphäre ausgeführt wird, wird Zwischengitter-Silizium von der Oberfläche des Wafers W injiziert, um die Lücken zu füllen. Das eliminiert oder reduziert OSF, das durch einen OSF-Kern verursacht ist, und/oder RIE-Fehler, die durch einen Sauerstoffpräzipitationskern verursacht sind, in dem Pv-Gebiet.
  • Beispiel(e)
  • Als Nächstes wird die Erfindung nachstehend genauer mit Bezug auf Beispiele beschrieben. Es wird jedoch darauf hingewiesen, dass der Schutzbereich der Erfindung in keiner Weise durch diese Beispiele eingeschränkt ist.
  • Experiment 1: Beziehung zwischen der RTO-Prozesstemperatur und dem Vorhandensein von RIE-Fehler vor/nach dem RTO-Prozess in einem Wafer, der OSF, jedoch weder COP noch Verlagerungs-Cluster aufweist
  • Zuerst wurde unter Verwendung der vorstehenden Zieheinrichtung 1 ein Siliziumeinkristall, der OSF, jedoch weder COP noch Verlagerungs-Cluster aufweist, durch Steuern von V/G produziert. Das Vorhandensein von OSF wurde durch das beispielhafte Verfahren bestimmt, das in der vorstehenden beispielhaften Ausführungsform beschrieben ist. Als Nächstes wurde ein Wafer von diesem Siliziumeinkristall geschnitten, RIE-Fehlerdichten wurden an mehreren Positionen in dem Wafer durch das in der vorstehenden beispielhaften Ausführungsform beschriebene beispielhafte Verfahren gemessen, und der Maximalwert davon wurde als eine maximale RIE-Fehlerdichte in der Ebene bestimmt.
  • Tabelle 2 zeigt die Messergebnisse der maximalen RIE-Fehlerdichte in der Ebene. Tabelle 2
    Siliziumeinkristall Nr. Prozesstemperatur T3 Maximale RIE-Fehlerdichte in der Ebene (Anzahl von Fehlern/cm3)
    Vor dem RTO-Prozess Nach dem RTO-Prozess
    Experiment. Bsp. 1 1 1300 °C 4,80 × 106 1,60 × 105
    Experiment. Bsp. 2 1310 °C 4,80 × 106 Detektionsgrenze oder weniger
    Experiment. Bsp. 3 1315 °C 4,80 × 106 Detektionsgrenze oder weniger
    Experiment. Bsp. 4 1325 °C 4,80 × 106 Detektionsgrenze oder weniger
    Experiment. Bsp. 5 1335 °C 4,80 × 106 Detektionsgrenze oder weniger
    Experiment. Bsp. 6 2 1290 °C 7,92 × 107 7,20 × 105
    Experiment. Bsp. 7 1300 °C 7,92 × 107 1,60 × 105
    Experiment. Bsp. 8 1310 °C 7,92 × 107 Detektionsgrenze oder weniger
    Experiment. Bsp. 9 1315 °C 7,92 × 107 Detektionsgrenze oder weniger
    Experiment. Bsp. 10 1325 °C 7,92 × 107 Detektionsgrenze oder weniger
    Experiment. Bsp. 11 1335 °C 7,92 × 107 Detektionsgrenze oder weniger
    Experiment. Bsp. 12 3 1315 °C 1,60 × 108 Detektionsgrenze oder weniger
    Experiment. Bsp. 13 1325 °C 1,60 × 108 Detektionsgrenze oder weniger
    Experiment. Bsp. 14 1335 °C 1,60 × 108 Detektionsgrenze oder weniger
    Experiment. Bsp. 15 1 1315 °C 1,15 × 108 Detektionsgrenze oder weniger
    Experiment. Bsp. 16 1325 °C 1,15 × 108 Detektionsgrenze oder weniger
    Experiment. Bsp. 17 5 1315 °C 1,18 × 108 Detektionsgrenze oder weniger
    Experiment. Bsp. 18 1325 °C 1,18 × 108 Detektionsgrenze oder weniger
  • Wie in Tabelle 2 gezeigt ist, überstieg die maximale RIE-Fehlerdichte in der Ebene jedes der experimentellen Beispiele 1 bis 18, die OSF, jedoch weder COP noch Verlagerungs-Cluster aufweisen, die Detektionsgrenze (8 × 104/cm3).
  • Es wird darauf hingewiesen, dass entsprechende Proben (Wafer) jeder Gruppe von experimentellen Beispielen 1 bis 5, experimentellen Beispielen 6 bis 11, experimentellen Beispielen 12 bis 14, experimentellen Beispielen 15 bis 16 und experimentellen Beispielen 17 bis 18 alle von demselben Siliziumeinkristall geschnitten waren, so dass Werte der maximalen RIE-Fehlerdichte in der Ebene des experimentellen Beispiels 1, des experimentellen Beispiels 6, des experimentellen Beispiels 12, des experimentellen Beispiels 15 und des experimentellen Beispiels 17, die vor dem RTO-Prozess erhalten wurden, als Werte der experimentellen Beispiele 2 bis 5, der experimentellen Beispiele 7 bis 11, der experimentellen Beispiele 13 bis 14, des experimentellen Beispiels 16 bzw. des experimentellen Beispiels 18 verwendet wurden.
  • Als Nächstes wurde der RTO-Prozess auf entsprechenden Proben der experimentellen Beispiele 1 bis 18 unter den folgenden Bedingungen unter Verwendung der vorstehenden Wärmebehandlungsausrüstung 5 ausgeführt, und die maximale RIE-Fehlerdichte in der Ebene jede der Proben, die dem RTO-Prozess unterzogen wurden, wurde durch das vorstehende Verfahren gemessen.
    • Temperatur T1: 600 Grad C
    • Temperatur T2: 800 Grad C
    • Prozesstemperatur T3: siehe Tabelle 2
    • Haltezeit K: 10 Sekunden
    • Temperaturanstiegsrate ΔTu: 50 Grad C/sec
    • Temperaturabfallrate ΔTd: 33 Grad C/sec
  • Es wird darauf hingewiesen, dass der RTO-Prozess nicht auf dem Wafer ausgeführt wurde, mit dem die RIE-Fehlerdichte gemessen wurde, sondern auf einem Wafer, der von demselben Siliziumeinkristall für den vorstehenden Wafer geschnitten wurde, mit dem die RIE-Fehlerdichte nicht gemessen wurde. Die Ergebnisse sind in Tabelle 2 gezeigt. 5 zeigt eine Beziehung zwischen der RTO-Prozesstemperatur und der maximalen RIE-Fehlerdichte in der Ebene vor/nach dem RTO-Prozess. Es wird darauf hingewiesen, dass die Anzahl von Datenelementen, die in 5 gezeigt ist, viel kleiner ist als die in Tabelle 1 gezeigte, da einige Proben vor/nach dem RTO-Prozess die gleiche maximale RIE-Fehlerdichte in der Ebene aufwiesen.
  • Wie in Tabelle 2 und 5 gezeigt ist, stellten die experimentellen Beispiele 2 bis 5 und 8 bis 18, in denen die Prozesstemperatur T3 1310 Grad C oder höher war, jeweils einen Wafer mit einer maximalen RIE-Fehlerdichte in der Ebene der Detektionsgrenze oder weniger bereit, d. h. einen Wafer mit ausreichend reduzierten RIE-Fehlern, unabhängig von der RIE-Fehlerdichte vor dem RTO-Prozess. Im Gegensatz dazu stellten die experimentellen Beispiele 1, 6 und 7, in denen die Prozesstemperatur T3 niedriger als 1310 Grad C war (1290 Grad C, 1300 Grad C), jeweils einen Wafer mit einer maximalen RIE-Fehlerdichte in der Ebene bereit, die die Detektionsgrenze übersteigt, d. h. einen Wafer mit unzureichend reduzierten RIE-Fehlern.
  • In Anbetracht des Vorstehenden wurde unter Bezugnahme auf die experimentellen Beispiele 2 bis 5 und 8 bis 18 als Beispiele der Erfindung und der experimentellen Beispiele 1, 6 und 7 als Vergleichsbeispiele gefunden, dass ein Wafer mit ausreichend reduzierten RIE-Fehlern durch Ausführen des RTO-Prozesses auf einem Wafer an der Prozesstemperatur T3 von 1310 Grad C oder höher produziert werden kann, wenn der Wafer OSF, jedoch weder COP noch Verlagerungs-Cluster aufweist.
  • Experiment 2: Beziehung zwischen der RTO-Prozesstemperatur und dem Vorhandensein von RIE-Fehlern vor/nach dem RTO-Prozess in einem Wafer, der frei von OSF, COP und Verlagerungs-Clustern ist
  • Zuerst wurde ein Siliziumeinkristall, der frei von OSF, COP und Verlagerungs-Clustern ist, durch Steuern von V/G für die vorstehende Zieheinrichtung 1 produziert. Entsprechende Proben (Wafer) der experimentellen Beispiele 19 bis 61 wurden dann auf die gleiche Weise wie in Experiment 1 geschnitten, und die maximale RIE-Fehlerdichte in der Ebene jeder Probe vor dem RTO-Prozess wurde gemessen. Die Ergebnisse sind in den Tabellen 3 bis 5 gezeigt.
  • Es wird darauf hingewiesen, dass die experimentellen Beispiele 19 bis 53 solche mit der gleichen maximalen RIE-Fehlerdichte vor dem RTO-Prozess enthalten, und ein Wert eines solcher Beispiele wurde allgemein als diejenigen der anderen Proben auf die gleiche Weise wie in Experiment 1 verwendet. Tabelle 3
    Siliziumeinkristall Nr. Prozesstemperatur T3 Maximale RIE-Fehlerdichte in der Ebene (Anzahl von Fehlern/cm3) RIE-Fehlerdichte vor dem RTO-Prozess (Anzahl von Fehlern/cm3)
    Vordem RTO-Prozess Nach dem RTO-Prozess
    Experiment. Bsp. 19 6 1240 °C 3,76 × 107 2,32 × 106 ≥5 × 106
    Experiment. Bsp. 20 1250 °C 3,76 × 107 1,20 × 106 ≥5 × 106
    Experiment. Bsp. 21 1260 °C 3,76 × 107 1,60 × 105 ≥5 × 106
    Experiment. Bsp. 22 1270 °C 3,76 × 107 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 23 1280 °C 3,76 × 107 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 24 7 1240 °C 2,96 × 107 1,92 × 106 ≥5 × 106
    Experiment. Bsp. 25 1250 °C 2,96 × 107 8,80 × 105 ≥5 × 106
    Experiment. Bsp. 26 1260 °C 2,96 × 107 3,20 × 105 ≥5 × 106
    Experiment. Bsp. 27 1270 °C 2,96 × 107 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 28 1280 °C 2,96 × 107 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 29 8 1240 °C 4,88 × 107 9,60 × 106 ≥5 × 106
    Experiment. Bsp. 30 1250 °C 4,88 × 107 3,36 × 106 ≥5 × 106
    Experiment. Bsp. 31 1260 °C 4,88 × 107 6,40 × 105 ≥5 × 106
    Experiment. Bsp. 32 1270 °C 4,88 × 107 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 33 1280 °C 4,88 × 107 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 34 9 1240 °C 7,36 × 106 2,24 × 106 ≥5 × 106
    Experiment. Bsp. 35 1250 °C 7,36 × 106 1,44 × 106 ≥5 × 106
    Experiment. Bsp. 36 1260 °C 7,36 × 106 6,40 × 105 ≥5 × 106
    Experiment. Bsp. 37 1270 °C 7,36 × 106 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 38 1280 °C 7,36 × 106 Detektionsgrenze oder weniger ≥5 × 106
    Tabelle 4
    Siliziumeinkristall Nr. Prozesstemperatur T3 Maximale RIE-Fehlerdichte in der Ebene (Anzahl von Fehlern/cm3) RIE-Fehlerdichte vor dem RTO-Prozess (Anzahl von Fehlern/cm3)
    Vordem RTO-Prozess Nach dem RTO-Prozess
    Experiment. Bsp. 39 10 1240 °C 1,33 × 108 1,69 × 107 ≥5 × 106
    Experiment. Bsp. 40 1250 °C 1,33 × 108 6,44 × 106 ≥5 × 106
    Experiment. Bsp. 41 1260 °C 1,33 × 108 2,29 × 106 ≥5 × 106
    Experiment. Bsp. 42 11 1270 °C 1,33 × 108 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 43 1280 °C 1,33 × 108 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 44 12 1240 °C 2,28 × 107 2,63 × 106 ≥5 × 106
    Experiment. Bsp. 45 1250 °C 2,28 × 107 7,63 × 105 ≥5 × 106
    Experiment. Bsp. 46 1260 °C 2,28 × 107 9,32 × 105 ≥5 × 106
    Experiment. Bsp. 47 13 1270 °C 2,28 × 107 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 48 1280 °C 2,28 × 107 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 49 14 1240 °C 2,68 × 107 3,64 × 106 ≥5 × 106
    Experiment. Bsp. 50 1250 °C 2,68 × 107 1,02 × 106 ≥5 × 106
    Experiment. Bsp. 51 1260 °C 2,68 × 107 7,63 × 105 ≥5 × 106
    Experiment. Bsp. 52 15 1270 °C 2,68 × 107 Detektionsgrenze oder weniger ≥5 × 106
    Experiment. Bsp. 53 1280 °C 2,68 × 107 Detektionsgrenze oder weniger ≥5 × 106
    Tabelle 5
    Siliziumeinkristall Nr. Prozesstemperatur T3 Maximale RIE-Fehlerdichte in der Ebene (Anzahl von Fehlern/cm3) RIE-Fehlerdichte vor dem RTO-Prozess (Anzahl von Fehlern/cm3)
    Vordem RTO-Prozess Nach dem RTO-Prozess
    Experiment. Bsp. 54 16 1250 °C 1,60 × 105 Detektionsgrenze oder weniger <5 × 106
    Experiment. Bsp. 55 17 1250 °C 2,40 × 105 Detektionsgrenze oder weniger <5 × 106
    Experiment. Bsp. 56 18 1250 °C 1,36 × 106 Detektionsgrenze oder weniger <5 × 106
    Experiment. Bsp. 57 19 1250 °C 2,40 × 105 Detektionsgrenze oder weniger <5 × 106
    Experiment. Bsp. 58 20 1250 °C 1,04 × 106 Detektionsgrenze oder weniger <5 × 106
    Experiment. Bsp. 59 21 1250 °C 3,73 × 106 Detektionsgrenze oder weniger <5 × 106
    Experiment. Bsp. 60 22 1250 °C 8,47 × 105 Detektionsgrenze oder weniger <5 × 106
    Experiment. Bsp. 61 23 1250 °C 2,03 × 106 Detektionsgrenze oder weniger <5 × 106
  • Wie in den Tabellen 3 und 4 gezeigt ist, wies jedes der experimentellen Beispiele 19 bis 53, die keines aus OSF, COP und Verlagerungs-Clustern aufwiesen, vor dem RTO-Prozess eine RIE-Fehlerdichte von 5 × 106/cm3 oder höher auf. Im Gegensatz dazu, wie in Tabelle 5 gezeigt ist, wies jedes der experimentellen Beispiele 54 bis 61, die keines aus OSF, COP und Verlagerungs-Clustern aufwiesen, vor dem RTO-Prozess eine RIE-Fehlerdichte von weniger als 5 × 106/cm3 auf.
  • Als Nächstes wurde ein Wafer, der von demselben Siliziumeinkristall für die jeweiligen Proben der experimentellen Beispiele 19 bis 61 geschnitten wurde, der hinsichtlich der RIE-Fehlerdichte nicht gemessen wurde, dem RTO-Prozess unterzogen und hinsichtlich der maximalen RIE-Fehlerdichte in der Ebene nach dem RTO-Prozess auf die gleiche Weise wie in Experiment 1 gemessen. Die Ergebnisse sind in den Tabellen 3 bis 5 gezeigt. 6 zeigt eine Beziehung zwischen der RTO-Prozesstemperatur und der maximalen RIE-Fehlerdichte in der Ebene vor/nach dem RTO-Prozess.
  • Es wird darauf hingewiesen, dass der RTO-Prozess auf die gleiche Weise wie in Experiment 1 ausgeführt wurde, außer dass die Prozesstemperatur T3 in Übereinstimmung mit den in den Tabellen 3 bis 5 gezeigten Bedingungen bestimmt wurde.
  • Wie in den Tabelle 3 und 4 und in 6 gezeigt ist, wiesen unter den experimentellen Beispielen 19 bis 53 die experimentellen Beispiele 22, 23, 27, 28, 32, 33, 37, 38, 42, 43, 47, 48, 52 und 53, in denen die Prozesstemperatur T3 1270 Grad C oder höher war, eine maximale RIE-Fehlerdichte in der Ebene der Detektionsgrenze oder weniger nach dem RTO-Prozess auf, während die anderen experimentellen Beispiele, in denen die Prozesstemperatur T3 niedriger als 1270 Grad C war, eine maximale RIE-Fehlerdichte in der Ebene aufwiesen, die die Detektionsgrenze übersteigt.
  • In Anbetracht des Vorstehenden ist mit Bezug auf die experimentellen Beispiele 22, 23, 27, 28, 32, 33, 37, 38, 42, 43, 47, 48, 52 und 53 als Beispiele für die Erfindung und die experimentellen Beispiele 19 bis 21, 24 bis 26, 29 bis 31, 34 bis 36, 39 bis 41, 44 bis 46 und 49 bis 51 als Vergleichsbeispiele gefunden worden, dass ein Wafer mit ausreichend reduzierten RIE-Fehlern durch Ausführen des RTO-Prozesses auf dem Wafer an der Prozesstemperatur T3 von 1270 Grad C oder höher produziert werden kann, wenn der Wafer frei von OSF, COP und Verlagerungs-Clustern ist und eine RIE-Fehlerdichte von 5 × 106/cm3 oder höher vor dem RTO-Prozess aufweist.
  • Indessen, wie in Tabelle 5 und 6 gezeigt ist, wies jedes der experimentellen Beispiele 54 bis 61 eine maximale RIE-Fehlerdichte in der Ebene an der Detektionsgrenze oder niedriger nach dem RTO-Prozess auf. In Verbindung mit dem Vorstehenden wird aus den Ergebnissen der experimentellen Beispiele 19 bis 53 vermutet, dass die maximale RIE-Fehlerdichte in der Ebene mit einem Anstieg der Prozesstemperatur T3 reduziert wird.
  • Daher wird angenommen, dass dann, wenn die RIE-Fehlerdichte vor dem RTO-Prozess kleiner als 5 × 106/cm3 ist, die RIE-Fehler an der Prozesstemperatur T3, die 1250 Grad C übersteigt, ausreichend reduziert werden, da die RIE-Fehler an einer Prozesstemperatur T3 von 1250 Grad C ausreichend reduziert werden können.
  • In Anbetracht des Vorstehenden ist unter Bezugnahme auf die experimentellen Beispiele 54 bis 61 als Beispiele für die Erfindung gefunden worden, dass ein Wafer mit ausreichend reduzierten RIE-Fehlern durch Ausführen des RTO-Prozesses auf einem Wafer an der Prozesstemperatur T3 von 1250 Grad C oder höher produziert werden kann, wenn der Wafer frei von OSF, COP und Verlagerungs-Clustern ist und vor dem RTO-Prozess eine RIE-Fehlerdichte von weniger als 5 × 106/cm3 aufweist.
  • ERLÄUTERUNG DER CODE(S)
  • SM... Siliziumeinkristall, W...Wafer
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 5578172 B [0016]

Claims (2)

  1. Silizium-Wafer-Produktionsverfahren, das Folgendes umfasst: Züchten eines Siliziumeinkristalls frei von COP und Verlagerungs-Clustern durch einen Czochralski-Prozess; Bewerten des Vorhandenseins von OSF in einem ersten Bewertungs-Wafer, der von dem Siliziumeinkristall geschnitten ist; und Unterziehen eines Silizium-Wafers, der von dem Siliziumeinkristall für den ersten Bewertungs-Wafer geschnitten ist, einer Wärmebehandlung, wobei die Wärmebehandlung einen RTO-Prozess umfasst, der bei einer Temperatur von 1310 Grad C oder höher ausgeführt wird, wenn der erste Bewertungs-Wafer den OSF aufweist, oder bei einer Temperatur von weniger als 1310 Grad C ausgeführt wird, wenn der erste Bewertungs-Wafer frei von OSF ist.
  2. Silizium-Wafer-Produktionsverfahren nach Anspruch 1, das ferner ein Bewerten einer RIE-Fehlerdichte eines zweiten Bewertungs-Wafers, der von dem Siliziumeinkristall für den ersten Bewertungs-Wafer geschnitten ist, wenn der erste Bewertungs-Wafer frei von OSF ist, umfasst, wobei die Wärmebehandlung umfasst, dass der RTO-Prozess auf dem Silizium-Wafer, der von dem Siliziumeinkristall für den zweiten Bewertungs-Wafer geschnitten ist, bei einer Temperatur von 1270 Grad C oder höher ausgeführt wird, wenn die RIE-Fehlerdichte 5 × 106/cm3 oder höher ist, oder auf dem Silizium-Wafer, der von dem Siliziumeinkristall für den zweiten Bewertungs-Wafer geschnitten ist, bei einer Temperatur von 1250 Grad C oder höher ausgeführt wird, wenn die RIE-Fehlerdichte kleiner als 5 × 106/cm3 ist.
DE112017003457.4T 2016-07-08 2017-04-12 Verfahren zum Herstellen eines Silizium-Wafers Pending DE112017003457T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016135938A JP6512184B2 (ja) 2016-07-08 2016-07-08 シリコンウェーハの製造方法
JP2016-135938 2016-07-08
PCT/JP2017/014947 WO2018008222A1 (ja) 2016-07-08 2017-04-12 シリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
DE112017003457T5 true DE112017003457T5 (de) 2019-03-28

Family

ID=60901647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017003457.4T Pending DE112017003457T5 (de) 2016-07-08 2017-04-12 Verfahren zum Herstellen eines Silizium-Wafers

Country Status (5)

Country Link
JP (1) JP6512184B2 (de)
KR (1) KR102109551B1 (de)
CN (1) CN109478512B (de)
DE (1) DE112017003457T5 (de)
WO (1) WO2018008222A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578172B2 (ja) 2009-04-13 2014-08-27 信越半導体株式会社 アニールウエーハの製造方法およびデバイスの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP4605626B2 (ja) * 2002-09-19 2011-01-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
JP4524983B2 (ja) * 2002-10-22 2010-08-18 信越半導体株式会社 シリコンウエーハの製造方法
JP4380141B2 (ja) * 2002-10-31 2009-12-09 信越半導体株式会社 シリコンウェーハの評価方法
JP4716372B2 (ja) * 2005-09-27 2011-07-06 コバレントマテリアル株式会社 シリコンウエハの製造方法
JP2010173887A (ja) * 2009-01-28 2010-08-12 Sumco Corp シリコンウェーハの製造方法
JP2010263186A (ja) * 2009-04-08 2010-11-18 Sumco Corp シリコンウェーハの製造方法
JP5565079B2 (ja) * 2010-05-10 2014-08-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578172B2 (ja) 2009-04-13 2014-08-27 信越半導体株式会社 アニールウエーハの製造方法およびデバイスの製造方法

Also Published As

Publication number Publication date
KR20190002673A (ko) 2019-01-08
JP6512184B2 (ja) 2019-05-15
WO2018008222A1 (ja) 2018-01-11
CN109478512A (zh) 2019-03-15
JP2018006698A (ja) 2018-01-11
CN109478512B (zh) 2023-03-31
KR102109551B1 (ko) 2020-05-12

Similar Documents

Publication Publication Date Title
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE69915729T2 (de) Stickstoffdotierte einkristalline Siliziumscheibe mit geringen Fehlstellen und Verfahren zu ihrer Herstellung
DE69935822T2 (de) Einkristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
EP0962555B1 (de) Verfahren zur Herstellung eines Einkristalls
DE112013001054B4 (de) Verfahren zum Herstellen eines Silizium-Einkristall-Wafers
DE102006060359B4 (de) Verfahren und Vorrichtung zur Herstellung von Halbleiterscheiben aus Silicium
DE102008046617B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
DE10047345B4 (de) Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer
DE102007027111B4 (de) Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
EP3394325B1 (de) Siliciumscheibe mit homogener radialer sauerstoffvariation
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE112015004143B4 (de) Verfahren zum Herstellen eines Einkristalls, Verfahren zum Herstellen eines Siliziumwafers und Verfahren zur Herstellung eines Siliziumepitaxialwafers
EP3387166B1 (de) Halbleiterscheibe aus einkristallinem silizium und verfahren zu deren herstellung
DE112016000465B4 (de) Verfahren zur Fertigung von Silicium-Wafern
DE112014000431B4 (de) Verfahren zum Herstellen eines Silizium-Einkristall-lngots
DE112012000777T5 (de) Silizium-Einkristall-Wafer
DE112012000607B4 (de) Verfahren zum Herstellen eines Siliziumsubstrats und Siliziumsubstrat
DE112006000816T5 (de) Produktionsverfahren für Siliziumeinkristall, getemperter Wafer und Produktionsverfahren für getemperten Wafer
DE69919952T2 (de) Verfahren zur Herstellung eines Silicium-Einkristalls und Wafer aus Silicium-Einkristall
DE112018002163B4 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE102005039116B4 (de) Verfahren zur Erzeugung eines Siliziumwafers
DE112017003486T5 (de) Verfahren zum evaluieren und herstellen eines siliziumwafers
DE112018001919B4 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
DE112009000569T5 (de) Silizium-Einkristall-Wafer, Verfahren zur Herstellung eines Silizium-Einkristalls oder Verfahren zur Herstellung eines Silizium-Einkristall-Wafers, und Halbleiterbauelement
DE10052411B4 (de) Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication