DE112016000465B4 - Verfahren zur Fertigung von Silicium-Wafern - Google Patents

Verfahren zur Fertigung von Silicium-Wafern Download PDF

Info

Publication number
DE112016000465B4
DE112016000465B4 DE112016000465.6T DE112016000465T DE112016000465B4 DE 112016000465 B4 DE112016000465 B4 DE 112016000465B4 DE 112016000465 T DE112016000465 T DE 112016000465T DE 112016000465 B4 DE112016000465 B4 DE 112016000465B4
Authority
DE
Germany
Prior art keywords
silicon wafer
treated
wafer
temperature
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112016000465.6T
Other languages
English (en)
Other versions
DE112016000465T5 (de
Inventor
Katsuyoshi Suzuki
Hiroshi Takeno
Koji Ebara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE112016000465T5 publication Critical patent/DE112016000465T5/de
Application granted granted Critical
Publication of DE112016000465B4 publication Critical patent/DE112016000465B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • C30B33/12Etching in gas atmosphere or plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

Verfahren zum Herstellen eines Silicium-Wafers (19), der eine denudierte Zone in einer Oberflächenschicht aufweist, durch Durchführen einer Wärmebehandlung an einem zu behandelnden Silicium-Wafer, das Verfahren umfassend:einen Schritt A des Durchführens einer ersten RTA-Behandlung von 0,01 ms oder darüber und 100 ms oder darunter nur an einer oberen Oberflächenschicht des zu behandelnden Silicium-Wafers (19) bei einer Temperatur von 1300 °C bis 1412°C, unter Verwendung einer ersten Wärmequelle (13), die den von oben zu behandelnden Silicium-Wafer erhitzt; undeinen Schritt B des Haltens des zu behandelnden Silicium-Wafers bei einer Temperatur, die 1100 °C oder darüber und weniger als 1300 °C beträgt, über eine Sekunde oder darüber und 100 Sekunden oder darunter mittels einer zweiten RTA-Behandlung unter Verwendung einer zweiten Wärmequelle (14), die den zu erwärmenden Silicium-Wafer erhitzt, und Senken der Temperatur mit einer Temperaturabfallgeschwindigkeit von 30 °C/s oder darüber und 150 °C/s oder darunter, wobei Schritt A während Schritt B durchgeführt wird und der zu behandelnde Silicium-Wafer anhand der zweiten Wärmequelle (14) in Schritt B von unten erhitzt wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Silicium-Einkristallwafers, der eine hohe dielektrische Durchschlagfestigkeit einer Oxidhaut bereitstellt und das hochdichte Ausbilden von Oxidpräzipitaten im Wafer ermöglicht.
  • STAND DER TECHNIK
  • Ein Silizium-Einkristallwafer (nachstehend auch als Silicium-Wafer bezeichnet), der ein Material eines Halbleiterbauteils sein kann, kann allgemein durch Züchten eines Silicium-Einkristalls anhand eines Czochralski-Verfahrens (nachstehend auch als CZ-Verfahren bezeichnet) und Durchführen eines mechanischen Bearbeitungsprozesses an dem gewonnenen Silicium-Einkristall, wie Schneiden oder Polieren, gefertigt werden.
  • Im Silicium-Einkristall, der anhand des CZ-Verfahrens auf diese Weise gezüchtet wurde, können durch Oxidation induzierte Stapelfehler, (Oxidation induced Stacking Faults, genannt OSFs) erzeugt werden, die ringförmig hervorgebracht werden, wenn das Silizium-Einkristall einer thermischen Oxidationsbehandlung (beispielsweise 1100 °C über 2 Stunden) unterzogen wird. Es zeigte sich, dass auch Mikrodefekte vorliegen (nachstehend als eingewachsene Defekte bezeichnet), die außer OSFs während des Kristallzüchtens ausgebildet werden und die Bauteilleistung beeinträchtigen.
  • Daher wurde in den letzten Jahren ein Verfahren zum Herstellen eines Einkristalls offenbart, um einen Wafer bereitzustellen, in dem diese Defekte so weit wie möglich reduziert sind (siehe beispielsweise Druckschrift JP 2001 - 203 210 A ).
  • 4 zeigt eine Beziehung zwischen einer Ziehgeschwindigkeit und eine Verteilung der Defekterzeugung, wenn V/G geändert wird, und ein Einkristall wird gezogen, wenn die Ziehgeschwindigkeit zum Züchtungszeitpunkt des Einkristalls unter Verwendung eines in Druckschrift JP 2001 - 203 210 A offenbarten Verfahrens V (mm/min) ist und ein Durchschnittswert eines kristallinen Temperaturgradienten G (K/mm) in Richtung einer Ziehachse in einem Temperaturbereich vom Schmelzpunkt von Silicium bis 1350 °C ist.
  • Es ist allgemein bekannt, dass eine Temperaturverteilung G in einem Einkristall von einem Aufbau in einem CZ-Ofen abhängig ist (nachstehend als Heißzone bezeichnet) und diese Verteilung sich kaum ändert, selbst wenn die Ziehgeschwindigkeit geändert wird. Daher entspricht V/G nur einer Änderung der Ziehgeschwindigkeit, falls die CZ-Öfen die den gleichen Aufbau aufweisen. Das heißt, dass V und V/G ein direkt proportionales Verhältnis aufweisen. Daher wird die Ziehgeschwindigkeit V in 4 als vertikale Achse verwendet.
  • In einem Bereich, in dem V relativ hoch ist, liegen leerstellenartige eingewachsene Defekte, COPs (Crystal Originated Particles) oder FPDs (Flow Pattern Defects) genannt, die durch Agglomerieren leerstellenartiger Punktdefekte bereitgestellt werden, die Leerstellen genannt werden (nachstehend als Va bezeichnet), in einem gesamten radialen Bereich des Kristalls vor, und dieser Bereich wird als V-reicher Bereich bezeichnet.
  • Wenn V leicht gesenkt wird, werden ferner die OSFs ringförmig von einer Peripherie eines Kristalls aus hervorgebracht, und die OSFs nehmen mit verringertem V zur Mitte hin ab, und letztendlich werden die OSFs im Zentrum des Kristalls beseitigt.
  • Wird V noch weiter gesenkt, liegt ein neutraler (nachstehend als N bezeichnet) Bereich vor, in dem der Überschuss oder Mangel von Va oder Zwischengitter-Punktdefekten, Zwischengitter-Silicium genannt (nachstehen als I bezeichnet) geringer ist. Es zeigte sich, dass die Konzentration von Va oder I in diesem N-Bereich unausgewogen ist, die Konzentration jedoch gleich oder niedriger als eine gesättigte Konzentration ist, kein Defekt vorliegt oder das Vorliegen eines Defekts mit aktuellen Nachweisverfahren nicht nachgewiesen werden kann. Dieser N-Bereich wird in einem Nv-Bereich, in dem Va dominiert, und einen Ni-Bereich eingestuft, in dem I dominiert.
  • Wird V noch weiter gesenkt, wird I übersättigt und Defekte von L/D (Large Dislocation (große Versetzung): eine Abkürzung für eine Zwischengitter-Versetzungsschleife, LSEPD, LEPD oder dergleichen), die als eine Versetzungsschleife betrachtet werden kann, die eine Agglomeration von I ist, liegen in geringer Dichte vor, und dieser Bereich wird I-reicher Bereich genannt.
  • Wenn die eingewachsenen Defekte, die im V-reichen Bereich, dem OSF-Bereich und dem I-reichen Bereich vorliegen, auf einer Wafer-Oberfläche erscheinen, beeinträchtigen sie die Bauteileigenschaften, beispielsweise verringern sie die dielektrische Durchschlagfestigkeit einer Oxidhaut in einem Fall, in dem eine MOS-(Metalloxidhalbleiter-)Struktur eines Bauteils gebildet wird und daher ist es wünschenswert, dass in einer Oberflächenschicht des Wafers keine solchen Defekte vorliegen.
  • Indessen ist in einem Silicium-Wafer im übersättigten Zustand gewöhnlich Sauerstoff zu ungefähr 7×1017 bis 10×1017 Atomen/cm3 (es wird ein von der Japan Elektron and Informationen Technology Industries Association: JEITA bereitgestellter Umrechnungsfaktor verwendet) enthalten. Daher liegt im Silicium-Wafer eine große Menge eingewachsener Oxidpräzipitationskeime vor und übersättigter Sauerstoff im Silicium-Wafer wird als Oxidpräzipitate ausgefällt oder es werden eingewachsene Oxidpräzipitationskeime gezüchtet und realisiert, wenn eine Wärmebehandlung in einem Bauteilprozess oder dergleichen durchgeführt wird. Ein solches Oxidpräzipitat wird BMD (Bulk Micro Defect) genannt.
  • Es ist bekannt, dass es wirksam ist, wenn dieser BMD in einem Hauptbereich außer dem aktiven Bereich des Bauteils vorliegt, da er als eine Getterstelle zum Einfangen einer Metallverunreinigung wirkt, die während des Bauteilprozesses gemischt wird, er jedoch die Bauteileigenschaften wie Junction Leakage beeinträchtigt, wenn er auf einer Silicium-Wafer-Oberfläche hervorgebracht wird, die der aktive Bereich des Bauteils ist. Daher müssen bei der Herstellung des Silicium-Wafers die BMDs in einem Wafer-Hauptbereich ausgebildet sein und es wird ein Wafer gefordert, der eine denudierte Zone (nachstehend auch als eine DZ-Schicht bezeichnet) aufweist, in der keine BMDs oder eingewachsene Defekte nahe an einer Wafer-Oberfläche vorliegen, die der aktive Bereich des Bauteils ist.
  • Als Reaktion auf diese Forderungen in den letzten Jahren schlägt Druckschrift JP 2001 - 203 210 A ein Verfahren zum Durchführen einer RTA-Behandlung (Rapid-Thermal-Annealing: Wärmebehandlung mit schnellem Erwärmen/schnellem Abkühlen) eines Silicium-Wafers vor, der aus einem Einkristall eines N-Bereichs geschnitten wird, wo kein Agglomerat von Va oder I vorliegt, und dessen gesamte Ebene der N-Bereich ist. Es muss angemerkt werden, dass die RTA-Behandlung auch als RTP-Behandlung (Rapid Thermal Process) bezeichnet wird. Diese RTA-Behandlung ist ein Wärmebehandlungsverfahren, das dadurch gekennzeichnet ist, dass eine Temperatur eines Silicium-Wafers schnell von einer Raumtemperatur mit einer Temperaturanstiegsgeschwindigkeit von beispielsweise 50 °C/sec in einer nitridbildenden Atmosphäre aus beispielsweise N2 oder NH3 oder in einer gemischten Gasatmosphäre aus einem solchen Gas und einer nicht-nitridbildenden Atmosphäre aus beispielsweise Ar oder H2, erhöht wird, der Silicium-Wafer erhitzt und bei einer Temperatur von ungefähr 1200 °C über mehrere zehn Sekunden gehalten wird und die Temperatur des Silicium-Wafers dann schnell mit einer Temperaturabfallgeschwindigkeit von beispielsweise 50 °C/sec gesenkt wird.
  • Ein Mechanismus zum Ausbilden des BMD durch Durchführen einer Sauerstoffpräzipitation-Wärmebehandlung nach der RTA-Behandlung wird in Druckschrift JP 2001 - 203 210 A oder Druckschrift JP 2001 - 503 009 A ausführlich beschrieben.
  • Hier wird nun der Mechanismus des Ausbildens von BMDs kurz beschrieben.
  • Zuerst wird bei der RTA-Behandlung Va von einer Wafer-Oberfläche implantiert, während eine hohe Temperatur, die beispielsweise 1200 °C beträgt, in einer N2-Atmosphäre aufrechterhalten wird, und aufgrund von Diffusion von Va treten während des Abkühlens in einem Temperaturbereich von 1200 °C bis 700 °C bei einer Temperaturabfallgeschwindigkeit von beispielsweise 5 °C/s Umverteilung und Beseitigung mit I auf. Folglich ist Va in einem Hauptbereich nicht gleichmäßig verteilt.
  • Wenn ein Wafer in einem solchen Zustand einer Wärmebehandlung bei beispielsweise 800 °C unterworfen wird, wird Sauerstoff in einem Bereich mit hoher Va-Konzentration jäh geclustert, der Sauerstoff wird jedoch nicht in einem Bereich mit niedriger VA-Konzentration geclustert.
  • In diesem Zustand wird anschließend eine Wärmebehandlung bei beispielsweise 1000 °C über einen festgesetzten Zeitraum durchgeführt, der geclusterte Sauerstoff wird wächst und die BMDs werden ausgebildet. Wie oben beschrieben werden beim Durchführen der Sauerstoffpräzipitation-Wärmebehandlung an dem Silicium-Wafer, der der RTA-Behandlung unterzogen wird, die BMDs mit einer Verteilung in Wafertiefenrichtung gemäß einem Va-Konzentrationsprofil ausgebildet, das durch die RTA-Behandlung ausgebildet wird.
  • Daher wird das gewünschte Va-Konzentrationsprofil im Silicium-Wafer durch Durchführen der RTA-Behandlung ausgebildet, während Bedingungen wie die Atmosphäre, die Höchsttemperatur, die Retentionszeit und andere gesteuert werden, und auf das so gewonnene Silicium-Wafer wird die Sauerstoffpräzipitation-Wärmebehandlung angewendet, wodurch eine Silicium-Wafer hergestellt wird, der das gewünschte BMD-Profil in Tiefenrichtung aufweist.
  • Ferner offenbart Druckschrift JP 2003 - 297 839 A dass eine Oxidhaut auf einer Oberfläche ausgebildet wird, wenn die RTA-Behandlung in einer Sauerstoffgasatmosphäre durchgeführt wird, I von einer Oxidhautgrenzfläche implantiert wird und daher die BMD-Ausbildung unterdrückt wird. Auf diese Weise kann die RTA-Behandlung die BMD-Ausbildung abhängig von den Bedingungen wie dem Atmosphärengas, der maximalen Retentionstemperatur und anderen fördern oder gegenteilig diese unterdrücken. Da eine solche RTA-Behandlung ein Tempern ist, das über einen sehr kurzen Zeitraum durchgeführt wird, tritt eine Diffusion des Sauerstoffs nach außen kaum auf und eine Abnahme der Sauerstoffkonzentration in einer Oberflächenschicht kann ignoriert werden.
  • In Fall von Druckschrift JP 2001 - 203 210 A scheint kein Problem zu entstehen, selbst wenn die RTA-Behandlung durchgeführt wird, da keine eingewachsenen Defekte im Silicium-Wafer vorliegen, der ein Material sein kann. Wird jedoch eine TDDB-Eigenschaft (Time Dependent Dielectric Breakdown), die ein zeitbedingte Durchschlageigenschaft ist, die die Langzeitzuverlässigkeit einer Oxidhaut darstellt, gemessen, nachdem ein Silicium-Wafer vorbereitet wurde, dessen gesamte Ebene aus einem N-Bereich besteht, und die RTA-Behandlung in einem Nv-Bereich des Silicium-Wafers durchgeführt wird, wird eine TZDB-Eigenschaft (Time Zero Dielectric Breakdown), welche eine der Oxidhautzuverlässigkeiten ist, kaum vermindert, es besteht jedoch ein Problem darin, dass die TDDB-Eigenschaft vermindert ist.
  • Außerdem schlägt Druckschrift JP 2012 - 175 023 A ein Verfahren zum Durchführen einer RTA-Behandlung bei einer hohen Temperatur von 1300 °C oder darüber an einem Silicium-Wafer vor, dessen gesamte Ebene aus einer N Region besteht. Gemäß diesem Verfahren kann ein groß dimensioniertes Oxidpräzipitat, das ein Degradationsfaktor der TDDB-Eigenschaft sein kann, aufgelöst werden, da die Temperatur hoch ist, und eine hervorragende TDDB-Eigenschaft kann bereitgestellt werden. Darüber hinaus kann ein Silicium-Wafer gefertigt werden, der ein BMD-Profil aufweist, das auf der Diffusion von Va basiert. Da jedoch ein Temperaturunterschied zwischen einem Stift, der einen Wafer in einer RTA-Behandlungsvorrichtung hält, und dem Silicium-Wafer erheblich ist, entsteht in einem Abschnitt um den Stift eine hohe Belastung und es besteht ein Problem darin, dass Gleitversetzung erzeugt wird.
  • Außerdem offenbart Druckschrift JP 2001 - 517 871 A ein weiteres Verfahren zum Ausbilden einer DZ-Schicht in einer Oberflächenschicht. Dies ist ein Verfahren zum Anwenden von Lichtimpulsen von einer vorderen Oberfläche des Wafers über ungefähr eine bis fünf Sekunden zum Erwärmen der Oberfläche auf ungefähr 1000 °C, Befestigen einer rückseitigen Oberfläche des Wafers an einem Wärmeleiter, Aufrechterhalten desselben bei einer Temperatur von weniger als 900 °C, um eine Temperaturverteilung von der vorderen Oberfläche des Wafers zur rückseitigen Oberfläche herabzusetzen, und infolgedessen Ausbilden der DZ-Schicht in der Umgebung der vorderen Oberfläche. Jedoch besteht gemäß einem solchen Verfahren ein Problem darin, dass ein Kontaktabschnitt dazu neigt beschädigt oder kontaminiert zu werden und sich die Kontamination möglicherweise von einem Element des Wärmeableiters ausbreitet, da die rückseitige Oberfläche des Wafers in Kontakt mit dem Wärmeableiter gebracht werden muss.
  • Verfahren zur Herstellung eines Silicium-Wafers, der eine denudierde Zone in einer Oberflächenschicht aufweist, durch Durchführen einer Wärmebehandlung an einem zu behandelnden Silicium-Wafer, sind u.a. bekannt aus der US 2009 / 0 242 843 A1. Die Verwendung von Xenon-Lampen zur Wärmebehandlung von Substraten wird in der US 2008 / 0 292 523 A1 offenbart.
  • OFFENBARUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDES PROBLEM
  • In Anbetracht des Problems ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Silicium-Wafers bereitzustellen, mit dem BMDs in einem Hauptbereich eines Wafers durch eine Sauerstoffpräzipitation-Wärmebehandlung oder dergleichen hochdicht ausgebildet werden, um eine hohe Getterungseigenschaft bereitzustellen, und gleichzeitig eingewachsene Defekte oder Oxidpräzipitationskeime, die an einer Einkristall-Züchtungsphase ausgebildet werden, nur in einer Wafer-Oberflächenschicht beseitigt werden, um das Herstellen eines Silicium-Einkristallwafers zu ermöglichen, der eine hervorragende TDDB-Eigenschaft aufweist.
  • MITTEL ZUR PROBLEMLÖSUNG
  • Um die Aufgabe zu lösen, stellt die vorliegende Erfindung ein Verfahren zum Herstellen eines Silicium-Wafers (19) bereit, der eine denudierte Zone in einer Oberflächenschicht aufweist, durch Durchführen einer Wärmebehandlung an einem zu behandelnden Silicium-Wafer, das Verfahren umfassend:
    • einen Schritt A des Durchführens einer ersten RTA-Behandlung von 0,01 ms oder darüber und 100 ms oder darunter nur an einer oberen Oberflächenschicht des zu behandelnden Silicium-Wafers (19) bei einer Temperatur von 1300 °C bis 1412 °C
    • unter Verwendung einer ersten Wärmequelle (13), die den von oben zu behandelnden Silicium-Wafer erhitzt; und einen Schritt B des Haltens des zu behandelnden Silicium-Wafers bei einer Temperatur, die 1100 °C oder darüber und weniger als 1300 °C beträgt, über eine Sekunde oder darüber und 100 Sekunden oder darunter mittels einer zweiten RTA-Behandlung unter Verwendung einer zweiten Wärmequelle (14), die den zu erwärmenden Silicium-Wafer erhitzt, und Senken der Temperatur mit einer Temperaturabfallgeschwindigkeit von 30 °C/s oder darüber und 150 °C/s oder darunter, wobei Schritt A während Schritt B durchgeführt wird und der zu behandelnde Silicium-Wafer anhand der zweiten Wärmequelle (14) in Schritt B von unten erhitzt wird.
  • Gemäß einem solchen Herstellungsverfahren können eingewachsene Defekte und Oxidpräzipitationskeime in Schritt A nur in der Oberflächenschicht aufgelöst werden, indem die erste Wärmequelle zum Realisieren der hervorragenden TDDB-Eigenschaft verwendet wird, und gleichzeitig können Leerstellen in einem Hauptbereich in Schritt B unter Verwendung der zweiten Wärmequelle eingefroren werden. Daher können die BMDs in einem Hauptbereich durch eine Sauerstoffpräzipitation-Wärmebehandlung oder dergleichen hochdicht ausgebildet werden.
  • Gemäß einem solchen Herstellungsverfahren kann die Anzahl der Vorrichtungen, die für die schnelle Wärmebehandlung des Wafers verwendet werden, eins sein, was günstig ist. Da Schritt A durchgeführt wird, während der Wafer in Schritt B erhitzt und bei der Temperatur gehalten wird, kann außerdem die Oberflächenschicht in Schritt A weiter sicher auf 1300 °C oder darüber erhitzt werden.
  • Darüber hinaus wird vorzugsweise eine Xenonlampe als die erste Wärmequelle verwendet.
  • Wenn eine solche Wärmequelle als die erste Wärmequelle verwendet wird, kann das Erwärmen leicht und schnell durchgeführt werden, um eine hohe Temperatur von 1300 °C oder darüber zu erreichen und die Wafer-Oberflächenschicht kann in radialer Richtung gleichmäßig erhitzt werden.
  • Außerdem wird vorzugsweise eine Halogenlampe als die zweite Wärmequelle verwendet.
  • Wenn eine solche Wärmequelle als die zweite Wärmequelle verwendet wird, kann eine zweite schnelle Wärmebehandlung leicht durchgeführt werden.
  • Ferner wird der zu behandelnde Silicium-Wafer vorzugsweise aus einem Silicium-Einkristallingot geschnitten, der anhand eines Czochralski-Verfahrens gezüchtet wurde und eine Sauerstoffkonzentration von 7 ppma oder höher und 20 ppma oder niedriger aufweist.
  • Gemäß einem solchen zu behandelnden Silicium-Wafer können die Oxidpräzipitationskeime in der Oberflächenschicht sicherer beseitigt werden, da keine übermäßige Menge oder Größe der Oxidpräzipitationskeime vorliegt. Daneben kann wirksam verhindert werden, dass Sauerstoff durch die Wärmebehandlung im Bauteilprozess nach dem Ausbilden einer DZ-Schicht durch die erste schnelle Wärmebehandlung und die zweite schnelle Wärmebehandlung leicht wieder ausgefällt wird. Daher wird verhindert, dass die BMDs in der zuvor ausgebildeten DZ-Schicht erneut hervorgebracht werden. Andererseits können im Hauptbereich die Oxidpräzipitationskeime ausreichend gezüchtet werden, um die BMDs auszubilden, die eine Getterungsfunktion aufweisen.
  • Daneben wird der zu behandelnde Silicium-Wafer vorzugsweise aus einem Silicium-Einkristallingot geschnitten, der anhand eines Czochralski-Verfahrens gezüchtet wurde, und weist eine Stickstoffkonzentration von 1 × 1011 bis 1 × 1015 Atomen/cm3 auf.
  • Gemäß einem solchen zu behandelnden Silicium-Wafers kann eine Größe der eingewachsen Defekte reduziert werden, und daher können Defekte im Oberflächenschichtbereich im Vergleich zu einem Fall, in dem kein Dotieren mit Stickstoff durchgeführt wird, weiter sicher beseitigt werden, wodurch eine hohe dielektrische Durchschlagfestigkeit der Oxidhaut bereitgestellt wird. Da Stickstoff enthalten ist wird darüber hinaus die Wafer-Festigkeit erhöht und das Erzeugen von Gleitversetzungen während der Wärmebehandlung kann vorzugsweise vermieden werden. Daneben kann ein Steuerbereich über die BMDs erhöht werden, da ein Ausbilden der BMDs gefördert wird.
  • Ferner wird der zu behandelnde Silicium-Wafer vorzugsweise aus einem Silicium-Einkristallingot geschnitten, der anhand eines Czochralski-Verfahrens gezüchtet wurde und eine Kohlenstoffkonzentration von 1 × 1016 bis 1 × 1017 Atomen/cm3 aufweist.
  • Gemäß einem solchen zu behandelnden Silicium-Wafer können nach der ersten schnellen Wärmebehandlung, die eine Wärmebehandlung für nur die Oberflächenschicht ist, und einer zweiten schnellen Wärmebehandlung ferner die BMDs im Hauptbereich durch die Wärmebehandlungen im Bauteilprozess leicht ausgebildet werden, und es kann ein Bauteil ausgebildet werden, das eine höhere Getterungsfähigkeit aufweist. Daneben kann das Erzeugen von Gleitversetzungen wirksam gehemmt werden.
  • Darüber hinaus wird der zu behandelnde Silicium-Wafer vorzugsweise aus einem Silicium-Einkristallingot geschnitten, der anhand eines Czochralski-Verfahrens gezüchtet wurde und dessen gesamte Ebene in radialer Richtung ein N-Bereich ist.
  • In einem solchen Silicium-Wafer liegen keine eingewachsen Defekte wie COPs oder OSF-Keime vor, sondern es liegen nur die Oxidpräzipitationskeime vor, die bei geringeren Temperaturen in kürzerer Zeit beseitigt werden können als die eingewachsenen Defekte beseitigt werden können, und daher kann die hervorragende TDDB-Eigenschaft bereitgestellt werden.
  • WIRKUNG DER ERFINDUNG
  • Gemäß dem Verfahren zum Herstellen eines Silicium-Wafers der vorliegenden Erfindung kann ein Silicium-Einkristallwafer, der eine hohe dielektrische Durchschlagfestigkeit einer Oxidhaut aufweist und in dem die BMDs in dessen Hauptbereich hochdicht ausgebildet sein können, durch Sauerstoffpräzipitation-Wärmebehandlung oder dergleichen hergestellt werden. Daneben muss in der vorliegenden Erfindung im Unterschied zu beispielsweise dem herkömmlichen Verfahren, keine rückseitige Oberfläche in Kontakt mit dem Wärmeableiter gebracht werden und höhere Bauteileigenschaften können mit weniger Kontamination oder Beschädigung bereitgestellt werden.
  • Figurenliste
  • Es zeigen:
    • 1 ein Flussdiagramm, das ein Beispiel für eine Vorgehensweise eines Verfahrens zum Herstellen eines Silicium-Wafer gemäß der vorliegenden Erfindung zeigt;
    • 2 eine schematische Ansicht, die ein Beispiel für eine Vorrichtung zum Ziehen eines Einkristalls zeigt, die in dem Verfahren zum Herstellen eines Silicium-Wafers gemäß der vorliegenden Erfindung verwendet werden kann;
    • 3 eine schematische Ansicht, die ein Beispiel für eine Wärmebehandlungsvorrichtung zeigt, die in dem Verfahren zum Herstellen eines Silicium-Wafers gemäß der vorliegenden Erfindung verwendet werden kann;
    • 4 eine beispielhafte Zeichnung zum Erläutern, wie sich Kristalldefekte im Verhältnis zu einer Ziehgeschwindigkeit ändern; und
    • 5 Messergebnisse von TDDB im Beispiel und Vergleichsbeispielen 1 und 2, wobei (a) ein Messergebnis des Beispiels zeigt, (b) ein Messergebnis des Vergleichsbeispiels 1 zeigt und (c) ein Messergebnis von Vergleichsbeispiel 2 zeigt.
  • BESTE METHODE(N) ZUR AUSFÜHRUNG DER ERFINDUNG
  • Die vorliegende Erfindung wird nun nachstehend ausführlich beschrieben.
  • Wie oben beschrieben müssen beim Herstellen eines Silicium-Wafers BMDs, die zu Getterstellen werden, in einem Hauptbereich des Wafers ausgebildet werden und die dielektrische Durchschlagfestigkeit einer Oxidhaut muss erhöht werden.
  • Um einen Silicium-Wafer bereitzustellen, der eine hervorragende dielektrische Durchschlagfestigkeit einer Oxidhaut und hohe BMD-Dichte aufweist, liegt als herkömmliches Verfahren beispielsweise ein Verfahren auf Grundlage einer Hochtemperatur-RTA-Behandlung vor. Beispielsweise kann ein Verfahren zum Durchführen der Hochtemperatur-RTA-Behandlung von 1300 °C oder darüber aufgrund des in Druckschrift JP 2012 - 175 023 A offenbarten Verfahrens in Betracht gezogen werden. Im Fall dieses Verfahrens kann die hervorragende dielektrische Durchschlagfestigkeit der Oxidhaut bereitgestellt werden, da groß dimensionierte Oxidpräzipitate aufgelöst werden können, die das Degradieren der dielektrischen Durchschlagfestigkeit der Oxidhaut verursachen können. Ferner ermöglicht das Implantieren von Va das hochdichte Ausbilden von BMDs.
  • Jedoch wurde infolge ernsthafter Untersuchungen, die von den betreffenden Erfindern durchgeführt wurden, entdeckt, dass das in Druckschrift JP 2012 - 175 023 A offenbarte Verfahren zum Erzeugen von Gleitversetzung führen kann, da eine Temperatur der RTA-Behandlung hoch ist. Ferner wurde infolge der ernsthaften Untersuchungen entdeckt, dass die RTA-Behandlung bei 1200 °C oder darunter nicht zum Erzeugen von Gleitversetzungen führt, sondern die hohe dielektrische Durchschlagfestigkeit der Oxidhaut nicht bereitstellen kann.
  • Infolge wiederholter Untersuchung der Probleme, zogen die betreffenden Erfinder in Betracht, dass diese Probleme durch das Durchführen von zwei verschiedenartigen schnellen Wärmebehandlungen gelöst werden können, insbesondere Erwärmen einer Oberflächenschicht und eines Hauptbereichs mit unterschiedlichen Temperaturen, und dadurch die vorliegende Erfindung abgeschlossen werden kann.
  • Obwohl das Verfahren zum Herstellen eines Silicium-Wafers gemäß der vorliegenden Erfindung nun nachstehend ausführlich mit Bezug auf die Zeichnungen beschrieben wird, ist die vorliegende Erfindung nicht darauf beschränkt.
  • 1 ist ein Flussdiagramm, das ein Beispiel für eine Vorgehensweise zum Implementieren des Verfahrens zum Herstellen eines Silicium-Wafers gemäß der vorliegenden Erfindung zeigt.
  • Zuerst wird ein Gesamtfluss der Implementierungsvorgehensweise beschrieben. Zuerst wird der zu behandelnde Silicium-Wafer vorbereitet. Der hierin vorbereitete Silicium-Wafer unterliegt keinen besonderen Einschränkungen, die Qualität eines zu behandelnden Silicium-Wafers kann jedoch im Voraus bestimmt werden, sodass der Silicium-Wafer mit der gewünschten Qualität anhand des Herstellungsverfahrens gemäß der vorliegenden Erfindung bereitgestellt werden kann.
  • Wie oben beschrieben kann als Verfahren zum Ausstatten des zu behandelnden Silicium-Wafers mit gewünschter Qualitäten (BMDs, eingewachsene Defekte und dergleichen) beispielsweise in Betracht gezogen werden, jede Bedingung zum Zeitpunkt des Ziehens eines Silicium-Einkristallingots, der die Basis des zu behandelnden Silicium-Wafers sein kann, anhand eines Czochralski-Verfahrens einzustellen.
  • Dann wird, wie in 1 gezeigt, eine Wärmebehandlung an dem so gewonnenen zu behandelnden Silicium-Wafer durchgeführt, sodass der Silicium-Wafer hergestellt werden kann, der in einer Oberflächenschicht eine denudierte Zone aufweist und eine Getterungsfähigkeit verleihen kann. Gemäß dem Verfahren zum Herstellen eines Silicium-Wafers der vorliegenden Erfindung, werden mindestens ein Schritt A und ein Schritt B ausgeführt, die unten beschrieben werden. Schritt A führt eine erste RTA-Behandlung einer oberen Oberflächenschicht nur an der Oberseite des zu behandelnden Silicium-Wafers bei einer Temperatur von 1300 °C oder darüber und einem Silicium-Schmelzpunkt (1412 °C) oder darunter über 0,01 ms oder darüber und 100 ms oder darunter anhand einer ersten Wärmequelle durch, die den zu behandelnden Silicium-Wafer von oben erhitzt. Schritt B hält den zu behandelnden Silicium-Wafer bei einer Temperatur von 1100 °C oder darüber und weniger als 1300 °C über eine Sekunde oder darüber und 100 Sekunden oder darunter mittels einer zweiten RTA-Behandlung unter Verwendung einer zweiten Wärmequelle durch, die den zu behandelnden Silicium-Wafer erhitzt, und senkt dann eine Temperatur mit einer Temperaturabfallgeschwindigkeit von 30 °C/s oder darüber und 150 °C/s oder darunter. Wenn die oben beschriebenen Schritte A und B durchgeführt werden, kann die Oberflächenschicht des zu behandelnden Silicium-Wafers defektfrei sein. Daher kann gemäß der vorliegenden Erfindung ein Silicium-Wafer hergestellt werden, der eine hohe dielektrische Durchschlagfestigkeit einer Oxidhaut aufweist und das Ausbilden von BMDs mit hoher Dichte in einem Hauptbereich ermöglicht.
  • Schritt A wird während des Schritts B durchgeführt. Beispielsweise kann Schritt A während des Haltens bei der oben in Schritt B genannten Temperatur durchgeführt werden. Dadurch kann die Oberflächenschicht in Schritt A sicher auf 1300 °C oder darüber erhitzt werden. In diesem Fall wird in Schritt B der zu behandelnde Silicium-Wafer anhand der zweiten Wärmequelle von unten erhitzt.
  • Hier werden nun Beispiele einer Vorrichtung, die das Herstellen eines Silicium-Einkristalls ermöglicht, aus dem der zu behandelnde Silicium-Wafer ausgeschnitten wird, beziehungsweise eine Vorrichtung beschrieben, die das Durchführen von Wärmebehandlungen am zu behandelnden Silicium-Wafer ermöglicht.
  • 2 ist eine schematische Ansicht, die ein Beispiel für eine Vorrichtung zum Ziehen eines Einkristalls zeigt, die in dem Verfahren zum Herstellen eines Silicium-Wafer gemäß der vorliegenden Erfindung verwendet werden kann. Zum Zeitpunkt des Ziehens eines Silicium-Einkristalls, beispielsweise anhand des Czochralski-Verfahrens, kann eine solche Vorrichtung zum Ziehen eines Einkristalls, wie in 2 gezeigt, verwendet werden. Wie in 2 gezeigt, besteht diese Vorrichtung zum Ziehen eines Einkristalls 1 aus einer Ziehkammer 2, einem Tiegel 3, der in der Ziehkammer 2 vorgesehen ist, einer Heizvorrichtung 4, die um den Tiegel 3 angeordnet ist, einer Tiegelhaltewelle 5 und deren Drehmechanismus (nicht gezeigt), der den Tiegel 3 dreht, ein Impfkristall-Spannfutter 7, das einen Impfkristall 6 aus Silicium hält, einem Draht 8, der das Impfkristall-Spannfutter 7 zieht, und einem Aufnahmemechanismus (nicht gezeigt), der den Draht 8 dreht oder aufnimmt. Außerdem ist ein wärmeisolierendes Material 9 um eine Peripherie der Heizvorrichtung 4 angeordnet. Ein Silicium-Einkristall 10 wird vom Draht 8 aus einer Silicium-Schmelze 11 gezogen, die ein Ausgangsmaterial ist.
  • Als Nächstes wird die Vorrichtung beschrieben, die Wärmebehandlung an dem Silicium-Wafer durchführt, der aus dem Silicium-Einkristall 10 geschnitten wird, der von der Vorrichtung zum Ziehen eines Einkristalls 1 gezogen wurde. 3 ist eine schematische Ansicht, die ein Beispiel für eine Wärmebehandlungsvorrichtung zeigt, die in dem Verfahren zum Herstellen eines Silicium-Wafers gemäß der vorliegenden Erfindung verwendet werden kann. Die in 3 gezeigte Wärmebehandlungsvorrichtung (nachstehend auch als FLA-Ausrüstung bezeichnet) weist eine aus Quarz gefertigte Kammer 12 auf, und in dieser Kammer 12 wird ein Silicium-Wafer 19 thermisch behandelt.
  • Darüber hinaus wird in der in 3 gezeigten FLA-Vorrichtung die erste schnelle Wärmebehandlung unter Verwendung von Xe-Blitzlampen (Xenonlampen) 13 durchgeführt, die an einem oberen Abschnitt der Kammer angeordnet sind. Die zweite schnelle Wärmebehandlung wird unter Verwendung von Halogenlampen 14 durchgeführt, die an einem unteren Abschnitt der Kammer angeordnet sind. In diesem Fall ist die erste schnelle Wärmebehandlung Blitzlampentemperung (Flash Lamp Annealing, FLA: eine Wärmebehandlung mit schnellem Temperaturanstieg/- abfall), die über einen sehr kurzen Zeitraum durchgeführt wird. Daher kann die in 3 gezeigte FLA-Vorrichtung die FLA, die die erste schnelle Wärmebehandlung darstellt, während der zweiten schnellen Wärmebehandlung (insbesondere während des Haltens der hohen Temperatur der RTA) durchführen. Es ist anzumerken, dass die erste Wärmequelle, die zweite Wärmequelle, die erste schnelle Wärmebehandlung und die zweite schnelle Wärmebehandlung nicht hierauf beschränkt sind und getrennt durchgeführt werden können.
  • Eine nicht dargestellte Wafer-Einführungsöffnung, die anhand eines Schiebeventils offenbar/schließbar ausgebildet ist, ist in einem Auto-Shutter 15 vorgesehen. Ferner ist der Silicium-Wafer 19 auf einem Trägerabschnitt 17 angeordnet, der auf einem Quarztablett 16 ausgebildet ist. Außerdem ist die Kammer 12 mit einem nicht dargestellten Spezialfenster zur Temperaturmessung vorgesehen und eine Temperatur des Silicium-Wafers 19 kann mittels eines Pyrometers 18 durch das Spezialfenster gemessen werden, das außerhalb der Kammer 12 angebracht ist. Wie oben beschrieben können die Vorrichtung zum Ziehen eines Einkristalls und die Wärmebehandlungsvorrichtung verwendet werden, die Gegenstücken in den herkömmlichen Beispielen entsprechen und ihr Aufbau unterliegt keinen besonderen Einschränkungen.
  • Nachstehend wird nun jeder Schritt im Flussdiagramm in 1 ausführlich beschrieben. Wie oben beschrieben wird zuerst der zu behandelnde Silicium-Wafer vorbereitet. Wie später beschrieben kann bei der ersten schnellen Wärmebehandlung im Herstellungsverfahren gemäß der vorliegenden Erfindung kann, die Qualität des zu behandelnden Silicium-Wafers in einer Vorbereitungsphase festgelegt werden, sodass die Defekte bei niedrigen Temperaturen in kurzer Zeit beseitigt werden können, da nur die obere Oberflächenschicht dieses zu behandelnden Silicium-Wafers erhitzt wird, um die eingewachsen Defekte zu beseitigen.
  • Beispielsweise kann zum Zeitpunkt des Ziehens des Silicium-Einkristalls unter Verwendung der in 2 gezeigten Vorrichtung zum Ziehen eines Einkristalls 1 V/G eingestellt werden, indem eine Ziehgeschwindigkeit V geändert wird (V/G kann eingestellt werden, indem eine heiße Zone zum Verändern von G geändert wird), sodass der zu ziehende Einkristall ein Einkristall sein kann, dessen gesamte Ebene in radialer Richtung ein N-Bereich ist. Es versteht sich, dass eine gesamte Ebene in radialer Richtung eines Silicium-Wafers, der aus diesem Kristall geschnitten wird, die N-Bereich ist und in diesem Wafer keine eingewachsenen Defekte vorliegen.
  • Da in diesem Silicium-Wafer des N-Bereichs nur Oxidpräzipitationskeime vorliegen und diese durch eine Wärmebehandlung bei einer relativ niedrigeren Temperatur beseitigt werden können, können die Kosten oder die Behandlungsdauer, die zum Ausbilden der DZ-Schicht erforderlich sind, weiter reduziert werden. Dies ist auch zum Verringern von Kontamination oder Unterdrücken der Gleitversetzungsbildung wirksam.
  • Hier wird vorzugsweise die Sauerstoffkonzentration in diesem Silicium-Einkristall auf 7 ppma oder höher und 20 ppma oder niedriger eingestellt. Ist die Sauerstoffkonzentration auf diese Weise 7 ppma oder höher, werden die Oxidpräzipitationskeime durch die Wärmebehandlung gezüchtet, und die BMDs werden in dem Bauteilprozess ausgebildet, und die Getterungsfunktion kann bereitgestellt werden, da die eingewachsenen Oxidpräzipitationskeime im Einkristall oder dem daraus ausgeschnittenen Silicium-Wafer auf geeignete Weise vorliegen.
  • Ferner nehmen die Größe der eingewachsen Defekte oder der Oxidpräzipitationskeime, die während dem Kristallzüchten ausgebildet werden, nicht über das Notwendige zu, da die Sauerstoffkonzentration 20 ppma oder niedriger ist, und die Oxidpräzipitationskeime in der Oberflächenschicht können sicherer beseitigt werden. Da ein ursprünglicher Sauerstoffübersättigungsgrad nicht zu hoch ist, ermöglicht das Beseitigen der Oxidpräzipitationskeime in der Oberflächenschicht durch die erste schnelle Wärmebehandlung außerdem, dass der Sauerstoff wirksam daran gehindert wird, wieder auszufällen, selbst wenn die Wärmebehandlung im Bauteilprozess durchgeführt wird, wodurch das Erscheinen von BMDs auf der Oberfläche vermieden wird.
  • Wie oben beschrieben fällt die Sauerstoffkonzentration vorzugsweise in den oben genannten Bereich, sodass die neuen Oxidpräzipitationskeime nicht durch die normale Bauteilwärmebehandlung ausgebildet werden. Die Sauerstoffkonzentration wird besonders bevorzugt auf 15 ppma oder niedriger eingestellt.
  • Ferner weist der Silicium-Einkristall vorzugsweise eine Stickstoffkonzentration von 1 × 1011 bis 1 × 1015 Atomen/cm3 auf. Wenn Stickstoff mit dieser Konzentration enthalten ist, kann die Größe der eingewachsen Defekte reduziert werden, und daher können die Defekte in der Oberflächenschicht im Vergleich zu einem Fall, in dem kein Dotieren mit Stickstoff durchgeführt wird, sicher beseitigt werden, was wirksam ist. Darüber hinaus ist auch bekannt, dass das Ausbilden der BMDs gefördert wird oder die mechanische Festigkeit eines Wafers zunimmt, wenn der Stickstoff enthalten ist, es bestehen Vorteile, dass das Erzeugen von Gleitversetzungen zum Zeitpunkt der Wärmebehandlung unterdrückt werden und ein Steuerbereich über die BMDs im Hauptbereich vergrößert werden kann.
  • Daneben weist der Silicium-Einkristall vorzugsweise eine Kohlenstoffkonzentration von 1 × 1016 bis 1 × 1017 Atomen/cm3 auf. Es ist bekannt, dass die BMDs durch die Wärmebehandlung im Bauteilprozess leicht ausgebildet werden können, wenn der Kohlenstoff auf diese Weise mit dieser Konzentration enthalten ist, was vorteilhaft ist. Ferner wirkt der Kohlenstoff als Katalysator, wenn der Sauerstoff eine Versetzung, etwa eine Gleitversetzung, fixiert und dadurch die Gleitversetzungen unterdrückt.
  • Es ist anzumerken, dass diese Konzentrationen durch Verwendung eines Verfahrens angepasst werden können, das dem in den herkömmlichen Beispielen entspricht. Beispielsweise kann im Fall der Stickstoffkonzentration ein Silicium-Wafer oder dergleichen, der anhand des Czochralski-Verfahrens mit Stickstoff dotiert ist, in ein Ausgangsmaterial in einem Tiegel gegeben werden, um seine Konzentration einzustellen.
  • Wie oben beschrieben ist außerdem die gesamte Ebene in der radialen Richtung des Silicium-Einkristalls vorzugsweise der N-Bereich. Die eingewachsen Defekte, beispielsweise COPs oder OSF-Keime, liegen in einem aus einem solchen N-Bereich-Einkristallingot geschnittenen Silicium-Wafer nicht vor, und es liegen nur die Oxidpräzipitationskeime vor, die bei einer niedrigeren Temperatur als die eingewachsenen Defekte beseitigt werden können. Daher reduziert die vorliegende Erfindung, die die Oberflächenschicht defektfrei macht, wirksam die Kosten der Wärmebehandlung. Darüber hinaus, kann die Wärmebehandlung bei niedrigeren Temperaturen durchgeführt werden, was für eine Abnahme der Kontamination oder von Gleitversetzungen vorteilhaft ist.
  • Das Schneiden wird an dem Silicium-Einkristall durchgeführt, der unter Einstellen der eingewachsen Defekte, der Sauerstoffkonzentration und anderen gezogen wurde, und dieses geschnittene Stück kann als der zu behandelnde Silicium-Wafer verwendet werden.
  • Dann werden die Wärmebehandlungen, die Schritt A und Schritt B umfassen, an dem so bereitgestellten zu behandelnden Silicium-Wafer durchgeführt. Die Schritte A und B sind schnelle Wärmebehandlungen. Obwohl die Bedingungen der schnellen Wärmebehandlung in Schritt A und Schritt B wie oben beschrieben sind, werden sie nachstehend ausführlicher beschrieben. Wenn Schritt A durchgeführt wird, können die groß dimensionierten Oxidpräzipitate aufgelöst werden, die ein Degradieren der TDDB-Eigenschaften verursachen können. Zu diesem Zeitpunkt ist eine Temperaturzunahme einer rückseitigen Oberfläche (einer unteren Seite des Wafers) klein, da die Erwärmungszeit zum Erreichen von 1300 °C oder darüber sehr kurz ist, und das Erzeugen von Gleitversetzungen kann unterdrückt werden. Wenn Schritt B unter den beschriebenen Bedingungen durchgeführt wird, können Leerstellen in einem Hauptbereich des Wafers eingefroren werden, wodurch hohe BMD-Dichte vorgesehen wird.
  • Zu diesem Zeitpunkt können Schritt A und Schritt B getrennt durchgeführt werden, wenn eine Vorrichtung, die die zweite Wärmequelle aufweist, und eine Vorrichtung, die die zweite Wärmequelle aufweist, jeweils entsprechend vorbereitet werden. In diesem Fall kann eine Erwärmungsatmosphäre abhängig von Schritt A und Schritt B geändert werden. Darüber hinaus kann Schritt A während Schritt B durchgeführt werden, wenn eine Vorrichtung, die die erste Wärmequelle und die zweite Wärmequelle aufweist, beispielsweise eine in 3 gezeigte FLA-Vorrichtung, vorbereitet wird. In diesem Fall kann die Anzahl der Vorrichtungen, die zum Herstellen von Wafern verwendet wird, eins sein.
  • Als erste Wärmequelle kann in diesem Fall eine Vorrichtung zum Lasertempern oder dergleichen verwendet werden, vorzugsweise wird jedoch eine Blitzlampe verwendet, in der ein seltenes Gas, etwa ein Xenon eingeschlossen ist, beispielsweise eine Xe-Blitzlampe. In diesem Fall kann das Erwärmen wie später beschrieben leicht bei einer Temperatur von 1300 °C oder darüber ausgeführt werden, und die gesamte Ebene von jedem Wafer in radialer Richtung kann gleichmäßig erhitzt werden.
  • Daneben kann als zweite Wärmequelle eine Halogenlampe verwendet werden. Folglich kann die zweite schnelle Wärmebehandlung leicht durchgeführt werden.
  • Hier ist eine Erwärmungstemperatur (insbesondere eine Höchsttemperatur beim Erwärmen), die von der ersten Wärmequelle bereitgestellt wird, auf 1300 °C oder darüber und einem Schmelzpunkt von Silicium (1412 °) oder darunter eingestellt. Wenn die Erwärmungstemperatur der ersten Wärmequelle niedriger als 1300 °C ist, können die eingewachsenen Defekte und die Oxidpräzipitationskeime in der Oberflächenschicht nicht ausreichend aufgelöst werden. Wenn die Erwärmungstemperatur der ersten Wärmequelle den Schmelzpunkt von Silicium überschreitet, wird der zu behandelnde Silicium-Wafer möglicherweise verformt.
  • Ferner wird eine Erwärmungszeit, die von der ersten Erwärmungsquelle bereitgestellt wird (eine Gesamtstrahlungszeit in Schritt A des Blitzlampentemperns), auf 0,01 ms oder darüber und 100 ms oder darunter eingestellt. Wenn die Erwärmungszeit der ersten Wärmequelle niedriger als 0,01 ms ist, können die eingewachsenen Defekte und die Oxidpräzipitationskeime in der Oberflächenschicht auf einer Wafer-Oberseite (einer vorderen Seite) nicht ausreichend aufgelöst werden. Wenn die Erwärmungstemperatur der ersten Wärmequelle 100 ms überschreitet, können daneben möglicherweise Gleitversetzung erzeugt werden. Vorzugsweise wird die Erwärmungszeit der ersten Wärmequelle auf 20 ms oder darunter eingestellt, insbesondere um eine Temperaturzunahme auf der rückseitigen Oberfläche des Wafers zu vermeiden.
  • Darüber hinaus ist eine Erwärmungstemperatur, die von der zweiten Wärmequelle vorgesehen wird, auf 1100 °C oder darüber und niedriger als 1300 °C eingestellt. Wenn die von der zweiten Wärmequelle bereitgestellt Erwärmungstemperatur niedriger als 1100 °C ist, kann Va nicht implantiert werden und die BMD-Dichte kann nicht höher als diejenige vor der Wärmebehandlung sein. Außerdem werden Gleitversetzungen in einem Wafer hervorgebracht, wenn die von der zweiten Wärmequelle bereitgestellte Erwärmungstemperatur bei 1300 °C oder darüber liegt. Es ist anzumerken, dass das Einstellen der Erwärmungstemperatur der zweiten Wärmequelle auf 1150 °C oder darüber für das hochdichte Ausbilden der BMDs besonders zu bevorzugen ist.
  • Eine von der zweiten Wärmequelle bereitgestellte Erwärmungszeit wird auf eine Sekunde oder darüber und 100 Sekunden oder darunter eingestellt. Wenn die Erwärmungszeit der zweiten Wärmequelle weniger als eine Sekunde beträgt, können die Oxidpräzipitationskeime, die in der Ingotzüchtungsphase ausgebildet werden, nicht gezüchtet werden. Wenn die Erwärmungstemperatur der zweiten Wärmequelle 100 Sekunden überschreitet, nimmt die Produktivität ab.
  • Eine Temperaturabfallgeschwindigkeit bei der zweiten schnellen Wärmebehandlung ist auf 30 °C/s oder darüber und 150 °C/s oder darunter eingestellt. Wenn die Temperaturabfallgeschwindigkeit zum Zeitpunkt des schnellen Temperaturabfallens niedriger als 30 °C/s ist, können Leerstellen in einem Wafer nicht eingefroren werden, und die BMDs können nicht hochdicht ausgebildet werden. Ferner können die Gleitversetzungen in manchen Fällen durch schnelles Abkühlen hervorgebracht werden, wenn die Temperaturabfallgeschwindigkeit höher als 150 °C/s ist.
  • Es ist anzumerken, dass eine Temperaturanstiegsgeschwindigkeit in der zweiten schnellen Wärmebehandlung auf beispielsweise 30 °C/s oder darüber und 70 °C/s oder darunter eingestellt werden kann.
  • Wenn die Wärmebehandlungen unter den Bedingungen ausgeführt werden, kann ein Wafer bereitgestellt werden, der einen guten TDDB-Chipertrag von beispielsweise 90 % oder darüber aufweist, und in dem die BMDs von einer Bauteilwärmebehandlung oder dergleichen hochdicht ausgebildet werden können.
  • Außerdem können die erste schnelle Wärmebehandlung and die zweite schnelle Wärmebehandlung in einer nicht-oxidierenden Atmosphäre von Argon, Wasserstoff, Helium oder einem gemischten Gas dieser Metalle ausgeführt werden. Im Fall des Durchführens der ersten schnellen Wärmebehandlung (eine Wärmebehandlung eines Oberflächenschichtbereichs) und der zweiten schnellen Wärmebehandlung in der nicht-oxidierenden Atmosphäre auf diese Weise kann der Sauerstoff wirksam nach außen diffundiert werden, da die Gleichgewichtskonzentration von Saurestoff an der Oberfläche niedriger als diejenige der oxidierenden Atmosphäre ist. Folglich kann die Sauerstoffkonzentration nahe der Oberfläche verringert werden und schnell die Feststofflöslichkeitsgrenze oder darunter erreichen, und somit können die Oxidpräzipitationskeime oder die eingewachsen Defekte leichter beseitigt werden, wodurch insbesondere die Qualität der äußersten Oberflächenschicht verbessert wird. Wenn ferner die Wärmebehandlungsatmosphäre in der ersten schnellen Wärmebehandlung und der zweiten schnellen Wärmebehandlung Wasserstoff ist, erleichtert seine reduzierende Wirkung die auflösenden Defekte, die aufgrund der Oxidpräzipitate verursacht werden, und daher kann die Qualität der Oberfläche weiter verbessert werden.
  • Daneben können die erste schnelle Wärmebehandlung and die zweite schnelle Wärmebehandlung in einer nitridhautbildenden Atmosphäre durchgeführt werden, die Stickstoff und Ammoniak enthält. Es ist bekannt, dass im Fall des Durchführens der ersten schnellen Wärmebehandlung und der zweiten schnellen Wärmebehandlung in der nitridhautbildenden Atmosphäre auf diese Weise, wie in Druckschrift JP 2001 - 503 009 A beschrieben, Leerstellen wirksam in einen Wafer implantiert werden können und die implantierten Leerstellen Sauerstoffpräzipitation fördern. Das Implantieren von Leerstellen fördert auf diese Weise die Sauerstoffpräzipitation und gleichzeitig kann das Beseitigen der eingewachsen Oxidpräzipitationskeime während des Erwärmens unterdrückt werden. Das heißt, dass im Vergleich zu einem Fall, in dem das Erwärmen in einer Atmosphäre, die keine Leerstellenimplantation erfordert, anstatt in der nitridhautbildenden Atmosphäre durchgeführt wird, verhindert werden kann, dass eine Breite der DZ-Schicht über das notwendige Maß hinaus vergrößert wird und verkleinert werden kann. Wenn die DZ-Schicht schmal ist und ein Hauptbereich, der die BMDs aufweist, nahe an einem Bauteilbereich liegt, wird eine Diffusionsentfernung von Metallverunreinigungen, die während eines Bauteilprozesses gemischt werden, zum Erreichen der BMDs als Getterstellen verringert und die Metallverunreinigungen können leicht gegettert werden.
  • Andererseits können die erste schnelle Wärmebehandlung and die zweite schnelle Wärmebehandlung in einer nicht-oxidierenden sauerstoffhaltigen Atmosphäre ausgeführt werden. Im Fall des Durchführens der ersten schnellen Wärmebehandlung und der zweiten schnellen Wärmebehandlung in der oxidierenden Atmosphäre auf diese Weise wird Zwischengitter-Si (I) implantiert, die Oxidpräzipitationskeime neigen dazu, leicht aufgelöst zu werden, und daher kann die Breite der DZ-Schicht vergrößert werden. Alternativ kann die DZ-Schicht durch eine Wärmebehandlung bei einer niedrigeren Temperatur/in einem kürzeren Zeitraum ausgebildet werden.
  • Wie oben beschrieben ermöglicht das Verfahren zum Herstellen eines Silicium-Wafers gemäß der vorliegenden Erfindung das Bereitstellen eines Silicium-Wafers, der durch herkömmliche Verfahren nicht bereitgestellt werden kann, d. h. einen Silicium-Wafer, der hervorragende TDDB-Eigenschaften und eine hohe BMD-Dichte in einem Hauptbereich aufweist.
  • BEISPIELE
  • Die vorliegende Erfindung wird nun nachstehend unter Bezugnahme auf ein Beispiel und Vergleichsbeispiele eingehender beschrieben, die vorliegende Erfindung ist jedoch nicht auf diese beschränkt.
  • Ein zu behandelnder Silicium-Wafer wurde vorbereitet, in dem ein Nv-Bereich und ein Ni-Bereich gemischt sind, und das unten beschriebene Beispiel sowie die unten beschriebenen Vergleichsbeispiele 1 und 2 wurden ausgeführt.
  • Ein Leitfähigkeitstyp, ein spezifischer Widerstand, eine Sauerstoffkonzentration, ein Durchmesser und eine Kristallachsenausrichtung des Silicium-Wafers sind folgendermaßen.
    Leitfähigkeitstyp: P-Typ
    Spezifischer Widerstand: 17 bis 20 Ω·cm
    Sauerstoffkonzentration: 13 bis 14 ppma (JEITA)
    Durchmesser: 300 mm
    Kristallachsenausrichtung: <100>
    Es wurde kein Dotieren von Stickstoff und Kohlenstoff durchgeführt.
  • (Beispiel)
  • Das Herstellungsverfahren gemäß der vorliegenden Erfindung wurde unter Verwendung der in 3 gezeigten FLA-Vorrichtung durchgeführt. Es ist anzumerken, dass Schritt A kann während Schritt B durchgeführt wurde. Insbesondere wurde eine Temperatur eines vorbereiteten Wafers schnell von einer Raumtemperatur auf 1175 °C mit einer Temperaturanstiegsgeschwindigkeit von 50 °C/s erhöht (schneller Temperaturanstieg in Schritt B), die von einer Halogenlampe in einer gemischten Atmosphäre bereitgestellt wird, die 3 % NH3 und 97 % Ar enthält, wobei die in 3 gezeigte FLA-Vorrichtung verwendet wird, und über 10 Sekunden zum Vorerwärmen des Wafers gehalten (Halten in Schritt B), Bestrahlen unter Verwendung einer Xe-Blitzlampe wurde über 2 ms in diesem Zustand durchgeführt, um nur eine Oberflächenschicht auf einer Oberseite des zu behandelnden Silicium-Wafers auf 1350 °C zu erhitzen (Schritt A), und eine Temperaturabfallgeschwindigkeit von der vorläufigen Erwärmungstemperatur auf 700 °C oder darunter wurde auf 50 °C/s eingestellt, um ein schnelles Abkühlen auszuführen (schneller Temperaturabfall in Schritt B).
  • (Vergleichsbeispiel 1)
  • Wie im Beispiel wurde ein Wafer vorbereitet, seine Temperatur wurde schnell von einer Raumtemperatur auf 1175 °C mit einer Temperaturanstiegsgeschwindigkeit von 50 °C/s in einer gemischten Atmosphäre erhöht, die 3 % NH3 und 97 % Ar enthält, wobei eine handelsübliche Vorrichtung zum schnellen Erwärmen/schnellen Abkühlen (RTA-Vorrichtung) verwendet wurde, und über 10 Sekunden gehalten, und dann wurde der Wafer schnell mit einer Temperaturabfallgeschwindigkeit von 50 °C/s abgekühlt.
  • (Vergleichsbeispiel 2)
  • Wie im Beispiel wurde ein Wafer vorbereitet, seine Temperatur wurde schnell von einer Raumtemperatur auf 1000 °C mit einer Temperaturanstiegsgeschwindigkeit von 30 °C/s erhöht, die von einer Halogenlampe, in einer Atmosphäre bereitgestellt wird, die 100 % Ar enthält, wobei die in 3 gezeigte FLA-Vorrichtung verwendet wurde, und über 20 Sekunden gehalten, um den Wafer vorzuerwärmen, und Bestrahlen mittels der Xe-Blitzlampe wurde über 40 ms in diesem Zustand durchgeführt, um nur eine Oberflächenschicht auf einer Oberseite des zu behandelnden Silicium-Wafers auf 1300 °C zu erwärmen, und der Wafer wurde schnell bei einer Temperaturabfallgeschwindigkeit von 30 °C/s von der vorläufigen Erwärmungstemperatur auf 700 °C oder darunter abgekühlt.
  • Eine Gateoxidhaut mit einer Stärke von 25 nm wurde auf dem Wafer von jedem aus dem Beispiel und den Vergleichsbeispielen 1 und 2 ausgebildet, und dann wurden die TDDB-Eigenschaften bewertet.
  • 5 zeigt die TDDB-Messergebnisse im Beispiel und den Vergleichsbeispielen 1 und 2. In 5 zeigt (a) ein Messergebnis vom Beispiel, (b) zeigt das von Vergleichsbeispiel 1 und (c) das von Vergleichsbeispiel 2. Obwohl ein γ-Modus einen guten Chipertrag von 99% in sowohl dem Beispiel als auch dem Vergleichsbeispiel 2 erzielt wurde, war ein guter Chip-Ertrag von Vergleichsbeispiel 1 69 %. Dies beruht darauf, dass eine Erwärmungstemperatur der Wafer-Oberflächenschicht niedrig war und daher groß-dimensioniert Oxidpräzipitate, die die TDDB-Eigenschaften degradieren, in Vergleichsbeispiel 1 nicht erfolgreich aufgelöst wurden, die Wafer-Oberflächenschicht jedoch in sowohl dem Beispiel als auch Vergleichsbeispiel 2 ausreichend auf eine hohe Temperatur erhitzt wurde, was zum erfolgreichen Auflösen der Oxidpräzipitate keinen Defekten in der Oberflächenschicht führte.
  • Gleitversetzungen im Beispiel und den Vergleichsbeispielen 1 und 2 wurden anhand von Röntgen-Topographie bewertet, die Temperaturen auf rückseitigen Oberflächen waren in allen Beispielen niedrig und daher wurde keine Gleitversetzung bestätigt.
  • Ferner wurden die Wafer vom Beispiel und den Vergleichsbeispielen 1 und 2 in einer N2-Atmosphäre bei 800 °C über vier Stunden thermisch behandelt. Dann wurden die Temperaturen der Wafer auf 1000 °C mit einer Temperaturanstiegsgeschwindigkeit von 10 °C/min im gleichen Wärmebehandlungsofen erhitzt, eine Wärmebehandlung wurde bei 1000 °C über 16 Stunden durchgeführt und daraufhin wurden die Temperaturen auf 700 °C gesenkt, und die Wafer wurden herausgenommen. Anschließend wurde jeder Wafer in einer Einspannvorrichtung mit einem Winkel von ungefähr 22° befestigt, und schräges Polieren wurde durchgeführt. Dann wurde präferenzielles Ätzen zum Messen der BMD-Dichte mittels eines Mikroskops durchgeführt. Infolgedessen wurden die BMDs im Beispiel und in Vergleichsbeispiel 1 mit der Dichte von 5 × 109 Stück/cm3 ausreichend ausgebildet. Die gleichen wurden jedoch mit der Dichte von 5 × 108 Stück/cm3 in Vergleichsbeispiel 2 ausgebildet, und diese BMD-Dichte war kleiner als die des Beispiels und Vergleichsbeispiel 1. Als Grund dafür kann in Betracht gezogen werden, dass die vorläufige Erwärmungstemperatur im Vergleichsbeispiel 2 1000 °C war, was niedrig ist.
  • Wie oben beschrieben, ermöglicht das Beispiel das Fertigen des Wafers, der keine Gleitversetzung aufweist, in dem die BMDs hochdicht ausgebildet sind, und der die hervorragende TDDB-Eigenschaft aufweist.

Claims (7)

  1. Verfahren zum Herstellen eines Silicium-Wafers (19), der eine denudierte Zone in einer Oberflächenschicht aufweist, durch Durchführen einer Wärmebehandlung an einem zu behandelnden Silicium-Wafer, das Verfahren umfassend: einen Schritt A des Durchführens einer ersten RTA-Behandlung von 0,01 ms oder darüber und 100 ms oder darunter nur an einer oberen Oberflächenschicht des zu behandelnden Silicium-Wafers (19) bei einer Temperatur von 1300 °C bis 1412°C, unter Verwendung einer ersten Wärmequelle (13), die den von oben zu behandelnden Silicium-Wafer erhitzt; und einen Schritt B des Haltens des zu behandelnden Silicium-Wafers bei einer Temperatur, die 1100 °C oder darüber und weniger als 1300 °C beträgt, über eine Sekunde oder darüber und 100 Sekunden oder darunter mittels einer zweiten RTA-Behandlung unter Verwendung einer zweiten Wärmequelle (14), die den zu erwärmenden Silicium-Wafer erhitzt, und Senken der Temperatur mit einer Temperaturabfallgeschwindigkeit von 30 °C/s oder darüber und 150 °C/s oder darunter, wobei Schritt A während Schritt B durchgeführt wird und der zu behandelnde Silicium-Wafer anhand der zweiten Wärmequelle (14) in Schritt B von unten erhitzt wird.
  2. Verfahren zum Herstellen eines Silicium-Wafers (19) nach Anspruch 1, wobei eine Xenonlampe als die erste Wärmequelle (13) verwendet wird.
  3. Verfahren zum Herstellen eines Silicium-Wafers (19) nach Anspruch 1 oder 2, wobei eine Halogenlampe als die zweite Wärmequelle (14) verwendet wird.
  4. Verfahren zum Herstellen eines Silicium-Wafers nach einem der Ansprüche 1 bis 3, wobei der zu behandelnde Silicium-Wafer (19) aus einem Silicium-Einkristallingot geschnitten wird, der anhand eines Czochralski-Verfahrens gezüchtet wurde und eine Sauerstoffkonzentration von 7 ppma oder höher und 20 ppma oder niedriger aufweist.
  5. Verfahren zum Herstellen eines Silicium-Wafers (19) nach einem der Ansprüche 1 bis 4, wobei der zu behandelnde Silicium-Wafer aus einem Silicium-Einkristallingot geschnitten wird, der anhand eines Czochralski-Verfahrens gezüchtet wurde, und eine Stickstoffkonzentration von 1 × 1011 bis 1 × 1015 Atomen/cm3 aufweist.
  6. Verfahren zum Herstellen eines Silicium-Wafers nach einem der Ansprüche 1 bis 5, wobei der zu behandelnde Silicium-Wafer (19) aus einem Silicium-Einkristallingot geschnitten wird, der anhand eines Czochralski-Verfahrens gezüchtet wurde, und eine Kohlenstoffkonzentration von 1 × 1016 bis 1 × 1017 Atomen/cm3 aufweist.
  7. Verfahren zum Herstellen eines Silicium-Wafers nach einem der Ansprüche 1 bis 6, wobei der zu behandelnde Silicium-Wafer (19) aus einem Silicium-Einkristallingot geschnitten wird, der anhand eines Czochralski-Verfahrens gezüchtet wurde und dessen gesamte Ebene in radialer Richtung ein N-Bereich ist.
DE112016000465.6T 2015-02-19 2016-01-07 Verfahren zur Fertigung von Silicium-Wafern Active DE112016000465B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015030213A JP6044660B2 (ja) 2015-02-19 2015-02-19 シリコンウェーハの製造方法
JP2015-030213 2015-02-19
PCT/JP2016/000050 WO2016132661A1 (ja) 2015-02-19 2016-01-07 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
DE112016000465T5 DE112016000465T5 (de) 2017-09-28
DE112016000465B4 true DE112016000465B4 (de) 2022-01-27

Family

ID=56689388

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016000465.6T Active DE112016000465B4 (de) 2015-02-19 2016-01-07 Verfahren zur Fertigung von Silicium-Wafern

Country Status (7)

Country Link
US (1) US10297463B2 (de)
JP (1) JP6044660B2 (de)
KR (1) KR102317547B1 (de)
CN (1) CN107210223B (de)
DE (1) DE112016000465B4 (de)
TW (1) TWI625789B (de)
WO (1) WO2016132661A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017058152A1 (en) * 2015-09-29 2017-04-06 Kimberly-Clark Worldwide, Inc. Materials that shrink in one dimension and expand in another dimension
JP6810591B2 (ja) * 2016-12-12 2021-01-06 株式会社Screenホールディングス シリコン基板の熱処理方法
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
CN109576796A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
CN109576795A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
JP7057122B2 (ja) * 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102018203945B4 (de) 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN110571172A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆制造方法及制造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503009B1 (de) 1968-12-19 1975-01-30
JP2001203210A (ja) 1999-11-13 2001-07-27 Samsung Electronics Co Ltd 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ
JP2001517871A (ja) 1997-09-22 2001-10-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 酸素析出物核形成中心の制御された分布を有するシリコンウエハの製造方法
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2012175023A (ja) 2011-02-24 2012-09-10 Shin Etsu Handotai Co Ltd シリコン基板の製造方法及びシリコン基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
MY137778A (en) 1997-04-09 2009-03-31 Memc Electronic Materials Low defect density, ideal oxygen precipitating silicon
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5167654B2 (ja) 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JP5211550B2 (ja) * 2007-05-25 2013-06-12 株式会社Sumco シリコン単結晶ウェーハの製造方法
JP5613994B2 (ja) * 2009-04-14 2014-10-29 株式会社Sumco シリコンウェーハおよびその製造方法
EP2412849B1 (de) 2009-03-25 2016-03-23 SUMCO Corporation Siliciumwafer und herstellungsverfahren dafür
EP2421029A4 (de) * 2009-04-13 2015-01-07 Shinetsu Handotai Kk Anneal-wafer, verfahren zur herstellung des anneal-wafers und geräteherstellungsverfahren
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503009B1 (de) 1968-12-19 1975-01-30
JP2001517871A (ja) 1997-09-22 2001-10-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 酸素析出物核形成中心の制御された分布を有するシリコンウエハの製造方法
JP2001203210A (ja) 1999-11-13 2001-07-27 Samsung Electronics Co Ltd 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2012175023A (ja) 2011-02-24 2012-09-10 Shin Etsu Handotai Co Ltd シリコン基板の製造方法及びシリコン基板

Also Published As

Publication number Publication date
WO2016132661A1 (ja) 2016-08-25
KR20170117418A (ko) 2017-10-23
DE112016000465T5 (de) 2017-09-28
JP2016152370A (ja) 2016-08-22
TW201639036A (zh) 2016-11-01
US10297463B2 (en) 2019-05-21
CN107210223A (zh) 2017-09-26
JP6044660B2 (ja) 2016-12-14
TWI625789B (zh) 2018-06-01
KR102317547B1 (ko) 2021-10-27
CN107210223B (zh) 2020-08-21
US20180247830A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
DE112016000465B4 (de) Verfahren zur Fertigung von Silicium-Wafern
DE60115078T2 (de) Mit stickstoff dotiertes silizium das wesentlich frei von oxidationsinduzierten stapelfehlern ist
DE102012214085B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE112008000486B4 (de) Verfahren zur Herstellung eines Einkristall-Siliziumwafers
US8197594B2 (en) Silicon wafer for semiconductor and manufacturing method thereof
DE69915729T2 (de) Stickstoffdotierte einkristalline Siliziumscheibe mit geringen Fehlstellen und Verfahren zu ihrer Herstellung
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE69928434T2 (de) Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung
DE102007027111B4 (de) Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
DE102008046617B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
DE112015004143B4 (de) Verfahren zum Herstellen eines Einkristalls, Verfahren zum Herstellen eines Siliziumwafers und Verfahren zur Herstellung eines Siliziumepitaxialwafers
DE69908965T2 (de) Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
DE112012005509B4 (de) Verfahren zum Herstellen von Silizium-Einkristallwafer und elektronische Vorrichtung
DE10205084B4 (de) Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE112011101914T5 (de) Verfahren zum Herstellen eines Siliziumwafers und Siliziumwafer
DE102008022747B4 (de) Silicium-Einkristall-Wafer und Verfahren zur Herstellung
DE112014006124B4 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
DE112012000607B4 (de) Verfahren zum Herstellen eines Siliziumsubstrats und Siliziumsubstrat
DE102014208815B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
DE112018002163B4 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE112009000569T5 (de) Silizium-Einkristall-Wafer, Verfahren zur Herstellung eines Silizium-Einkristalls oder Verfahren zur Herstellung eines Silizium-Einkristall-Wafers, und Halbleiterbauelement
DE102005039116B4 (de) Verfahren zur Erzeugung eines Siliziumwafers
DE102021203525A1 (de) Siliciumwafer und verfahren zu dessen herstellung
DE112018001919T5 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final