KR20100014188A - 실리콘 웨이퍼의 제조방법 - Google Patents
실리콘 웨이퍼의 제조방법 Download PDFInfo
- Publication number
- KR20100014188A KR20100014188A KR1020090070811A KR20090070811A KR20100014188A KR 20100014188 A KR20100014188 A KR 20100014188A KR 1020090070811 A KR1020090070811 A KR 1020090070811A KR 20090070811 A KR20090070811 A KR 20090070811A KR 20100014188 A KR20100014188 A KR 20100014188A
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- silicon wafer
- gas
- sec
- vol
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 172
- 239000010703 silicon Substances 0.000 title claims abstract description 172
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 172
- 238000004519 manufacturing process Methods 0.000 title abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 230
- 235000012431 wafers Nutrition 0.000 claims abstract description 166
- 239000007789 gas Substances 0.000 claims abstract description 104
- 238000000034 method Methods 0.000 claims abstract description 96
- 238000001816 cooling Methods 0.000 claims abstract description 92
- 230000008569 process Effects 0.000 claims abstract description 70
- 239000013078 crystal Substances 0.000 claims abstract description 29
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 51
- 239000001301 oxygen Substances 0.000 description 48
- 229910052760 oxygen Inorganic materials 0.000 description 48
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 36
- 238000012360 testing method Methods 0.000 description 24
- 230000009467 reduction Effects 0.000 description 21
- 229910052786 argon Inorganic materials 0.000 description 18
- 230000009643 growth defect Effects 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000003746 surface roughness Effects 0.000 description 14
- 239000010410 layer Substances 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000006104 solid solution Substances 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000004854 X-ray topography Methods 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001226 reprecipitation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 235000019219 chocolate Nutrition 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thermal Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
실리콘 웨이퍼의 제조방법에 있어서, 제 1 열처리 공정은 0.01vol.% 내지1.00vol%의 산소 기체 및 희 가스를 가지는 제 1 기체를 도입하면서, 실리콘 웨이퍼에 진행되고, 제 2 열처리 공정은 상기 제 1 기체가 유입되는 것이 중지되고, 20vol.% 내지 100vol.%의 산소 기체 및 희 가스를 포함하는 제 2 기체가 유입되면서 진행된다. 상기 제 1 열처리 공정에서, 실리콘 웨이퍼는 1300℃ 이상, 실리콘의 융점 이하인 제 1 온도로, 제 1 가열 속도로 급속 가열되고, 상기 제 1 온도로 유지된다. 제 2 열처리 공정에서, 실리콘 웨이퍼는 상기 제 1 온도로 유지되다가, 상기 제 1 온도로부터 제 1 냉각 속도로, 급속 냉각된다.
급속, 열처리, 냉각, 가열, 실리콘, 웨이퍼
Description
본 발명은 반도체 소자들의 기판으로 사용되는 실리콘 웨이퍼의 제조 방법에 관한 것이다.
최근 반도체 장치의 고도 통합 경향에 따라, 그러한 반도체 장치의 기판으로 사용되는 실리콘 웨이퍼의 품질에 대한 요구는 더 중요해졌다. 특히, 장치 활성화 분야에서 성장 결함(grown-in defects)이 더 적은 실리콘 웨이퍼의 개발에 대한 왕성한 수요가 있다.
실리콘 웨이퍼의 열처리 기술은 그러한 성장 결함을 줄이기 위한 공정으로 잘 알려져 있다.
그러한 기술의 일례로, 수소 및/또는 불활성 가스 분위기에서 1000℃ 내지 1350℃의 온도에서, 50시간 이하로 실리콘 웨이퍼를 열처리한 후, 뒤이어 800℃ 내지 1350℃ 범위의 온도에서, 50시간 이하로, 열 산화 처리하는 기술이 있다. (예를 들어, 미심사된 일본 공개 특허 , JP-A-11-260677)
또한 실리콘 단결정 웨이퍼를 비산화 분위기(non-oxidizing atmosphere)에서, 1분 이상 동안, 1100 내지 1300℃의 온도로, 열처리하고, 상기 열처리 웨이퍼 를 1분 이상동안, 700℃ 이하 온도로 냉각시키지 않고, 연속적으로 700 내지 1300℃로 열처리하여, 상기 웨이퍼의 표면에 실리콘 산화막을 형성하는 기술이 알려져 있다. (예를 들어, 미심사된 일본 공개 특허, JP-A-2001-144275)
최근 실리콘 웨이퍼를 급속 가열/냉각 열처리(RTP: Rapid Thermal Process)으로 적용시키는 기술이 실리콘 웨이퍼를 웨이퍼의 표면 층(surface layer)에 결함이 거의 없는 실리콘 웨이퍼를 높은 생산성으로 용이하게 제조하는 기술로 알려져 있다.
예를 들어, 1100 내지 1280℃에서, 0 내지 600초 동안, 90% 이상의 질소를 포함하는 기체 분위기에서, 11×1017 내지 17×1017 atoms/㎤(ASTM F-121,1979)의 산소 농도를 가진 실리콘 단결정을 가지는 기판을 열처리하고, 이후, 10% 이상의 산소를 포함하는 기체 분위기에서 100 내지 25 ℃/sec의 냉각속도로 냉각하는 기술이 알려져 있다. (예를 들어, 미심사된 일본 공개 특허 JP-A-2003-115491).
하지만, JP-A-11-260677에 기재된 열처리 기술은 낮은 생산성을 가지고, 긴 열처리 시간을 필요로 하고, 추가적으로, 열처리 동안에 슬립(slip)이 발생하는 경향이 있기 때문에, 선호되지 않는다.
또한, JP-A-2001-144275에 기술된 열처리 기술은 실질적으로 긴 열처리 시간에 기인한 낮은 생산성을 가지고, 추가적으로, 열처리 동안에 슬립이 발생하는 경향이 있기 때문에, 선호되지 않는다.
JP-A-2003-115491에 기재된 열처리 기술에서, 90% 이상으로 질소를 포함하는 기체 분위기에서의 열처리로 인하여, 질화막이 실리콘 웨이퍼의 표면에 필수 불가결하게 형성된다. 따라서, 생산 단계들의 수가 증가됨에 따라서, 에칭 공정과 같은 질화막을 제거하기 위한 단계가 요구된다. 따라서, 이러한 기술은 또한 선호되지 않는다.
위와 같은 상황에서, 본 발명이 만들어진다. 본 발명의 목적은 급속 가열/냉각 열처리 동안 슬립의 생성을 억제하면서, 성장 결함을 감소시킬 수 있고, 추가적으로, 급속 가열/냉각 열처리에 의해서 얻어지는 실리콘 웨이퍼의 표면 거칠기를 향상시킬 수 있는 실리콘 웨이퍼의 제조방법을 제공하는 것이다.
본 발명의 일 면에 따라서,
쵸콜라스키(Czochralski)법에 의해서 성장된 실리콘 단결정 잉곳(ingot)을 제조하는 단계;
상기 실리콘 단결정 잉곳을 다수 개의 실리콘 웨이퍼들로 절단하는 단계;
0.01 vol.% 내지 1.00 vol.%의 산소 기체와 희 가스(rare gas)를 포함하는 제 1 기체를 유입하면서, 상기 실리콘 웨이퍼 상에 제 1 열처리 공정을 진행하는 단계; 및
상기 제 1 열처리 단계 이후에, 상기 제 1 기체를 유입하는 것을 중지하고, 대신에, 20 vol.% 내지 100 vol.%의 산소 기체와 희 가스(rare gas)를 포함하는 제 2 기체를 유입하면서, 상기 실리콘 웨이퍼 상에 제 2 열처리 공정을 진행하는 단계를 포함하는 실리콘 웨이퍼의 제조방법이 제공되는데,
여기서, 상기 제 1 열처리 단계는,
1300℃ 이상, 실리콘의 융점 이하의 제 1 온도까지, 제 1 가열 속도로, 상기 실리콘 웨이퍼를 급속 가열하는 단계; 및
상기 실리콘 웨이퍼를 상기 제 1 온도로 유지하는 단계를 포함하고,
상기 제 2 열처리 단계는,
상기 실리콘 웨이퍼를 상기 제 1 온도로 유지하는 단계; 및
상기 실리콘 웨이퍼를 상기 제 1 온도로부터 제 1 냉각 속도로 급속 냉각시키는 단계를 포함한다.
상기 제 1 가열 속도는 10℃/sec 내지 150℃/sec이고, 상기 냉각 속도는 10℃sec 내지 150℃/sec인 것이 바람직하다.
본 발명의 다른 면에 따라서,
쵸콜라스키법에 의해서 성장된 실리콘 단결정 잉곳(ingot)을 제조하는 단계;
상기 실리콘 단결정 잉곳을 다수 개의 실리콘 웨이퍼들로 절단하는 단계;
희 가스를 포함하는 제 1 기체를 유입하면서, 상기 실리콘 웨이퍼 상에 제 1 열처리 공정을 진행하는 단계; 및
상기 제 1 기체를 유입하는 것을 중지하고, 대신에, 20 vol.% 내지 100 vol.%의 산소 기체를 포함하는 제 2 기체를 유입하면서, 상기 실리콘 웨이퍼 상에 제 2 열처리 공정을 진행하는 단계를 포함하는 실리콘 웨이퍼의 제조방법이 제공되는데,
여기서, 상기 제 1 열처리 단계는,
1300℃ 이상, 실리콘의 융점 이하의 제 1 온도까지, 제 1 가열 속도로, 상기 실리콘 웨이퍼를 급속 가열하는 단계;
상기 실리콘 웨이퍼를 상기 제 1 온도로 유지하는 단계;
상기 실리콘 웨이퍼를 800℃ 내지 1000℃의 제 2 온도로, 제 1 냉각 속도로 급속 냉각하는 단계; 및
상기 실리콘 웨이퍼를 제 2 온도로 유지하는 단계를 포함하고,
상기 제 2 열처리 단계는,
상기 실리콘 웨이퍼를 상기 제 2 온도로 유지하는 단계;
상기 제 2 온도로부터 1300℃ 이상, 실리콘의 융점 이하의 제 3 온도로, 제 2 가열 속도로, 상기 실리콘 웨이퍼를 급속 가열하는 단계;
상기 실리콘 웨이퍼를 상기 제 3 온도로 유지하는 단계; 및
상기 실리콘 웨이퍼를 상기 제 3 온도로부터 제 2 냉각 속도로 급속 냉각시키는 단계를 포함한다.
상기 제 1 가열 속도는 20℃/sec 내지 150℃/sec이고, 상기 제 2 가열 속도는 20℃/sec 내지 150℃/sec인 것이 바람직하다.
상기 제 1 냉각 속도는 10℃/sec 내지 150℃/sec이고, 상기 제 2 냉각 속도는 10℃/sec 내지 150℃/sec인 것이 바람직하다.
본 발명은 급속 가열/냉각 열처리 동안 슬립의 생성을 방지하면서 성장 결함을 감소시킬 수 있고, 추가적으로, 급속 가열/냉각 열처리에 의해서 얻어지는 실리콘 웨이퍼의 표면 거칠기 특성을 향상시킬 수 있는 실리콘 웨이퍼의 제조방법을 제공한다.
이하, 본 발명의 실시예들이 도면을 참조하여 설명될 것이다.
도 1은 본 발명의 실리콘 웨이퍼를 제조하는 방법에 사용되는 급속 열처리(Rapid Thermal Process;RTP) 장치의 일 예를 도시하는 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 실리콘 웨이퍼의 제조방법에 사용되는 RTP 장치(10)는 분위기 기체 유입구(20a) 및 분위기 기체 배출구(20b)를 가지는 반응 튜브(20), 반응 튜브(20) 상에 서로 이격되면서 배치되는 다수 개의 램프들(30), 및 반응 튜브(20)의 반응 공간(25)에서 웨이퍼(W)를 지지하기 위한 웨이퍼 서포트(40)를 포함한다. 웨이퍼 서포트(40)는 웨이퍼(W)를 직접적으로 지지하기 위한 링-형상의 서셉터(40a) 및 서셉터(40a)를 지지하기 위한 스테이지(40b)를 포함한다. 반응 튜브(20)는 예를 들어, 석영(quarts)으로 이루어진다. 램프(30)는 예를 들어, 할로겐 램프이다. 서셉터(40a)는 예를 들어, 실리콘으로 이루어진다. 스테이지(40b)는 예를 들어, 석영으로 이루어진다.
웨이퍼(W)는 도 1에 도시된 RTP장치(10)를 사용하여 급속 가열/냉각 열처리(Rapid Thermal Process;RTP)에 적용되는데, 웨이퍼(W)는 반응 튜브(20)의 웨이퍼 입구(미도시)로부터 반응 공간(25)에 입력되고, 웨이퍼 서포트(40)의 서셉터(40a) 상에 위치된다.
이후, 이후에 기술되는 분위기 기체가 분위기 기체 유입구(20a)로부터 유입되고, 동시에, 웨이퍼(W)의 표면은 램프(30)에 노출된다.
RTP장치(10)의 반응 공간(25)에서의 온도 조절은 웨이퍼 서포트(40)의 스테 이지(40b)에 삽입된 다수 개의 복사 고온계들(radiation thermometers)을 사용하여, 웨이퍼(W)의 반경 방향으로, 다중의 지점들(예를 들어, 9개의 지점들)에서의 평균 온도들을 결정하고, 결정된 온도에 기초하여, 다수 개의 할로겐 램프들(30)을 (각각의 램프들의 온-오프 제어 또는 광의 방사 세기의 제어하는 방식으로) 제어하는 것에 의해서 달성된다.
(제 1 실시예)
이하, 본 발명의 제 1 실시예에 따른 실리콘 웨이퍼의 제조 방법이 도면들을 참조하여 기술될 것이다.
본 발명의 제 1 실시예에 따른 실리콘 웨이퍼의 제조 방법은 쵸콜라스키법에 의해서 성장되는 실리콘 단결정 잉곳으로부터 제조된 실리콘 웨이퍼를 특별한 생산 조건 아래의 급속 가열/냉각 열처리에 적용하는 단계를 포함한다.
쵸콜라스키법에 의해서 실리콘 단결정 잉곳의 성장은 알려진 방법이다.
특별히 기술한다면, 실리콘 단결정 잉곳은 석영 도가니에 채워진 다결정 실리콘을 용융 실리콘으로 가열하고, 시드 결정(seed crystal)을 용융 실리콘의 액체 표면 상에 접촉하도록 가져오고, 시드 결정 및 석영 도가니를 회전시키면서 시드 결정을 당기고, 소정의 직경으로 결정을 확장하여, 직선의 원통 부분을 형성한다.
실리콘 단결정 잉곳은 이후, 알려진 방법으로 실리콘 웨이퍼로 만들어진다.
특별히 기술한다면, 실리콘 웨이퍼는 내주칼날(inner diameter blade) 또는 와이어 소(wire saw)를 사용하여 실리콘 단결정 잉곳을 다수 개의 웨이퍼들로 절단하고, 잉곳의 외주면 부분들의 챔버링(chamfering), 랩핑(laping), 에칭 및 폴리싱 과 같은 다양한 처리 단계들을 수행하여 제조된다. 위에서 설명되는 처리 단계들은 단지 예시일 뿐이고, 본 발명은 이러한 처리 단계들로만 한정되는 것은 아니다.
이와 같이 얻어진 실리콘 웨이퍼는 이후 소정의 공정 조건 아래의 급속 가열/냉각 열처리에 적용된다.
도 2는 본 발명의 제 1 실시예에 따른 실리콘 웨이퍼의 제조방법에 적용되는 급속 가열/냉각 열처리에서의 공정 조건을 도시하는 도면이다.
본 발명의 제 1 실시예에 따른 실리콘 웨이퍼의 제조 방법에 적용되는 급속 가열/냉각 처리 고정은 제 1 및 제 2 열처리 공정들을 가진다.
제 1 열처리 공정은 제 1 기체가 유입되면서 진행된다. 제 1 열처리 공정에서, 위에서 설명된 바와 같이 제공된 실리콘 웨이퍼는 바람직한 온도(T0)(예를 들어, 500℃)로, 도 1에서 도시된 RTP 장치(10)의 반응 튜브(20)에 위치되고, 실리콘 웨이퍼는 제 1 가열 속도(ΔTu)로, 제 1 온도(T1)까지 급속 가열되고, 실리콘 웨이퍼는 소정의 기간(t1) 동안 제 1 온도(T1)으로 유지된다.
제 1 열처리 공정 후에, 제 1 기체의 유입을 중지시키고, 대신에, 제 2 기체를 유입하면서, 제 2 열처리 공정이 진행된다. 제 2 열처리 공정에서, 실리콘 웨이퍼는 일정 기간(t2) 동안에 제 1 온도(T1)으로 유지되고, 이후, 실리콘 웨이퍼는 제 1 냉각 속도(ΔTd)로 제 1 온도(T1)로부터 급속 냉각된다.
제 1 열처리 공정에서, 제 1 기체는 0.01 vol.% 내지 1.00 vol%의 산소 기체 와 희 가스를 포함하는 것이 바람직하다. 여기서 사용된 "제 1 기체가 0.01 vol%의 산소 기체를 포함한다"는 말은 도 1을 참조하여 설명할 때, 반응 튜브(20)으로 공급되는 제 1 기체에서의 산소 농도는 0.1 vol.% 라는 것을 의미한다.
제 1 기체로서 희 가스와 다른 질소 기체를 사용한다면, 급속 가열/냉각 열처리 이후에, 실리콘 웨이퍼의 표면 상에 필수 불가결하게 질화막이 형성되기 때문에, 이는 바람직하지 않다. 또한, 제 1 기체로 희 가스와 다른 수소 기체가 사용된다면, 제 1 및 (이후에 기술되는) 제 2 기체들이 교체될 때, 제 2 기체에 포함된 산소 기체와 혼합의 결과로 폭발의 가능성이 있기 때문에, 이는 또한 바람직하지 않다.
Ar 기체가 희 가스로서 바람직하다.
제 1 기체에서 산소 기체의 농도가 0.01 vol.% 미만일 때, 급속 가열/냉각 열처리 동안의 성장 결함이 감소될 수 있더라도, 생성된 실리콘 웨이퍼의 표면 거칠기는 감소될 수 없다.
제 1 열처리 공정에서의 산소 기체의 농도가 1.00 vol.%를 초과할 때, 실리콘 웨이퍼의 표면 거칠기는 감소될 수 있지만, 급속 가열/냉각 열처리에서의 성장 결함은 감소될 수 없다.
제 1 가열 속도(ΔTu)는 바람직하게 10℃/sec 내지150℃/sec이다.
제 1 가열 속도(ΔTu)가 10℃/sec 미만이면, 생산성이 악화된다. 제 1 가열 속도(ΔTu)가 150℃/sec를 초과하면, 실리콘 웨이퍼는 급격한 온도 변화를 견딜 수 없기 때문에, 실리콘 웨이퍼에서 슬립(slip)이 발생된다.
제 1 온도(T1)는 바람직하게 1300℃ 이상 및 실리콘의 융점 이하이다. 여기에 사용되는 용어, "제 1 온도(T1)"는 웨이퍼(W)가 도 1에 도시된 RTP장치(10)에 위치할 때, 웨이퍼(W)의 하부의 반경 방향으로 여러 지점들(본 실시예에서는 9개의 지점들)에서 평균 온도를 의미한다.
제 1 온도(T1)가 1300℃ 미만이면, 급속 가열/냉각 열처리에서 성장 결함 감소 능력은 향상될 수 없다.
제 1 온도(T1)를 유지하기 위한 시간(t1)은 바람직하게 1 sec 내지 60 sec이다. 이와 같은 범위 내의 시간(t1)은 높은 생산성을 가지는 급속 가열/냉각 처리가 가능토록 한다.
제 2 열처리 공정에서, 제 2 기체에, 농도가 20 vol.% 내지 100 vol.%인 산소 기체를 포함되는 것이 바람직하다.
20 vol.% 미만의 산소 기체 농도는 급속 가열/냉각 열처리에서 성장 결함 감소 능력을 향상시킬 수 없다.
제 1 기체의 유입으로부터 제 2 기체의 유입으로의 전환은 생산성의 관점에서 제 1 온도(T1)에서 바람직하게 수행된다.
제 2 열처리 공정에서, 기체 분위기가 전환된 후, 실리콘 웨이퍼를 제 1 온도(T1)로 유지하기 위한 시간(t2)는 바람직하게 1 sec 내지 60 sec이다. 이는 높은 생산성을 가지는 급속 가열/냉각 열처리를 구현하도록 한다.
제 1 냉각 속도(ΔTd)는 바람직하게 10℃/sec 내지 150℃/sec이다.
제 1 냉각 속도(ΔTd)가 10℃/sec 미만이면, 생산성이 악화된다. 반대로, 제 1 냉각 속도(ΔTd)가 150℃/sec를 초과하면, 실리콘 웨이퍼는 급격한 온도 변화를 견딜 수 없기 때문에, 실리콘 웨이퍼에서 슬립이 발생될 수 있다.
이하, 본 발명에서의 레이저 산란 지형적 결함(laser scattering topography defect;LSTD) 밀도 감소 메커니즘이 고려될 것이다. 도 3은 본 발명에서의 LSTD 밀도 감소 메커니즘을 도시하는 도면이다.
본 실시예에서 기술된 바와 같이, 급속 가열/냉각 열처리가 0.01 vol.% 내지 1.00 vol.%의 산소 기체 및 희 가스를 포함하는 제 1 기체가 유입되면서 진행될 때, 얇은 표면 산화막이 실리콘 웨이퍼의 표면에 형성되는데, 이러한 산화막은 표면 거칠기를 거칠게 하는 것을 방지할 정도로 두껍다. 1300℃ 이상, 실리콘의 융용점 이하의 고온 처리에서, COP(Crystal Originated Particles)의 내벽 상에 형성되는 내벽 산화막에 포함된 산소는 실리콘 웨이퍼에 용해된다.(도 3A)
그러한 상태 아래에서, 유입 기체는 제 2 열처리 공정에서, 20 vol.% 내지100 vol.%의 산소 기체를 포함하는 제 2 기체로 전환되는데, 이에 의해서, 고용산소(oxygen solid solution)는 실리콘 웨이퍼에 급속하게 형성되고, 또한, 격자간 Si(Interstitial-Si)(이하, "i-Si")로 정의된다)가 도입된다.(도 3B). 도입되는 i-Si는 내벽 산화막이 없는 COP 내측에 채워지고, COP의 제거 및 소위 DZ(Denuded Zone)층(도 3C)의 형성을 이끈다.
따라서, 본 실시예에 따른 실리콘 웨이퍼의 제조방법은 급속 가열/냉각 열처 리 동안 슬립의 생성을 억제하면서, 성장 결함 감소 능력을 향상시키고, 추가적으로 급속 가열/냉각 열처리에 이용되는 실리콘 웨이퍼의 표면 거칠기를 감소시킬 수 있다.
이에 따라서 형성되는 DZ층에서, 고용산소(Oi)는 잔류한다(도 3C). 따라서, DZ층의 고용산소농도는, 스트레스에 기인하여 소자 활성 영역에서 생성되거나, 웨이퍼의 후면으로부터 생성되는 전위들이 고용산소에 의해서 고정되고, 전위들의 확장이 억제될 수 있도록, 층을 형성할 소자 형성 공정에서 높아진다.
추가적으로, DZ층은 DZ층에서 고용산소의 재침전이 방지될 수 있도록, i-Si의 도입에 기인하여, 격자간 실리콘으로 과포화되는데, 그렇지 않으면, 재침전은 급속 가열/냉각 열처리 이후의 열처리(예를 들어, 소자 형성 공정)에서 발생할 것이다.
(제 2 실시예)
본 발명의 제 2 실시예에 따른 실리콘 웨이퍼의 제조방법은 도면들을 참조하여 이후 설명될 것이다.
본 실시예에 따른 실리콘 웨이퍼의 제조방법은 급속 가열/냉각 열처리에서의 공정 조건들을 제외하고, 제 1 실시예에 따른 실리콘 웨이퍼의 제조방법과 유사하다. 따라서, 공정 조건들 이외의 제조 공정에 대한 설명은 생략된다.
도 4는 본 발명의 제 2 실시예에 따른 실리콘 웨이퍼의 제조방법을 적용하는 급속 가열/냉각 열처리에서의 공정 조건들을 도시한 도면이다.
본 발명의 제 2 실시예에 따른 급속 가열/냉각 처리 고정에서, 제 1 열처리 공정은 제 1 기체가 유입되면서 진행되고, 제 2 열처리 고정은 제 1 기체가 유입되는 것이 중지되고, 대신에 제 2 기체가 유입되면서 행해진다.
제 1 열처리 공정에서, 제 1 실시예에 적용된 방법과 비슷한 방법으로 제조된 실리콘 웨이퍼가 바람직한 온도(T0)(예를 들어, 500℃)로, 도 1에 도시된 RTP장치(10)의 반응 튜브(20)에 위치하고, 실리콘 웨이퍼는 제 1 온도(T1)까지, 제 1 가열 속도(ΔTu1)로 급속 가열되고, 실리콘 웨이퍼는 일정 기간(t1) 동안 제 1 온도(T1)으로 유지되고, 실리콘 웨이퍼는 제 1 냉각 속도(ΔTd1)로, 제 2 온도(T2)까지 급속 냉각되고, 실리콘 웨이퍼는 제 2 온도(T2)로 유지된다.
제 1 열처리 공정이 진행된 후에, 제 2 열처리 공정이 진행된다. 제 2 열처리 공정에서, 실리콘 웨이퍼는 제 2 온도(T2)로 유지되고, 실리콘 웨이퍼는 제 2 온도(T2)로부터 1300℃ 이상, 실리콘의 융점 이하의 제 3 온도(T3)로, 제 2 가열 속도(ΔTu2)로 급속 가열되고, 실리콘 웨이퍼는 소정의 기간(t3) 동안 제 3 온도(T3)로 유지되고, 실리콘 웨이퍼는 제 2 냉각 속도(ΔTd2)로 제 3 온도(T3)로부터 급속 냉각된다. 실리콘 웨이퍼는 일정 기간(t3) 동안 제 2 온도(T2)로 유지된다.
제 1 열처리 고정에서, 희 가스는 바라직하게 제 1 기체로 사용된다.
제 1 기체로서, 100 vol.% 희 가스가 더 바람직하다.
본 실시예에서 사용되는 급속 가열/냉각 열처리가 위에서 기술된 조건 아래 에서 진행될 때, 성장 결함 감소 능력을 손상시키는 것 없이 표면 거칠기를 경감시킬 수 있다.
바람직하게, 희 가스로서, Ar(아르곤) 기체가 사용된다.
제 1 가열 속도(ΔTu1)는 바람직하게 10℃/sec 내지 150℃/sec이다.
제 1 가열 속도(ΔTu1)가 10℃/sec 이하일 때, 생산성이 악화된다. 반면에, 제 1 가열 속도(ΔTu1)가 150℃를 초과할 때, 실리콘 웨이퍼는 급격한 온도 변화를 견딜 수 없고, 웨이퍼에서 슬립의 생성의 문제점이 야기된다.
제 1 온도(T1)는 바람직하게 1300℃ 이상 및 실리콘의 융점 이하이다. 여기에 사용되는 용어, "제 1 온도(T1)"는 웨이퍼(W)가 도 1에 도시된 RTP장치(10)에 위치할 때, 웨이퍼(W)의 하부의 반경 방향으로 여러 지점들(본 실시예에서는 9개의 지점들)에서 평균 온도를 의미한다.
제 1 온도(T1)가 1300℃ 미만이면, 급속 가열/냉각 열처리에서 성장 결함 감소 능력은 향상될 수 없다.
제 1 온도(T1)를 유지하기 위한 시간(t1)은 바람직하게 1 sec 내지 60 sec이다. 이와 같은 범위 내의 시간(t1)은 높은 생산성을 가지는 급속 가열/냉각 처리가 가능토록 한다.
제 1 냉각 속도(ΔTd1)는 바람직하게 20℃/sec 내지 150℃/sec이다.
제 1 냉각 속도(ΔTd1)가 20℃/sec 미만이면, 급속 가열/냉각 열처리에서 성장 결함 감속 능력은 향상될 수 없다. 반대로, 제 1 냉각 속도(ΔTd1)가 150℃/sec를 초과할 때, 실리콘 웨이퍼는 급격한 온도 변화를 견딜 수 없고, 때때로, 실리콘 웨이퍼에서 슬립이 발생될 수 있다.
제 2 온도(T2)는 바람직하게 800℃ 내지 1000℃이다.
제 2 온도(T2)가 800℃ 미만이면, 고용산소는 침전될 수 있다. 제 2 온도(T2)가 1000℃를 초과하는 경우, 표면은 거칠어질 수 있다.
제 2 열처리 공정에서, 제 2 기체로서, 20 vol.% 내지 100 vol.%의 산소 기체를 포함하는 기체가 제 2 기체로 사용되는 것이 바람직하다.
제 2 기체가 20 vol.% 미만의 농도로 산소 기체를 가진다면, 급속 가열/냉각 열처리에서의 성장 결함 감소 능력은 향상될 수 없다.
제 1 기체의 유입으로부터 제 2 기체의 유입으로의 전환은 바람직하게 제 2 온도(T2)에서 행해진다. 상기 기체들의 유입의 전환이 제 2 온도(T2)의 범위 밖(800℃ 미만 또는 1000℃ 초과)에서 수행된다면, 위에서 기술된 단점이 발생될 수 있다. 따라서, 이는 바람직하지 못하다.
제 2 온도(T2)에서의 보류 시간(t3)는 바람직하게 1 sec 내지 60 sec이다. 이러한 범위 내의 보류 시간은 높은 생산성을 가지는 급속 가열/냉각 열처리를 구현할 수 있다.
제 2 가열 속도(ΔTu2)는 바람직하게 20℃/sec 내지 150℃/sec이다.
제 2 가열 속도(ΔTu2)가 20℃/sec 이하일 때, 급속 가열/냉각 열처리에서의 성장 결함 감소 능력은 향상될 수 없다. 반면에, 제 2 가열 속도(ΔTu2)가 150℃를 초과할 때, 생성되는 실리콘 웨이퍼는 급격한 온도 변화를 견딜 수 없고, 실리콘 웨이퍼에서 슬립이 발생할 수 있다.
제 1 온도(T1)과 유사한 온도 범위를 가지는 제 3 온도(T3)의 보류 시간(t2)는 또한, 바람직하게 1 sec 내지 60 sec이다. 앞에서 기술된 범위 내의 보류 시간은 높은 생산성을 가지는 급속 가열/냉각 열처리를 달성할 수 있다.
제 2 냉각 속도(ΔTd2)는 바람직하게 10℃/sec 내지 150℃/sec이다.
제 2 냉각 속도(ΔTd2)가 10℃/sec 미만이면, 생산성이 저하될 수 있다. 반면에, 제 2 냉각 속도(ΔTd2)가 150℃/sec를 초과할 때, 실리콘 웨이퍼는 급격한 온도 변화를 견딜 수 없고, 급격한 온도 변화는 실리콘 웨이퍼에서 슬립이 발생시킬 수 있다.
다음으로, 본 실시예에서의 LSTD 밀도 감소 메카니즘은 제 1 실시예에서와 같이 도 3A 내지 도 3C를 참조하여 설명될 것이다.
제 1 열처리 공정에서, 급속 가열/냉각 열처리가 본 실시예에서 설명된 바와 같이 진행될 때, 실리콘 웨이퍼 표면의 산소는 외부로 확산되고, 동시에, COP의 내벽에 형성되는 내벽 산화막에 포함된 산소는 1300℃이상, 실리콘의 융점 이하의 고 온 처리 공정에서 실리콘 웨이퍼에 용해된다(도 3A).
이와 같은 상태 아래서, 제 2 열처리 공정에서 20 vol.% 내지 100 vol.%의 산소 기체를 함유하는 기체의 유입으로 전환하는 것에 의해서, 실리콘 웨이퍼로의 산소의 급속 용해를 일으키고, i-Si가 도입된다(도 3B). i-Si는 내벽 산화막이 없는 COP에 채워지는데, 이에 의해서, COP는 제거되고, DZ(Denuded Zone)층이 형성된다(도 3C).
본 실시예에서, 기체 유입은 800℃ 내지 1000℃의 온도에서, 본 실시예는 DZ층이 될 영역에서 고용산소(Oi)의 침전 및 표면 거칠기의 생성을 방지하는데 효과적이도록, 산소-기체-함유 기체로 전환된다. 따라서, 제 1 실시예에서 설명되 바와 같이, 제 1 열처리 공정에서, 희 가스 분위기에 0.01 vol.% 내지1.00 vol%의 산소가 결합될 필요가 없다. 그러나, 위에서 설명된 바와 같이, 제 1 열처리 공정에서, 희 가스 분위기에서 0.01 vol.% 내지 1.00 vol.%로 산소의 첨가는 성장 결함 감소 능력의 저하 없이 표면 거칠기를 예방하는데 효율적이다.
이에 따라서 형성되는 DZ층에서, 고용산소(Oi)는 잔류한다(도 3C). DZ층에서의 고용산소의 농도가 증가되기 때문에, 이후에 진행될 소자 형성 공정에서, 소자 활성 역역에서 발생되거나, 스트레스에 기인하여 웨이퍼의 후면에서 발생될 전위들(dislocations)은 고용산소에 의해서 고정되고, 전위들의 확장이 억제될 수 있다.
본 실시예에 따른 실리콘 웨이퍼의 제조방법은 급속 가열/냉각 열처리 동안에 슬림의 생성을 억제하면서, 성장 결함 감소 능력을 향상시킬 수 있고, 동시에, 급속 가열/냉각 열처리에 의해서 얻어지는 실리콘 웨이퍼의 표면 거칠기를 경감시킬 수 있다.
추가적으로, 도입되는 i-Si(격자간 실리콘)를 가지는 DZ층은 급속 가열/냉각 열처리 이후의 열처리(예를 들어, 소자 형성 공정에서의 열처리)에 의해서 발생되는, DZ층에서의 고용산소의 재-침전이 방지될 수 있도록, 격자간 실리콘으로 과포화된다.
[예들]
이하, 본 발명의 장점들은 예들에 의해서, 특별히 기술될 것이다. 본 발명은 이어지는 예들에 의해서 제한되지 않는다는 것을 명확히 해둔다.
(예1)
P형, 결정 면 방향(001), 1.2×1018 atoms/㎤의(1970-1979 에디션에서의 Old ASTM standards의 전환인자에 기초하여 계산됨) 고용산소[Oi], 및 23 내지 25Ω의 저항을 가지는 실리콘 단결정 잉곳이 CZ 공정에 의해서 제조되었다.
제조의 시점에서, 질소 도핑 처리는 도가니에 실리콘 질화막으로 코팅된 실리콘 웨이퍼를 넣는 것에 의해서 진행되고, 인상 속도(pull rate)(V)는 평균적으로 1.2㎜/min로 조절되었다. 동시에, 결정축 방향에서, 1300℃에서, 인상 속도 및 온도 구배(temperature gradient)(G)는 제어되어서, 실리콘 단결정의 성장 동안, 전위 클러스터들(dislocation clusters)의 생성을 방지하기 위하여 V/G 비율을 제어한다.
이후, 생성되는 실리콘 단결정 잉곳은 와이어 톱에 의해서 웨이퍼들로 절단되었고, 베벨링(beveling), 랩핑, 에칭, 및 폴리싱이 적용되었고, 양면 연마된 300㎜의 직경을 가지는 실리콘 웨이퍼가 얻어졌다.
이후, 이와 같이 제조된 실리콘 웨이퍼의 급속 가열/냉각 열처리는 도 1에 도시된 RTP 장치(10)를 사용하여 진행되었다. 급속 가열/냉각 열처리에서의 공정 조건은 다음과 같다:
(1) 테스트 1 (열 처리 순서:도 2)
제 1 기체: 99.99 vol.% 농도의 아르곤 및 0.01 vol.%의 산소
제 2 기체: 100 vol.% 농도의 산소
T0: 500℃
T1: 5개의 조건들 아래에서, 즉, 없음, 1200℃, 1250℃, 1300℃, 및 1350℃("없음"이라는 용어는 급속 가열/냉각 열처리가 적용되지 않는다는 것을 의미하고, 이하, 동일하게 적용될 것이다.)
ΔTu: 75℃/sec
ΔTd: 25℃/sec
t1: 10 sec
t2: 10 sec
(2) 테스트 2 (열 처리 순서:도 2)
제 1 기체: 99.99 vol.% 농도의 아르곤 및 0.01 vol.%의 산소
제 2 기체: 80 vol.% 농도의 아르곤 및 20 vol.% 농도의 산소
다른 조건들은 테스트 1에서의 조건들과 동일하다.
(3) 테스트 3 (열 처리 순서:도 2)
제 1 기체: 99.99 vol.% 농도의 아르곤 및 0.01 vol.%의 산소
제 2 기체: 90 vol.% 농도의 아르곤 및 10 vol.% 농도의 산소
다른 조건들은 테스트 1에서의 조건들과 동일하다.
(4) 테스트 4 (열 처리 순서:도 2에서의 기체 분위기 전환이 진행되지 않는다.)
제 1 기체 및 제 2 기체: 100 vol.%의 산소
다른 조건들은 테스트 1에서의 조건들과 동일하다.
(5) 테스트 5 (열 처리 순서:도 2에서의 기체 분위기 전환이 진행되지 않는다.)
제 1 기체 및 제 2 기체: 80 vol.% 농도의 아르곤 및 20 vol.%의 산소
다른 조건들은 테스트 1에서의 조건들과 동일하다.
(6) 테스트 6 (열 처리 순서:도 2에서의 기체 분위기 전환이 진행되지 않는다.)
제 1 기체 및 제 2 기체: 100 vol.%의 아르곤
다른 조건들은 테스트 1에서의 조건들과 동일하다.
다음으로, 급속 가열/냉각 열처리에 적용된 실리콘 웨이퍼들의 LSTD 밀도가 측정되었다. LSTD 밀도는 "MO601" (상표명; Raytex사 제품)을 사용하고, 레이저 파 장을 680㎚으로, 접근 깊이(approach depth)를 5㎛로 조절하여 측정하였다.
도 5는 예 1에서의 급속 가열/냉각 열처리 이후 실리콘 웨이퍼의 LSTD 밀도의, 다양한 조건들 아래에서, 측정 결과를 도시한다.
도 5에서, 제1 열처리 공정 및 제 2 열처리 공정의 최대 조작 온도(T1)(℃)는 횡좌표로 도시되고, LSTD 밀도는 세로좌표로 도시된다.
도 5에서, 빈 사각형, 빈 원, 채워진 원, 채워진 삼각형, 채워진 마름모, 및 채워진 사각형에 의해서 표시되는 점들은 각각 최대 조작 온도(T1)(℃)에 대하여 상대적인 테스트 1, 테스트 2, 테스트 3, 테스트 4, 테스트 5, 및 테스트 6의 LSTD 밀도(pieces/㎠)를 나타내는 플롯(plot) 데이터이다.
테스트 1 및 2에서, 제 2 기체가 20 vol.% 이상 농도의 산소를 가질 때, LSTD 밀도 감소 효과는 높다는 것이 도 5로부터 확인되었다. 이는 제 2 열처리 공정 동안 산소 농도의 증가와 함께, Si의 산화되는 양이 증가하고, 웨이퍼에 많은 양의 i-Si가 주입되기 때문이라고 예상된다. 1250℃ 미만의 최대 조작 온도(T1)에서, LSTD 밀도의 감소에서, 중요한 차이점이 없다고 확인되었다. 이는 심지어 웨이퍼에 주입된 i-Si가 COP로 많은 양이 들어가지 않도록, 내벽 산화막이 제 1 열처리 공정에서 COP로부터 충분히 제거되지 않기 때문이라고 예상된다.
테스트 6에서 보여진 바와 같이, 심지어 T1이 1300℃ 이상일 때, LSTD 밀도 감소 효과는 적다. 내벽 산화막은 1300℃ 이상의 T1에서, COP로부터 제거되는 것으 로 예상되지만, 100 vol.%의 아르곤을 가지는 분위기 기체 때문에, i-Si의 주입량이 불충분하다고 예상된다.
테스트 4에서, 제 2 열처리 공정에서의 기체 분위기는 100 vol.%의 산소를 가지지만, LSTD 밀도 감소 효과는 작다. 이는 웨이퍼의 표면층 부분에서의 COP가 다량의 산소의 존재에 의해서 제거될 수 있지만, 100 vol.%의 산소 분위기에서 시작되는 처리 공정은, 웨이퍼의 바로 그 표면층 부분에서의 고용산소 농도를 증가시키고, 그 부분에서의 COP의 내벽 산화막은 충분히 제거되지 않아서, COP가 웨이퍼의 바로 그 표면층 부분에 잔류하기 때문이라고 예상된다.
테스트 5에서, 제 2 기체는 80 vol.%의 아르곤 및 20 vol.%의 산소를 가진다. 따라서, LSTD 밀도의 감소는 불충분하다.
따라서, 본 발명에서, 성장 결함 감소 능력은 제 1 열처리 공정에서, 1300℃ 이상의 최대 조작 온도로, 100 vol.%의 아르곤을 포함하는 기체를 유입하는 것에 의해서, 급속 가열/냉각 열처리를 수행하고, 이후, 제 2 열처리 공정에서, 1300℃ 이상의 최대 조작 온도로, 20 vol.% 이상의 농도의 산소를 가지는 기체의 유입으로 전환하면서, 급속 가열/냉각 열처리를 수행하는 것에 의해서, 향상될 수 있다.
예 2
예 1과 유사한 방법으로, 300㎜의 직경을 가지는 양 면이 연마된 실리콘 웨이퍼가 제조되었다.
이후, 이와 같이 제조된 실리콘 웨이퍼의 급속 가열/냉각 열처리는 도 1에 도시된 RTP 장치(10)를 사용하여 진행되었다. 급속 가열/냉각 열처리에서의 공정 조건이 아래에 이어진다.
(7) 테스트 7 (열 처리 순서:도 2)
제 1 기체: 전체적으로, 97.00 vol.%, 98.00 vol.%, 99.00 vol.%, 99.50 vol.%, 99.95 vol.%, 99.99 vol.%, 및 100 vol.%의 농도의 아르곤을 가지는 7개의 조건들. 추가적으로, 제 1 기체는 산소 기체를 포함한다.
제 2 기체: 100 vol.% 농도의 산소
T0: 500℃
T1: 1300℃
ΔTu: 75℃/sec
ΔTd: 25℃/sec
t1: 15 sec
t2: 15 sec
다음으로, 급속 가열/냉각 열처리에 적용된 실리콘 웨이퍼들의 LSTD 밀도 및 표면 거칠기가 측정되었다. LSTD 밀도는 "MO601" (상표명; Raytex사 제품)을 사용하고, 레이저 파장 및 접근 깊이는 각각 680㎚으로, 5㎛로 조절하여 측정하였다. 표면 거칠기는 AFM(Atomic Force Microscopy)를 사용하여, 3㎛2의 측정 범위 내로 측정되었다.
도 6은 예 2에서의 급속 가열/냉각 열처리 이후에 실리콘 웨이퍼의 LSTD 밀 도 및 마이크로-거칠기를, 다양한 조건들 아래에서, 측정한 결과들을 도시한다. 도 6에서, 제 1 열처리 공정에서의 아르곤 농도(vol.%)는 횡좌표로 도시되고, LSTD 밀도(pieces/㎠)는 첫 번째 세로좌표로 (그래프의 왼편에) 도시되고, 표면 거칠기 RMS(㎚)는 두 번째 세로좌표로 (그래프의 오른편에) 도시된다.
도 6에 도시된 바와 같이, LSTD 밀도 감소 효과는 아르곤 농도 98.00 vol.% 이하(2.00 vol.% 이상의 산소 농도)에서는 작다. 이는 Ar 분위기에서의 산소의 존재로 인하여, 웨이퍼의 바로 표면층 부분에서의 산소 농도가 고용체의 한계에 도달하고, 웨이퍼의 바로 표면층 부분 내의 COP의 내벽 산화막은 Si 결정들 내로 용해될 수 없고, 이에 따라서, COP를 제거하는 것이 어렵기 때문이다고 예상된다.
반면에, 제 1 기체가 99.00 vol.% 이상(1.00 vol.% 이하의 산소 농도)의 아르곤 농도를 가질 때, LSTD 밀도 감소 효과는 높다. 산소가 없을 때(100 vol.%의 아르곤 농도), 급속 가열/냉각 열처리 이후 입수되는 실리콘 웨이퍼는 거친 표면을 가지는 경향이 있다. 그러한 표면 거칠기(RMS)의 악화는 제 1 열처리 공정에서 위에 형성되는 산화막 필름을 가지지 않는 실리콘 웨이퍼는 제 2 열처리 공정에서 산소-함유 기체 분위기에 노출되고, 표면의 산화의 결과로 산화막이 급격하게 형성되기 때문인 것으로 예상된다.
따라서, 본 발명에서, 아르곤 농도가 99.00 vol.% 내지 99.99 vol.% 일 때, 다시 말해서, 산소 농도가 0.01 vol.% 내지1.00 vol.% 일 때, LSTD 밀도 감소 능력은 향상될 수 있고, 표면 거칠기의 악화가 방지될 수 있다는 것이 확인될 수 있다.
(예 3)
예 1과 유사한 방법으로, 300㎜의 직경을 가지는 양 면이 연마된 실리콘 웨이퍼가 제조되었다.
이후, 위와 같이 제조된 실리콘 웨이퍼는, 도 1에 도시된 바와 같은 RTP 장치(10)을 사용하여, 급속 가열/냉각 열처리에 적용된다. 급속 가열/냉각 열처리에서의 공정 조건들은 다음과 같다.
(8) 테스트 8 (열처리 순서: 도 4)
제 1 기체: 100 vol.%의 농도의 아르곤
제 2 기체: 100 vol.%의 농도의 산소
T0: 500℃
T1: 1300℃
T2: 800℃
ΔTu1: 75℃/sec
ΔTd1: 10 내지 170℃/sec 범위 내에서 총 15개의 조건
ΔTu2 25℃/sec
ΔTd2: 25℃/sec
t1: 15 sec
t2: 15 sec
t3 15 sec
급속 가열/냉각 열처리에 적용되는 실리콘 웨이퍼의 총 슬립 길이가 측정되었다. 전체 웨이퍼는 Rigaku사에서 제조된 X선 토포그래피(X-ray topography)(XRT 300, 004 회절)를 사용하여 측정되었다. 전체 웨이퍼에 걸쳐서 관찰되는 다수 개의 슬립들의 각각의 길이가 측정되었고, 모든 슬립들의 길이의 합은 전체 슬립 길이로 계산되었다.
도 7은 예 3에서의 급속 가열/냉각 열처리 이후의 실리콘 웨이퍼의 총 슬립 길이를, 다양한 조건들 아래에서, 측정한 결과들을 도시한다.
제 1 열처리 공정에서의 제 1 냉각 속도(ΔTd1)가 150℃/sec를 초과할 때, 총 슬립 길이는 급격히 증가하는 경향을 보여준다는 것이 도 7로부터 확인되었다.
또한, 제 1 냉각 속도(ΔTd1)가 20℃/sec보다 작을 때, LSTD 밀도 감소 효과는 작다는 것이 확인되었다. 이는 낮은 제 1 냉각 속도(ΔTd1)로 인하여, 실리콘 결정 내의 산소가 다시 COP의 내벽에 모이고, 내벽 산화막을 형성하여, 제 2 열처리 공정에서의 i-Si의 주입에 의해서도 COP가 용이하게 사라지지 않기 때문이라고 예상된다.
따라서, 본 발명에서, LSTD 밀도를 감소시키고, 제 1 열처리 공정에서 슬립의 생성을 방지하기 하는데 매우 효과적인 제 1 냉각 속도(ΔTd1)는 20℃/sec 내지150℃/sec 이다는 것이 확인되었다. 또한, 위에서 설명된 결과의 상한(150℃/sec 이하)은 제 2 열처리 공정에서의 제 2 냉각 속도(ΔTd2)에 유사하게 적용될 수 있다.
(예 4)
예 1과 같은 방법으로, 300㎜의 직경을 가지는 양면에 연마된 실리콘 웨이퍼가 제조되었다.
이후, 도 1에 도시된 RTP장치(10)를 사용하여, 이에 따라서 제조된 실리콘 웨이퍼는 급속 가열/냉각 열처리에 적용되었다. 급속 가열/냉각 열처리에서의 공정 조건들은 다음과 같다.
(9) 테스트 9(열처리 순서: 도 4)
제 1 기체: 100vol.%의 농도의 아르곤
제 2 기체: 100vol.%의 농도의 산소
T0: 500℃
T1: 1300℃
T2: 800℃
ΔTu1: 75℃/sec
ΔTd1: 25℃/sec
ΔTu2 10 내지 170℃/sec의 범위 내의 총 15개 조건들
ΔTd2: 25℃/sec
t1: 15 sec
t2: 15 sec
t3 15 sec
급속 가열/냉각 열처리에 적용되는 실리콘 웨이퍼의 총 슬립 길이가 측정되었다. Rigaku사에서 제조된 X선 토포그래피(X-ray topography)(XRT 300, 004 회절)를 사용하여 측정되었다. 전체 웨이퍼에 걸쳐서 관찰되는 다수 개의 슬립들의 각각의 길이가 측정되었고, 모든 슬립들의 길이의 합은 전체 슬립 길이로 계산되었다.
도 8은 예 4에서의 급속 가열/냉각 열처리 이후의 실리콘 웨이퍼의 총 슬립 길이를, 다양한 조건들 아래에서, 측정한 결과들을 도시한다.
제 2 열처리 공정에서의 제 2 가열 속도(ΔTu2)가 150℃/sec를 초과할 때, 총 슬립 길이는 급격히 증가하는 경향을 보여준다는 것이 도 8로부터 확인되었다.
또한, 제 2 가열 속도(ΔTu2)가 20℃/sec보다 작을 때, LSTD 밀도 감소 효과는 낮아진다는 것이 확인되었다. 이는 낮은 제 2 가열 속도(ΔTu2)로 인하여, 실리콘 결정 내의 산소가 다시 COP의 내벽에 모이고, 내벽 산화막을 형성하여, 제 2 열처리 공정에서의 i-Si의 주입에 의해서도 COP가 용이하게 사라질 수 없기 때문이라고 예상된다.
따라서, 본 발명에서, LSTD 밀도를 감소시키고, 제 2 열처리 공정에서 슬립의 생성을 방지하기 하는데 매우 효과적인 제 2 가열 속도(ΔTu2)는 20℃/sec 내지 150℃/sec이다는 것이 확인될 수 있다. 또한, 위에서 설명된 결과의 상한(150℃/sec 이하)은 제 1 열처리 공정에서의 제 1 가열 속도(ΔTu1)에 유사하게 적용될 수 있다.
예시적인 실시예들과 연관되어 본 발명이 설명되었지만, 본 발명을 벗어나지 않는 범위에서, 당업계에서 통상의 지식을 가진자에게는, 다양한 변경 및 변형이 만들어질 수 있다는 것이 자명하고, 이에 따라서, 그러한 변경 및 변형은 첨부된 청구범위에, 본 발명의 본질적인 특성 및 범위 내에 포함되는 것으로 의도된다.
도 1은 본 발명의 실리콘 웨이퍼를 제조하는 방법에 사용되는 급속 열처리(Rapid Thermal Process;RTP) 장치의 일 예를 도시하는 단면도이고;
도 2는 본 발명의 제 1 실시예에 따른 실리콘 웨이퍼의 제조방법에 적용되는 급속 가열/냉각 열처리에서의 공정 조건을 도시하는 도면이고;
도 3A 내지 3C는 제 1 실시예에 따른 LSTD 밀도 감소 메커니즘을 도시하는 도면이고;
도 4는 본 발명의 제 2 실시예에 따른 실리콘 웨이퍼의 제조방법을 적용하는 급속 가열/냉각 열처리에서의 공정 조건들을 도시한 도면이고;
도 5는 예 1에서의 급속 가열/냉각 열처리 이후 실리콘 웨이퍼의 LSTD 밀도의, 다양한 조건들 아래에서, 측정 결과를 도시하고;
도 6은 예 2에서의 급속 가열/냉각 열처리 이후에 실리콘 웨이퍼의 LSTD 밀도 및 마이크로-거칠기를, 다양한 조건들 아래에서, 측정한 결과들을 도시하고;
도 7은 예 3에서의 급속 가열/냉각 열처리 이후의 실리콘 웨이퍼의 총 슬립 길이를, 다양한 조건들 아래에서, 측정한 결과들을 도시하고;
도 8은 예 4에서의 급속 가열/냉각 열처리 이후의 실리콘 웨이퍼의 총 슬립 길이를, 다양한 조건들 아래에서, 측정한 결과들을 도시한다.
Claims (5)
- 쵸콜라스키법에 의해서 성장된 실리콘 단결정 잉곳을 제조하는 단계;상기 실리콘 단결정 잉곳을 다수 개의 실리콘 웨이퍼들로 절단하는 단계;0.01 vol.% 내지 1.00 vol.%의 산소 기체와 희 가스를 포함하는 제 1 기체를 유입하면서, 상기 실리콘 웨이퍼에 제 1 열처리 공정을 진행하는 단계; 및상기 제 1 열처리 단계 이후에, 상기 제 1 기체를 유입하는 것을 중지하고, 대신에, 20 vol.% 내지 100 vol.%의 산소 기체와 희 가스를 포함하는 제 2 기체를 유입하면서, 상기 실리콘 웨이퍼에 제 2 열처리 공정을 진행하는 단계를 포함하고,상기 제 1 열처리 단계는,1300℃ 이상, 실리콘의 융점 이하의 제 1 온도까지, 제 1 가열 속도로, 상기 실리콘 웨이퍼를 급속 가열하는 단계; 및상기 실리콘 웨이퍼를 상기 제 1 온도로 유지하는 단계를 포함하고,상기 제 2 열처리 단계는,상기 실리콘 웨이퍼를 상기 제 1 온도로 유지하는 단계; 및상기 실리콘 웨이퍼를 상기 제 1 온도로부터 제 1 냉각 속도로 급속 냉각시키는 단계를 포함하는 실리콘 웨이퍼의 제조방법.
- 제 1 항에 있어서, 상기 제 1 가열 속도는 10℃/sec 내지 150℃/sec이고, 상기 냉각 속도는 10℃sec 내지 150℃/sec인 실리콘 웨이퍼의 제조방법.
- 쵸콜라스키법에 의해서 성장된 실리콘 단결정 잉곳을 제조하는 단계;상기 실리콘 단결정 잉곳을 다수 개의 실리콘 웨이퍼들로 절단하는 단계;희 가스를 포함하는 제 1 기체를 유입하면서, 상기 실리콘 웨이퍼에 제 1 열처리 공정을 진행하는 단계; 및상기 제 1 기체를 유입하는 것을 중지하고, 대신에, 20 vol.% 내지 100 vol.%의 산소 기체를 포함하는 제 2 기체를 유입하면서, 상기 실리콘 웨이퍼에 제 2 열처리 공정을 진행하는 단계를 포함하고,상기 제 1 열처리 단계는,1300℃ 이상, 실리콘의 융점 이하의 제 1 온도까지, 제 1 가열 속도로, 상기 실리콘 웨이퍼를 급속 가열하는 단계;상기 실리콘 웨이퍼를 상기 제 1 온도로 유지하는 단계;상기 실리콘 웨이퍼를 800℃ 내지 1000℃의 제 2 온도로, 제 1 냉각 속도로 급속 냉각하는 단계; 및상기 실리콘 웨이퍼를 제 2 온도로 유지하는 단계를 포함하고,상기 제 2 열처리 단계는,상기 실리콘 웨이퍼를 상기 제 2 온도로 유지하는 단계;상기 제 2 온도로부터 1300℃ 이상, 실리콘의 융점 이하의 제 3 온도로, 제 2 가열 속도로, 상기 실리콘 웨이퍼를 급속 가열하는 단계;상기 실리콘 웨이퍼를 상기 제 3 온도로 유지하는 단계; 및상기 실리콘 웨이퍼를 상기 제 3 온도로부터 제 2 냉각 속도로 급속 냉각시키는 단계를 포함하는 실리콘 웨이퍼의 제조방법.
- 제 3 항에 있어서, 상기 제 1 가열 속도는 20℃/sec 내지 150℃/sec이고, 상기 제 2 가열 속도는 20℃/sec 내지 150℃/sec인 실리콘 웨이퍼의 제조방법.
- 제 4 항에 있어서, 상기 제 1 냉각 속도는 10℃/sec 내지 150℃/sec이고, 상기 제 2 냉각 속도는 10℃/sec 내지 150℃/sec인 실리콘 웨이퍼의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2008-198682 | 2008-07-31 | ||
| JP2008198682A JP5561918B2 (ja) | 2008-07-31 | 2008-07-31 | シリコンウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100014188A true KR20100014188A (ko) | 2010-02-10 |
| KR101076493B1 KR101076493B1 (ko) | 2011-10-24 |
Family
ID=41613976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090070811A KR101076493B1 (ko) | 2008-07-31 | 2009-07-31 | 실리콘 웨이퍼의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7977219B2 (ko) |
| JP (1) | JP5561918B2 (ko) |
| KR (1) | KR101076493B1 (ko) |
| CN (1) | CN101638806B (ko) |
| TW (1) | TWI420599B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140109945A (ko) * | 2012-01-11 | 2014-09-16 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스 |
| KR20210125942A (ko) * | 2020-04-09 | 2021-10-19 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그의 제조 방법 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5641533B2 (ja) * | 2010-06-29 | 2014-12-17 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP5439305B2 (ja) * | 2010-07-14 | 2014-03-12 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
| JP5530856B2 (ja) | 2010-08-18 | 2014-06-25 | 信越半導体株式会社 | ウエーハの熱処理方法及びシリコンウエーハの製造方法並びに熱処理装置 |
| US8866271B2 (en) * | 2010-10-07 | 2014-10-21 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing method, substrate processing apparatus and semiconductor device |
| JP5572569B2 (ja) * | 2011-02-24 | 2014-08-13 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
| JP5583053B2 (ja) * | 2011-02-28 | 2014-09-03 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP5641537B2 (ja) * | 2011-03-22 | 2014-12-17 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP5583070B2 (ja) * | 2011-04-27 | 2014-09-03 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP5997552B2 (ja) * | 2011-09-27 | 2016-09-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP2013163598A (ja) * | 2012-01-10 | 2013-08-22 | Globalwafers Japan Co Ltd | シリコンウェーハの製造方法 |
| JP2013201314A (ja) * | 2012-03-26 | 2013-10-03 | Globalwafers Japan Co Ltd | シリコンウェーハの製造方法 |
| JP5999949B2 (ja) * | 2012-03-26 | 2016-09-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP5984448B2 (ja) * | 2012-03-26 | 2016-09-06 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
| CN102978688B (zh) * | 2012-11-16 | 2015-07-08 | 晶科能源有限公司 | 一种直拉单晶法的冷却工艺 |
| US8889534B1 (en) * | 2013-05-29 | 2014-11-18 | Tokyo Electron Limited | Solid state source introduction of dopants and additives for a plasma doping process |
| JP5885305B2 (ja) * | 2013-08-07 | 2016-03-15 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ及びその製造方法 |
| JP6187689B2 (ja) * | 2014-06-02 | 2017-08-30 | 株式会社Sumco | シリコンウェーハの製造方法 |
| JP5938113B1 (ja) * | 2015-01-05 | 2016-06-22 | 信越化学工業株式会社 | 太陽電池用基板の製造方法 |
| FR3034108A1 (fr) * | 2015-03-24 | 2016-09-30 | Soitec Silicon On Insulator | Methode de reduction de defauts et fabrication de substrat |
| CN107154353B (zh) | 2016-03-03 | 2020-01-24 | 上海新昇半导体科技有限公司 | 晶圆热处理的方法 |
| CN105977152B (zh) * | 2016-05-09 | 2019-01-29 | 浙江大学 | 〈311〉直拉硅片的一种热处理方法 |
| CN106087052A (zh) * | 2016-08-10 | 2016-11-09 | 中联西北工程设计研究院有限公司 | 一种多晶硅铸锭的两步退火工艺 |
| DE102019207433A1 (de) * | 2019-05-21 | 2020-11-26 | Siltronic Ag | Verfahren zur Herstellung von Halbleiterscheiben |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335301A (ja) * | 1992-06-03 | 1993-12-17 | Oki Electric Ind Co Ltd | シリコン酸化膜の形成方法 |
| JP3223847B2 (ja) * | 1996-06-28 | 2001-10-29 | 住友金属工業株式会社 | シリコン単結晶ウェーハの熱処理方法と製造方法 |
| JP3011178B2 (ja) * | 1998-01-06 | 2000-02-21 | 住友金属工業株式会社 | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 |
| DE19825607C2 (de) * | 1998-06-08 | 2000-08-10 | Siemens Ag | Integrierte Halbleiterschaltung mit Füllstrukturen |
| JP3711199B2 (ja) * | 1998-07-07 | 2005-10-26 | 信越半導体株式会社 | シリコン基板の熱処理方法 |
| JP4405083B2 (ja) * | 1998-09-02 | 2010-01-27 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 理想的な酸素析出シリコンウエハの製造方法 |
| JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ |
| JP2001308101A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法及びシリコンウェーハ |
| JP4385539B2 (ja) | 2001-03-29 | 2009-12-16 | 株式会社Ｓｕｍｃｏ | シリコン単結晶ウェーハの熱処理方法 |
| US6897084B2 (en) * | 2001-04-11 | 2005-05-24 | Memc Electronic Materials, Inc. | Control of oxygen precipitate formation in high resistivity CZ silicon |
| US6663709B2 (en) * | 2001-06-26 | 2003-12-16 | Memc Electronic Materials, Inc. | Crystal puller and method for growing monocrystalline silicon ingots |
| JP4154881B2 (ja) | 2001-10-03 | 2008-09-24 | 株式会社Ｓｕｍｃｏ | シリコン半導体基板の熱処理方法 |
| JP2003297839A (ja) * | 2002-04-03 | 2003-10-17 | Sumitomo Mitsubishi Silicon Corp | シリコンウエーハの熱処理方法 |
| JP2004063685A (ja) * | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR100531552B1 (ko) * | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
| KR100573473B1 (ko) * | 2004-05-10 | 2006-04-24 | 주식회사 실트론 | 실리콘 웨이퍼 및 그 제조방법 |
| JP4706199B2 (ja) * | 2004-07-20 | 2011-06-22 | 株式会社Ｓｕｍｃｏ | Ｓｉｍｏｘ基板の製造方法 |
| JP4696510B2 (ja) * | 2004-09-15 | 2011-06-08 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US7485928B2 (en) * | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
| KR100685260B1 (ko) | 2005-12-30 | 2007-02-22 | 주식회사 실트론 | 실리콘 웨이퍼의 열처리 방법 |
| JP5251137B2 (ja) * | 2008-01-16 | 2013-07-31 | 株式会社Ｓｕｍｃｏ | 単結晶シリコンウェーハおよびその製造方法 |
| JP2009231429A (ja) * | 2008-03-21 | 2009-10-08 | Covalent Materials Corp | シリコンウェーハの製造方法 |
-
2008
- 2008-07-31 JP JP2008198682A patent/JP5561918B2/ja active Active
-
2009
- 2009-07-30 TW TW098125717A patent/TWI420599B/zh active
- 2009-07-30 CN CN2009101574962A patent/CN101638806B/zh active Active
- 2009-07-30 US US12/512,229 patent/US7977219B2/en active Active
- 2009-07-31 KR KR1020090070811A patent/KR101076493B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140109945A (ko) * | 2012-01-11 | 2014-09-16 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스 |
| KR20210125942A (ko) * | 2020-04-09 | 2021-10-19 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI420599B (zh) | 2013-12-21 |
| KR101076493B1 (ko) | 2011-10-24 |
| JP5561918B2 (ja) | 2014-07-30 |
| US7977219B2 (en) | 2011-07-12 |
| JP2010040589A (ja) | 2010-02-18 |
| TW201017766A (en) | 2010-05-01 |
| US20100055884A1 (en) | 2010-03-04 |
| CN101638806A (zh) | 2010-02-03 |
| CN101638806B (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101076493B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
| US8476149B2 (en) | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process | |
| KR101102336B1 (ko) | 실리콘 웨이퍼 및 그 제조 방법 | |
| JP2010040587A (ja) | シリコンウェーハの製造方法 | |
| KR101313462B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
| US20060130736A1 (en) | Methods for manufacturing silicon wafer and silicon epitaxial wafer, and silicon epitaxial wafer | |
| JP2004503086A (ja) | 削剥領域を備えたシリコンウエハの製造方法及び製造装置 | |
| JP5590644B2 (ja) | シリコンウェーハの熱処理方法 | |
| TWI523107B (zh) | 矽晶圓之熱處理方法 | |
| JP5997552B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP5944643B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP5427636B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP2010040588A (ja) | シリコンウェーハ | |
| JP5583053B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP2010177495A (ja) | シリコンウェーハの熱処理方法 | |
| JP2012015298A (ja) | シリコンウェーハ及びその製造方法 | |
| TW201709265A (zh) | 矽晶圓的製造方法 | |
| JP2000203999A (ja) | 半導体シリコンウェ―ハとその製造方法 | |
| JP2010177494A (ja) | シリコンウェーハの熱処理方法 | |
| JP2014168090A (ja) | シリコンウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141010 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151012 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161007 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 7 |