JP2010040589A - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2010040589A
JP2010040589A JP2008198682A JP2008198682A JP2010040589A JP 2010040589 A JP2010040589 A JP 2010040589A JP 2008198682 A JP2008198682 A JP 2008198682A JP 2008198682 A JP2008198682 A JP 2008198682A JP 2010040589 A JP2010040589 A JP 2010040589A
Authority
JP
Japan
Prior art keywords
temperature
heat treatment
sec
vol
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008198682A
Other languages
English (en)
Other versions
JP5561918B2 (ja
Inventor
Hiromichi Isogai
宏道 磯貝
Takeshi Senda
剛士 仙田
Eiji Toyoda
英二 豊田
Kumiko Murayama
久美子 村山
Koji Sensai
宏治 泉妻
Susumu Maeda
進 前田
Kazuhiko Kashima
一日児 鹿島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2008198682A priority Critical patent/JP5561918B2/ja
Priority to US12/512,229 priority patent/US7977219B2/en
Priority to CN2009101574962A priority patent/CN101638806B/zh
Priority to TW098125717A priority patent/TWI420599B/zh
Priority to KR1020090070811A priority patent/KR101076493B1/ko
Publication of JP2010040589A publication Critical patent/JP2010040589A/ja
Application granted granted Critical
Publication of JP5561918B2 publication Critical patent/JP5561918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】 急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Ｇｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができ、加えて、急速加熱・急速冷却熱処理後、得られるシリコンウェーハの表面荒れも改善することができるシリコンウェーハの製造方法を提供する。
【解決手段】 本発明に係わるシリコンウェーハの製造方法は、シリコンウェーハに対して、酸素ガスを０．０１ｖｏｌ．％以上１．００ｖｏｌ．％以下含有する希ガス雰囲気中、１３００℃以上シリコンの融点以下の第１の温度まで急速昇温し、前記第１の温度を保持する第１の熱処理工程と、前記第１の熱処理工程に続いて、前記第１の温度で、前記希ガス雰囲気から酸素ガスを２０ｖｏｌ．％以上１００ｖｏｌ．％以下含有する酸素ガス含有雰囲気に切り替えて、更に、前記第１の温度で保持した後、前記第１の温度から急速降温する第２の熱処理工程と、を備える。
【選択図】 図２

Description

本発明は、半導体デバイスの基板に使用されるシリコンウェーハの製造方法に関する。
近年の半導体デバイスの高集積化に伴い、その基板として用いられるシリコンウェーハに対する品質要求が厳しくなってきている。特に、シリコンウェーハのデバイス活性領域におけるＧｒｏｗｎ−ｉｎ欠陥の低減化が強く要求されている。
このようなＧｒｏｗｎ−ｉｎ欠陥を低減する方法として、シリコンウェーハに高温の熱処理を施す技術が一般的に知られている。
その一例として、水素及び／または不活性ガス雰囲気下、１０００℃以上１３５０℃以下の温度で５０時間以下の熱処理を行った後、８００℃以上１３５０℃以下の温度範囲で５０時間以下の酸化熱処理を行う技術が知られている（例えば、特許文献１）。
また、シリコン単結晶ウェーハに非酸化性雰囲気下で１１００〜１３００℃の温度の熱処理を１分以上加え、７００℃未満の温度に冷却することなく連続して酸化性雰囲気で７００〜１３００℃の温度の熱処理を１分以上加えることにより表面にシリコン酸化膜が形成されたシリコン単結晶ウェーハを作製する技術が知られている（例えば、特許文献２）。
また、近年において、ウェーハ表層部がきわめて低欠陥のシリコンウェーハを高生産性でかつ簡単に作製する技術として、シリコンウェーハに、急速加熱・急速冷却熱処理（ＲＴＰ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）を施す技術が知られている。
その一例として、酸素濃度が１１〜１７×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭＦ１２１−７９）のシリコン単結晶より採取した基板用素材を用い、窒素を９０％以上含有する雰囲気で昇温して１１００〜１２８０℃で０〜６００秒の加熱を施した後、酸素を１０％以上含有する雰囲気に変更して１００〜２５℃／秒の冷却速度で降温する技術が知られている（例えば、特許文献３）。
特開平１１−２６０６７７号公報 特開２００１−１４４２７５号公報 特開２００３−１１５４９１号公報
しかしながら、特許文献１に記載の熱処理技術は、熱処理時間が長時間となるため、生産性が悪く、更に、熱処理時にスリップが発生しやすいという問題があるため好ましいものではなかった。
また、特許文献２に記載の熱処理技術においても実質的に熱処理時間が長時間となるため、生産性が悪く、更に、熱処理時にスリップが発生しやすいという問題があるため好ましいものではなかった。
また、特許文献３に記載の熱処理技術は、窒素を９０％以上含有する雰囲気中で行うため、シリコンウェーハの表面に窒化膜が形成されてしまい、その窒化膜の除去のため、新たにエッチング工程等を増やさなければならず、製造工程が増加するため好ましいものではなかった。
本発明は、上述の事情に鑑みてなされたものであり、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Ｇｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができ、加えて、急速加熱・急速冷却熱処理後、得られるシリコンウェーハの表面荒れも改善することができるシリコンウェーハの製造方法を提供することを目的とする。
本発明に係わるシリコンウェーハの製造方法は、チョクラルスキー法により育成されたシリコン単結晶インゴットから製造されたシリコンウェーハに対して、酸素ガスを０．０１ｖｏｌ．％以上１．００ｖｏｌ．％以下含有する希ガスからなる第１のガス雰囲気中、第１の昇温速度で１３００℃以上シリコンの融点以下の第１の温度まで急速昇温し、前記第１の温度を保持する第１の熱処理工程と、前記第１の熱処理工程に続いて、前記第１の温度で、前記第１のガス雰囲気から酸素ガスを２０ｖｏｌ．％以上１００ｖｏｌ．％以下含有する第２のガス雰囲気に切り替えて、更に、前記第１の温度で保持した後、第１の降温速度で前記第１の温度から急速降温する第２の熱処理工程と、を備えたことを特徴とする。
前記第１の昇温速度は、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であり、前記第１の降温速度は、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。
また、本発明に係わるシリコンウェーハの製造方法は、チョクラルスキー法により育成されたシリコン単結晶インゴットから製造されたシリコンウェーハに対して、希ガス雰囲気中、第１の昇温速度で１３００℃以上シリコンの融点以下の第１の温度まで急速昇温し、前記第１の温度を保持した後、第１の降温速度で８００℃以上１０００℃以下の第２の温度まで急速降温し、前記第２の温度を保持する第１の熱処理工程と、前記第１の熱処理工程に続いて、前記第２の温度で、前記希ガス雰囲気から酸素ガスを２０ｖｏｌ．％以上１００ｖｏｌ．％以下含有する第２のガス雰囲気に切り替えて、更に、前記第２の温度を保持した後、第２の昇温速度で前記第２の温度から前記第１の温度と同じ温度範囲の第３の温度まで急速昇温し、前記第３の温度で保持した後、第２の降温速度で前記第３の温度から急速降温する第２の熱処理工程と、を備えたことを特徴とする。
前記第１の降温速度は、２０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であり、前記第２の昇温速度は、２０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。
前記第１の昇温速度は、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であり、前記第２の降温速度は、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。
本発明によれば、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Ｇｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができ、加えて、急速加熱・急速冷却熱処理後、得られるシリコンウェーハの表面荒れも改善することができるシリコンウェーハの製造方法が提供される。
以下、本発明の好適な実施形態について図面を参照して説明する。
図１は、本発明のシリコンウェーハの製造方法に用いられるＲＴＰ装置の一例の概要を示す断面図である。
本発明のシリコンウェーハの製造方法に用いられるＲＴＰ装置１０は、図１に示すように、雰囲気ガス導入口２０ａ及び雰囲気ガス排出口２０ｂを備えた反応管２０と、反応管２０の上部に離間して配置された複数のランプ３０と、反応管２０内の反応空間２５にウェーハＷを支持するウェーハ支持部４０とを備える。ウェーハ支持部４０は、ウェーハＷを直接支持する環状のサセプタ４０ａと、サセプタ４０ａを支持するステージ４０ｂとを備える。反応管２０は、例えば、石英で構成されている。ランプ３０は、例えば、ハロゲンランプで構成されている。サセプタ４０ａは、例えば、シリコンで構成されている。ステージ４０ｂは、例えば、石英で構成されている。
図１に示すＲＴＰ装置１０を用いてウェーハＷに対して、急速加熱・急速冷却熱処理（ＲＴＰ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）を行う場合は、反応管２０に設けられた図示しないウェーハ導入口より、ウェーハＷを反応空間２５内に導入し、ウェーハ支持部４０のサセプタ４０ａ上にウェーハＷを支持し、雰囲気ガス導入口２０ａから後述する雰囲気ガスを導入すると共に、ランプ３０によりウェーハＷ表面に対してランプ照射をすることで行う。なお、このＲＴＰ装置１０における反応空間２５内の温度制御は、ウェーハ支持部４０のステージ４０ｂに埋め込まれた複数の放射温度計５０によってウェーハＷの下部のウェーハ径方向におけるウェーハ面内多点（例えば、９点）の平均温度を測定し、その測定された温度に基づいて複数のハロゲンランプ３０の制御（各ランプの個別のＯＮ−ＯＦＦ制御や、発光する光の発光強度の制御等）を行う。
（第１の実施形態）
次に、本発明の第１の実施形態に係わるシリコンウェーハの製造方法について図面を参照して説明する。
本発明の第１の実施形態に係わるシリコンウェーハの製造方法は、チョクラルスキー法により育成されたシリコン単結晶インゴットから製造されたシリコンウェーハに対して、所定の製造条件により急速加熱・急速冷却熱処理を行う。
チョクラルスキー法によるシリコン単結晶インゴットの育成は周知の方法にて行う。
すなわち、石英ルツボに充填した多結晶シリコンを加熱してシリコン融液とし、このシリコン融液の液面上方から種結晶を接触させて、種結晶と石英ルツボを回転させながら引上げ、所望の直径まで拡径して直胴部を育成することでシリコン単結晶インゴットを製造する。
こうして得られたシリコン単結晶インゴットは、周知の方法によりシリコンウェーハに加工される。
すなわち、シリコン単結晶インゴットを内周刃又はワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、研磨等の加工工程を経て、シリコンウェーハを製造する。なお、ここで記載された加工工程は例示的なものであり、本発明は、この加工工程のみに限定されるものではない。
次に、製造されたシリコンウェーハに対して、所定の製造条件により急速加熱・急速冷却熱処理を行う。
図２は、本発明の第１の実施形態に係わるシリコンウェーハの製造方法に適用される急速加熱・急速冷却熱処理における製造条件を説明するための概念図である。
本発明の第１の実施形態に係わるシリコンウェーハの製造方法に適用される急速加熱・急速冷却熱処理における製造条件は、前記製造されたシリコンウェーハを、所望の温度Ｔ０（例えば、５００℃）で図１に示すようなＲＴＰ装置１０の反応管２０内に設置し、第１のガス雰囲気中、第１の昇温速度ΔＴｕで、第１の温度Ｔ１まで急速昇温し、前記第１の温度Ｔ１を所定時間ｔ１保持する第１の熱処理工程と、この第１の熱処理工程に続いて、前記第１の温度Ｔ１で、前記第１のガス雰囲気から第２のガス雰囲気に切り替えて、更に、第１の温度Ｔ１で所定時間ｔ２保持した後、第１の降温速度ΔＴｄで第１の温度Ｔ１から急速降温する第２の熱処理工程と、を備える。
第１の熱処理工程において、前記第１のガス雰囲気として、酸素ガスを０．０１ｖｏｌ．％以上１．００ｖｏｌ．％以下含有する希ガスを用いることが好ましい。なお、ここでいう「ｖｏｌ．％含有する」とは、図１を用いて説明すると反応管２０内に供給する際の希ガス中に含まれる酸素ガスの含有率（ｖｏｌ．％）のことをいう。
なお、前記第１のガス雰囲気として窒素ガスを用いた場合には、前述したように、急速加熱・急速冷却熱処理においてシリコンウェーハの表面に窒化膜が形成されてしまうため好ましくない。また、前記第１のガス雰囲気として水素ガスを用いた場合には、後述するガス雰囲気の切り替えにおいて、第２のガス雰囲気に含まれる酸素ガスと混合する可能性があり、爆発の危険性があるため好ましくない。
前記希ガスとしては、Ａｒ（アルゴン）ガスが好適に用いられる。
なお、前記第１のガス雰囲気中に含まれる酸素ガスが０．０１ｖｏｌ．％未満である場合には、急速加熱・急速冷却熱処理におけるＧｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができるものの、同時にシリコンウェーハの表面荒れを改善することができない。なお、前記第１のガス雰囲気中に含有する酸素ガスが、１．００ｖｏｌ．％を超える場合には、前記シリコンウェーハの表面荒れを改善することができるが、急速加熱・急速冷却熱処理におけるＧｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができない。
第１の昇温速度ΔＴｕは、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。
前記第１の昇温速度ΔＴｕが１０℃／ｓｅｃ未満である場合には、生産性が悪いという問題がある。また、前記第１の昇温速度ΔＴｕが１５０℃／ｓｅｃを超える場合には、急激すぎる温度変化に耐えられずシリコンウェーハにスリップが発生するという問題がある。
第１の温度Ｔ１は、１３００℃以上シリコンの融点以下であることが好ましい。なお、ここでいう第１の温度Ｔ１は、図１に示すようなＲＴＰ装置１０内にウェーハＷを設置した場合において、ウェーハＷの下部のウェーハ径方向におけるウェーハ面内多点（本実施形態では９点）の平均温度のことをいう。
前記第１の温度Ｔ１が１３００℃未満である場合には、急速加熱・急速冷却熱処理におけるＧｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができない。
第１の温度Ｔ１を保持する時間ｔ１は、１ｓｅｃ以上６０ｓｅｃ以下であることが好ましい。これより、生産性が高い急速加熱・急速冷却熱処理を実現できる。
第２の熱処理工程において、前記第２のガス雰囲気として、酸素ガスを２０ｖｏｌ．％以上１００ｖｏｌ．％以下含有する酸素ガス含有雰囲気を用いることが好ましい。
前記酸素ガスの含有率が２０ｖｏｌ．％未満である場合には、急速加熱・急速冷却熱処理におけるＧｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができない。
前記第１のガス雰囲気から前記第２のガス雰囲気に切り替える際には、前記第１の温度Ｔ１で行うことが生産性の観点から好ましい。
前記第２の熱処理工程において、前記ガスの切り替え後、更に、第１の温度Ｔ１で保持する時間ｔ２は、１ｓｅｃ以上６０ｓｅｃ以下であることが好ましい。これより、生産性が高い急速加熱・急速冷却熱処理を実現できる。
第１の降温速度ΔＴｄは、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。
前記第１の降温速度ΔＴｄが１０℃／ｓｅｃ未満である場合には、生産性が悪いという問題がある。また、前記第１の降温速度ΔＴｄが１５０℃／ｓｅｃを超える場合には、急激すぎる温度変化に耐えられずシリコンウェーハにスリップが発生するという問題がある。
次に、本実施形態に係わるＬＳＴＤ密度が低減されるメカニズムについて考察する。図３は、本実施形態に係わるＬＳＴＤ密度が低減されるメカニズムを説明するための概念図である。
本実施形態で説明したように第１の熱処理工程で酸素ガスが０．０１ｖｏｌ．％以上１．００ｖｏｌ．％以下含有する希ガスからなる第１の雰囲気中で急速加熱・急速冷却熱処理を行うと、シリコンウェーハ表面には面荒れを防止する程度の薄い表面酸化膜が形成され、更に、１３００℃以上シリコンの融点以下での高温処理において、ＣＯＰの内壁に形成された内壁酸化膜に含まれる酸素がシリコンウェーハ内に溶解する（図３（ａ））。この状態で第２の熱処理工程において、雰囲気ガスを酸素ガスが２０ｖｏｌ．％以上１００ｖｏｌ．％以下含有する第２の雰囲気に切り替えることで、シリコンウェーハ内に急激に酸素が固溶し、さらにＩｎｔｅｒｓｔｉｔｉａｌ−Ｓｉ（以下、「ｉ−Ｓｉ」という）が導入される（図３（ｂ））。このｉ−Ｓｉが、前記内壁酸化膜が除去されたＣＯＰ内に埋まることによってＣＯＰが消滅し、いわゆるＤＺ（Ｄｅｎｕｔｅｄ Ｚｏｎｅ）層が形成される（図３（ｃ））。
従って、本実施形態に係わるシリコンウェーハの製造方法は、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Ｇｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができ、加えて、急速加熱・急速冷却熱処理後、得られるシリコンウェーハの表面荒れも改善することができる。
なお、形成されたＤＺ層には、前記固溶酸素（Ｏｉ）が残存する状態となる（図３（ｃ））。従って、後のデバイス工程で前記ＤＺ層における固溶酸素濃度が高くなるため、デバイス活性領域で発生、もしくはウェーハ裏面等から応力により発生した転位が前記固溶酸素によりピンニングされるため、転位の伸張を抑制することができる。
また、前記ＤＺ層はｉ−Ｓｉ（格子間Ｓｉ）の導入により格子間シリコン過飽和の状態となるため、急速加熱・急速冷却熱処理後の熱処理（例えば、デバイス工程における熱処理）において、前記ＤＺ層内に固溶酸素が再析出されるのを防止することができる。
（第２の実施形態）
次に、本発明の第２の実施形態に係わるシリコンウェーハの製造方法について図面を参照して説明する。
本実施形態に係わるシリコンウェーハの製造方法は、急速加熱・急速冷却熱処理における製造条件が異なる。その他は、第１の実施形態と同様なため、説明を省略する。
図４は、本発明の第２の実施形態に係わるシリコンウェーハの製造方法に適用される急速加熱・急速冷却熱処理における製造条件を説明するための概念図である。
本発明の第２の実施形態に係わる急速加熱・急速冷却熱処理は、第１の実施形態で説明したような方法により製造されたシリコンウェーハを、所望の温度Ｔ０（例えば、５００℃）で図１に示すようなＲＴＰ装置１０の反応管２０内に設置し、第１のガス雰囲気中、第１の昇温速度ΔＴｕ１で、第１の温度Ｔ１まで急速昇温し、前記第１の温度Ｔ１を所定時間ｔ１保持した後、第１の降温速度ΔＴｄ１で、第２の温度Ｔ２まで急速降温し、第２の温度Ｔ２を保持する第１の熱処理工程と、この第１の熱処理工程に続いて、前記第２の温度Ｔ２で、前記第１のガス雰囲気から第２のガス雰囲気に切り替えて、更に、第２の温度Ｔ２を保持した後、第２の昇温速度ΔＴｕ２で第２の温度Ｔ２から第１の温度Ｔ１と同じ温度範囲の第３の温度Ｔ３まで急速昇温し、第３の温度Ｔ３を所定時間ｔ２保持した後、第２の降温速度ΔＴｄ２で第３の温度Ｔ３から急速降温する第２の熱処理工程とを備える。前記第２の温度Ｔ２での保持は所定時間ｔ３で行う。
第１の熱処理工程において、前記第１のガス雰囲気として、希ガス雰囲気を用いることが好ましい。
希ガスとして、希ガス１００％雰囲気を用いることがより好ましい。なお、ここでいう「ｖｏｌ．％含有する」とは、図１を用いて説明すると反応管２０内に供給する際の希ガス雰囲気中に含まれる酸素ガスの含有率（ｖｏｌ．％）のことをいう。
このような条件下で本実施形態に用いられる急速加熱・急速冷却熱処理を行うと、Ｇｒｏｗｎ−ｉｎ欠陥の低減力を損なうことなく、表面荒れを改善することができる。
前記希ガス雰囲気には、Ａｒ（アルゴン）ガスが好適に用いられる。
第１の昇温速度ΔＴｕ１は、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。
前記第１の昇温速度ΔＴｕ１が１０℃／ｓｅｃ未満である場合には、生産性が悪いという問題がある。また、前記第１の昇温速度ΔＴｕ１が１５０℃／ｓｅｃを超える場合には、急激すぎる温度変化に耐えられずシリコンウェーハにスリップが発生するという問題がある。
第１の温度Ｔ１は、１３００℃以上シリコンの融点以下であることが好ましい。なお、ここでいう第１の温度Ｔ１は、図１に示すようなＲＴＰ装置１０内にウェーハＷを設置した場合において、ウェーハＷの下部のウェーハ径方向におけるウェーハ面内多点（本実施形態では９点）の平均温度のことをいう。
前記第１の温度Ｔ１が１３００℃未満である場合には、急速加熱・急速冷却熱処理におけるＧｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができない。
第１の温度Ｔ１を保持する時間ｔ１は、１ｓｅｃ以上６０ｓｅｃ以下であることが好ましい。これより、生産性が高い急速加熱・急速冷却熱処理を実現できる。
第１の降温速度ΔＴｄ１は、２０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。
第１の降温速度ΔＴｄ１が２０℃／ｓｅｃ未満である場合は、急速加熱・急速冷却熱処理におけるＧｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができない。第１の降温速度ΔＴｄ１が、１５０℃／ｓｅｃを超える場合には、急激すぎる温度変化に耐えられずシリコンウェーハにスリップが発生してしまう問題がある。
第２の温度Ｔ２は、８００℃以上１０００℃以下であることが好ましい。
前記第２の温度Ｔ２が８００℃未満である場合は、固溶酸素が析出してしまうという問題がある。前記第２の温度Ｔ２が１０００℃を超える場合には、表面荒れが発生するという問題がある。
第２の熱処理工程において、前記第２のガス雰囲気として、酸素ガスを２０ｖｏｌ．％以上１００ｖｏｌ．％以下含有する第２のガス雰囲気を用いることが好ましい。
前記第２のガス雰囲気は、前記酸素ガスの含有率が２０ｖｏｌ．％未満である場合には、急速加熱・急速冷却熱処理におけるＧｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができない。
前記第１のガス雰囲気から前記第２のガス雰囲気に切り替える際には、前記第２の温度Ｔ２で行うことが好ましい。前記ガスの切り替えを、前記第２の温度Ｔ２の範囲外（８００℃未満又は１０００度を超える場合）で行うと前述したような不具合があるため好ましくない。
前記第２の温度Ｔ２の保持時間ｔ３は、１ｓｅｃ以上６０ｓｅｃ以下であることが好ましい。これより、生産性が高い急速加熱・急速冷却熱処理を実現できる。
第２の昇温速度ΔＴｕ２は、２０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下の昇温速度で行うことが好ましい。
前記第２の昇温速度ΔＴｕ２が２０℃／ｓｅｃ未満である場合には、急速加熱・急速冷却熱処理におけるＧｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができない。また、前記第２の昇温速度ΔＴｕ２が１５０℃／ｓｅｃを超える場合には、急激すぎる温度変化に耐えられずシリコンウェーハにスリップが発生する問題がある。
また、第１の温度Ｔ１と同じ温度範囲をもつ第３の温度Ｔ３の保持時間ｔ２においても、１ｓｅｃ以上６０ｓｅｃ以下であることが好ましい。これより、生産性が高い急速加熱・急速冷却熱処理を実現できる。
第２の降温速度ΔＴｄ２は、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。
第２の降温速度ΔＴｄ２が１０℃／ｓｅｃ未満である場合は、生産性が悪いという問題がある。第２の降温速度ΔＴｄ２が、１５０℃／ｓｅｃを超える場合には、急激すぎる温度変化に耐えられずシリコンウェーハにスリップが発生してしまう問題がある。
次に、本実施形態に係わるＬＳＴＤ密度が低減されるメカニズムについて第１の実施形態と同様に、図３を用いて考察する。
本実施形態で説明したように第１の熱処理工程で、希ガス雰囲気中で急速加熱・急速冷却熱処理を行うと、シリコンウェーハの表面の酸素は外方拡散されると共に、１３００℃以上シリコンの融点以下での高温処理においてＣＯＰの内壁に形成された内壁酸化膜に含まれる酸素がシリコンウェーハ内に溶解する（図３（ａ））。この状態で第２の熱処理工程において、雰囲気ガスを酸素ガスが２０ｖｏｌ．％以上１００ｖｏｌ．％以下含有する酸素ガス含有雰囲気に切り替えることで、シリコンウェーハ内に急激に酸素が固溶し、かつＩｎｔｅｒｓｔｉｔｉａｌ−Ｓｉ（以下、「ｉ−Ｓｉ」という）が導入される（図３（ｂ））。このｉ−Ｓｉが、前記内壁酸化膜が除去されたＣＯＰ内に埋まることによってＣＯＰが消滅し、いわゆるＤＺ（Ｄｅｎｕｔｅｄ Ｚｏｎｅ）層が形成される（図３（ｃ））。
本実施形態では、酸素ガス含有雰囲気に切り変わる温度が８００℃以上１０００℃以下であるため、ＤＺ層となる領域に固溶酸素（Ｏｉ）が析出されることなく、かつ、表面荒れが発生することがないという効果もある。従って、表面荒れ防止のため、第１の実施形態で説明したように、第１の熱処理工程における希ガス雰囲気中に酸素を０．０１ｖｏｌ．％以上１．００ｖｏｌ．％以下含有させる必要がない。なお、第１の熱処理工程における希ガス雰囲気中に酸素を０．０１ｖｏｌ．％以上１．００ｖｏｌ．％以下含有させると、Ｇｒｏｗｎ−ｉｎ欠陥の低減力が低下することなく、表面荒れをより防止できるのは、前述した通りである。
なお、形成されたＤＺ層には、前記固溶酸素（Ｏｉ）が残存する状態となる（図５（ｃ））。従って、後のデバイス工程で前記ＤＺ層における固溶酸素濃度が高くなるため、デバイス活性領域で発生、もしくはウェーハ裏面等から応力により発生した転位が前記固溶酸素によりピンニングされるため、転位の伸張を抑制することができる。
以上のような構成を備えることで本実施形態に係わるシリコンウェーハの製造方法は、急速加熱・急速冷却熱処理時におけるスリップの発生を抑制しつつ、Ｇｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができ、加えて、急速加熱・急速冷却熱処理後、得られるシリコンウェーハの表面荒れも改善することができる。
また、前記ＤＺ層はｉ−Ｓｉ（格子間Ｓｉ）の導入により格子間シリコン過飽和の状態となるため、急速加熱・急速冷却熱処理後の熱処理（例えば、デバイス工程における熱処理）において、前記ＤＺ層内に固溶酸素が再析出されるのを防止することができる。
次に、実施例により本発明の効果について具体的に説明するが、本発明は下記の実施例に限定されるものではない。
（実施例１）
ＣＺ法により、Ｐ型、結晶面方位（００１）、固溶酸素濃度［Ｏｉ］１．２×１０１８ａｔｏｍｓ／ｃｍ３（１９７０-１９７９年度版Ｏｌｄ ＡＳＴＭによる換算係数からの算出値）、抵抗２３〜２５Ω／ｃｍであるシリコン単結晶インゴットを作製した。
この際、窒化珪素膜で被膜されたシリコンウェーハを投入する窒素ドープ処理を行い、引上速度を平均で１．２ｍｍ／ｍｉｎに調整すると共に、シリコン単結晶の育成時に転位クラスタが発生しないように、引上速度Ｖと、１３００℃における結晶軸方向の温度勾配Ｇを制御することでＶ／Ｇを制御しながら引き上げを行った。
次に、得られたシリコン単結晶インゴットを、ワイヤソーによりウェーハ状に切断し、ベベル加工、ラッピング、エッチング、研磨を施して、両面研磨された直径が３００ｍｍのシリコンウェーハを作製した。
次に、図１に示すようなＲＴＰ装置１０を用いて、前記作製したシリコンウェーハの急速加熱・急速冷却熱処理を行った。急速加熱・急速冷却熱処理における製造条件は下記の通りである。
（１）試験例１（熱処理シーケンス：図２）
・第１のガス雰囲気：アルゴン９９．９９ｖｏｌ．％、酸素０．０１ｖｏｌ．％
・第２のガス雰囲気：酸素１００ｖｏｌ．％
・Ｔ０：５００℃
・Ｔ１：未処理、１２００℃、１２５０℃、１３００℃、１３５０℃の５条件（未処理とは、急速加熱・急速冷却熱処理を行わないことをいう。以下同じ）
・ΔＴｕ：７５℃／ｓｅｃ
・ΔＴｄ：２５℃／ｓｅｃ
・ｔ１：１０ｓｅｃ
・ｔ２：１０ｓｅｃ
（２）試験例２（熱処理シーケンス：図２）
・第１のガス雰囲気：アルゴン９９．９９ｖｏｌ．％、酸素０．０１ｖｏｌ．％
・第２のガス雰囲気：アルゴン８０ｖｏｌ．％＋酸素２０ｖｏｌ．％
・その他は、試験例１と同一条件
（３）試験例３（熱処理シーケンス：図２）
・第１のガス雰囲気：アルゴン９９．９９ｖｏｌ．％、酸素０．０１ｖｏｌ．％
・第２のガス雰囲気：アルゴン９０ｖｏｌ．％＋酸素１０ｖｏｌ．％
・その他は、試験例１と同一条件
（４）試験例４（熱処理シーケンス：図２においてガス雰囲気切り替えなし）
・第１、２のガス雰囲気：酸素１００ｖｏｌ．％
・その他は、試験例１と同一条件
（５）試験例５（熱処理シーケンス：図２においてガス雰囲気切り替えなし）
・第１、２のガス雰囲気：アルゴン８０ｖｏｌ．％＋酸素２０ｖｏｌ．％
・その他は、試験例１と同一条件
（６）試験例６（熱処理シーケンス：図２においてガス雰囲気切り替えなし）
・第１、２のガス雰囲気：アルゴン１００ｖｏｌ．％
・その他は、試験例１と同一条件
次に、急速加熱・急速冷却熱処理を行ったシリコンウェーハに対して、ＬＳＴＤ密度を測定した。ＬＳＴＤ密度は、レイテックス社製ＭＯ６０１を用い、レーザ波長を６８０ｎｍ、進入深さを５μｍに調整して測定した。
図５は、実施例１での急速加熱・急速冷却熱処理後の各条件におけるＬＳＴＤ密度の発生状況を表す結果図である。
図５中、横軸は第１の熱処理工程及び第２の熱処理工程の最大到達温度：Ｔ１（℃）であり、縦軸はＬＳＴＤ密度（個／ｃｍ２）である。
また、図５にプロットされた各点は、□が試験例１、○が試験例２、●が試験例３、▲が試験例４、◆が試験例５、■が試験例６の最高到達温度Ｔ１（℃）に対するＬＳＴＤ密度（個／ｃｍ２）を表すプロットデータである。
図５に示すように、試験例１、２、すなわち、第２のガス雰囲気の酸素含有率が２０ｖｏｌ．％以上の場合にはＬＳＴＤ密度の低減効果が高いことが確認できる。これは、第２の熱処理工程時において酸素含有率が高くなることで、Ｓｉの酸化量が増加し、より多くの格子間シリコンが注入されたためと考えられる。また、最高到達温度Ｔ１が１２５０℃以下の場合は、ＬＳＴＤ密度の低減に大きな差は確認されない。これは、第１の熱処理工程でＣＯＰの内壁酸化膜が十分に除去されない為、格子間Ｓｉが多く注入されてもこれらがＣＯＰの内部に侵入できなかったためと考えられる。
なお、試験例６においては、Ｔ１が１３００℃以上であっても、ＬＳＴＤ密度の低減効果は少ない。これは、Ｔ１が１３００℃以上あれば、ＣＯＰの内壁酸化膜は除去できると考えられるが、雰囲気ガスがアルゴン１００ｖｏｌ．％であるため、注入される格子間Ｓｉの量が不十分であったものと考えられる。
また、第２の熱処理工程におけるガス雰囲気を酸素１００ｖｏｌ．％で行った試験例４においても、ＬＳＴＤ密度の低減効果は少ない。これは、酸素が多いので、ウェーハ表層部のＣＯＰは消滅することができるが、最初から酸素１００ｖｏｌ．％雰囲気で行っているため、ウェーハ極表層部における固溶酸素濃度が増加してしまい、その部分にあるＣＯＰの内壁酸化膜が十分に除去されないため、ウェーハ極表層部のＣＯＰについては消滅することができないものと考えられる。
第２のガス雰囲気をアルゴン８０ｖｏｌ．％と酸素２０ｖｏｌ．％との混合ガスで行った試験例５においても、ＬＳＴＤ密度の低下は不十分である。
従って、本発明においては、第１の熱処理工程においてアルゴン１００ｖｏｌ．％雰囲気中、１３００℃以上の最高到達温度で急速加熱・急速冷却熱処理を行い、その後、第２の熱処理工程において雰囲気ガスを酸素含有率が２０ｖｏｌ．％以上の酸素ガス含有雰囲気に切り替えて、１３００℃以上の最高到達温度で急速加熱・急速冷却熱処理を行うことで、Ｇｒｏｗｎ−ｉｎ欠陥の低減力を向上させることができる。
（実施例２）
実施例１と同様な方法で両面研磨された直径が３００ｍｍのシリコンウェーハを作製した。
次に、図１に示すようなＲＴＰ装置１０を用いて、前記作製したシリコンウェーハの急速加熱・急速冷却熱処理を行った。急速加熱・急速冷却熱処理における製造条件は下記の通りである。
（７）試験例７（熱処理シーケンス：図２）
・第１のガス雰囲気：アルゴンの含有率を、９７．００ｖｏｌ．％、９８．００ｖｏｌ．％、９９．００ｖｏｌ．％、９９．５０ｖｏｌ．％、９９．９５ｖｏｌ．％、９９．９９ｖｏｌ．％、１００ｖｏｌ．％の計７条件。アルゴン以外のガスは酸素ガス。
・第２のガス雰囲気：酸素１００ｖｏｌ．％
・Ｔ０：５００℃
・Ｔ１：１３００℃
・ΔＴｕ：７５℃／ｓｅｃ
・ΔＴｄ：２５℃／ｓｅｃ
・ｔ１：１５ｓｅｃ
・ｔ２：１５ｓｅｃ
次に、急速加熱・急速冷却熱処理を行ったシリコンウェーハに対して、ＬＳＴＤ密度及び表面粗さを測定した。ＬＳＴＤ密度は、レイテックス社製ＭＯ６０１を用い、レーザ波長を６８０ｎｍ、進入深さを５μｍに調整して測定した。表面粗さは、ＡＦＭ（原子間力顕微鏡：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ）を用い、測定範囲３μｍ□で評価した。
図６は、実施例２での急速加熱・急速冷却熱処理後の各条件におけるＬＳＴＤ密度及びマイクロラフネスにおける結果図である。図６の横軸は第１の熱処理工程におけるアルゴン含有率（ｖｏｌ．％）であり、第１縦軸（紙面左側）はＬＳＴＤ密度（個／ｃｍ２）であり、第２縦軸（紙面右側）は表面粗さ：ＲＭＳ（ｎｍ）である。
図６に示すように、アルゴン含有率が９８．００ｖｏｌ．％以下（酸素含有率が２．００ｖｏｌ．％以上）の場合には、ＬＳＴＤ密度の低減効果は低い。これは酸素がＡｒ雰囲気中に存在することで、ウェーハ極表層部における酸素濃度が固溶限界に達してしまうため、ウェーハ極表層部のＣＯＰの内壁酸化膜がＳｉ結晶中に溶解することができないため、ＣＯＰが消滅しにくいものと考えられる。
一方、アルゴン含有率が９９．００ｖｏｌ．％以上（酸素含有率が１．００ｖｏｌ．％以下）の場合には、ＬＳＴＤ密度の低減効果は高い。しかしながら、酸素が存在しない場合（アルゴン含有率が１００ｖｏｌ．％）には、急速加熱・急速冷却熱処理後、得られるシリコンウェーハの表面粗さは荒れてしまう傾向にある。これは、第２の熱処理工程における酸素ガス含有雰囲気中に第１の熱処理工程で酸化膜が形成されていない状態で酸素ガス含有雰囲気中に曝すことになり、表面が急激に酸化されて酸化膜が形成されるため表面粗さ（ＲＭＳ）が悪化するものと考えられる。
従って、本発明においては、ＬＳＴＤ密度の低減力の向上を図ることができ、かつ、表面粗さの悪化を防止できる条件は、アルゴン含有率が９９．００ｖｏｌ．％以上９９．９９ｖｏｌ．％以下、すなわち、酸素含有率が０．０１ｖｏｌ．％以上１．００ｖｏｌ．％以下であることが確認できる。
（実施例３）
実施例１と同様な方法で両面研磨された直径が３００ｍｍのシリコンウェーハを作製した。
次に、図１に示すようなＲＴＰ装置１０を用いて、前記作製したシリコンウェーハの急速加熱・急速冷却熱処理を行った。急速加熱・急速冷却熱処理における製造条件は下記の通りである。
（８）試験例８（熱処理シーケンス：図４）
・第１のガス雰囲気：アルゴン１００ｖｏｌ．％
・第２のガス雰囲気：酸素１００ｖｏｌ．％
・Ｔ０：５００℃
・Ｔ１：１３００℃
・Ｔ２：８００℃
・ΔＴｕ１：７５℃／ｓｅｃ
・ΔＴｄ１：１０〜１７０℃／ｓｅｃでの範囲で計１５条件
・ΔＴｕ２：２５℃／ｓｅｃ
・ΔＴｄ２：２５℃／ｓｅｃ
・ｔ１：１５ｓｅｃ
・ｔ２：１５ｓｅｃ
・ｔ３：１５ｓｅｃ
次に、急速加熱・急速冷却熱処理を行ったシリコンウェーハに対して、Ｔｏｔａｌスリップ長を評価した。この評価はウェーハ全体をＸ線トポグラフィ（リガク社製ＸＲＴ３００、００４回折）で測定し、ウェーハ全体で確認された複数のスリップの各々の長さを測定し、すべてのスリップの長さの合計値をＴｏｔａｌスリップ長として評価した。
図７は、実施例３での急速加熱・急速冷却熱処理後の各条件におけるＴｏｔａｌスリップ長の発生状況を示す結果図である。
図７に示すように、第１の熱処理工程における第１の降温速度ΔＴｄ１が１５０℃／ｓｅｃを超えるとＴｏｔａｌスリップ長が急激に増加する傾向が確認できる。
また、第１の降温速度ΔＴｄ１が２０℃／ｓｅｃ未満の場合には、ＬＳＴＤ密度の低減効果が低いことが確認された。これは、第１の降温速度ΔＴｄ１が遅いため、シリコン結晶中の酸素が再びＣＯＰの内壁に集まり、内壁酸化膜を形成してしまうため、第２の熱処理工程において、格子間Ｓｉを注入してもＣＯＰが消滅しにくくなっているためと考えられる。
従って、本発明においては、ＬＳＴＤ密度の低減効果が高く、かつ、スリップが発生しない第１の熱処理工程における第１の降温速度ΔＴｄ１は、２０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが確認できる。なお、以上の結果の上限値（１５０℃／ｓｅｃ以下）は、第２の熱処理工程における第２の降温速度ΔＴｄ２にも、同様に適用することができるものと考えられる。
（実施例４）
実施例１と同様な方法で両面研磨された直径が３００ｍｍのシリコンウェーハを作製した。
次に、図１に示すようなＲＴＰ装置１０を用いて、前記作製したシリコンウェーハの急速加熱・急速冷却熱処理を行った。急速加熱・急速冷却熱処理における製造条件は下記の通りである。
（９）試験例９（熱処理シーケンス：図４）
・第１のガス雰囲気：アルゴン１００ｖｏｌ．％
・第２のガス雰囲気：酸素１００ｖｏｌ．％
・Ｔ０：５００℃
・Ｔ１：１３００℃
・Ｔ２：８００℃
・ΔＴｕ１：７５℃／ｓｅｃ
・ΔＴｄ１：２５℃／ｓｅｃ
・ΔＴｕ２：１０〜１７０℃／ｓｅｃでの範囲で計１５条件
・ΔＴｄ２：２５℃／ｓｅｃ
・ｔ１：１５ｓｅｃ
・ｔ２：１５ｓｅｃ
・ｔ３：１５ｓｅｃ
次に、急速加熱・急速冷却熱処理を行ったシリコンウェーハに対して、Ｔｏｔａｌスリップ長を評価した。この評価はウェーハ全体をＸ線トポグラフィ（リガク社製ＸＲＴ３００、００４回折）で測定し、ウェーハ全体で確認された複数のスリップの各々の長さを測定し、すべてのスリップの長さの合計値をＴｏｔａｌスリップ長として評価した。
図８は、実施例４での急速加熱・急速冷却熱処理後の各条件におけるＴｏｔａｌスリップ長の発生状況を示す結果図である。
図８に示すように、第２の熱処理工程における第２の昇温速度ΔＴｕ２が１５０℃／ｓｅｃを超えるとＴｏｔａｌスリップ長が急激に増加する傾向が確認できる。
また、第２の昇温速度ΔＴｕ２が２０℃／ｓｅｃ未満の場合には、ＬＳＴＤ密度の低減効果が低いことが確認された。これは、第２の昇温速度ΔＴｕ２が遅いため、Ｓｉ結晶中の酸素が再びＣＯＰの内壁に集まり、内壁酸化膜を形成してしまうため、第２の熱処理工程において、格子間Ｓｉを注入してもＣＯＰが消滅しにくくなっているためと考えられる。
従って、本発明においては、ＬＳＴＤ密度の低減効果が高く、かつ、スリップが発生しない第２の熱処理工程における第２の昇温速度ΔＴｕ２は、２０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが確認できる。なお、以上の結果の上限値（１５０℃／ｓｅｃ以下）は第１の熱処理工程における第１の昇温速度ΔＴｕ１にも、同様に適用することができるものと考えられる。
本発明のシリコンウェーハの製造方法に用いられるＲＴＰ装置の一例の概要を示す断面図である。 本発明の第１の実施形態に係わるシリコンウェーハの製造方法に適用される急速加熱・急速冷却熱処理における製造条件を説明するための概念図である。 本実施形態に係わるＬＳＴＤ密度が低減されるメカニズムを説明するための概念図である。 本発明の第２の実施形態に係わるシリコンウェーハの製造方法に適用される急速加熱・急速冷却熱処理における製造条件を説明するための概念図である。 実施例１での急速加熱・急速冷却熱処理後の各条件におけるＬＳＴＤ密度の発生状況を表す結果図である。 実施例２での急速加熱・急速冷却熱処理後の各条件におけるＬＳＴＤ密度及びマイクロラフネスにおける結果図である。 実施例３での急速加熱・急速冷却熱処理後の各条件におけるＴｏｔａｌスリップ長の発生状況を示す結果図である。 実施例４での急速加熱・急速冷却熱処理後の各条件におけるＴｏｔａｌスリップ長の発生状況を示す結果図である。
符号の説明
１０ ＲＴＰ装置
２０ 反応管
３０ ランプ
４０ ウェーハ支持部

Claims (5)

  1. チョクラルスキー法により育成されたシリコン単結晶インゴットから製造されたシリコンウェーハに対して、酸素ガスを０．０１ｖｏｌ．％以上１．００ｖｏｌ．％以下含有する希ガスからなる第１のガス雰囲気中、第１の昇温速度で１３００℃以上シリコンの融点以下の第１の温度まで急速昇温し、前記第１の温度を保持する第１の熱処理工程と、
    前記第１の熱処理工程に続いて、前記第１の温度で、前記第１のガス雰囲気から酸素ガスを２０ｖｏｌ．％以上１００ｖｏｌ．％以下含有する第２のガス雰囲気に切り替えて、更に、前記第１の温度で保持した後、第１の降温速度で前記第１の温度から急速降温する第２の熱処理工程と、
    を備えたことを特徴とするシリコンウェーハの製造方法。
  2. 前記第１の昇温速度は、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であり、前記第１の降温速度は、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることを特徴とする請求項１に記載のシリコンウェーハの製造方法。
  3. チョクラルスキー法により育成されたシリコン単結晶インゴットから製造されたシリコンウェーハに対して、希ガス雰囲気中、第１の昇温速度で１３００℃以上シリコンの融点以下の第１の温度まで急速昇温し、前記第１の温度を保持した後、第１の降温速度で８００℃以上１０００℃以下の第２の温度まで急速降温し、前記第２の温度を保持する第１の熱処理工程と、
    前記第１の熱処理工程に続いて、前記第２の温度で、前記希ガス雰囲気から酸素ガスを２０ｖｏｌ．％以上１００ｖｏｌ．％以下含有する第２のガス雰囲気に切り替えて、更に、前記第２の温度を保持した後、第２の昇温速度で前記第２の温度から前記第１の温度と同じ温度範囲の第３の温度まで急速昇温し、前記第３の温度で保持した後、第２の降温速度で前記第３の温度から急速降温する第２の熱処理工程と、
    を備えたことを特徴とするシリコンウェーハの製造方法。
  4. 前記第１の降温速度は、２０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であり、前記第２の昇温速度は、２０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることを特徴とする請求項３に記載のシリコンウェーハの製造方法。
  5. 前記第１の昇温速度は、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であり、前記第２の降温速度は、１０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることを特徴とする請求項４に記載のシリコンウェーハの製造方法。
JP2008198682A 2008-07-31 2008-07-31 シリコンウェーハの製造方法 Active JP5561918B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008198682A JP5561918B2 (ja) 2008-07-31 2008-07-31 シリコンウェーハの製造方法
US12/512,229 US7977219B2 (en) 2008-07-31 2009-07-30 Manufacturing method for silicon wafer
CN2009101574962A CN101638806B (zh) 2008-07-31 2009-07-30 硅晶片的制造方法
TW098125717A TWI420599B (zh) 2008-07-31 2009-07-30 矽晶圓之製造方法
KR1020090070811A KR101076493B1 (ko) 2008-07-31 2009-07-31 실리콘 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008198682A JP5561918B2 (ja) 2008-07-31 2008-07-31 シリコンウェーハの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014090705A Division JP2014168090A (ja) 2014-04-24 2014-04-24 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010040589A true JP2010040589A (ja) 2010-02-18
JP5561918B2 JP5561918B2 (ja) 2014-07-30

Family

ID=41613976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008198682A Active JP5561918B2 (ja) 2008-07-31 2008-07-31 シリコンウェーハの製造方法

Country Status (5)

Country Link
US (1) US7977219B2 (ja)
JP (1) JP5561918B2 (ja)
KR (1) KR101076493B1 (ja)
CN (1) CN101638806B (ja)
TW (1) TWI420599B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033846A (ja) * 2010-06-29 2012-02-16 Covalent Materials Corp シリコンウェーハの熱処理方法
WO2012023233A1 (ja) 2010-08-18 2012-02-23 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びにシリコンウエーハ並びに熱処理装置
JP2012178514A (ja) * 2011-02-28 2012-09-13 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2012199390A (ja) * 2011-03-22 2012-10-18 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2012231050A (ja) * 2011-04-27 2012-11-22 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2013201314A (ja) * 2012-03-26 2013-10-03 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP2013201303A (ja) * 2012-03-26 2013-10-03 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
CN102446741B (zh) * 2010-10-07 2016-01-20 株式会社日立国际电气 半导体器件制造方法、衬底处理装置和半导体器件
JP5572569B2 (ja) * 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5997552B2 (ja) * 2011-09-27 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
JP5984448B2 (ja) * 2012-03-26 2016-09-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
CN102978688B (zh) * 2012-11-16 2015-07-08 晶科能源有限公司 一种直拉单晶法的冷却工艺
US8889534B1 (en) 2013-05-29 2014-11-18 Tokyo Electron Limited Solid state source introduction of dopants and additives for a plasma doping process
JP5885305B2 (ja) * 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
CN106463403B (zh) * 2014-06-02 2020-05-05 胜高股份有限公司 硅晶片及其制造方法
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
FR3034108A1 (fr) * 2015-03-24 2016-09-30 Soitec Silicon On Insulator Methode de reduction de defauts et fabrication de substrat
CN107154353B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 晶圆热处理的方法
CN105977152B (zh) * 2016-05-09 2019-01-29 浙江大学 〈311〉直拉硅片的一种热处理方法
CN106087052A (zh) * 2016-08-10 2016-11-09 中联西北工程设计研究院有限公司 一种多晶硅铸锭的两步退火工艺
DE102019207433A1 (de) * 2019-05-21 2020-11-26 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335301A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd シリコン酸化膜の形成方法
JPH1074771A (ja) * 1996-06-28 1998-03-17 Sumitomo Sitix Corp シリコン単結晶ウェーハの熱処理方法とその熱処理装置並びにシリコン単結晶ウェーハとその製造方法
JP2000012786A (ja) * 1998-06-08 2000-01-14 Siemens Ag 半導体集積回路
JP2000031150A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2004063685A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006032752A (ja) * 2004-07-20 2006-02-02 Sumco Corp Ｓｉｍｏｘ基板の製造方法
JP2006086305A (ja) * 2004-09-15 2006-03-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2009170656A (ja) * 2008-01-16 2009-07-30 Sumco Corp 単結晶シリコンウェーハおよびその製造方法
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
WO2000013226A1 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
JP4385539B2 (ja) 2001-03-29 2009-12-16 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハの熱処理方法
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
US6663709B2 (en) * 2001-06-26 2003-12-16 Memc Electronic Materials, Inc. Crystal puller and method for growing monocrystalline silicon ingots
JP4154881B2 (ja) 2001-10-03 2008-09-24 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
KR100685260B1 (ko) 2005-12-30 2007-02-22 주식회사 실트론 실리콘 웨이퍼의 열처리 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335301A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd シリコン酸化膜の形成方法
JPH1074771A (ja) * 1996-06-28 1998-03-17 Sumitomo Sitix Corp シリコン単結晶ウェーハの熱処理方法とその熱処理装置並びにシリコン単結晶ウェーハとその製造方法
JP2000012786A (ja) * 1998-06-08 2000-01-14 Siemens Ag 半導体集積回路
JP2000031150A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2004063685A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006032752A (ja) * 2004-07-20 2006-02-02 Sumco Corp Ｓｉｍｏｘ基板の製造方法
JP2006086305A (ja) * 2004-09-15 2006-03-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2009170656A (ja) * 2008-01-16 2009-07-30 Sumco Corp 単結晶シリコンウェーハおよびその製造方法
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033846A (ja) * 2010-06-29 2012-02-16 Covalent Materials Corp シリコンウェーハの熱処理方法
WO2012023233A1 (ja) 2010-08-18 2012-02-23 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びにシリコンウエーハ並びに熱処理装置
JP2012178514A (ja) * 2011-02-28 2012-09-13 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2012199390A (ja) * 2011-03-22 2012-10-18 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2012231050A (ja) * 2011-04-27 2012-11-22 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2013201314A (ja) * 2012-03-26 2013-10-03 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP2013201303A (ja) * 2012-03-26 2013-10-03 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Also Published As

Publication number Publication date
CN101638806B (zh) 2012-07-04
TWI420599B (zh) 2013-12-21
TW201017766A (en) 2010-05-01
KR20100014188A (ko) 2010-02-10
KR101076493B1 (ko) 2011-10-24
JP5561918B2 (ja) 2014-07-30
US20100055884A1 (en) 2010-03-04
CN101638806A (zh) 2010-02-03
US7977219B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
JP5561918B2 (ja) シリコンウェーハの製造方法
JP5542383B2 (ja) シリコンウェーハの熱処理方法
JP2010040587A (ja) シリコンウェーハの製造方法
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
WO2007013189A1 (ja) シリコンウェーハおよびその製造方法
JP2007022863A (ja) シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2011171377A (ja) シリコンウェーハの製造方法
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP5997552B2 (ja) シリコンウェーハの熱処理方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP2010040588A (ja) シリコンウェーハ
JP5427636B2 (ja) シリコンウェーハの熱処理方法
JP5550180B2 (ja) シリコンウェーハ及びその製造方法
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JP5641533B2 (ja) シリコンウェーハの熱処理方法
JP2010177495A (ja) シリコンウェーハの熱処理方法
JP2014168090A (ja) シリコンウェーハの製造方法
JP5641538B2 (ja) シリコンウェーハの熱処理方法
JP2010177494A (ja) シリコンウェーハの熱処理方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2005072108A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140610

R150 Certificate of patent or registration of utility model

Ref document number: 5561918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250