KR20140109945A - 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스 - Google Patents

실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스 Download PDF

Info

Publication number
KR20140109945A
KR20140109945A KR1020147019083A KR20147019083A KR20140109945A KR 20140109945 A KR20140109945 A KR 20140109945A KR 1020147019083 A KR1020147019083 A KR 1020147019083A KR 20147019083 A KR20147019083 A KR 20147019083A KR 20140109945 A KR20140109945 A KR 20140109945A
Authority
KR
South Korea
Prior art keywords
oxygen
heat treatment
single crystal
silicon single
crystal wafer
Prior art date
Application number
KR1020147019083A
Other languages
English (en)
Other versions
KR101973017B1 (ko
Inventor
테츠야 오카
코지 에바라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140109945A publication Critical patent/KR20140109945A/ko
Application granted granted Critical
Publication of KR101973017B1 publication Critical patent/KR101973017B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System

Abstract

본 발명은, 실리콘 단결정 웨이퍼의 제조방법으로서, 실리콘 단결정 웨이퍼에 대하여, 급속가열·급속냉각 장치를 이용하여, 산소함유 분위기 하, 제1 열처리 온도에서 1~60초 유지한 후 1~100℃/초의 강온속도로 800℃ 이하까지 냉각하는 제1 열처리를 행함으로써, 산소를 내방 확산시켜 상기 실리콘 단결정 웨이퍼의 표면 근방에 산소농도 피크영역을 형성하고, 그 후, 제2 열처리를 행함으로써, 상기 실리콘 단결정 웨이퍼 내의 산소를 상기 산소농도 피크영역에 응집시키는 실리콘 단결정 웨이퍼의 제조방법이다. 이에 따라, 디바이스 형성영역에 근접한 양호한 게터링층이 형성되는 실리콘 단결정 웨이퍼를 제조할 수 있는 방법이 제공된다.

Description

실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스{SILICON SINGLE CRYSTAL WAFER MANUFACTURING METHOD AND ELECTRONIC DEVICE}
본 발명은, 촬상(撮像)소자용 디바이스 혹은 메모리 디바이스의 제작에 호적한 실리콘 단결정 웨이퍼의 제조방법 및 이를 이용한 전자 디바이스에 관한 것이다.
반도체 디바이스에 이용되는 실리콘 단결정 웨이퍼는, 일반적으로는 쵸크랄스키법(チョクラルスキ―法)(이하 [CZ법]이라고 함)으로 육성된 실리콘 단결정 잉곳으로부터 잘라내어, 연마 등의 공정을 거쳐 제조된다. 이 실리콘 단결정 웨이퍼에 요구되는 요구항목은, 표층의 무결함층(Denuded Zone: 이하 [DZ층]이라고 함)의 형성, 기계적 강도에 영향을 주는 고용(固溶) 산소농도의 제어, 및 디바이스 공정에서 유입된 금속오염원소를 웨이퍼 표층부로부터 제거하기(게터링(ゲッタリング)이라고 함) 위하여, 웨이퍼 내부에 형성되는 산소 석출물(Bulk Micro Defect: 이하 [BMD]라고 함)의 제어이다.
일반적인 실리콘 단결정 웨이퍼에는, CZ법으로 실리콘 단결정을 육성하는 단계에서 결정 중에 생긴 COP(Crystal Originated Particle)나 OSF(Oxidation Induced Stacking Fault) 핵(OSF의 발생원인이 되는 미소 결함)과 같은 그로우인(グロ―イン) 결함이 존재하고 있다. 이 때문에, 웨이퍼 표층의 그로우인 결함을 삭감시켜 고품질의 DZ층을 형성하는 방법으로서, Ar 분위기 중에서 고온 어닐링 처리한 질소(N)첨가 웨이퍼(예를 들면 특허문헌 1)가 제안되어 있다. 또한, CZ법의 육성조건을 제어하여, COP나 OSF핵과 같은 그로우인 결함이 존재하지 않는 실리콘 단결정(이하 완전 결정이라고 함)의 육성방법도 제안되어 있다(예를 들면 특허문헌 2).
이 외에, 실리콘 단결정 웨이퍼 상에 에피택셜 성장을 행하여, 에피택셜층을 DZ층으로서 이용하는 방법이 있다.
BMD의 제어는 모든 디바이스에 있어서 중요하지만, 특히 고체촬상소자에 있어서 중요하다. 그 이유는, 광전변환소자인 고체촬상소자는 촬상면에 닿은 광의 세기에 따라 전하를 발생시켜, 광을 전기신호로 변환하고 있다. 따라서, 차광시 즉 광이 전혀 닿지 않은 촬상면의 전하량은 "제로"인 것이 바람직하다. 전하량은 전류로서 계측되고, 차광시의 전류 즉 암(暗)전류는 가능한 한 작은 것이 바람직하다. 그러나, 웨이퍼 표층에 형성되는 포토다이오드 영역에 금속오염이나 그로우인 결함이 있으면, 반도체의 금제대(禁制帶) 중에 깊은 준위를 형성한다. 이 결과, 광이 닿지 않은 상태에서도 결함을 개재하여 전하가 발생한다. 이는 발생·재결합 전류로서 알려져 있고, 암전류 특성 열화 즉 고체촬상소자의 전기특성을 저하시키게 된다.
그러나, 고체촬상소자 제작공정에서 금속오염이 도입되었다고 해도, 디바이스 형성영역보다 깊은 위치에 BMD가 형성되면, BMD가 금속오염원소를 웨이퍼 표층부로부터 제거하기(게터링하기) 때문에, 전기특성의 열화를 방지할 수 있다.
게터링을 위해서는, BMD의 총체적(밀도×1개당 BMD 사이즈에 비례함)이 큰 것이 바람직하고, 게다가, 디바이스 형성영역의 가능한 근방에 BMD가 형성되어 있는(근접 게터링) 것이 바람직하다. 그 이유는, 금속 등의 오염원소를 게터링하기 위해서는, 열처리 중에 오염원소가 게터링 사이트인 BMD의 위치까지 확산할 필요가 있지만, 최근의 디바이스 공정의 저온화·단시간화에 수반하여, 오염원소의 확산거리는 짧아지는 경향에 있기 때문이다.
한편, BMD 사이즈가 지나치게 크면 BMD 자신이 전위 발생원이 되고, 디바이스 제작 공정의 열처리로 웨이퍼가 변형되고, 포토리소(フォトリソ) 공정에서 디바이스 패턴의 맞춤 정밀도가 저하되어 수율 저하를 초래한다고 하는 악영향도 생기는 점에서, 사이즈는 소정의 크기 이하로 억제할 필요가 있다. 이와 같이 BMD의 밀도와 사이즈는 어느 일정 범위로 제어할 필요가 있다. 이는 메모리 디바이스에 있어서도 동일하다.
고체촬상소자에 이용되는 실리콘 단결정 웨이퍼에는, 에피택셜 성장 등의 전에 산소석출 열처리를 실시하고, BMD를 벌크로 형성하는 인트린식 게터링법(Intrinsic Gettering: 이하 「IG법」이라고 함)을 적용할 수 있다. 단, IG법은 고온·장시간의 열처리가 필요하기 때문에, 비용면이나 열처리 중에 금속오염이 생기기 쉽거나, 혹은 열처리에 의해 슬립(スリップ)이 생길 우려가 있다. 이 때문에, 최근에는, CZ법으로 실리콘 단결정을 육성하는 단계에서 탄소(C)를 도프한 결정으로부터 잘라낸 웨이퍼 상에 에피택셜층을 형성한 웨이퍼가 많이 채용되고 있다. 이 웨이퍼는, 출하 단계에서는 BMD는 형성되지 않았지만 웨이퍼 중에 탄소가 존재하고 있기 때문에, 400-800℃와 같은 비교적 저온에서도 산소석출하기 쉬워, 고체촬상소자 제작 공정의 열처리로도 BMD가 용이하게 형성된다고 하는 특징이 있다.
한편, 메모리 디바이스의 경우, 완전 결정으로부터 잘라내어 제작한 실리콘 단결정 웨이퍼가 널리 채용되고 있다. 또한, 소자 분리로서 STI(Shallow Trench Isolation)라고 불리는 매우 얕은 홈(溝)을 형성 후, 홈 내부를 산화막으로 매립하는 구조가 채용되고 있다. 그러나, 내부에 매립한 산화막을 어닐링으로 소성하는 공정에서 산화막의 체적 변화가 발생하여 STI 주변에 큰 응력이 발생하고, 그 결과, STI의 코너 부분으로부터 전위가 발생하기 쉽다고 하는 문제점이 있다. 이 응력 완화나 전위를 피닝(ピンニング)시키기 위해서는, STI 저부의 가까운 위치에 고밀도이며 또한 급준한(急峻) 프로파일의 BMD가 유효하다(특허문헌 3).
일본특허공개 2002-353225호 공보 일본특허공개 H08-330316호 공보 US2001/0055689 일본특허공개 H11-116390호 공보 일본특허 제3763629호 일본특허공개 2010-40587호 공보 일본특허공개 2009-170656호 공보 일본특허공개 2001-203210호 공보 일본특허공개 2003-297839호 공보 WO2010/119614
최근, 고체촬상소자의 미세화, 고감도화, 저셔터(低シャッタ―) 전압화가 진행되고, 에피택셜층의 두께는 얇아지는 경향에 있으며, 에피택셜층의 두께가 5μm 이하인 경우도 있다. 이러한 에피택셜층의 박막화에 수반하여, 다음과 같은 새로운 문제점이 부상하고 있다.
에피택셜층 형성용의 실리콘 단결정 웨이퍼는 CZ법으로 육성한 실리콘 단결정으로부터 잘라내어 제작하는데, CZ법의 인상로에서 인상되는 실리콘 단결정은, 실리콘 융액표면의 온도 변동에 의존하여, 산소, 탄소, 도펀트 원소(예를 들면 인(P))의 농도가 웨이퍼면 내에서 동심원상의 농담(濃淡)을 가지게 된다. 이 농도의 농담은 스트리에이션(ストリエ―ション)이라고 불리고 있다.
이 중에서, 특히 문제가 되는 것은, 석출물을 형성하고, 게다가 확산상수가 큰 산소의 스트리에이션이다. 산소의 스트리에이션이 있으면, BMD 형성 열처리로 형성되는 BMD는, 산소 스트리에이션을 템플레이트로 하여 형성되기 때문에, 웨이퍼 중에 BMD의 농담이 되어 출현한다. 형성된 BMD는, 금속오염을 표층으로부터 제거하는 게터링원으로서 유효하지만, 한편 결함 준위를 형성하기 때문에 암전류인 확산전류를 증가시킨다고 하는 악영향을 미친다. 에피택셜층이 두꺼운 경우는 BMD와 디바이스 형성영역의 거리가 크기 때문에, 확산전류는 그다지 문제가 되지 않지만, 에피택셜층이 얇아지면, 이 영향은 무시할 수 없게 되어 문제로서 현재화(顯在化)되었다. 이 문제는, 에피택셜층의 두께를 1μm 정도 두껍게 하면 크게 개선되는 점에서, 고체촬상소자의 특성에 악영향을 미치는 BMD는, 디바이스 형성영역에서 가장 가까운 위치, 즉 DZ층 바로 아래에 발생한 BMD라고 여겨지고 있다.
한편, 디바이스 공정의 열처리로 웨이퍼의 벌크의 산소가 DZ층이나 에피택셜층에 확산되어, 미소한 산소 석출물이나 산소 도너를 에피택셜층내나 DZ층내에 형성하는 경우가 있다. 이들은 모두 산소 스트리에이션을 템플레이트로 하는 농담이 되어 출현하고, 에피택셜층이 얇아지면, 디바이스 형성영역인 에피택셜층의 표층까지 확산되는 산소량이 증가하므로, 그 영향이 커진다. 그 결과, 에피택셜층이 얇아지면, 이들의 영향이 현재화하고, 고체촬상소자에서는 스트리에이션을 템플레이트한 줄무늬 형상의 화상 노이즈(ノイズ)로서 출현하여, 큰 품질의 열화를 초래한다. 또한, 메모리 디바이스에 있어서도, 리크 전류의 증가나 MOS(Metal Oxide Semiconductor) 트랜지스터의 임계값 전압을 변화시키는 등의 악영향을 미친다. 이러한 점에서, 디바이스 형성층에는 미소한 BMD나 산소 도너는 존재하지 않는 것이 바람직하고, 또한 농도의 농담도 작은 것이 바람직하다.
즉, 웨이퍼의 벌크로부터 에피택셜층이나 DZ층에 대한 산소의 확산은 가능한 한 작은 것이 바람직하다. 혹은, 웨이퍼의 산소 스트리에이션은 작은 것이 바람직하다.
산소의 스트리에이션을 개선하는 방법으로서, CZ법의 장치의 노내의 히터 구조를 개선하고, 실리콘 융액표면의 온도변동을 줄임으로써 개선하는 방법이 제안되어 있다(특허문헌 4). 그러나, 이 방법에 있어서도 스트리에이션을 완전히 없앨 수는 없기 때문에, 충분하다고는 할 수 없다. 또한, 산소가 디바이스 공정에서의 열처리 중에 DZ층이나 에피택셜층으로 확산되어, 미소한 BMD나 산소 도너를 형성하는 경우가 있다고 하는 문제점은 여전히 남아 있다.
에피택셜층이 얇아짐으로써 생기는 다른 문제점으로서, COP의 없어지고 남은 것이 있다. 통상, 촬상소자용 에피택셜 웨이퍼의 기판으로서 이용하는 실리콘 단결정 웨이퍼에는 COP가 존재하고 있다. 예를 들면 특허문헌 5에는, 상압하에서 에피택셜 성장시키는 경우, 에피택셜층의 두께가 2μm 이상이 아니면 에피택셜층 표면에 COP의 잔여물이 발생한다고 기재되어 있다.
COP를 삭감시키는 방법으로서, 특허문헌 6에는 산소분위기 중에서 1300℃ 이상 1380℃ 이하에서 RTA 처리하는 방법이 제안되어 있다.
이 방법에서는 COP는 삭감시킬 수 있고, 또한 표층에 산소를 내방(內方) 확산시킬 수 있지만, RTA 처리 후의 열처리에 대한 기재가 없고, RTA 처리로 내방 확산된 산소는, 그 후의 열처리로 통상의 외방(外方) 확산에 따라서, 또한, CZ육성단계에서 실리콘 단결정 웨이퍼의 벌크에 유입된 산소도 통상과 같이 표면까지 확산되기 때문에, 스트리에이션의 영향을 배제할 수 없을 뿐만 아니라, RTA 처리로 내방 확산된 산소와 CZ육성단계에서 실리콘 단결정 웨이퍼의 벌크에 유입된 산소의 양자가, 디바이스 열처리 중에 DZ층이나 에피택셜층으로 확산된다. 이에 따라, RTA 처리하지 않은 실리콘 단결정 웨이퍼보다 많은 산소가 디바이스 형성영역에 유입되어, 보다 많은 도너나 석출물이 디바이스 형성영역에 발생하기 쉽다고 하는 문제점이 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 디바이스 형성영역에 근접한 양호한 게터링층이 형성되는 실리콘 단결정 웨이퍼를 제조할 수 있는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 실리콘 단결정 웨이퍼의 제조방법으로서, 실리콘 단결정 웨이퍼에 대하여, 급속가열·급속냉각 장치를 이용하여, 산소함유 분위기 하, 제1 열처리 온도에서 1~60초 유지(保持)한 후 1~100℃/초의 강온속도로 800℃ 이하까지 냉각하는 제1 열처리를 행함으로써, 산소를 내방 확산시켜 상기 실리콘 단결정 웨이퍼의 표면 근방에 산소농도 피크영역을 형성하고, 그 후, 제2 열처리를 행함으로써, 상기 실리콘 단결정 웨이퍼 내의 산소를 상기 산소농도 피크영역에 응집(凝集)시키는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
이와 같이 제1 열처리로 실리콘 단결정 웨이퍼 표층에 산소를 내방 확산시키고, 제2 열처리를 행하여, 웨이퍼 내부의 산소를 산소농도 피크영역에 응집시킴으로써, 표면 근방에 면내 균일한 산소농도의 산소농도 피크영역을 형성할 수 있다. 이 때문에, 디바이스 형성영역에 근접한 균일한 게터링층이 형성되는 실리콘 단결정 웨이퍼를 제조할 수 있다.
이 때, 상기 제1 및 제2 열처리를 행하는 실리콘 단결정 웨이퍼의 산소농도를, 4×1017atoms/cm3(ASTM'79) 이상, 16×1017atoms/cm3(ASTM'79) 이하로 하는 것이 바람직하다.
이러한 산소농도의 실리콘 단결정 웨이퍼이면, 제1 및 제2 열처리에 의해 충분한 피크농도의 산소농도 피크영역을 효율적으로 형성할 수 있다.
이 때, 상기 제1 및 제2 열처리의 조건을, 미리, 상기 제1 열처리 후의 실리콘 단결정 웨이퍼와, 상기 제1 및 제2 열처리 후의 실리콘 단결정 웨이퍼 혹은 상기 제1 및 제2 열처리 후에 산소 석출물 현재화 열처리를 행한 실리콘 단결정 웨이퍼의 산소농도 프로파일을 측정하고, 상기 제1 및 제2 열처리 후의 실리콘 단결정 웨이퍼 혹은 제1 및 제2 열처리 후에 산소 석출물 현재화 열처리를 행한 실리콘 단결정 웨이퍼의 산소농도 프로파일의 반값폭이, 상기 제1 열처리 후의 실리콘 단결정 웨이퍼의 산소농도 프로파일의 반값폭보다 작아지는 조건으로 결정하고, 상기 결정한 조건으로 상기 제1 및 제2 열처리를 행하는 것이 바람직하다.
이와 같이 제1 및 제2 열처리의 조건을 결정하고, 해당 조건으로 열처리를 행함으로써, 제1 및 제2 열처리에 의해, 웨이퍼 표면 근방에 면내 균일한 산소농도의 산소농도 피크영역을 확실히 형성할 수 있다.
이 때, 상기 제1 및 제2 열처리의 조건을, 상기 제1 및 제2 열처리 후의 실리콘 단결정 웨이퍼의 표면에 산소석출 결함이 형성되지 않은 조건으로 결정하고, 상기 결정한 조건으로 상기 제1 및 제2 열처리를 행하는 것이 바람직하다.
이와 같이 제1 및 제2 열처리의 조건을 결정하고, 해당 조건으로 열처리를 행함으로써, 제1 및 제2 열처리에 의해, 웨이퍼 표면에 결함이 발생하지 않는, 보다 고품질의 실리콘 단결정 웨이퍼를 제조할 수 있다.
이 때, 상기 제1 열처리를, 산소를 20% 이상 함유하는 분위기 하, 1320℃ 이상이고 실리콘의 융점 이하인 제1 열처리 온도에서 행하는 것이 바람직하다.
이와 같이 제1 열처리를 행함으로써, 웨이퍼 표층에 산소를 효율적으로 내방 확산시킬 수 있다.
이 때, 상기 제1 열처리를, 산소를 0.01% 이상 20% 미만 함유하는 분위기 하, 1290℃ 이상이고 실리콘의 융점 이하인 제1 열처리 온도에서 행하는 것이 바람직하다.
이와 같이 제1 열처리를 행함으로써, 비교적 낮은 온도에서도 웨이퍼 표층에 산소를 효율적으로 내방 확산시킬 수 있다.
이 때, 상기 제2 열처리에 있어서, 400~700℃에서 2~20시간의 석출핵 형성 열처리를 행하는 것이 바람직하다.
이러한 제2 열처리를 행함으로써, 고밀도의 석출핵의 형성을 효과적으로 실시할 수 있다.
이 때, 상기 제2 열처리에 있어서, 상기 석출핵 형성 열처리 후, 800~1200℃에서 1시간 이상의 석출핵 성장 열처리를 행하는 것이 바람직하다.
이러한 제2 열처리를 행함으로써, 고밀도로 형성한 석출핵을 성장시켜 효과적으로 안정화할 수 있다.
이 때, 상기 제1 및 제2 열처리 후에, 상기 실리콘 단결정 웨이퍼의 표면에 에피택셜층을 형성하는 것이 바람직하다.
이와 같이 에피택셜 웨이퍼를 제작함으로써, 에피택셜층의 바로 아래에 고밀도의 산소농도 피크영역을 가지고, 에피택셜층에는 산소석출 결함이 형성되지 않는 웨이퍼를 제조할 수 있다.
또한, 본 발명의 실리콘 단결정 웨이퍼의 제조방법으로 제조한 실리콘 단결정 웨이퍼의 상기 에피택셜층 표면에 형성된 것인 것을 특징으로 하는 전자 디바이스를 제공한다.
이러한 전자 디바이스이면, 디바이스 형성영역에 결함을 가지지 않아, 그 바로 아래에 양호한 게터링층이 형성된 고품질의 전자 디바이스가 된다.
이상과 같이, 본 발명에 따르면, 실리콘 단결정 웨이퍼의 표면 근방에 균일하고 고농도의 산소농도 피크영역을 형성할 수 있다. 따라서, 디바이스 형성영역에 근접한 양호한 게터링층이 형성되고, 게다가 디바이스 형성영역에 악영향을 미치지 않는 것이 된다.
도 1의 (a)는 RTA 처리에 의해 산소를 내방 확산시킨 경우의 웨이퍼의 깊이와 산소농도의 그래프, (b)는 강온 후의 웨이퍼의 깊이와 산소농도의 그래프이다.
도 2는 실시예 1, 비교예 1에서의, 샘플 1(급속가열·급속냉각 열처리에 의한 산소 내방 확산 열처리 후)의 산소농도의 깊이방향 프로파일이다.
도 3은 실시예 1, 비교예 1에서의, 샘플 3(급속가열·급속냉각 열처리, 산소고착 열처리, 산소 석출물의 현재화 열처리를 실시 후)의 산소농도의 깊이방향 프로파일이다.
도 4는 실시예 1, 비교예 1에서의, 샘플 3(급속가열·급속냉각 열처리, 산소고착 열처리, 산소 석출물의 현재화 열처리를 실시 후)의 산소농도의 피크높이의 산소고착 열처리 온도 의존성을 나타낸 그래프이다.
도 5는 실시예 2, 비교예 2에서의, 샘플 1(급속가열·급속냉각 열처리 후)의 산소농도의 깊이방향 프로파일이다.
도 6은 실시예 2, 비교예 2에서의, 샘플 3(급속가열·급속냉각 열처리, 산소고착 열처리, 산소 석출물의 현재화 열처리를 실시 후)의 산소농도의 깊이방향 프로파일이다.
도 7은 실시예 2, 비교예 2에서의, 산소내방 확산온도가 1350℃인 경우의 샘플 3(급속가열·급속냉각 열처리, 산소고착 열처리, 산소 석출물의 현재화 열처리를 실시 후)의 단면의 선택 에칭의 결과의 관찰도이다.
도 8은 실시예 2, 비교예 2에서의, 샘플 3(급속가열·급속냉각 열처리, 산소고착 열처리, 산소 석출물의 현재화 열처리를 실시 후)의 깊이 100μm의 위치의 BMD 밀도이다.
도 9는 실시예 3, 비교예 3에서의, 샘플 3(급속가열·급속냉각 열처리, 산소고착 열처리, 산소 석출물의 현재화 열처리를 실시 후)의 깊이 100μm의 위치의 BMD 밀도와 RTA 온도의 관계를 나타낸 그래프이다.
도 10은 실시예 4, 5와 비교예 4~6에서의, 샘플 2(에피택셜층 형성 후)의 산소농도의 SIMS 프로파일을 나타낸 그래프이다.
도 11은 실시예 4, 5와 비교예 4~6에서의, 샘플 2(에피택셜층 형성 후)에 대하여 추가의 열처리를 행한 후의 산소농도 프로파일이다.
본 발명자들은, 웨이퍼 표면 근방에 고농도의 산소농도 피크영역을 형성하는 방법에 대하여 예의 검토하였다.
우선, 산소함유 분위기의 급속 열처리(RTA:Rapid Thermal Anneal)에 의해 실리콘 단결정 웨이퍼 내에 산소를 도입하고, 그 후 다양한 온도영역에서 열처리를 행한 후, 산소농도 프로파일과 BMD의 평가를 실시하였다.
또한, 산소함유 분위기의 RTA 처리에 의해, 산소가 웨이퍼 내에 내방 확산하는 것은 이미 보고되어 있다. 예를 들면 특허문헌 7에는, 그로우인 결함인 COP가 벌크 전체에 존재하는 실리콘 단결정 웨이퍼를 1100~1300℃에서 어닐링함으로써 COP를 삭감시켜, 표층에 COP가 없는 DZ층을 형성할 수 있지만, 동시에 산소가 표면으로부터 외방 확산하기 때문에, 표층의 강도 저하를 초래한다고 하는 문제점을 해결하기 위하여, 산소분위기에서 RTA 처리하여 표층에 산소를 도입함으로써 표층의 산소농도를 높이는 방법이 기재되어 있다.
또한, 그 후의 열처리에 의해 산소는 외방 확산하여, 표층의 산소농도는 재차 저하되기 때문에, 표층 20μm까지 BMD가 존재하지 않는 DZ층이 형성된다고 기재되어 있다. 이 점은 특허문헌 6도 동일하며, 기본적으로 산소는 통상의 확산거동을 나타내고 있다.
이로부터 명확한 바와 같이, 일반적으로 열처리에 의해 산소는 외방 확산하기 때문에, 표층의 산소농도는 저하되고, 표층에 DZ층이 형성된다고 하는 것이 통설로 되어 있다.
이에 관하여 본 발명자들은, 상기 산소농도 프로파일과 BMD의 평가 결과, 산소함유 분위기 하의 as RTA(RTA 처리 후)의 산소농도 프로파일은 깊이가 1μm 내지 3μm 정도에 피크를 가지는 것을 확인하였다. 그러나, 그 후 소정 온도 이하에서 열처리한 경우에, as RTA의 산소농도 프로파일보다 폭이 좁아져 산소농도 프로파일이 급준해지며, 피크 산소농도가 높아지는, 즉 외관상, 웨이퍼 내에서, 농도가 높은 피크위치에 산소가 확산된다고 하는 음(負)의 확산현상을 발견하고 본 발명을 완성시켰다.
여기서 음의 확산현상에 대하여 설명한다.
산소함유 분위기의 RTA 처리에 의해, 웨이퍼 표면으로부터 약 2μm의 깊이 위치에 1.28×1018/cm3의 피크 산소농도를 가지는 실리콘 단결정 웨이퍼로 한 후, 600℃에서 4시간 열처리한 샘플 A와 800℃에서 4시간 열처리한 샘플 B를 준비하였다. 그 후, 양 샘플을 800℃에서 4시간 열처리 후에 1000℃에서 16시간 열처리를 실시하고, 그 단면의 BMD를 에칭하여 관찰하였다. 동시에, 산소농도의 깊이방향의 프로파일을 SIMS(Secondary Ion Mass Spectrometer)로 측정하였다.
그 결과, 샘플 A에서는, 깊이 2μm의 위치에 고농도 BMD층이 형성되어 있고, 게다가 그 피크 산소농도는 4×1018/cm3와 as RTA보다 높은 피크농도를 나타내었다. 또한, 피크 산소농도 분포의 반값폭은, as RTA의 2.90μm에 대하여, 샘플 A의 반값폭은 1.45μm로 좁아져 있는 것을 발견하였다. 통상의 확산현상에서는 농도분포가 피크를 가지는 물질을 열처리하면, 열처리와 함께 피크농도가 감소하고 피크의 반값폭은 커지는데, 이것과는 완전히 반대의 현상이다. 이는 웨이퍼 내의 산소가 농도가 높은 위치(산소농도 피크영역)에 응집한 것을 의미하고 있으며, 외관상, 음의 확산현상을 나타내고 있다.
이와 같이 웨이퍼 내에서 산소가 농도가 높은 위치에 응집한다고 하는 것은, 반대로 말하면 RTA 처리로 형성된 피크 산소농도 위치보다 표면측에 대한 산소확산을 억제할 수 있는 것을 의미하고 있다.
한편, 샘플 B의 경우는, as RTA의 웨이퍼에서 보여진 산소농도의 피크는 삭감되어 있고, 일반적인 산소의 확산에 따른 산소농도 프로파일이 되었다. 또한, 표면으로부터 깊이 2μm의 위치에는 BMD는 형성되지 않았다.
이 현상은 이하와 같이 생각된다.
600℃의 온도에서의 산소의 고용농도는 1.5×1014/cm3이다. 한편 as RTA의 웨이퍼의 산소 피크농도는 1.28×1018/cm3이며, 과포화도(=피크농도/고용농도)는 약 8500배가 되는 조건으로 석출 열처리가 실행된 것이 된다.
산소 석출반응은,
2Si+2O+V→SiO2+ISi···(1)
이라고 생각된다. 여기서 Si: 실리콘, O: 산소, V: 공공(空孔), ISi: 격자간 실리콘이다.
상기 (1)의 반응식 및 고전적(古典的) 균일 핵형성으로부터 명확한 바와 같이, 산소농도가 높은, 즉 과포화도가 높은 경우는 석출 반응속도 즉 석출핵 형성속도가 커진다.
석출핵(혹은 석출물)이 형성되면, 이 주변의 산소농도가 저하되기 때문에, 국소적으로는 주변의 산소는 석출핵을 향하여 확산되고, 석출물로 소비되어 석출핵을 성장시킨다. 동시에, 열처리 중에 산소는 표면으로부터 외방 확산하기 때문에 표면의 산소농도가 저하되고, 산소는 표면을 향하여 확산된다. 석출핵의 밀도가 작은 경우는, 석출핵의 성장에 기여하는 산소량은 상대적으로 작아, 대부분의 산소는 소비되지 않고, 농도가 낮은 표면을 향하여 확산되어 표면으로부터 방출된다. 그러나 과포화도가 소정 값 이상이 되면, 산소는 확산되기 전에 석출층으로 상변화한다고 생각된다. 그 결과, 고농도 산소 석출층(이하 HD-BMD층이라고 함)이 형성된다. 이에 따라, 석출물의 성장에 따라 소비되는 산소량이 커지고, 표면과 벌크의 외방 확산으로 생기는 농도차보다, 석출물의 성장에 의해 생기는 석출물 주변의 농도차가 커져, 산소는 외방 확산하지 않게 된다. 혹은 외방 확산이 매우 작아져, 대부분의 산소는 석출물을 향하여 확산하게 되고, 산소는 산소 석출물에 고착(소비)되게 된다. 그 결과, 웨이퍼 내의 산소는 농도의 피크위치, 즉 HD-BMD층에 응집(역확산)하게 된다고 생각된다. 이 현상은, 산소석출의 용이함에 비례한다고 생각된다. 산소석출의 용이함은, 소정 열처리 온도에서의 산소의 과포화도 혹은 공공농도에 비례하기 때문에, 과포화도가 작아도 공공농도가 높은 경우는 동일한 효과가 발생한다고 여겨진다.
이하, 본 발명에 대하여, 실시태양의 일례로서 도면을 참조하여 상세하게 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
본 발명은, 실리콘 단결정 웨이퍼에 대하여, 급속가열·급속냉각 장치를 이용하여, 산소함유 분위기 하, 제1 열처리 온도에서 1~60초 유지한 후 1~100℃/초의 강온속도로 800℃ 이하까지 냉각하는 제1 열처리를 행함으로써, 산소를 내방 확산시켜 실리콘 단결정 웨이퍼의 표면 근방에 산소농도 피크영역을 형성하고, 그 후, 제2 열처리를 행함으로써, 실리콘 단결정 웨이퍼 내의 산소를 상기 산소농도 피크영역에 응집시키는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법이다. 이하, 각 공정에 대하여 상세하게 설명한다.
(a) 출발재료
본 발명에서 열처리를 행하는 실리콘 단결정 웨이퍼로서는, CZ법 또는 FZ법으로 육성된 실리콘 단결정 잉곳으로부터 제작된 실리콘 단결정 웨이퍼 또는, 이 실리콘 단결정 웨이퍼 상에 에피택셜층을 형성한 에피택셜 웨이퍼로 할 수 있다.
예를 들면, CZ법으로 육성한 실리콘 단결정 잉곳을 슬라이스하여 웨이퍼로 한 후에, 면취, 래핑, 에칭 후에 웨이퍼의 한쪽 표면을 경면(鏡面) 연마한 편면 폴리쉬드 웨이퍼(Single Side Polish 웨이퍼, 이하 SSP 웨이퍼라고 함) 또는, 웨이퍼의 표리면에 대하여 양면 연마를 행한 후에 하나의 주표면을 최종의 경면 연마한 양면 연마 웨이퍼(Double Side Polish 웨이퍼, 이하 DSP 웨이퍼라고 함)를 이용할 수 있다. 또는, 상기 제작공정의 양면 연마까지를 행하고, 최종의 경면 연마공정을 행하지 않은 웨이퍼(이하, 최종연마전 DSP 웨이퍼라고 함)를 이용할 수도 있다.
이 때, 본 발명에서 제1 및 제2 열처리하는 실리콘 단결정 웨이퍼의 산소농도를, 바람직하게는, 4×1017atoms/cm3(ASTM'79) 이상, 보다 바람직하게는, 8×1017atoms/cm3(ASTM'79)) 이상으로 하고, 또한, 16×1017atoms/cm3(ASTM'79) 이하로 하는 것이 바람직하다.
이러한 산소농도의 실리콘 단결정 웨이퍼이면, 열처리에 의해 보다 고농도의 산소농도 피크영역을 형성할 수 있고, 또한 표면에 대한 결함발생도 효과적으로 방지할 수 있다.
(b) 제1 열처리(산소 내방 확산 열처리 공정)
상기와 같은 실리콘 단결정 웨이퍼에 대하여, 급속가열·급속냉각 장치를 이용하여, 산소함유 분위기 하, 제1 열처리 온도에서 1~60초 유지한 후 1~100℃/초의 강온속도로 800℃ 이하까지 냉각하는 제1 열처리를 행함으로써, 산소를 내방 확산시켜 실리콘 단결정 웨이퍼의 표면 근방에 산소농도 피크영역을 형성한다.
산소함유 분위기에서 급속 승온하여 1~60초 열처리함으로써, 열처리 중에 웨이퍼 표면으로부터, 그 열처리 온도에서의 산소고용농도가 되도록 산소가 내방 확산하고, 표면으로부터 깊이방향으로 산소의 확산상수에 따른 단순한 감쇠 프로파일을 가지는 산소농도 분포를 형성한다. 그 후, 1℃/초 이상 100℃/초 이하의 강온속도로 800℃ 이하까지 급속강온시키는 동안, 산소는 표면으로부터 외방 확산하여 표면측의 산소농도는 저하되고, 그 결과, 표면으로부터 1μm 정도의 깊이 위치에 산소농도의 피크를 가지는 프로파일(산소농도 피크영역)을 형성할 수 있다. 피크농도와 피크위치는, 열처리의 유지온도, 시간, 강온속도 및 웨이퍼의 산소농도로 제어할 수 있다. 강온속도는, 생산성의 면에서 1℃/초 이상에서 행하고, 100℃/초를 넘으면 슬립이 발생할 가능성이 생긴다.
이러한 제1 열처리에 대하여, 이하로부터 상세하게 설명한다.
도 1(a)에, 고산소농도 실리콘 단결정 웨이퍼와 저산소농도 실리콘 단결정 웨이퍼를 이용하여, 산소를 함유한 희가스 분위기 중에서 가열 유지하고, 웨이퍼 표면으로부터 산소를 내방 확산시킨 경우의 개념도를 나타낸다. 도 1(a)에 있어서, 실선 및 점선은, 각각 저산소농도 웨이퍼와 고산소농도 웨이퍼의 산소내방 확산 열처리 전의 산소농도 분포이며, 1점 파선 및 2점 파선은, 각각 저산소농도 웨이퍼와 고산소농도 웨이퍼의 제1 열처리 온도에서 유지 중에 내방 확산하는 산소농도 분포를 나타낸다.
제1 열처리(산소의 내방 확산 열처리)는, 산소가스 혹은 산소를 함유한 희가스(예를 들면 Ar, N2) 중에서 1~60초 유지한다. 이 유지 중에, 실리콘 단결정 웨이퍼의 표면의 산소농도가 하기 (2) 식으로 주어지는 고용농도 C0을 유지한 상태로, 유지온도의 산소의 확산상수에 따라서 산소가 내방 확산한다(도 1(a)의 1점 파선 및 2점 파선).
C0=9×1022×Exp(-1.52/kT)···(2)
여기서, k: 볼츠만상수(ボルツマン定數), T: 절대온도(K)이다.
고온이 될수록 산소고용 한계농도는 높아지기 때문에, 벌크 중에 확산하는 산소의 양은, 열처리 온도가 고온이 될수록 증가한다. 또한 확산은, 표면의 산소농도(고용농도)와 웨이퍼(벌크)의 산소농도차에 비례하는 점에서, 얻어지는 산소농도 프로파일은 열처리 온도와 웨이퍼의 산소농도 및 열처리시간의 함수가 된다.
그리고, 일정시간 가열 유지한 후, 1~100℃/초의 강온속도로 800℃ 이하까지 강온하면, 강온 중에 웨이퍼 중의 산소는 외방 확산에 의해 일부가 표면으로부터 방출된다. 그 결과, 도 1(b)에 나타낸 개념도와 같이, 산소농도 프로파일은 표층으로부터 소정 깊이로 피크를 가지는 형상이 된다(도 1(b)의 1점 파선 및 2점 파선). 즉, 산소농도 피크영역이 형성된다.
1~100℃/초로 빠른 강온속도이면, 웨이퍼 표면으로부터의 산소의 외방 확산에 의한 산소량의 저하를 작게 할 수 있고 또한, 보다 많은 공공(고농도)을 벌크 중에 동결(凍結)(=주입)시킬 수 있으므로, 산소석출을 촉진할 수 있다고 하는 이점이 생긴다.
여기서, 피크농도와 그 위치는, 제1 열처리 온도(산소 내방 확산 열처리 온도), 유지시간, 웨이퍼의 산소농도, 및 강온속도에 의해 제어가능하며, 원하는 프로파일이 되도록 적절히 결정할 수 있다.
이러한 제1 열처리 온도(RTA 처리온도)로서는, 예를 들면 1320℃ 이상이면, COP를 삭감시킬 수 있음과 동시에, 그로우인 산소 석출물을 완전히 삭감시킬 수 있다(예를 들면 특허문헌 10 참조). 따라서, 그로우인 결함이 소정 웨이퍼를 이용해도, 제1 열처리에 의해, 그 표층에 DZ층을 형성할 수 있고, 결정의 비용을 낮출 수 있다고 하는 이점이 생긴다.
또한, 제1 열처리를, 산소를 20% 이상 함유하는 분위기 하, 1320℃ 이상이고 실리콘의 융점(약 1410℃) 이하인 제1 열처리 온도에서 행할 수 있다.
종래, 산소를 20% 이상 함유하는 분위기 하의 RTA 처리에서는, 웨이퍼에 격자간 실리콘이 주입되기 때문에, 산소석출은 억제되고, HD-BMD층은 형성되기 어려워진다고 생각되었다. 그러나, 본 발명자들은, 산소를 20% 이상 함유하는 분위기의 RTA 처리에서도 처리온도가 1320℃ 이상이 되면, 그 후의 산소석출이 촉진된다고 하는 현상을 발견하였다. 이 이유는 명확하지는 않지만, 1320℃ 이상의 RTA 처리에서는 공공이 주입되게 되기 때문이라고 생각된다. 이와 같이 공공 주입에 의해, 그 후의 석출이 촉진되면, HD-BMD층이 보다 형성되기 쉬워져 유리하다. 또한, 1320℃ 이상의 고온에서 RTA 처리한 경우는, 9×1017atoms/cm3 이상의 피크농도를 가지는 산소농도 프로파일을 얻을 수 있다. 이 때문에, 제2 열처리에 있어서, 예를 들면 가장 산소석출핵을 형성하기 쉬운 400℃~700℃의 온도에서 열처리를 행함으로써, 충분한 산소의 과포화도가 되고, 효과적으로 HD-BMD층을 형성할 수 있다.
또한, 제1 열처리를, 산소를 0.01% 이상 20% 미만 함유하는 분위기 하, 1290℃ 이상이고 실리콘의 융점 이하인 제1 열처리 온도에서 행할 수도 있다.
산소농도가 0.01% 이상 20% 미만인 희가스 분위기(예를 들면 Ar)를 이용하면, 산소 100%의 경우에 비해 보다 저온인 1290℃에서도, 그 후 산소석출이 촉진되게 된다. 즉, 산소 100%의 분위기의 경우보다 저온의 RTA 온도에서 효과적으로 공공주입되기 때문에, 보다 저온의 RTA 온도에서 100% 산소로 고온의 RTA 온도의 경우와 동일한 산소석출을 얻을 수 있게 되어, 프로세스의 저온화를 실현할 수 있다.
또한, 본 발명에서 이용하는 급속가열·급속냉각 장치로서는, 매엽식(枚葉式) 또는 배치식의 RTA 장치를 이용할 수 있고, 시판의 RTA 장치(예를 들면 Mattson사제, Helios)를 이용할 수 있다.
(c) 제2 열처리(산소고착 열처리 공정)
제1 열처리 후, 제2 열처리를 행함으로써, 실리콘 단결정 웨이퍼 내의 산소를 산소농도 피크영역에 응집시킨다.
이와 같이 산소를 산소농도 피크영역에 응집시켜 산소석출핵을 형성, 성장시킴으로써, 웨이퍼 표면 근방에 고농도 산소 석출층(HD-BMD층)이 형성된다.
이 제2 열처리에 있어서, 400~700℃에서 2~20시간의 석출핵 형성 열처리를 행하는 것이 바람직하다.
이러한 온도, 시간으로 석출핵 형성 열처리를 행함으로써, 표면근방의 산소농도 피크를 삭감하지 않도록 석출핵을 형성하여, 산소농도 피크영역에 산소를 효과적으로 응집시킬 수 있다.
또한, 상기 석출핵 형성 열처리 후, 800~1200℃에서 1시간 이상의 석출핵 성장 열처리를 행하는 것이 바람직하다.
이와 같이, 석출핵 형성 열처리 후에, 보다 고온의 석출핵 성장 열처리를 행함으로써, 산소농도 피크영역에 보다 효율적으로 산소를 응집시킬 수 있기 때문에, 벌크 내에 형성한 석출핵을 성장시켜 안정화시킬 수 있다.
이 제2 열처리에서는, 시판의 종형 열처리 장치 혹은 횡형 열처리 장치를 이용하여 열처리를 행할 수 있다. 분위기 가스로서는, O2, N2, Ar 혹은 이들의 혼합가스, 혹은 H2가스 중 어느 하나일 수도 있다.
산소석출 현상은, 산소의 과포화도, 점결함의 농도, C나 N과 같은 불순물 농도에 따라 결정되는 매우 복잡한 현상이며, 전술한 HD-BMD층이 형성되는 조건은 이들 모든 인자의 함수이며, 그 조건을 일의적으로 결정하는 것은 불가능하다. 특히, 점결함 중, 공공은 산소 석출물의 형성을 촉진하는 것으로 알려져 있으며, 또한 공공농도는, RTA 처리의 분위기나 온도에서 크게 상이하다.
예를 들면 NH3 분위기의 RTA 처리에서는 공공이 주입되고, 또한 주입되는 공공농도는, RTA 처리의 최고온도가 높을수록 높아지고, 또한 강온속도가 클수록 높아진다(예를 들면 특허문헌 8). 반대로, O2 분위기의 RTA 처리에서는 산소석출을 억제하는 격자간 실리콘이 주입되는 것이 보고되어 있다(예를 들면 특허문헌 9).
따라서, 본 발명에 있어서, 미리, 제1 열처리와 제2 열처리에 대하여, 산소농도 피크영역의 형성, 해당 영역에 대한 산소의 응집이 생기는 조건을 이하와 같이 예비실험으로 조사하는 것이 바람직하다.
예를 들면, 산소농도를 할당한 웨이퍼를 준비하고, 제1 열처리조건(분위기가스, 온도, 유지시간, 강온속도)을 바꾸어 열처리를 행한 샘플 1과, 샘플 1에 행한 제1 열처리에 추가로, 제2 열처리조건(온도와 시간)을 바꾸어 열처리를 행한 샘플 2를 준비한다. 이 경우, 제2 열처리는 상기한 석출핵 형성 열처리와 석출핵 성장 열처리를 2단계로 행할 수도 있고, 추가로 다른 열처리를 행할 수도 있다.
또한, 제1 열처리와 제2 열처리가 충분하지 않은 경우에는, 산소의 확산거리가 지나치게 작아 차이를 발견하기 어려워진다. 이 경우는, 샘플 2의 열처리조건으로 열처리한 것에, 추가로, 예를 들면 800℃에서 4시간 유지하고, 그 후 1000℃까지 승온시켜 1000℃에서 16시간 유지함으로써 산소 석출물을 현재화시키는 산소 석출물 현재화 열처리를 행한 샘플 3을 준비하는 것이 바람직하다.
그 후, 각 샘플의 깊이방향의 산소농도 프로파일을 측정하고, 산소농도 프로파일이 주표면에서의 값으로부터 증가하는 제1 영역과, 상기 제1 영역의 최대값으로부터 감소하는 제2 영역을 가지고, 또한 제1 영역과 제2 영역의 산소농도가 최대값의 1/2이 되는 위치간의 폭(반값폭)을 구한다. 그리고, 샘플 2 혹은 샘플 3의 반값폭이, 샘플 1의 반값폭보다 작아지는 제1 열처리조건과 제2 열처리조건의 조합을 구하고, 이 조합 조건으로 제1 열처리와 제2 열처리를 행하는 것이 바람직하다.
또는, 샘플 2(제1 열처리와 제2 열처리를 행한 것)를 선택 에칭하여, 표면에 결함이 출현하지 않는 제1 열처리조건과 제2 열처리조건의 조합을 구하고, 이 조합 조건으로 제1 열처리와 제2 열처리를 행하는 것이 바람직하다.
또는, 샘플의 반값폭이 상기 조건을 만족시키고, 또한, 표면결함이 출현하지 않는 제1 열처리조건과 제2 열처리조건의 조합을 구하고, 이 조합 조건으로 제1 열처리와 제2 열처리를 행하는 것이 가장 바람직하다.
이와 같이 하여 결정한 조건으로 제1 열처리와 제2 열처리를 실시하면, 표면은 결함이 없고, 게다가 표층에서 1μm 정도의 깊이에 고밀도이고 균일한 HD-BMD층을 형성할 수 있고, 게다가 HD-BMD층보다 표면측에는 웨이퍼로부터의 산소의 외방 확산이 매우 억제된 실리콘 단결정 웨이퍼를 제작하는 것이 가능해진다.
또한, 전술의 예비실험에 있어서, 제2 열처리조건을 디바이스 공정의 열처리조건으로서 예비실험을 행하고, 제1 열처리조건을 결정해도 된다. 이 경우, 제2 열처리를 할애하여, 제1 열처리만을 실시하여 출하함으로써, 디바이스 공정의 열처리에 의해, 웨이퍼 표층으로부터 1μm 정도의 깊이에 고밀도이고 균일한 HD-BMD층을 형성할 수 있다. 게다가, HD-BMD층보다 표면측에는 웨이퍼로부터의 산소의 외방 확산이 매우 억제된 것으로 할 수 있고, 목적으로 하는 품질을 확보할 수 있음과 동시에 열처리 비용을 대폭 억제할 수 있다고 하는 이점이 있다.
(d) 산화막 제거 세정 공정
제2 열처리(제2 열처리를 할애하는 경우는 제1 열처리) 후, 웨이퍼 표면과 이면에 형성된 산화막을 제거하기 때문에, 예를 들면, 시판되고 있는 웨트 세정장치를 이용하여, 5%의 농도의 HF 수용액을 채운 세정조에 웨이퍼를 침지시키고, 산화막을 제거한다. 그 후, 연속하여 소위 RCA 세정(SC1 세정조, SC2 세정조의 순으로 웨이퍼를 침지시킴)을 행하면 된다.
본 발명은, 전술한 바와 같이 에피택셜 성장 후의 웨이퍼에 본 발명의 열처리를 행할 수도 있지만, 상기 (a) 공정에서 본 발명에서 열처리를 행하는 실리콘 단결정 웨이퍼로서, 에피택셜 웨이퍼 이외를 준비하여, 상기 (b)~(d)의 공정을 행한 본 발명의 열처리 후의 웨이퍼의 표면에 에피택셜층을 형성할 수도 있다. 이에 따라, 에피택셜층에 대한 결함의 발생이 억제되고, 에피택셜층의 아래 1μm 정도의 깊이에 고밀도이고 균일한 HD-BMD층이 형성된 에피택셜 웨이퍼를 제조할 수 있다.
또한, 출발재료로서, 최종연마전 DSP 웨이퍼를 이용한 경우는, 필요에 따라 에피택셜 성장 공정 전에, 하나의 주표면을 최종의 경면 연마하는 공정을 실시할 수도 있다.
이 경우, 저항율이 5mΩcm 이하인 실리콘 단결정 웨이퍼의 표면에 에피택셜층을 형성하는 것이 바람직하다.
이러한 저항율의 웨이퍼의 도펀트 농도는 대략 1×1019/cm3 이상으로 매우 높다. 그 위에 통상 저항율 5Ωcm 정도(도펀트 농도가 대략 1×1016/cm3)인 에피택셜층을 성장시키는 경우, 예를 들면 P(인)와 같은 이온 반경이 Si보다 큰 도펀트가 고농도로 함유된 웨이퍼의 격자상수는, 에피택셜층의 격자상수보다 커진다. 이 때문에, 격자 부정합에 의해 미스핏(ミスフィット) 전위가 발생하기 쉬워진다. 그러나, 본 발명과 같이 열처리에 의해 HD-BMD층을 표층에 형성한 실리콘 단결정 웨이퍼는, 표층에 고밀도로 존재하는 BMD가 격자상수의 차이에 의해 생기는 응력을 완화하기 때문에, 에피택셜 성장 중에 발생하는 미스핏 전위의 발생을 억제할 수 있다.
이상과 같은 본 발명에 따르면, 표층에 얕은 DZ층을 형성함과 동시에 DZ층 바로 아래에 급준하고 고밀도인 BMD를 면내 균일하게, 게다가 2μm 정도의 좁은 폭으로 형성할 수 있다. 이 BMD 밀도는 실리콘 단결정 육성 중에 유입된 산소가 벌크 중에 형성하는 BMD보다 고밀도이며, 게다가 벌크 BMD와 디바이스 형성영역의 중간에 형성된다. 이 때문에, 벌크의 산소 스트리에이션을 템플레이트로 한 면내 불균일한 줄무늬 형상 모양의 BMD 밀도 분포의 디바이스에 대한 영향을 차폐할 수 있어, 면내 균일한 특성을 가지는 디바이스가 제작 가능해진다.
또한, 벌크 전체에 고밀도의 BMD를 형성시킨 경우는, 석출물이 과잉이 되어 웨이퍼의 휨을 유발하는 원인이 되지만, 본 발명과 같이, 고밀도이지만 형성층의 폭이 작은 BMD층을 형성함으로써, 웨이퍼 전체에 차지하는 석출물의 총량이 작아져, 석출 과다에 의한 휨의 발생을 억제할 수 있다고 하는 이점도 있다.
또한, 디바이스 열처리 중에, DZ층 또는 에피택셜층 중에 웨이퍼의 벌크로부터의 산소가 확산하는 것을 억제할 수 있다. 이에 따라, 웨이퍼의 산소가 DZ층 또는 에피택셜층 중에 확산하고, 미소 산소 석출물의 형성이나 산소가 도너화하는 것을 억제할 수 있기 때문에, 디바이스 특성의 열화를 방지할 수 있다.
또한, DZ층 또는 에피택셜층 바로 아래에 형성된 급준한 BMD에 의해, 디바이스의 소자 분리에 사용되고 있는 STI 저부의 응력완화를 도모하여, 슬립 발생을 억제할 수 있다.
[실시예]
이하, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1, 비교예 1)
CZ법으로 p형, 산소농도 6.5×1017atoms/cm3, 저항율 20Ωcm의 실리콘 단결정 잉곳을 육성하고, 슬라이스하여 웨이퍼 형상으로 잘라내고, 면취, 래핑, 에칭 후에, 웨이퍼의 표리면에 대하여 양면 연마하고, 하나의 주표면을 최종 경면 연마하였다. 이에 따라, 직경이 12인치(300mm)이고 두께가 775μm인 양면 연마 웨이퍼(DSP 웨이퍼)를 준비하였다.
이어서, 시판의 RTA 장치(Mattson사제 Helios)를 이용하여, 복수매의 상기 DSP 웨이퍼에 대하여, 100% 산소분위기 중에서 실온에서 승온속도 50℃/초로 1350℃까지 승온하고, 10초 유지 후, 800℃까지의 강온속도를 30℃/초로 강온하여 급속가열·급속냉각 열처리(RTA 처리), 즉 산소 내방 확산 열처리를 행하고, 그 중 1매를 발취하여 샘플 1로 하였다.
이어서, 상기 RTA 처리(산소 내방 확산 열처리)한 웨이퍼에 대하여, 시판의 종형노(국제전기사제 VERTEX-III)를 이용하여, 노내를 산소농도 5%의 N2가스 분위기로 하고, 400℃, 500℃, 600℃, 700℃, 800℃로 열처리 온도를 할당하고, 각 2매씩 각각 4시간 유지(산소고착 열처리)한 후, 취출(取出)하였다. 각 2매 중 1매째를 샘플 2로 하였다. 2매째는, 시판의 종형노(국제전기사제 VERTEX-III)를 이용하여, 산소농도 5%의 N2가스 분위기, 600℃로 유지된 노내에 투입하고, 5℃/분으로 800℃까지 승온, 800℃에서 4시간 유지, 5℃/분으로 1000℃까지 승온한 후, 16시간 유지하는 산소 석출물의 현재화 열처리를 추가하고, 3℃/분으로 600℃까지 강온한 후, 노내로부터 취출하여 샘플 3으로 하였다.
그리고, 샘플 2를 선택 에칭하고, 표면의 결함발생의 유무를 조사하였지만, 모든 샘플에서 표면결함은 검출되지 않았다.
또한, 샘플 1은 SIMS로 산소농도의 깊이방향 분포를 측정하고, 샘플 3은 SIMS로 산소농도의 깊이방향 분포를 측정하고, 나아가 단면의 선택 에칭에 의해 BMD의 깊이방향의 분포의 관찰을 행하였다.
도 2는, 샘플 1(급속가열·급속냉각 열처리에 의한 산소 내방 확산 열처리 후)의 산소농도의 깊이방향 프로파일이다. 표면으로부터 1μm 정도의 깊이에 피크농도를 가지는 분포를 나타내고 있고, 피크농도는 1.28×1018atoms/cm3이고, 피크농도의 높이(도면 중 A)가 1/2이 되는 반값폭(도면 중의 B)은 2.90μm이다.
도 3은, 샘플 3(급속가열·급속냉각 열처리, 산소고착 열처리, 산소 석출물의 현재화 열처리를 실시 후)의 산소농도의 깊이방향 프로파일이다. 산소고착 열처리 온도가 400℃ 내지 700℃인 경우, 약 2μm의 깊이 위치에 명확한 산소농도의 피크를 가지는 분포가 얻어지고 있다. 피크 산소농도의 높이가 1/2이 되는 반값폭은 400℃, 500℃, 600℃, 700℃에 있어서, 각각 1.1μm, 1.5μm, 1.0μm, 1.1μm이며, 어떤 경우에도 as RTA의 샘플 1의 반값폭 2.90μm보다 좁아져 있다. 이로부터, 산소고착 열처리 온도 400~700℃에서는, RTA 처리로 도입한 산소의 피크위치에 웨이퍼 내의 산소가 모여 있는 것을 알 수 있다. 즉, 산소의 외방 확산이 억제되어 있는 것을 알 수 있다. 한편, 800℃에서 열처리한 경우는, 산소농도 프로파일의 피크는 삭감되어 있고, 소위 외방 확산에 따른 프로파일로 되어 있다.
샘플 3의 BMD의 단면 관찰결과로부터, 400℃, 500℃, 600℃, 700℃에서 산소고착 열처리한 경우에는, 웨이퍼 표면으로부터 2μm 전후의 깊이 위치에 폭 약 3μm의 좁은 영역에 고밀도이고 급준한 BMD가 형성되어 있지만, 800℃에서 산소고착 열처리를 행한 경우는, 웨이퍼 표면으로부터 약 20μm보다 깊은 위치에 BMD가 형성되어 있었다.
일반적으로 BMD는 산소농도 분포에 비례하고, 400℃, 500℃, 600℃, 700℃에서 산소고착 열처리한 경우는, 산소농도가 급준한 피크부분을 가지는 것에 반해, 800℃에서 산소고착 열처리를 한 경우에는, 깊이방향으로 완만하게 산소농도는 증가하고 있으며, BMD 분포도 완만한 변화를 하여 피크부분을 가지지 않는 것을 알 수 있었다.
도 4는, 샘플 3의 산소농도의 피크높이의 산소고착 열처리 온도의존성이다. 도 4에서 명확한 바와 같이, 산소고착 열처리의 석출핵 형성 스텝의 온도는 300℃ 이상 750℃ 이하의 온도이면, 산소농도의 피크가 출현한 점에서, 본 발명의 제2 열처리조건이 되는 것을 알 수 있었다. 나아가, 산소고착 열처리(제2 열처리)의 석출핵 형성스텝의 온도는, 400℃ 이상 700℃ 이하가 보다 바람직한 것을 알 수 있었다.
(실시예 2, 비교예 2)
CZ법으로, p형, 산소농도 6.5×1017atoms/cm3, 저항율 20Ωcm의 실리콘 단결정 잉곳을 육성하고, 슬라이스하여 웨이퍼 형상으로 잘라내고, 면취, 래핑, 에칭 후에, 웨이퍼의 표리면에 대하여 양면 연마하고, 하나의 주표면을 최종 경면 연마하였다. 이에 따라, 직경이 12인치(300mm)이고 두께가 775μm인 양면 연마 웨이퍼(DSP 웨이퍼)를 준비하였다.
이어서, 시판의 RTA 장치(Mattson사제 Helios)를 이용하여, 복수매의 상기 DSP 웨이퍼를 100% 산소분위기 중에서 실온에서 승온속도 50℃/초로 X℃까지 승온하고, 10초 유지 후, 800℃까지의 강온속도를 30℃/초로 강온하여 급속가열·급속냉각 열처리(RTA 처리), 즉 산소 내방 확산 열처리를 행하였다. X℃로서는 1300℃, 1320℃, 1330℃, 1350℃로 하였다. 각 온도에서 산소 내방 확산 열처리를 행한 웨이퍼 중 1매를 발취하여 샘플 1로 하였다.
이어서, 상기 RTA 처리(산소 내방 확산 열처리)한 웨이퍼 각 2매에 대하여, 시판의 종형노(국제전기사제 VERTEX-III)를 이용하여, 노내에서, 산소농도 5%의 N2가스 분위기, 450℃, 4시간 유지(산소고착 열처리)한 후 취출하였다. 그 중의 1매째를 샘플 2로 하였다. 2매째는, 시판의 종형노(국제전기사제 VERTEX-III)를 이용하여, 산소농도 5%의 N2가스 분위기, 600℃로 유지된 노내에 투입하고, 5℃/분으로 800℃까지 승온, 800℃에서 4시간 유지, 5℃/분으로 1000℃까지 승온한 후, 16시간 유지하는 산소 석출물의 현재화 열처리를 추가하고, 3℃/분으로 600℃까지 강온한 후, 노내로부터 취출하여 샘플 3으로 하였다.
그리고, 샘플 2를 선택 에칭하고, 표면의 결함발생의 유무를 조사하였지만, 모든 샘플에서 표면결함은 검출되지 않았다.
또한, 샘플 1은 SIMS로 산소농도의 깊이방향 분포를 측정하고, 샘플 3은 SIMS로 산소농도의 깊이방향 분포를 측정하고, 나아가 단면의 선택 에칭에 의해 BMD의 깊이방향의 분포의 관찰을 행하였다.
도 5는, 샘플 1(급속가열·급속냉각 열처리 후)의 산소농도의 깊이방향 프로파일이다. 모두 웨이퍼 표면으로부터 1μm 정도의 깊이에 피크농도를 가지는 분포를 나타내고 있다.
도 6은, 샘플 3(급속가열·급속냉각 열처리, 산소고착 열처리, 산소 석출물의 현재화 열처리를 실시 후)의 산소농도의 깊이방향 프로파일이다. 산소 내방 확산온도가 1320℃ 이상인 경우는, 산소농도의 피크가 출현하고 있다. 피크농도의 반값폭을 샘플 1과 비교하면, 산소 내방 확산 열처리 온도가 1320℃인 경우는 2.2μm 내지 0.27μm, 1330℃인 경우는 2.4μm 내지 0.86μm, 1350℃인 경우는 2.9μm 내지 1.6μm로 감소하였다. 한편, 산소 내방 확산 온도가 1300℃인 경우는 피크농도는 삭감되고 있으며, 소위 외방 확산에 따른 프로파일로 되어 있다.
도 7은, 산소 내방 확산 온도가 1350℃인 경우의 샘플 3의 단면의 선택 에칭의 결과를 나타내고 있다. 도 7로부터 명확한 바와 같이, 표면으로부터 2μm의 깊이에 폭 수μm의 좁은 영역에 고농도의 BMD층이 형성되어 있는 것을 알 수 있다. 동일한 고밀도 BMD층은 1320℃ 이상에서 산소 내방 확산 열처리한 경우에 관찰되었지만, 1300℃에서는 관찰되지 않았다.
도 8은, 샘플 3의 깊이 100μm의 위치의 BMD 밀도를 나타낸다. 깊이 100μm의 BMD 밀도는, RTA 처리(산소 내방 확산 열처리)로 표층에 내방 확산시킨 고농도 산소층의 산소가 아니라, 원래 벌크에 존재했던 산소가 BMD를 형성했는지 여부를 나타내고 있다. 도 8에는, 참고로서, 1200℃, 1250℃, 1280℃에서 RTA 처리(산소 내방 확산 열처리)한 샘플의 BMD 밀도도 표시하였다.
도 8에서 명확한 바와 같이, 100% 산소분위기에서 RTA 처리(산소 내방 확산 열처리)한 샘플의 경우는, 처리온도가 1300℃까지는 온도가 높아질수록 BMD 밀도는 감소하고 있어, 종래의 지견(知見)이 재현되어 있다. 즉, 산소분위기의 RTA 처리에서는 표면으로부터 격자간 실리콘이 주입됨으로써, 산소석출이 억제되었다고 생각된다. 한편, 1300℃를 넘으면 지금까지의 지견과는 달리, BMD는 일전하여 증가 경향을 나타냈다. 이 이유는 명확하지는 않지만, 1300℃보다 고온에서는 공공주입이 발생하였기 때문에 산소석출이 증가되었다고(enhance) 생각된다.
이들의 결과로부터, 제1 열처리를 1320℃ 이상에서의 RTA 처리(산소 내방 확산 열처리)로 하면, 내방 확산으로 주입된 산소농도가 높아지고, 게다가, 공공도 주입된 결과, 그 후의 산소고착 열처리(이 경우 450℃)에서 매우 높은 산소의 포화도가 되고, 게다가 공공의 영향으로 보다 석출하기 쉬워진다고 하는 상승효과가 얻어진다.
(실시예 3, 비교예 3)
CZ법으로, p형, 산소농도 6.5×1017atoms/cm3, 저항율 20Ωcm인 실리콘 단결정 잉곳을 육성하고, 슬라이스하여 웨이퍼 형상으로 잘라내고, 면취, 래핑, 에칭 후에, 웨이퍼의 표리면에 대하여 양면 연마하고, 하나의 주표면을 최종 경면 연마하였다. 이에 따라, 직경이 12인치(300mm)이고 두께가 775μm인 양면 연마 웨이퍼(DSP 웨이퍼)를 준비하였다.
이어서, 시판의 RTA 장치(Mattson사제 Helios)를 이용하여, 복수매의 상기 DSP 웨이퍼를, 산소농도 19%의 Ar가스 분위기 중에서 실온에서 승온속도 50℃/초로 X℃까지 승온하고, 10초 유지 후, 800℃까지의 강온속도를 30℃/초로 강온하여 급속가열·급속냉각 열처리(RTA 처리), 즉 산소 내방 확산 열처리를 행하였다. X℃로서는 1250℃, 1270℃, 1290℃, 1310℃로 하였다. 산소 내방 확산 열처리를 한 웨이퍼 중 1매를 발취하여 샘플 1로 하였다.
이어서, 상기 RTA 처리(산소 내방 확산 열처리)한 웨이퍼 각 2매에 대하여, 시판의 종형노(국제전기사제 VERTEX-III)를 이용하여, 노내에서, 산소농도 5%인 N2가스 분위기, 450℃, 4시간 유지(산소고착 열처리)한 후, 취출하였다. 그 중의 1매째를 샘플 2로 하고, 2매째는, 시판의 종형노(국제전기사제 VERTEX-III)를 이용하여, 산소농도 5%의 N2가스 분위기에서 600℃로 유지된 노내에 투입하고, 5℃/분으로 800℃까지 승온, 800℃에서 4시간 유지, 5℃/분으로 1000℃까지 승온, 16시간 유지하는 산소 석출물의 현재화 열처리를 추가하고, 3℃/분으로 600℃까지 강온한 후, 노내로부터 취출하여 샘플 3으로 하였다.
그리고, 샘플 2를 선택 에칭하고, 표면의 결함발생의 유무를 조사하였지만, 모든 샘플에서 표면결함은 검출되지 않았다.
샘플 1은, SIMS로 산소농도의 깊이방향 분포를 측정하고, 샘플 3은 SIMS로 산소농도의 깊이방향 분포를 측정하고, 나아가 단면의 선택 에칭에 의해 BMD의 깊이방향의 분포의 관찰을 행하였다.
표 1에, 샘플 1(산소 내방 확산 열처리 후)의 산소농도 프로파일로부터 구한 반값폭과, 샘플 3의 산소농도 피크의 유무 및 산소농도 피크가 출현한 경우는, 산소농도 프로파일로부터 구한 반값폭을 나타낸다.
[표 1]
Figure pct00001

표 1에서 명확한 바와 같이, RTA 온도(산소 내방 확산 열처리의 온도)가 1290℃ 이상의 고온에서, 샘플 3에 있어서 산소농도 프로파일이 피크를 가지고, 게다가 샘플 1보다 반값폭이 작아져 있고, 본 발명의 열처리조건에 해당하는 것을 알 수 있었다. 한편, 1290℃ 미만의 경우는, 샘플 3에 있어서 산소농도 프로파일에서 피크가 삭감하여, 통상의 산소의 외방 확산에 따른 산소농도 분포로 되어 있고, 본 발명의 열처리조건에는 해당하지 않는다.
도 9는 샘플 3의 깊이 100μm의 위치의 BMD 밀도와 RTA 온도를 나타낸다.
도 9로부터 명확한 바와 같이, 산소농도 19%의 Ar가스 분위기에서 RTA 처리한 샘플의 경우는, RTA 온도가 1270℃까지는 온도가 높아질수록 BMD 밀도는 감소하고 있기 때문에, 표면으로부터 격자간 실리콘이 주입됨으로써, 산소석출이 억제된다고 생각된다. 한편 1270℃를 넘으면, BMD는 일전하여 증가 경향을 나타냈다.
100% 산소 분위기 중에서 RTA 처리한 경우는, 1300℃를 넘으면 BMD가 증가하였지만(도 8), 산소 19%의 Ar가스 분위기의 경우는, 보다 저온인 1270℃로부터 산소석출이 높아지고 있다(도 9). 이 결과, 산소 20% 미만의 분위기에서 RTA 처리(산소 내방 확산 열처리)한 경우는, 산소 100%의 분위기에서 RTA 처리한 경우보다, 저온에서 산소석출이 진행되기 때문에, RTA 온도가 1290℃ 이상에서 HD-BMD층이 형성된다고 생각된다.
(실시예 4, 5, 비교예 4-6)
CZ법으로, p형, 산소농도 6.5×1017atoms/cm3, 저항율 20Ωcm인 실리콘 단결정 잉곳을 육성하고, 슬라이스하여 웨이퍼 형상으로 잘라내고, 면취, 래핑, 에칭 후에, 웨이퍼의 표리면을 양면 연마하고, 하나의 주표면을 최종 경면 연마하였다. 이에 따라, 직경이 12인치(300mm)이고 두께가 775μm인 양면 연마 웨이퍼(DSP웨이퍼)를 준비하였다.
이어서, 시판의 RTA 장치(Mattson사제 Helios)를 이용하여, 복수매의 상기 DSP 웨이퍼에 대하여, 100% 산소분위기 중에서, 실온에서 승온속도 50℃/초로 1350℃까지 승온하고, 10초 유지 후, 800℃까지의 강온속도를 30℃/초로 강온하여 급속가열·급속냉각 열처리(RTA 처리), 즉 산소 내방 확산 열처리를 행하였다. 그 중 1매를 발취하여 샘플 1로 하고, SIMS로 산소농도 프로파일을 측정하였다. 측정한 산소농도는 피크농도가 1.2×1018atoms/cm3이고, 피크농도의 반값폭은 2.90μm였다.
이어서, 상기 RTA 처리(산소 내방 확산 열처리)한 웨이퍼 4매와, 추가로, RTA 처리하지 않은 웨이퍼(Ref: 비교예 6)를 1매 준비하였다.
이들의 웨이퍼에 대하여, 시판의 종형노(국제전기사제 VERTEX-III)를 이용하여, 노내를 산소농도 5%의 N2가스 분위기에서 산소고착 열처리(석출핵 형성스텝 후에 연속하여 석출핵 성장스텝을 실시)를 실시하였다. 표 2에, 실시예 4, 5와 비교예 4, 5의 산소고착 열처리조건을 나타낸다.
그 후, 산화막 제거세정을 행하고, 시판의 에피택셜 성장장치(Applied Materials사제 Centura)를 이용하여, 두께 8μm의 에피택셜층을 형성하여 샘플 2로 하였다.
샘플 2의 산소농도 프로파일을 SIMS를 이용하여 측정하고, 선택 에칭으로 표면의 결함의 유무를 평가하였다. 샘플 2의 산소농도 프로파일에서의 산소농도 피크의 유무, 및, 산소농도 피크가 출현한 경우는, 산소농도 프로파일로부터 구한 반값폭을 조사하였다. 이들의 결과를 표 2에 나타낸다.
[표 2]
Figure pct00002

도 10은, 실시예 4, 5와 비교예 4~6의 샘플 2의 산소농도의 SIMS 프로파일을 나타낸다. 도 10과 표 2로부터 명확한 바와 같이, 실시예 4에는 명확한 산소농도의 피크가 출현하고 있다. 게다가 피크 산소농도의 반값폭은, 산소고착 열처리전의 샘플 1의 반값폭 2.90μm보다 좁아져 있는 점에서 본 발명의 열처리조건에 해당하는 것을 알 수 있다. 또한, 실시예 4에서는, 표층결함도 발생하지 않는다. 또한, 실시예 5에 대해서도, 명확한 산소농도의 피크가 출현하고 있으며, 피크 산소농도의 반값폭은 산소고착 열처리 전의 샘플 1의 반값폭보다 좁아져 있기 때문에, 본 발명의 열처리조건에 해당한다. 단, 표층결함이 발생한 점에서, 실시예 4의 조건이 보다 바람직한 것을 알 수 있다.
한편, 비교예 4~6은 산소농도의 피크가 출현하지 않은 점에서 본 발명의 열처리조건에는 해당하지 않는다.
본 발명의 실시예 4는, 추가 열처리 전에는, 비교예 4나 비교예 6과 마찬가지로, 표면으로부터 8μm까지의 범위, 즉 에피택셜층 중의 산소농도가 높아져 있다. 이는 RTA 처리(산소 내방 확산 열처리) 중에 웨이퍼 내에 내방 확산한 산소의 양이, 원래 웨이퍼 중에 존재했던 산소농도보다 높아, 이것이 에피택셜 성장 중에 에피택셜층 중에 열확산한 것이 원인이다.
그러나, RTA 처리로 면내 균일하게 내방 확산한 산소가, 에피택셜층 중에 확산한 것이기 때문에, 에피택셜층 중의 산소의 분포는 면내 균일하다. 또한, 실시예 4의 경우는, 도 10에서 명확한 바와 같이, 산소고착 열처리에 의해, 에피택셜층 바로 아래에 고밀도의 HD-BMD층이 형성되어 있기 때문에, 그 후, 추가 열처리를 행한 경우에도, 벌크로부터 확산된 산소는, 이 HD-BMD층에서 산소 석출물을 성장시키기 위하여 소비되어, 에피택셜층 중에 대한 확산이 억제되게 된다.
도 11은, 실시예 4, 5와 비교예 4~6의 샘플 2(에피택셜층 형성 후)에 대하여, 추가의 열처리로서 1000℃/8시간의 열처리를 행한 후의 산소농도 프로파일이다. 상기 HD-BMD층에 의한 효과의 결과, 도 11에 나타낸 바와 같이, 추가 열처리 후의 에피택셜층 중의 산소농도는 비교예 6보다 작아져 있다. 이에 따라, 디바이스 공정에서의 산소의 도너화나 석출물의 형성이 현저하게 억제되기 때문에, 디바이스 특성의 열화를 방지할 수 있다.
또한, 원래 벌크 중에 존재하는 산소는, 스트리에이션이라고 불리는 면내 줄무늬 형상(동심원 패턴)의 농담을 형성하고 있으며, 그대로 에피택셜층 중에 확산하면, 그 농담을 템플레이트로 하여 에피택셜층 중에 확산한 산소도 줄무늬 형상의 농담을 형성한다. 그 결과, 디바이스 열처리 중에 에피택셜층에 확산한 산소가 도너화되거나 석출물을 형성하면, 이들도 줄무늬 형상의 분포가 되기 때문에, 디바이스 특성도 줄무늬 형상의 특성 불균일로서 출현한다. 그러나 본 발명과 같이, 원래 벌크 중에 존재하는 산소의 에피택셜층 중에 대한 확산을 억제할 수 있으면, 전술한 바와 같은 문제의 발생을 방지할 수 있다. 게다가, 실시예 4, 5의 샘플에서는, 에피택셜층 바로 아래의 산소농도는, 추가 열처리로 현저하게 증가하고 있고, 이 영역에 해당 산소농도 분포와 동일 형상의 급준하고 고밀도의 BMD층이 형성되어, 근접 게터링에 유효하게 작용한다. 이 고농도 BMD층은, RTA 처리로 면내 균일하게 내방 확산한 산소로 형성한 면내 균일한 산소 석출핵이 성장한 것이며, 면내 균일하게 BMD가 형성되어 있기 때문에, 종래와 같이 벌크의 산소 스트리에이션에 의한 줄무늬 형상의 BMD 농담으로는 되지 않는다.
비교예 4는, 산소고착 열처리의 석출핵 형성스텝의 열처리 온도가 800℃이며, 이 단계에서 HD-BMD층이 형성되지 않고, 이 상태로 석출핵 성장스텝으로서 1000℃ 16시간의 장시간 열처리를 행하고 있다(표 2).
이 때문에, 산소는 통상의 확산에 따라 외방 확산하여, 표면의 산소농도가 현저하게 저하되고 있다. 이에 따라, 그 후의 에피택셜 성장중 및 에피택셜 성장후의 추가 열처리에서도, 에피택셜층 중에 확산되는 산소가 적다. 그러나, 에피택셜층 바로 아래에 고밀도의 BMD를 형성할 수는 없어, 근접 게터링의 효과를 기대할 수 없다. 또한, 에피택셜층으로부터 떨어진 위치에 형성되는 BMD는, 원래 웨이퍼 중에 존재한 산소가 BMD로서 현재화한 것이며, 스트리에이션에 의한 줄무늬 형상의 BMD 농담을 형성한다고 하는 문제점이 있다. 또한, 에피택셜층 중에 확산한 산소의 면내분포는, 마찬가지로 산소 스트리에이션에 의한 줄무늬 형상의 분포가 된다고 하는 문제점이 있다.
비교예 5는, RTA 처리(산소 내방 확산 열처리)만을 행하고, 산소고착 열처리를 행하지 않고 에피택셜 성장한 웨이퍼이다(표 2).
이 경우, 산소고착 열처리를 실시하지 않기 때문에, HD-BMD층이 형성되어 있지 않다. 이 때문에, 에피택셜 성장이나 추가 열처리시에, 산소는 통상의 외방 확산으로 표면을 향하여 확산되지만, 원래 웨이퍼에 존재했던 산소와 RTA 처리로 내방 확산한 산소의 양자가 외방 확산하기 때문에, AsEpi(에피택셜 성장 후) 및 에피택셜 성장 후에 추가 열처리한 샘플 모두, 에피택셜층 중에 확산한 산소량은 최대가 되어 있다(도 10, 11). 이는, 단순히 웨이퍼의 산소농도를 높게 한 경우와 등가의 결과이다.
비교예 6(Ref)은, 산소 내방 확산 열처리, 산소고착 열처리 모두 실시하지 않은 통상의 에피택셜 웨이퍼이다(표 2).
이 경우, 원래 웨이퍼 내에 존재한 산소가 통상의 외방 확산에 따라서 확산한 것뿐이며, 에피택셜층에 대한 산소의 확산을 억제하는 효과가 없기 때문에, 에피택셜 성장 후에 추가 열처리를 한 후의 에피택셜층 중(도 11의 깊이 0~약 8μm)의 산소농도는, 실시예 4보다 많아져 있다.
비교예 4~6에서는, 산소농도 프로파일은 표면으로부터 벌크를 향하여 완만하게 증가하고 있으며, BMD 프로파일도 이것과 동일 분포인 점에서, 에피택셜층 바로 아래에 급준하고 폭이 좁은 영역에 고밀도 BMD를 형성할 수 없다. 또한, 비교예 4~6에서는, 형성된 BMD와 에피택셜층 중에 확산한 산소농도 분포가, 스트리에이션을 템플레이트로 한 불균일한 분포였다.
또한, 본 발명은 상기 실시형태에 한정되지 않는다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (10)

  1. 실리콘 단결정 웨이퍼의 제조방법으로서,
    실리콘 단결정 웨이퍼에 대하여, 급속가열·급속냉각 장치를 이용하여, 산소함유 분위기 하, 제1 열처리 온도에서 1~60초 유지한 후 1~100℃/초의 강온속도로 800℃ 이하까지 냉각하는 제1 열처리를 행함으로써, 산소를 내방 확산시켜 상기 실리콘 단결정 웨이퍼의 표면 근방에 산소농도 피크영역을 형성하고, 그 후, 제2 열처리를 행함으로써, 상기 실리콘 단결정 웨이퍼 내의 산소를 상기 산소농도 피크영역에 응집시키는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 제1 및 제2 열처리를 행하는 실리콘 단결정 웨이퍼의 산소농도를, 4×1017atoms/cm3(ASTM'79) 이상, 16×1017atoms/cm3(ASTM'79) 이하로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2 열처리의 조건을, 미리, 상기 제1 열처리 후의 실리콘 단결정 웨이퍼와, 상기 제1 및 제2 열처리 후의 실리콘 단결정 웨이퍼 혹은 상기 제1 및 제2 열처리 후에 산소 석출물 현재화 열처리를 행한 실리콘 단결정 웨이퍼의 산소농도 프로파일을 측정하고, 상기 제1 및 제2 열처리 후의 실리콘 단결정 웨이퍼 혹은 제1 및 제2 열처리 후에 산소 석출물 현재화 열처리를 행한 실리콘 단결정 웨이퍼의 산소농도 프로파일의 반값폭이, 상기 제1 열처리 후의 실리콘 단결정 웨이퍼의 산소농도 프로파일의 반값폭보다 작아지는 조건으로 결정하고, 상기 결정한 조건으로 상기 제1 및 제2 열처리를 행하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 및 제2 열처리의 조건을, 상기 제1 및 제2 열처리 후의 실리콘 단결정 웨이퍼의 표면에 산소석출 결함이 형성되지 않는 조건으로 결정하고, 상기 결정한 조건으로 상기 제1 및 제2 열처리를 행하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 열처리를, 산소를 20% 이상 함유하는 분위기 하, 1320℃ 이상이고 실리콘의 융점 이하인 제1 열처리 온도에서 행하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 열처리를, 산소를 0.01% 이상 20% 미만 함유하는 분위기 하, 1290℃ 이상이고 실리콘의 융점 이하인 제1 열처리 온도에서 행하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제2 열처리에 있어서, 400~700℃에서 2~20시간의 석출핵 형성 열처리를 행하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  8. 제7항에 있어서,
    상기 제2 열처리에 있어서, 상기 석출핵 형성 열처리 후, 800~1200℃에서 1시간 이상의 석출핵 성장 열처리를 행하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1 및 제2 열처리 후에, 상기 실리콘 단결정 웨이퍼의 표면에 에피택셜층을 형성하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  10. 제9항에 기재된 실리콘 단결정 웨이퍼의 제조방법으로 제조한 실리콘 단결정 웨이퍼의 상기 에피택셜층 표면에 형성된 것인 것을 특징으로 하는 전자 디바이스.
KR1020147019083A 2012-01-11 2012-12-14 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스 KR101973017B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012003509A JP5621791B2 (ja) 2012-01-11 2012-01-11 シリコン単結晶ウェーハの製造方法及び電子デバイス
JPJP-P-2012-003509 2012-01-11
PCT/JP2012/008002 WO2013105179A1 (ja) 2012-01-11 2012-12-14 シリコン単結晶ウェーハの製造方法及び電子デバイス

Publications (2)

Publication Number Publication Date
KR20140109945A true KR20140109945A (ko) 2014-09-16
KR101973017B1 KR101973017B1 (ko) 2019-04-26

Family

ID=48781158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147019083A KR101973017B1 (ko) 2012-01-11 2012-12-14 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스

Country Status (7)

Country Link
US (1) US9252025B2 (ko)
JP (1) JP5621791B2 (ko)
KR (1) KR101973017B1 (ko)
CN (1) CN104040702B (ko)
DE (1) DE112012005509B4 (ko)
TW (1) TWI527121B (ko)
WO (1) WO2013105179A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788662A (zh) * 2018-02-16 2020-10-16 信越半导体株式会社 单晶硅晶圆的热处理方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268948B2 (ja) * 2013-11-07 2018-01-31 富士電機株式会社 Mos型半導体装置の製造方法
JP6115651B2 (ja) * 2014-01-14 2017-04-19 株式会社Sumco シリコンウェーハの製造方法
JP2015140270A (ja) * 2014-01-28 2015-08-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP6176593B2 (ja) * 2014-04-11 2017-08-09 信越半導体株式会社 シリコンウェーハの製造方法
DE112015002599T5 (de) * 2014-06-02 2017-04-06 Sumco Corporation Silicium-Wafer und Verfahren zu dessen Herstellung
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
DE112018003704T5 (de) * 2017-07-19 2020-04-09 Globalwafers Japan Co., Ltd. Verfahren zum herstellen eines dreidimensionalen strukturkörpers, verfahren zum herstellen eines vertikalen transistors, wafer für einen vertikalen transistor und substrat für einen vertikalen transistor
JP6881387B2 (ja) * 2018-04-26 2021-06-02 信越半導体株式会社 Dz層の測定方法
JP7090295B2 (ja) * 2020-06-24 2022-06-24 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ、及び、シリコンウェーハの製造方法
CN111624460B (zh) * 2020-06-28 2022-10-21 西安奕斯伟材料科技有限公司 一种单晶硅缺陷分布区域的检测方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136218A (ja) * 1983-12-23 1985-07-19 Nec Corp 半導体装置およびその製造方法
JPH08330316A (ja) 1995-05-31 1996-12-13 Sumitomo Sitix Corp シリコン単結晶ウェーハおよびその製造方法
JPH11116390A (ja) 1997-10-08 1999-04-27 Toshiba Ceramics Co Ltd Cz法シリコン単結晶引上炉及びそのヒータ
JP2001203210A (ja) 1999-11-13 2001-07-27 Samsung Electronics Co Ltd 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ
US20010055689A1 (en) 1997-02-13 2001-12-27 Park Jea-Gun Argon/ammonia rapid thermal annealing for silicon wafers, silicon wafers fabricated thereby and czochralski pullers for manufacturing monocrystalline silicon ingots
JP2002353225A (ja) 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
KR20040102178A (ko) * 2002-04-26 2004-12-03 스미토모 미츠비시 실리콘 코포레이션 고저항 실리콘 웨이퍼 및 이의 제조방법
JP3763629B2 (ja) 1997-01-24 2006-04-05 株式会社Sumco エピタキシャルウェ−ハの製造方法
JP2009170656A (ja) 2008-01-16 2009-07-30 Sumco Corp 単結晶シリコンウェーハおよびその製造方法
WO2009151077A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
KR20100014191A (ko) * 2008-07-31 2010-02-10 코바렌트 마테리얼 가부시키가이샤 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
KR20100014188A (ko) * 2008-07-31 2010-02-10 코바렌트 마테리얼 가부시키가이샤 실리콘 웨이퍼의 제조방법
JP2010040587A (ja) 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
WO2010119614A1 (ja) 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600852B2 (ja) 1987-10-12 1997-04-16 セイコーエプソン株式会社 電気光学装置の駆動方法
CA2037349C (en) 1990-03-26 2008-06-17 James G. Wetmur Branch migration of nucleotides
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
US6818197B2 (en) 2000-09-25 2004-11-16 Mitsubishi Materials Silicon Corporation Epitaxial wafer
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Sumco シリコン半導体基板の熱処理方法
JP5590644B2 (ja) * 2009-03-09 2014-09-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136218A (ja) * 1983-12-23 1985-07-19 Nec Corp 半導体装置およびその製造方法
JPH08330316A (ja) 1995-05-31 1996-12-13 Sumitomo Sitix Corp シリコン単結晶ウェーハおよびその製造方法
JP3763629B2 (ja) 1997-01-24 2006-04-05 株式会社Sumco エピタキシャルウェ−ハの製造方法
US20010055689A1 (en) 1997-02-13 2001-12-27 Park Jea-Gun Argon/ammonia rapid thermal annealing for silicon wafers, silicon wafers fabricated thereby and czochralski pullers for manufacturing monocrystalline silicon ingots
JPH11116390A (ja) 1997-10-08 1999-04-27 Toshiba Ceramics Co Ltd Cz法シリコン単結晶引上炉及びそのヒータ
JP2001203210A (ja) 1999-11-13 2001-07-27 Samsung Electronics Co Ltd 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ
JP2002353225A (ja) 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
KR20040102178A (ko) * 2002-04-26 2004-12-03 스미토모 미츠비시 실리콘 코포레이션 고저항 실리콘 웨이퍼 및 이의 제조방법
JP2009170656A (ja) 2008-01-16 2009-07-30 Sumco Corp 単結晶シリコンウェーハおよびその製造方法
WO2009151077A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
KR20100014191A (ko) * 2008-07-31 2010-02-10 코바렌트 마테리얼 가부시키가이샤 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
KR20100014188A (ko) * 2008-07-31 2010-02-10 코바렌트 마테리얼 가부시키가이샤 실리콘 웨이퍼의 제조방법
JP2010040587A (ja) 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
WO2010119614A1 (ja) 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788662A (zh) * 2018-02-16 2020-10-16 信越半导体株式会社 单晶硅晶圆的热处理方法
KR20200121292A (ko) * 2018-02-16 2020-10-23 신에쯔 한도타이 가부시키가이샤 실리콘 단결정웨이퍼의 열처리방법

Also Published As

Publication number Publication date
CN104040702B (zh) 2016-06-22
US20150001680A1 (en) 2015-01-01
JP2013143504A (ja) 2013-07-22
DE112012005509T5 (de) 2015-03-12
JP5621791B2 (ja) 2014-11-12
CN104040702A (zh) 2014-09-10
WO2013105179A1 (ja) 2013-07-18
DE112012005509B4 (de) 2021-12-23
KR101973017B1 (ko) 2019-04-26
TW201344795A (zh) 2013-11-01
TWI527121B (zh) 2016-03-21
US9252025B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
KR101973017B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스
KR101657970B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법, 그리고 디바이스의 제조방법
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP2008028355A (ja) シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
KR20140016255A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼
KR20100070989A (ko) 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법
US6626994B1 (en) Silicon wafer for epitaxial wafer, epitaxial wafer, and method of manufacture thereof
US6365461B1 (en) Method of manufacturing epitaxial wafer
US11695048B2 (en) Silicon wafer and manufacturing method of the same
CN103237930A (zh) 制造退火晶片的方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
JP2011253978A (ja) エピタキシャル基板およびその製造方法
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
JPH0555233A (ja) 半導体基板の製造方法
WO2021166896A1 (ja) 半導体シリコンウェーハの製造方法
JP2023070019A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2009158891A (ja) アニールシリコンウエハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant