JP2015073049A - シリコンウェーハの評価方法 - Google Patents

シリコンウェーハの評価方法 Download PDF

Info

Publication number
JP2015073049A
JP2015073049A JP2013209038A JP2013209038A JP2015073049A JP 2015073049 A JP2015073049 A JP 2015073049A JP 2013209038 A JP2013209038 A JP 2013209038A JP 2013209038 A JP2013209038 A JP 2013209038A JP 2015073049 A JP2015073049 A JP 2015073049A
Authority
JP
Japan
Prior art keywords
wafer
silicon wafer
period component
evaluation
depolarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013209038A
Other languages
English (en)
Other versions
JP6090752B2 (ja
Inventor
延恵 荒木
Nobue Araki
延恵 荒木
守也 宮下
Moriya Miyashita
守也 宮下
洋美 日▲高▼
Hiromi Hidaka
洋美 日▲高▼
和隆 上條
Kazutaka Kamijo
和隆 上條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2013209038A priority Critical patent/JP6090752B2/ja
Publication of JP2015073049A publication Critical patent/JP2015073049A/ja
Application granted granted Critical
Publication of JP6090752B2 publication Critical patent/JP6090752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】デバイス形成に適したウェーハ開発の迅速化を図るために、スリップ発生にまでは至らないウェーハ内部の歪みを短時間で簡便に評価することができるシリコンウェーハの評価方法を提供する。
【解決手段】シリコンウェーハのSIRD装置で測定されたデポラリゼーション値について、短周期成分をスムージング処理により除き、得られた長周期成分の分散値を用いて、該シリコンウェーハに外部から加えられた応力及び熱応力によるウェーハの内部歪みを評価し、前記評価に基づいて、シリコンウェーハ表面に形成されるパターン位置のズレ量を予測する。
【選択図】図7

Description

本発明は、赤外光弾性を利用した歪み測定装置(SIRD装置)を用いたシリコンウェーハの評価方法に関する。
半導体リソグラフィ工程においては、微細なパターンをウェーハ上に均一に形成する必要がある。基板となるシリコンウェーハには、露光する際に平坦なウェーハ形状が求められている。製造当初は平坦であったシリコンウェーハでも、デバイス形成時の成膜熱処理やイオン注入処理後のダメージ回復熱処理等の種々の熱処理工程においてウェーハに熱応力がかかり、ウェーハが変形する場合がある。
リソグラフィ工程では、重ね合わせ検査装置(オーバーレイ計測装置)を用いて、層を重ね合わせる際に、下地層に付した計測マーク上に、次の層の計測用マークを形成し、マーク同士のズレ量によって、層間のウェーハ変形量を知ることができる。そして、重ね合わせ検査装置で計測されたズレ量から補正項を算出し、レジストパターンを剥離後、前記補正項を加味して再露光することにより、ウェーハ変形量を考慮して補正したパターニングが行われる。
しかしながら、オーバーレイ補正が困難なほどウェーハの変形量が大きい場合は、該ウェーハは不良品とされる。また、重ね合わせ検査は非常に時間がかかるため、すべてのウェーハに対して、検査が行われるわけではない。特に、大量生産される品種については、重ね合わせ検査はほとんど行われないため、ウェーハに変形が生じていた場合には、層間でズレなくパターン形成を行うことは難しく、最終製品検査において歩留まりが低下することとなる。
このようなデバイス熱処理工程におけるウェーハの変形の要因としては、スリップの発生が挙げられる。スリップは、基板となるウェーハの酸素濃度や酸素析出物のサイズ及び密度の影響を受けて発生し、これにより、重ね合わせ検査におけるズレ量が大きくなることが知られている。
これに対しては、ウェーハ面内に発生したスリップを、SIRD装置で測定されたデポラリゼーション値から短周期成分のみを顕在化させて評価する方法が開示されている(例えば、非特許文献1参照)。
H.D.Geiler, et al., Material Science in Semiconductor processing,vol.5 (2002), pp.445-455
ところが、近年、デバイスのデザインルールの微細化に伴って、リソグラフィ工程での上述した重ね合わせのズレ量の許容幅が狭まってきており、スリップとして検出されない歪みによるウェーハ変形が問題となってきている。
このようなスリップとして検出されない歪みは、上記非特許文献1に記載されたような方法では評価することができない。
このため、新たな規格に基づいて作製されたウェーハにデバイス形成を行う際は、種々の酸素濃度や酸素析出物を有するウェーハサンプルを準備し、各サンプルについてデバイスを試作しなければ、適切な酸素濃度や酸素析出物のサイズ及び密度を決めることができなかった。このようなデバイス試作による評価は、約1〜3か月もの時間を要するため、ウェーハの新製品開発が遅れる要因となっていた。
したがって、デバイス熱処理工程での歩留まりの一層の向上を図り、また、デバイス形成に適したウェーハの開発期間の短縮化の観点から、スリップとして検出されないウェーハ内部の歪みの簡便な評価方法が求められている。
本発明は、上記技術的課題を解決するためになされたものであり、デバイス形成に適したウェーハ開発の迅速化を図るために、スリップ発生にまでは至らないウェーハ内部の歪みを短時間で簡便に評価することができるシリコンウェーハの評価方法を提供することを目的とするものである。
本発明に係るシリコンウェーハの評価方法は、シリコンウェーハのSIRD装置で測定されたデポラリゼーション値について、短周期成分をスムージング処理により除き、得られた長周期成分の分散値を用いて、該シリコンウェーハに外部から加えられた応力及び熱応力によるウェーハの内部歪みを評価し、前記評価に基づいて、シリコンウェーハ表面に形成されるパターン位置のズレ量を予測することを特徴とする。
SIRD装置を用いたこのような評価方法によれば、スリップ発生にまでは至らないウェーハ内部の歪みを短時間で簡便に評価することができ、パターン形成位置のズレの予測評価を的確に効率的に行うことが可能となる。
上記評価方法においては、前記スムージング処理に使用されるデータ周期を5〜20mmとすることが好ましい。
このようなスムージング処理を行うことにより、パターン形成位置のズレをより効率的に予測評価することができる。
本発明に係るシリコンウェーハの評価方法によれば、SIRD装置で測定されたデポラリゼーション値を用いることにより、スリップ発生にまでは至らないウェーハ内部の歪みを短時間で簡便に評価することができ、デバイス試作を行うことなく、パターン形成位置のズレの予測評価を的確に効率的に行うことが可能となる。
したがって、本発明に係る評価方法は、微小な応力によるウェーハ変形を把握することができるため、デバイス形成に適したウェーハ開発の迅速化に貢献し得る。
シリコンウェーハについてSIRD装置で測定したデポラリゼーション値データの一例である。 図1に示したデポラリゼーション値をアベレージング処理した後の短周期成分のみとしたデータである。 図1に示したデポラリゼーション値をスムージング処理した後の長周期成分のみとしたデータである。 実施例においてSIRD装置で測定したデポラリゼーション値の面内マップである。 図4に示したデポラリゼーション値のスムージング処理後の長周期成分のみを示した面内マップである。 実施例におけるパターン位置合わせ評価によるズレ量を示した面内マップである。 実施例におけるデポラリゼーション値の長周期成分のデータの分散値と測定したパターン位置合わせズレ量(3σ)との関係を示したグラフである。 図4に示したデポラリゼーション値のアベレージング処理後の短周期成分のみを示した面内マップである。
以下、本発明について、より詳細に説明する。
本発明に係るシリコンウェーハの評価方法は、SIRD装置を用いてウェーハの内部歪みを評価するものである。具体的には、SIRD装置で測定されたデポラリゼーション値について、短周期成分をスムージング処理により除き、得られた長周期成分の分散値を用いて、該シリコンウェーハに外部から加えられた応力及び熱応力によるウェーハの内部歪みを評価する。
このような方法によれば、スリップ発生にまでは至らないウェーハ内部の歪みを短時間で簡便に評価することができる。
SIRD装置による検査は、応力を受けた試料に赤外光を照射し、光弾性効果により生じた複屈折エリアを通過する際の偏光状態変化を計測することにより、歪みを解析することができる検査方法である。
通常、SIRD装置で測定されたデポラリゼーション値は、長周期成分と短周期成分の歪みが混ざり合ったものである。図1に、シリコンウェーハについてSIRD装置で測定したデポラリゼーション値データの一例を示す。
長周期成分は、主に結晶構造によるものであり、すべり面に起因する応力分布を示す。デポラリゼーション画像において、十字の4回対称像として現れ、トラックデータ(r−θ軸で測定;半径r位置でのθ1周分)はcos波として検出される。
一方、短周期成分は、局所歪みであり、スリップ発生との相関がある。そのため、従来は、デポラリゼーション値から短周期成分のみを顕在化させるためのフローティングアベレージング処理を行い、長周期成分を平滑化させて除去していた。図2に、図1に示したデポラリゼーション値をアベレージング処理した後の短周期成分のデータを示す。
その後、ウェーハ面内をグリッド幅(例えば、x=1mm、y=1mm)で区切り、区画内で短周期成分が閾値(例えば、±40)を超えたとき、その区画をバッドセルとして、マップ上にマークを付け、そのバッドセルの割合をウェーハ全体に対する面積比で表し、歪み面積率として数値化することが行われていた。
これに対して、本発明は、スリップ測定においては通常除去される長周期成分を用いて歪みを評価することにより、シリコンウェーハ表面に形成されるパターン位置のズレ量との相関性を見出したことに基づいてなされたものである。
上述したとおり、デポラリゼーション値は、長周期成分(グローバル応力)と短周期成分(スリップ等の局所歪み)を合わせた値である。
本発明においては、このデポラリゼーション値をスムージング処理して短周期成分を除き、長周期成分のみとする。図3に、図1に示したデポラリゼーション値のスムージング処理後のデータを示す。
このときのスムージングデータ周期は5〜20mmとすることが好ましい。この長さは、測定されるウェーハ最外周のトラック長(円周の長さ)の約0.5〜2.5%に相当し、好ましくは、1%程度である。
前記スムージングデータ周期を5mm未満とした場合は、解析データ(長周期成分)に短周期成分が残り、一方、20mm超とした場合、データが平滑になりすぎて評価が困難となりやすい。
そして、長周期成分の振幅を歪みの大きさと仮定して、デポラリゼーション値の長周期成分のデータから、バラツキの指標となる分散値を求める。
このとき、バラツキの指標を(最大値−最小値)とすると、透過光量測定時のゴミ等によるノイズの影響を受けやすいため好ましくなく、内部歪みを精度よく評価するためには、分散値を用いることが好ましい。
この分散値は、リソグラフィ工程におけるパターン形成時の合わせ位置のズレ量と相関性があることから、上記のようなSIRD装置で測定されたデポラリゼーション値の長周期成分による内部歪みの評価を利用して、シリコンウェーハ表面に形成されるパターン位置のズレ量を見積もることができる。
したがって、シリコンウェーハの新製品開発段階において、実際にパターン形成を行って合わせ位置のズレを評価しなくても、デバイスを模擬した熱処理を行い、様々な酸素濃度や酸素析出物のサイズ及び密度とした状態でウェーハに応力を加えることにより、その応力によるウェーハの変形の程度、パターン形成位置のズレ量の評価をSIRD装置によって簡便に行うことができる。
このように、本発明に係る評価方法によれば、パターン形成位置のズレ評価を短時間で的確に行うことが可能となるため、シリコンウェーハ開発の短期化を図ることが可能となる。
なお、本発明における評価対象であるシリコンウェーハは、特に限定されるものではない。例えば、チョクラルスキー(CZ)法、フローティングゾーン(FZ)法等により得られたシリコン単結晶をスライスした後、少なくとも半導体デバイスが形成される表面を鏡面加工したシリコンウェーハが適用され、エピタキシャルウェーハ、SOIウェーハ等のいずれであってもよい。
以下、本発明を実施例に基づき、さらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
チョクラルスキー法により育成したシリコン単結晶からスライスされ、両面が鏡面研磨された、直径300mm、酸素濃度1.25×1018atoms/cm3、窒素濃度5×1014atoms/cm3のシリコンウェーハに、アルゴン雰囲気下、1200℃で1時間熱処理した。
各ウェーハに、酸化膜及び電極パターンを形成し、急速熱処理(RTA処理;Rapidthermal annealing)により熱応力を加えた。熱応力は、RTA処理時に最外周温度計のオフセット値を変更し、中心部と外周部で温度勾配をつけることにより、応力の程度を変化させた。
RTA処理後、レジストによりパターン形成を行い、パターン位置合わせ評価として、ウェーハの変形量をズレ量として測定した。
その後、レジストを除去し、酸化膜及び電極パターンをフッ化水素溶液によって除去し、SIRD装置による測定を行った。
図4に、SIRD装置で測定されたデポラリゼーション値の面内マップを、図5に、前記デポラリゼーション値をスムージング処理した後の長周期成分のみの面内マップを、図6に、測定したパターン位置合わせズレ量についての面内マップを示す。
また、図7に、前記デポラリゼーション値のスムージング処理後の長周期成分のデータ(図5)の分散値と測定したパターン位置合わせズレ量(図6)との関係をグラフにして示す。図7におけるズレ量は、ウェーハ面内の38箇所で測定したズレ量の標準偏差σに対する3σで表した。なお、パターニングにおける露光精度は10nmであり、グラフの左側2点のデータは、RTA処理を施していない場合のものである。
比較として、図8に、前記デポラリゼーション値について従来法によるアベレージング処理した後の短周期成分(スリップ歪み)のみの面内マップを示す。
図8に示した短周期成分の面内マップにおいては、外周の左部分にRTA処理によって発生したスリップが観察され、また、下部分にパターン剥離時の汚れが見られた。このように、パターン剥離後の試料は、表面の汚れやゴミによるノイズ成分が多く、これらの局所的ノイズは、短周期成分の解析では影響が大きいことが認められた。
したがって、短周期成分を含む評価では誤検知するおそれが高いが、本発明のような長周期成分のみの評価ではこのような影響は受けにくく、的確な評価が可能であると言える。

Claims (2)

  1. シリコンウェーハのSIRD装置で測定されたデポラリゼーション値について、短周期成分をスムージング処理により除き、得られた長周期成分の分散値を用いて、該シリコンウェーハに外部から加えられた応力及び熱応力によるウェーハの内部歪みを評価し、前記評価に基づいて、シリコンウェーハ表面に形成されるパターン位置のズレ量を予測することを特徴とするシリコンウェーハの評価方法。
  2. 前記スムージング処理に使用されるデータ周期を5〜20mmとすることを特徴とする請求項1記載のシリコンウェーハの評価方法。
JP2013209038A 2013-10-04 2013-10-04 シリコンウェーハの評価方法 Active JP6090752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013209038A JP6090752B2 (ja) 2013-10-04 2013-10-04 シリコンウェーハの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013209038A JP6090752B2 (ja) 2013-10-04 2013-10-04 シリコンウェーハの評価方法

Publications (2)

Publication Number Publication Date
JP2015073049A true JP2015073049A (ja) 2015-04-16
JP6090752B2 JP6090752B2 (ja) 2017-03-08

Family

ID=53015213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013209038A Active JP6090752B2 (ja) 2013-10-04 2013-10-04 シリコンウェーハの評価方法

Country Status (1)

Country Link
JP (1) JP6090752B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019130633A1 (ja) * 2017-12-25 2019-07-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの評価方法
JP2019204912A (ja) * 2018-05-25 2019-11-28 信越半導体株式会社 評価方法
CN111868898A (zh) * 2018-03-15 2020-10-30 硅电子股份公司 用于制备半导体晶片的方法
WO2020233960A1 (de) * 2019-05-21 2020-11-26 Siltronic Ag Verfahren zur herstellung von halbleiterscheiben

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258241A (ja) * 2009-04-24 2010-11-11 Sumco Corp ウェーハ冷却方法及びエピタキシャルウェーハ製造方法
JP2012019216A (ja) * 2010-07-07 2012-01-26 Siltronic Ag 半導体ウェハを検査するための方法および半導体ウェハのエッジを検査するための装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258241A (ja) * 2009-04-24 2010-11-11 Sumco Corp ウェーハ冷却方法及びエピタキシャルウェーハ製造方法
JP2012019216A (ja) * 2010-07-07 2012-01-26 Siltronic Ag 半導体ウェハを検査するための方法および半導体ウェハのエッジを検査するための装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11060983B2 (en) 2017-12-25 2021-07-13 Globalwafers Japan Co., Ltd. Evaluation method of silicon wafer
JP2019114665A (ja) * 2017-12-25 2019-07-11 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの評価方法
KR102385259B1 (ko) * 2017-12-25 2022-04-08 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼의 평가 방법
TWI684018B (zh) * 2017-12-25 2020-02-01 日商環球晶圓日本股份有限公司 矽晶圓的評價方法
CN111512424A (zh) * 2017-12-25 2020-08-07 环球晶圆日本股份有限公司 硅晶片的评价方法
KR20200098693A (ko) * 2017-12-25 2020-08-20 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼의 평가 방법
WO2019130633A1 (ja) * 2017-12-25 2019-07-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの評価方法
CN111868898A (zh) * 2018-03-15 2020-10-30 硅电子股份公司 用于制备半导体晶片的方法
US11972986B2 (en) 2018-03-15 2024-04-30 Siltronic Ag Process for producing semiconductor wafers
JP2019204912A (ja) * 2018-05-25 2019-11-28 信越半導体株式会社 評価方法
WO2020233960A1 (de) * 2019-05-21 2020-11-26 Siltronic Ag Verfahren zur herstellung von halbleiterscheiben
TWI736251B (zh) * 2019-05-21 2021-08-11 德商世創電子材料公司 半導體晶圓的製造方法
CN113939616A (zh) * 2019-05-21 2022-01-14 硅电子股份公司 制造半导体晶片的方法
CN113939616B (zh) * 2019-05-21 2024-05-17 硅电子股份公司 制造半导体晶片的方法

Also Published As

Publication number Publication date
JP6090752B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
TWI697971B (zh) 使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制
JP6090752B2 (ja) シリコンウェーハの評価方法
TWI659483B (zh) 多重圖案化處理之度量
KR102046192B1 (ko) 신규 웨이퍼 지오메트리 메트릭을 이용한 오버레이 및 반도체 처리 제어
JP2008545957A5 (ja)
JP2006235321A (ja) マスクブランク用透明基板の製造方法、マスクブランクの製造方法及び露光用マスクの製造方法
KR102385259B1 (ko) 실리콘 웨이퍼의 평가 방법
JP4784192B2 (ja) シリコンウエーハの評価方法
TWI550746B (zh) Evaluation method of semiconductor wafers
JP5704092B2 (ja) ウェーハ面取り部の品質検査方法
TWI647774B (zh) 差排發生預測方法及元件製造方法
JP6182677B2 (ja) ウエハーの損傷深さを測定する方法
JP6032072B2 (ja) 欠陥検出方法
JP5556090B2 (ja) ボロンドープp型シリコン中の鉄濃度分析における定量分析限界決定方法
JP5347309B2 (ja) Soiウェーハの評価方法およびsoiウェーハの製造方法
KR20070065732A (ko) 웨이퍼의 표면 손상 평가를 위한 최적 조건 도출 방법,전처리 방법 및 이를 이용한 웨이퍼의 표면 손상 평가 방법
TW201545200A (zh) 半導體晶圓的製造方法及步驟異常的檢測方法
JP5729098B2 (ja) シリコン単結晶ウェーハの評価方法
Matham et al. High-throughput, nondestructive assessment of defects in patterned epitaxial films on silicon by machine learning-enabled broadband plasma optical measurements
JPH0368126A (ja) 半導体装置の製造方法
JP5889125B2 (ja) SiCエピタキシャル基板の製造方法
CN110690196A (zh) 探测器芯片、其密集线条制备方法及其的应力监测方法
Ishimoto et al. A practical application of multiple parameters profile characterization (MPPC) using CD-SEM on production wafers using Hyper-NA lithography
JPH09264801A (ja) 応力・歪み測定方法
TW202109023A (zh) 用於半導體結構中應變測量之基於散射測量的方法及系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170131

R150 Certificate of patent or registration of utility model

Ref document number: 6090752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250