JP6032072B2 - 欠陥検出方法 - Google Patents

欠陥検出方法 Download PDF

Info

Publication number
JP6032072B2
JP6032072B2 JP2013051188A JP2013051188A JP6032072B2 JP 6032072 B2 JP6032072 B2 JP 6032072B2 JP 2013051188 A JP2013051188 A JP 2013051188A JP 2013051188 A JP2013051188 A JP 2013051188A JP 6032072 B2 JP6032072 B2 JP 6032072B2
Authority
JP
Japan
Prior art keywords
defect
epitaxial layer
thickness
distribution
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013051188A
Other languages
English (en)
Other versions
JP2014179395A (ja
Inventor
崇 荒谷
崇 荒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2013051188A priority Critical patent/JP6032072B2/ja
Publication of JP2014179395A publication Critical patent/JP2014179395A/ja
Application granted granted Critical
Publication of JP6032072B2 publication Critical patent/JP6032072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、エピタキシャル層を持つ半導体ウェーハのエピタキシャル層と下地の基板の界面及びその近傍の下地基板に存在する欠陥の検出方法に関する。
集積回路の基板として一般的に半導体ウェーハが用いられる。特に集積回路の素子を形成する領域は欠陥の無い領域であることが望ましく、また、素子を形成しない領域では、金属不純物を捕獲出来るとされる結晶欠陥を有する領域であることが望ましいとされている。このような条件を満足するようなものとして、基板表面にエピタキシャル層を形成したエピタキシャルウェーハがある。
このエピタキシャルウェーハにおける上記のような領域内の欠陥を評価するために、エピタキシャルウェーハの無欠陥領域であるエピタキシャル層と基板の界面における欠陥や、その近傍の領域(バルク領域)の欠陥といったウェーハ内部の任意の深さ領域における面内の欠陥分布を詳細に測定出来る方法が求められる。
ここで、深さ方向の欠陥分布を測定する従来技術として、例えば、半導体ウェーハを壁開して断面を形成し、その断面より欠陥の分布を調べる方法が挙げられる(特許文献1参照)。しかし、この方法ではウェーハ面内の欠陥分布を調べることが不可能である。
また、ウェーハを壁開せずに入射光の反射光や散乱光や透過光の強度の変化を用いて欠陥分布を調べる方法もある。この方法はウェーハ面内の欠陥分布を調べることが可能であるが、深さ方向の欠陥分布を調べることが不可能である。
さらに、入射光の波長を変更して深さ方向の分布を調べる方法もあるが(非特許文献1参照)、この方法では、使用できる波長が限定されており、深さ方向の詳細な欠陥分布を求めることが困難である。
このように、従来の方法では、ウェーハ内部の欠陥の面内分布および深さ方向の分布の両方を詳細に求めることは困難である。
特開2002−151560号公報
「応用物理」、1996年、第65巻、第11号、p.1162
本発明は前述のような問題に鑑みてなされたもので、ウェーハ内部の面内の欠陥分布および深さ方向の欠陥分布の両方を詳細に求めることができる欠陥検出方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、エピタキシャル層を有する半導体ウェーハにレーザー光を照射して該半導体ウェーハの内部に侵入させ、その反射光又は散乱光の強度に基づいて前記半導体ウェーハ内部の欠陥を検出する方法であって、前記エピタキシャル層の厚さを変更する厚さ変更工程と、該厚さ変更工程の前後で前記レーザー光の侵入深さ領域における面内の欠陥分布を検出する面内欠陥分布検出工程と、該厚さ変更工程の前後で検出した面内の欠陥分布の差分を求めることで、それらの侵入深さ領域の差分領域における欠陥密度を検出する工程を有することを特徴とする欠陥検出方法が提供される。
このような欠陥検出方法であれば、面内の欠陥分布に加えて、レーザー光の侵入深さとエピタキシャル層の厚さの変更量を調整することで、所望の侵入深さ領域における欠陥密度を検出できる。また、異なる侵入深さ領域における欠陥密度を複数得ることで深さ方向の欠陥分布を詳細に求めることができる。
このとき、前記レーザー光の波長を、488nm以上、633nm以下とすることが好ましい。
このようにすれば、レーザー光の侵入深さをおよそ1μm〜5μmとすることができるので、一般的なシリコンエピタキシャルウェーハの所望の侵入深さ領域における欠陥密度を確実に検出できる。
また、前記厚さ変更工程において、化学的機械研磨により前記エピタキシャル層の厚さを減少させることが好ましい。
このようにすれば、新たな欠陥を形成したり、既存の欠陥の状態を変化させたりすることなく、エピタキシャル層の厚さを変更でき、より精度よく欠陥を検出できる。
また、前記厚さ変更工程と面内欠陥分布検出工程を繰り返すことによって、前記レーザー光の侵入深さ方向の欠陥分布を検出することができる。
このようにすれば、深さ方向の欠陥分布を容易に正確に検出することができる。
本発明では、エピタキシャル層の厚さの変更の前後でレーザー光の侵入深さ領域における面内の欠陥分布を検出し、その差分を求めることで、それらの侵入深さ領域の差分領域における欠陥密度を検出するので、レーザー光の侵入深さとエピタキシャル層の厚さを調整することで、所望の深さ領域における面内の欠陥密度分布を検出できる。更に、異なる深さ領域における正確な欠陥密度を容易に複数得ることができ、深さ方向の欠陥分布を詳細に求めることができる。
本発明の欠陥検出方法を説明するための図である。 エピタキシャル層の厚さが0.2μmのときの面内の欠陥分布を示す図である。 エピタキシャル層の厚さが0.2μmのときに得られた欠陥分布と0.4μmのときに得られた欠陥分布の差分を示す図である。 エピタキシャル層の厚さが0.4μmのときに得られた欠陥分布と0.6μmのときに得られた欠陥分布の差分を示す図である。 エピタキシャル層の厚さが0.6μmのときに得られた欠陥分布を示す図である。 エピタキシャル層の厚さが0.2μm、0.4μm、0.6μmのときに得られた欠陥分布を重ねた図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
前述のように、半導体ウェーハの内部欠陥の面内分布を深さ方向に詳細に調べる方法がなく、検出方法の開発が待たれていた。
そこで、本発明者は、光学的にウェーハ内部の面内欠陥を検出する方法において、深さ方向の欠陥分布も詳細に調べることの出来る方法について検討した。特にエピタキシャルウェーハのエピタキシャル層と基板の界面とその近傍の基板の欠陥分布について調べることの出来る方法について鋭意検討を重ねた。
まず、本発明者は、半導体ウェーハ内部への光の侵入深さに着目した。物質への光の侵入深さは、一般的に物質と光の波長によって決まり、光の波長が長いほど、侵入深さは長くなる。
また、物質の表面から深さdの位置の光の強度Iは次式で表される。
I=Io・exp(−αd)
ここで、Ioは表面での光の強度であり、αは吸収係数で、物質と光の波長によって決まる係数である。
本発明者は、光の強度は物質の深さによって変化することに着目し、エピタキシャル層の厚さを変化させ、その前後での面内の欠陥分布の差分を調べることで、それらの差分領域における面内の欠陥密度分布を調べる方法を考案した。すなわち、エピタキシャル層の欠陥密度は0とみなすことができるので、エピタキシャル層と基板の界面からの光の侵入深さを変化させ、その前後の欠陥分布から光の侵入深さの差分領域における欠陥密度分布を求めることができることに想到した。さらに、これを繰り返し行うことで、基板の深さ方向の欠陥分布を調べることができることに想到し、本発明を完成させた。
本発明の欠陥検出方法は、基板上にエピタキシャル層を有する半導体ウェーハにおける、特にエピタキシャル層と基板の界面及びその近傍の基板の内部に存在する欠陥を検出する方法である。以下、図1を参照して詳細に説明する。
まず、図1の(a)に示すように、半導体ウェーハ1のエピタキシャル層2が形成された側の表面にレーザー光4を照射する。照射されたレーザー光4は、半導体ウェーハ1の基板3内部のその波長に依存した深さまで侵入し、結晶欠陥で反射又は拡散する。
この反射光又は散乱光の強度変化により、基板3内部の深さdまでの侵入深さ領域5における面内欠陥分布を検出する。
このとき、照射するレーザー光の波長は特に限定されないが、シリコンエピタキシャルウェーハの欠陥を検出する場合には、一般的なシリコンエピタキシャルウェーハのエピタキシャル層の厚さは5μm以下であることから、レーザー光の波長を488nm以上、633nm以下とすることが好ましい。このようにすれば、レーザー光の侵入深さをおよそ1μm〜5μmとすることができるので、所望の侵入深さ領域における欠陥密度を確実に検出できる。
次に、エピタキシャル層2の厚さを変更する。図1(b)はエピタキシャル層2を厚さd分だけ減少させた例である。このとき、化学的機械研磨(CMP)によりエピタキシャル層2の厚さを減少させることができる。このようにすれば、半導体ウェーハに新たな欠陥を形成したり、既存の欠陥の状態を変化させたりすることなく、より精度よく欠陥を検出できる。
次に、上記と同じ波長のレーザー光を用いて、上記と同様に侵入深さ領域6における面内欠陥分布を検出する。この際の基板3の侵入深さ領域6の深さは、エピタキシャル層2の厚さの変更量に応じて変化する。図1に示す例では、基板3の侵入深さ領域6の深さは、侵入深さ領域5の深さdからエピタキシャル層2の厚さの減少量d分増加した深さdとなる。
次に、エピタキシャル層2の厚さ変更前に検出した深さdまでの侵入深さ領域5における面内欠陥分布と、変更後に検出した深さdまでの侵入深さ領域6における面内欠陥分布の差分を求める。この差分は、侵入深さ領域5、6の差分領域7(図1中の斜線部分の深さdからdまでの領域)における欠陥密度を示すものである。
上記の本発明の方法において、レーザー光の波長(侵入深さ)と、エピタキシャル層の厚さの変更量を調整することで、所望の侵入深さ領域における欠陥密度を検出できる。
さらに、その後、上記したエピタキシャル層2の厚さを変更する工程と、面内欠陥分布を検出する工程を繰り返すことによって、複数の侵入深さ領域における欠陥密度を得ることができる。すなわち、レーザー光の侵入深さ方向の欠陥分布を検出することができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
本発明の欠陥検出方法に従って、シリコンエピタキシャルウェーハの深さ方向の欠陥分布を検出した。使用したシリコンエピタキシャルウェーハは、面内にCOP(Crystal originated particle)の分布を有する抵抗率が10Ω・cm、直径300mmのP型シリコン基板の表面に一般的な条件にて、P型エピタキシャル層を1.0μmの厚さで形成したものとした。
エピタキシャル層の厚さは、形成前後のウェーハの厚さ形状をKLA−Tencor社製のWaferSightを用いて測定し、その差により導出した。
まず、そのエピタキシャル層を形成した面に対してレーザーテック社製のMAGICSを用いてレーザー光を照射して面内の欠陥を検出し、欠陥分布を取得した。この際のレーザー光は波長を488nmとし、侵入深さをおよそ1.0μmとした。すなわち、このときエピタキシャル層と基板の界面における面内の欠陥分布を検出したことになる。
次に、CMPによりエピタキシャル層を0.2μm除去した。ここで、CMPは一般的な二次研磨と仕上げ研磨を実施した。CMPによるエピタキシャル層の除去量は、CMP前後の厚み形状を前述のWaferSightにより測定し、その差により導出した。CMP後にRCA洗浄を実施した。
CMPにより厚さを変更した後のエピタキシャル層を形成した面に対して、上記と同様にレーザーテック社製のMAGICSを用いてレーザー光を照射して面内の欠陥を検出し、欠陥分布を取得した。
前述のCMPと面内欠陥検査を繰り返し実施することで、エピタキシャル層の厚みが0.6μm、0.4μm、0.2μmのときの面内の欠陥分布を取得し、これらの差分を求めた。
図2にエピタキシャル層の厚みが0.2μmのときの面内の欠陥分布を示す。図のX軸、Y軸は直径300mmウェーハの面上の位置を表す。図2は、ウェーハのノッチ位置が−Y方向であり、ウェーハ中心部より+X方向に50mm、+Y方向に25mmの範囲を測定した結果である。上記のように、レーザー光の侵入深さはおよそ1.0μmであるため、この得られた面内欠陥分布は、エピタキシャル層と基板の界面から深さ0.8μmの侵入深さ領域に含まれる欠陥を表している。
図3に、エピタキシャル層の厚さが0.2μmのときに得られた面内欠陥分布と0.4μmのときに得られた面内欠陥分布の差分の結果を示す。エピタキシャル層の欠陥密度は0とみなすことができるので、この差分の結果から、エピタキシャル層の厚さが0.2μmと0.4μmのときの侵入深さ領域の差分領域、すなわち、基板の深さ0.8μmから0.6μmの領域における欠陥密度を求めることができる。
図4にエピタキシャル層の厚さが0.4μmのときに得られた面内欠陥分布から0.6μmのときに得られた面内欠陥分布の差分の結果を示す。この差分の結果から、同様に、エピタキシャル層の厚さが0.4μmと0.6μmのときの侵入深さ領域の差分領域、すなわち、基板の深さ0.6μmから0.4μmの領域における欠陥密度を求めることができる。
図5にエピタキシャル層の厚さが0.6μmのときに得られた面内欠陥分布を示す。ここで、得られた面内欠陥分布は、エピタキシャル層と基板の界面から深さ0.4μmの侵入深さ領域に含まれる欠陥を表している。
このようにして得られた欠陥密度により、深さ方向の欠陥がどのように分布をしているのかを知ることができる。
図6にエピタキシャル層の厚さがそれぞれ0.2μm、0.4μm、0.6μmのときに得られた欠陥分布を重ねたものを示す。図6に示すように、厚さが0.4μmのときに検出された欠陥は0.2μmのときに検出された欠陥の部分集合となっている。同様に0.6μmのときに検出された欠陥は0.4μmのときに検出された欠陥の部分集合となっている。
ここで言う部分集合となっているとは、バルクの浅い領域を測定したときに検出された欠陥は、深い領域を測定したときにも同じ位置で検出されることを意味している。このことから、本発明の欠陥検出方法は、面内欠陥分布の差分を求めることで、深さ方向の欠陥を正確に評価できる方法であると言える。
(比較例)
実施例と同様のP型エピタキシャル層を0.2μmの厚さで形成したシリコンエピタキシャルウェーハの面内の欠陥をレーザーテック社製のMAGICSを用いて検出した。
この際のレーザー光は波長を488nmとし、侵入深さをおよそ1.0μmとした。すなわち、エピタキシャル層と基板の界面から深さ0.8μmの侵入深さ領域における面内の欠陥分布を検出した。その結果、実施例で得られた図2の欠陥分布と同様の結果が得られた。
この結果から上記侵入深さ領域における面内の欠陥分布を得ることができたが、この欠陥分布は光の波長と物質の固有の値によって決まる一定の範囲の侵入深さ領域における分布であるため、深さ方向の欠陥の分布を得ることはできなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…半導体ウェーハ、 2…エピタキシャル層、 3…基板、
4…レーザー光、 5、6…侵入深さ領域、 7…差分領域。

Claims (4)

  1. エピタキシャル層を有する半導体ウェーハにレーザー光を照射して該半導体ウェーハの内部に侵入させ、その反射光又は散乱光の強度に基づいて前記半導体ウェーハ内部の欠陥を検出する方法であって、
    前記エピタキシャル層の厚さを変更する厚さ変更工程と、
    該厚さ変更工程の前後で前記半導体ウェーハのエピタキシャル層を形成した面に対してレーザー光を照射して前記レーザー光の侵入深さ領域における面内の欠陥分布を検出する面内欠陥分布検出工程と、
    該厚さ変更工程の前後で検出した面内の欠陥分布の差分を求めることで、それらの侵入深さ領域の差分領域における欠陥密度を検出する工程を有することを特徴とする欠陥検出方法。
  2. 前記レーザー光の波長を、488nm以上、633nm以下とすることを特徴とする請求項1に記載の欠陥検出方法。
  3. 前記厚さ変更工程において、化学的機械研磨により前記エピタキシャル層の厚さを減少させることを特徴とする請求項1又は請求項2に記載の欠陥検出方法。
  4. 前記厚さ変更工程と面内欠陥分布検出工程を繰り返すことによって、前記レーザー光の侵入深さ方向の欠陥分布を検出することを特徴とする請求項1乃至請求項3のいずれか1項に記載の欠陥検出方法。
JP2013051188A 2013-03-14 2013-03-14 欠陥検出方法 Active JP6032072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013051188A JP6032072B2 (ja) 2013-03-14 2013-03-14 欠陥検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013051188A JP6032072B2 (ja) 2013-03-14 2013-03-14 欠陥検出方法

Publications (2)

Publication Number Publication Date
JP2014179395A JP2014179395A (ja) 2014-09-25
JP6032072B2 true JP6032072B2 (ja) 2016-11-24

Family

ID=51699084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013051188A Active JP6032072B2 (ja) 2013-03-14 2013-03-14 欠陥検出方法

Country Status (1)

Country Link
JP (1) JP6032072B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022850A (zh) * 2017-11-30 2018-05-11 上海华力微电子有限公司 一种扫描程式建立方法、扫描机台及扫描方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863200B (zh) * 2022-12-30 2023-10-20 瀚天天成电子科技(厦门)股份有限公司 一种实时检测碳化硅外延层厚度的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103713B2 (ja) * 1986-12-18 1994-12-14 松下電子工業株式会社 結晶欠陥の測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022850A (zh) * 2017-11-30 2018-05-11 上海华力微电子有限公司 一种扫描程式建立方法、扫描机台及扫描方法

Also Published As

Publication number Publication date
JP2014179395A (ja) 2014-09-25

Similar Documents

Publication Publication Date Title
KR102338518B1 (ko) 멀티-앵글 x-선 반사 산란계(xrs)를 이용한 주기적 구조물 측정 방법 및 시스템
CN102414821B (zh) Soi晶片的检查方法
JP6414801B2 (ja) 欠陥検査方法
JP6094898B2 (ja) 汚染評価方法
KR20130113923A (ko) 박막 웨이퍼의 막두께 분포 측정 방법
Schulze et al. Non-destructive characterization of extended crystalline defects in confined semiconductor device structures
JP2008198913A (ja) 半導体基板の検査方法及び半導体基板の検査装置
JP2020064890A (ja) SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法
JP6032072B2 (ja) 欠陥検出方法
JP5239346B2 (ja) ラマン分光を用いた応力評価方法及び半導体装置の製造方法
WO2018123506A1 (ja) SiCウェハの欠陥測定方法、標準サンプル及びSiCエピタキシャルウェハの製造方法
TW201433788A (zh) 基於紅外線之量測於矽穿孔周圍應力及缺陷之偵測
JP4784192B2 (ja) シリコンウエーハの評価方法
Bekeris et al. Rapid quantification of nanosphere lithography packing defects using scanning electron microscopy edge effects
JP5704092B2 (ja) ウェーハ面取り部の品質検査方法
JP6182677B2 (ja) ウエハーの損傷深さを測定する方法
JP6634962B2 (ja) シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
Brun et al. Defect inspection challenges and solutions for ultra-thin SOI
CN112714947B (zh) 用于制造具有受控尺寸的半导体晶片特征的系统及方法
JP6086050B2 (ja) ウエーハの評価方法
JP6593235B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP2016114506A (ja) 薄膜付ウェーハの評価方法
JP5505769B2 (ja) 半導体ウェーハの表層評価方法
JP7457896B2 (ja) 加工変質層の評価方法及び評価システム
CN106684009A (zh) 量测方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161010

R150 Certificate of patent or registration of utility model

Ref document number: 6032072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250